JPH1174740A

JPH1174740A - 安定化回路および増幅器

Info

Publication number: JPH1174740A
Application number: JP16505598A
Authority: JP
Inventors: Naonori Uda; 尚典宇田; Masao Nishida; 昌生西田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1997-06-25
Filing date: 1998-06-12
Publication date: 1999-03-16

Abstract

(57)【要約】【課題】所望の周波数における利得の低下を抑制しつ
つトランジスタの発振を防止することができる占有面積
の小さな安定化回路およびそれを用いた増幅器を提供す
ることである。【解決手段】ＦＥＴ１のゲートと入力ノードＮ０との
間に容量Ｃｓｔを接続し、入力ノードＮ０と接地端子と
の間に抵抗Ｒｓｔを接続することにより、低周波領域で
のＦＥＴ１の発振を防止する。ＦＥＴ１のドレインと接
地端子との間に容量Ｃｓｔｄを接続し、またはＦＥＴ１
のドレインと接地端子との間に線路および容量を直列に
接続することにより、高周波領域でのＦＥＴ１の発振を
防止し、または高周波領域の特定の周波数での発振を防
止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタの発
振を防止するための安定化回路およびそれを備えた増幅
器に関する。

【０００２】

【従来の技術】近年、移動体通信の急速な発展に伴って
通信のために非常に多くの周波数の電波が必要となって
おり、移動体通信で使用される電波の周波数はマイクロ
波帯へと移行しつつある。このような移動体通信の携帯
機に用いられる増幅器には、電界効果トランジスタ（以
下、ＦＥＴと呼ぶ）の発振を防止するための安定化回路
が設けられる。

【０００３】図１３は従来の安定化回路の一例を示す回
路図である。図１３の安定化回路は、抵抗Ｒ１，Ｒ２，
Ｒａおよび容量（キャパシタ）Ｃａを含み、ゲートバイ
アスを兼ねる。

【０００４】ＦＥＴ１００のゲートと接地端子との間に
抵抗Ｒａ，Ｒ１が接続され、ＦＥＴ１００のソースと電
源電圧Ｖｇを受ける電源端子ＮＧとの間に抵抗Ｒ２が接
続されている。抵抗Ｒａと抵抗Ｒ１との間の接続点は容
量Ｃａを介して接地端子に接続されている。抵抗Ｒａ，
Ｒ１，Ｒ２は、ＦＥＴ１００のゲートにゲートバイアス
を印加するためのゲートバイアス回路を構成する。

【０００５】図１３の安定化回路においては、入力信号
の一部は抵抗Ｒａおよび容量Ｃａに流れる。これによ
り、抵抗Ｒａによる回路損失が生じ、全周波数領域にわ
たってＦＥＴ１００の発振が防止される。

【０００６】図１４は従来の安定化回路の他の例を示す
回路図である。図１４の安定化回路は、容量Ｃｆおよび
抵抗Ｒｆからなる帰還回路により構成される。

【０００７】抵抗Ｒｆおよび容量Ｃｆは、ＦＥＴ１００
のドレインとゲートとの間に直列に接続されている。抵
抗Ｒ１，Ｒ２は、ＦＥＴ１００のゲートにゲートバイア
スを印加するためのゲートバイアス回路を構成する。

【０００８】図１４の安定化回路においては、ＦＥＴ１
００のドレインから出力される出力信号が逆位相でゲー
トに帰還される。それにより、負帰還の効果により高周
波領域でのＦＥＴ１００の発振が防止される。

【０００９】

【発明が解決しようとする課題】図１３の安定化回路で
は、回路損失を発生させることによりＦＥＴ１００の発
振を防止している。この場合、抵抗Ｒａの抵抗値がＦＥ
Ｔ１００のインピーダンスに比べて大きいと、抵抗Ｒａ
に電流が流れにくくなる。そのため、抵抗Ｒａの抵抗値
をある程度小さくする必要がある。同様に容量Ｃａのイ
ンピーダンスを小さくするために、容量Ｃａの容量値を
比較的大きくする必要がある。

【００１０】例えば、反射係数が大きく（１に近く）か
つ利得も大きいＦＥＴを安定化するためには、抵抗Ｒａ
の抵抗値を２０Ω以下程度と小さくする必要があり、容
量Ｃａの容量値を１００ｐＦ程度と大きくする必要があ
る。抵抗値の小さな抵抗Ｒａを作製するためには大きな
占有面積が必要となり、容量値の大きな容量Ｃａを作製
するためにも大きな占有面積が必要となる。その結果、
チップ面積が大きくなる。

【００１１】また、図１３の安定化回路では、０から数
ＧＨｚの周波数領域にわたってＫ値（安定係数）を１よ
り大きくすることも可能である。なお、Ｋ値が１よりも
大きいと絶対安定となる。しかしながら、ＦＥＴ１００
の安定化と利得とは相反する関係にある。そのため、特
定の周波数領域の信号を増幅する増幅器を作製する場合
に広い周波数領域にわたって安定化すると、特定の周波
数領域における利得も小さくなってしまう。したがっ
て、ＦＥＴ１００を十分に安定化すれば発振の可能性は
なくなるが、所望の周波数で十分な利得が得られないと
いう問題が生じる。

【００１２】一方、図１４の安定化回路では、高周波領
域での安定化を図ることができるが、低周波領域では必
ずしも安定化が図れるとは限らない。ＦＥＴが発振する
ためには、負性抵抗が必要である。この負性抵抗は、ソ
ース接地のＦＥＴを用いた場合、一般に低周波数側で発
生しやすい（大平孝，”ＭＭＩＣ発振器設計の基礎，”
ＮＷＥ９６ Microwave Workshop Digest, pp.438-447，
1996参照）。また、ソース接地のＦＥＴは一般に低周波
側でＫ値が小さく不安定である。したがって、ＦＥＴの
発振防止のためには、低周波領域で安定化を図ることが
重要となる。図１４の安定化回路では、低周波領域でＦ
ＥＴ１００の発振を防止することができるとは限らない
ので、ＦＥＴ１００を十分に安定化することができな
い。

【００１３】さらに、帰還回路を電力増幅器のような非
線形動作も考慮する必要がある場合に適用すると、分数
調波の発振が起こる可能性がある（本城和彦，”マイク
ロ波非線形回路技術，”ＮＷＥ９５ Microwave Worksho
p Digest, pp.65-74, 1995参照）。そのため、分数調波
の発振を抑圧する対策が必要となる。

【００１４】本発明の目的は、所望の周波数領域での利
得の低下を抑制しつつ電界効果トランジスタの発振を防
止することができ、かつ占有面積の小さい安定化回路お
よびそれを備えた増幅器を提供することである。

【００１５】

【課題を解決するための手段および発明の効果】第１の
発明に係る安定化回路は、トランジスタを安定化するた
めの安定化回路であって、入力信号を受ける入力ノード
とトランジスタの入力側電極との間に接続された第１の
容量と、入力ノードと所定の基準電位との間に接続され
た第１の抵抗とを備えたものである。

【００１６】本発明に係る安定化回路において、低周波
領域では第１の容量のインピーダンスが高くなるので、
入力ノードに与えられる入力信号の電流が第１の抵抗を
介して基準電位に流れ、第１の抵抗で電力が消費され
る。それにより、低周波領域での利得が低下し、トラン
ジスタの発振が防止される。一方、高周波領域では、第
１の容量のインピーダンスが第１の抵抗の抵抗値よりも
十分に小さくなるので、入力信号の電流が第１の抵抗に
流れず、第１の抵抗で電力が消費されない。したがっ
て、主として低周波領域でのトランジスタの安定化が図
られる。

【００１７】この場合、入力ノードとトランジスタの入
力側電極との間に第１の容量が接続されているので、第
１の抵抗の抵抗値を比較的大きくすることができ、かつ
第１の容量の容量値を小さくすることができる。それに
より、第１の容量および第１の抵抗の占有面積を低減す
ることが可能となる。

【００１８】第２の発明に係る安定化回路は、第１の発
明に係る安定化回路の構成において、トランジスタの入
力側電極と基準電位との間に接続された第２の抵抗をさ
らに備えたものである。

【００１９】この場合、高周波領域では第１の容量を通
してトランジスタの入力側電極と基準電位との間に接続
された第２の抵抗に電流が流れ、その第２の抵抗で電力
が消費される。したがって、全周波数領域にわたって安
定化が図られる。

【００２０】第３の発明に係る安定化回路は、第１また
は第２の発明に係る安定化回路の構成において、トラン
ジスタの出力側電極と基準電位との間に接続された第２
の容量をさらに備えたものである。

【００２１】この場合、トランジスタの出力側電極と基
準電位との間に接続された第２の容量によりトランジス
タの入力側から出力側を見た場合のインピーダンスが低
下する。それにより、トランジスタの入力側から出力側
へ信号が伝達しやすくなり、トランジスタの入力反射係
数が低下する。その結果、高周波領域でのトランジスタ
の発振が防止される。

【００２２】このように、トランジスタの入力側の第１
の容量および第１の抵抗により低周波領域での発振が防
止され、トランジスタの出力側の第２の容量により高周
波領域での発振が防止されるので、それらの低周波領域
と高周波領域との間に所望の周波数を設定することによ
り、所望の周波数での利得の低下を防止しつつ低周波領
域および高周波領域での安定化を図ることが可能とな
る。

【００２３】第４の発明に係る安定化回路は、第１また
は第２の発明に係る安定化回路の構成において、トラン
ジスタの出力側電極と基準電位との間に直列に接続され
たインダクタンスおよび第２の容量をさらに備えたもの
である。

【００２４】この場合、トランジスタの出力側電極に接
続されたインダクタンスおよび第２の容量がバンドエル
ミネーションフィルタ（帯域消去フィルタ）として働
く。これにより、特定の周波数における利得を低下させ
ることができる。

【００２５】したがって、高周波領域の特定の周波数で
発振が起こりやすい場合に、その特定の周波数における
利得を低下させることによりその特定の周波数での発振
を防止することができる。それにより、所望の周波数で
の利得の低下を抑制しつつ低周波領域および高周波領域
での安定化を図ることが可能となる。

【００２６】第５の発明に係る安定化回路は、第４の発
明に係る安定化回路の構成において、インダクタンスが
線路からなるものである。この場合、線路がインダクタ
ンスを構成するので、部品点数を削減できる。

【００２７】第６の発明に係る安定化回路は、第１の発
明に係る安定化回路の構成において、第１の容量の容量
値Ｃ₀および第１の抵抗の抵抗値Ｒ₀は、トランジスタ
の入力容量Ｃ_gs、伝送すべき信号の角周波数ω₀および
抑圧すべき低周波成分の角周波数ω_Lに関して、

【００２８】

【数５】

【００２９】の関係を満足するものである。それによ
り、角周波数ω₀の信号を伝送しつつ、角周波数ω_Lの
低周波成分を抑圧することができる。

【００３０】第７の発明に係る安定化回路は、第２の発
明に係る安定化回路の構成において、第１の容量の容量
値Ｃ₀、第１の抵抗の抵抗値Ｒ₀および第２の抵抗の抵
抗値Ｒ₁は、トランジスタの入力容量Ｃ_gs、伝送すべき
信号の角周波数ω₀および抑圧すべき低周波成分の角周
波数ω_Lに関して、

【００３１】

【数６】

【００３２】および

【００３３】

【数７】

【００３４】の関係式を満足するものである。それによ
り、角周波数ω₀の信号を伝送しつつ、角周波数ω_Lの
低周波成分を抑圧することができる。

【００３５】第８の発明に係る安定化回路は、第５の発
明に係る安定化回路の構成において、線路の特性インピ
ーダンスＺ_a、線路の長さＬ_aおよび第２の容量の容量
値Ｃ ₁は、抑圧すべき高周波成分の角周波数ω_Hおよび
波長λ_Hに関して、

【００３６】

【数８】

【００３７】の関係を満足するものである。それによ
り、角周波数ω₀の信号を伝送しつつ、角周波数ω_Hの
高周波成分を抑圧することができる。

【００３８】第９の発明に係る増幅器は、トランジスタ
と、入力信号を受ける入力ノードとトランジスタの入力
側電極との間に接続された第１の容量と、入力ノードと
所定の基準電位との間に接続された第１の抵抗とを備え
たものである。

【００３９】本発明に係る増幅器においては、低周波領
域では第１の容量のインピーダンスが高くなるので、入
力ノードに与えられる入力信号の電流が第１の抵抗を介
して基準電位に流れ、第１の抵抗で電力が消費される。
それにより、低周波領域での利得が低下し、トランジス
タの発振が防止される。一方、高周波領域では、第１の
容量のインピーダンスが第１の抵抗の抵抗値よりも十分
に小さくなるので、入力信号の電流が第１の抵抗に流れ
ず、第１の抵抗で電力が消費されない。したがって、主
として低周波領域でトランジスタの安定化が図られる。

【００４０】第１０の発明に係る増幅器は第９の発明に
係る増幅器の構成において、トランジスタの出力側電極
と基準電位との間に接続された第２の容量をさらに備え
たものである。

【００４１】この場合、トランジスタの出力側電極と基
準電位との間に接続された第２の容量によりトランジス
タの入力側から出力側を見た場合のインピーダンスが低
下する。それにより、トランジスタの入力側から出力側
へ信号が伝達しやすくなり、トランジスタの入力反射係
数が低下する。その結果、低周波領域でのトランジスタ
の発振が防止される。

【００４２】このように、トランジスタの入力側の第１
の容量および第１の抵抗により低周波領域での発振が防
止され、トランジスタの出力側の第２の容量により高周
波領域での発振が防止されるので、それらの低周波領域
と高周波領域との間に所望の周波数を設定することによ
り、所望の周波数での利得の低下を抑制しつつ低周波領
域および高周波領域での安定化を図ることが可能とな
る。

【００４３】第１１の発明に係る増幅器は、第１０の発
明に係る増幅器の構成において、トランジスタの出力側
電極と基準電位との間に直列に接続されたインダクタン
スおよび第２の容量をさらに備えたものである。

【００４４】この場合、トランジスタの出力側電極と基
準電位との間に接続されたインダクタンスおよび第２の
容量がバンドエルミネーションフィルタとして働く。こ
れにより、特定の周波数における利得を低下させること
ができる。

【００４５】したがって、高周波領域の特定の周波数で
発振が起こりやすい場合に、その特定の周波数における
利得を低下させることによりその特定の周波数での発振
を防止することができる。それにより、所望の周波数で
の利得の低下を抑制しつつ低周波領域および高周波領域
での安定化を図ることが可能となる。

【００４６】第１２の発明に係る増幅器は、第１１の発
明に係る増幅器の構成において、インダクタンスが線路
からなるものである。この場合、線路がインダクタンス
を構成するので、部品点数を削減できる。

【００４７】特に、第１の容量の容量値Ｃ₀および第１
の抵抗の抵抗値Ｒ₀は、トランジスタの入力容量Ｃ_gs、
伝送すべき信号の角周波数ω₀および抑圧すべき低周波
成分の角周波数ω_Lに関して、

【００４８】

【数９】

【００４９】の関係を満足することが好ましい。それに
より、角周波数ω₀の信号を伝送しつつ、角周波数ω_L
の低周波成分を抑圧することができる。

【００５０】トランジスタの入力側電極と基準電位との
間に第２の抵抗が接続されている場合、第１の容量の容
量値Ｃ₀、第１の抵抗の抵抗値Ｒ₀および第２の抵抗の
抵抗値Ｒ₁は、トランジスタの入力容量Ｃ_gs、伝送すべ
き信号の角周波数ω₀および抑圧すべき低周波成分の角
周波数ω_Lに関して、

【００５１】

【数１０】

【００５２】および

【００５３】

【数１１】

【００５４】の関係式を満足することが好ましい。それ
により、角周波数ω₀の信号を伝送しつつ、角周波数ω
_Lの低周波成分を抑圧することができる。

【００５５】また、線路の特性インピーダンスＺ_a、線
路の長さＬ_aおよび第２の容量の容量値Ｃ₁は、抑圧す
べき高周波成分の角周波数ω_Hおよび波長λ_Hに関し
て、

【００５６】

【数１２】

【００５７】の関係を満足することが好ましい。それに
より、角周波数ω₀の信号を伝送しつつ、角周波数ω_H
の高周波成分を抑圧することができる。

【００５８】第１３の発明に係る増幅器は、第１および
第２のトランジスタと、入力信号を受ける第１の入力ノ
ードと第１のトランジスタの入力側電極との間に接続さ
れた第１の容量と、第１の入力ノードと所定の基準電位
との間に接続された第１の抵抗と、入力信号を受ける第
２の入力ノードと第２のトランジスタの入力側電極との
間に接続された第２の容量と、第２の入力ノードと基準
電位との間に接続された第２の抵抗と、第１のトランジ
スタの出力側電極と基準電位との間に接続された第３の
容量と、第２のトランジスタの出力側電極と基準電位と
の間に直列に接続された線路および第４の容量とを備
え、第１および第２のトランジスタの一方が前段に設け
られ、第１および第２のトランジスタの他方が後段に設
けられたものである。

【００５９】本発明に係る増幅器においては、第１のト
ランジスタの入力側に設けられた第１の容量および第１
の抵抗ならびに第２のトランジスタの入力側に設けられ
た第２の容量および第２の抵抗により低周波領域での第
１および第２のトランジスタの発振が防止される。ま
た、第１のトランジスタの出力側に設けられた第３の容
量により高周波領域での第１のトランジスタの発振が防
止される。さらに、第２のトランジスタの出力側に設け
られた線路および第４の容量により高周波領域の特定の
周波数での第２のトランジスタの発振が防止される。

【００６０】したがって、所望の周波数での利得の低下
を抑制しつつ低周波領域および高周波領域での安定化を
図ることができる。

【００６１】

【発明の実施の形態】図１は本発明の第１の実施例にお
ける安定化回路の回路図である。

【００６２】図１の安定化回路は、容量（キャパシタ）
Ｃｓｔおよび抵抗Ｒｓｔからなる。容量ＣｓｔはＦＥＴ
１のゲートと入力信号を受ける入力ノードＮ０との間に
接続され、抵抗Ｒｓｔは入力ノードＮ０と接地端子との
間に接続されている。なお、例えば、容量Ｃｓｔの容量
値は数ｐＦであり、抵抗Ｒｓｔの抵抗値は１００〜数百
Ωである。

【００６３】ＦＥＴ１のゲートと接地端子との間に抵抗
Ｒ１が接続され、ＦＥＴ１のゲートと電源電圧Ｖｇを受
ける電源端子ＮＧとの間に抵抗Ｒ２が接続されている。
抵抗Ｒ１，Ｒ２は、ＦＥＴ１のゲートにゲートバイアス
を印加するためのゲートバイアス回路を構成する。

【００６４】低周波領域では、容量Ｃｓｔのインピーダ
ンスが高くなるので、抵抗Ｒｓｔに電流が流れ、抵抗Ｒ
ｓｔで電力が消費される。一方、高周波領域では、容量
Ｃｓｔのインピーダンスが抵抗Ｒｓｔの抵抗値よりも十
分に小さくなるので、抵抗Ｒｓｔにほとんど電流が流れ
ず、抵抗Ｒｓｔで電力は消費されない。したがって、主
として、低周波領域でＦＥＴ１の発振が防止される。

【００６５】また、容量Ｃｓｔの容量値を数ｐＦと低く
することができるので、容量Ｃｓｔの占有面積が小さく
なり、抵抗Ｒｓｔの抵抗値を１００〜数百Ωと高くする
ことができるので、抵抗Ｒｓｔの占有面積が小さくな
る。

【００６６】なお、高周波領域では、容量Ｃｓｔを通し
て抵抗Ｒ１に電流が流れ、抵抗Ｒ１で電力が消費され
る。そのため、ゲートバイアス回路の抵抗Ｒ１は、全周
波数領域にわたってＦＥＴ１を安定化する働きを兼ねる
が、この場合でも、安定化回路の容量Ｃｓｔおよび抵抗
Ｒｓｔにより低周波側でより安定化が図られる。

【００６７】図２は本発明の第２の実施例における安定
化回路の回路図である。図２の安定化回路では、図１の
安定化回路に加えて、ＦＥＴ１のドレイン側に容量Ｃｓ
ｔｄがさらに設けられている。この容量Ｃｓｔｄは、Ｆ
ＥＴ１のドレインと接地端子との間に接続されている。

【００６８】図２の安定化回路では、ＦＥＴ１のドレイ
ンに容量Ｃｓｔｄが接続されているので、ＦＥＴ１のゲ
ート容量から出力側（ドレイン側）を見た場合のインピ
ーダンスが低下する。それにより、ＦＥＴ１の信号伝送
特性が向上し、入力反射係数が低下する。したがって、
高周波領域でＦＥＴ１の発振が防止される。

【００６９】このように、図２の安定化回路では、ＦＥ
Ｔ１のゲート側の容量Ｃｓｔおよび抵抗Ｒｓｔにより低
周波領域での発振が防止され、ドレイン側の容量Ｃｓｔ
ｄにより高周波領域での発振が防止される。したがっ
て、所望の周波数（使用周波数）が容量Ｃｓｔおよび抵
抗Ｒｓｔにより安定化される低周波領域と容量Ｃｓｔｄ
により安定化される高周波領域との間にくるように各素
子の値を設計する。それにより、所望の周波数での利得
の低下を抑制しつつ低周波領域および高周波領域におい
て安定化を図ることが可能となる。

【００７０】図３は本発明の第３の実施例における安定
化回路の回路図である。図３の安定化回路では、図１の
安定化回路に加えて、ＦＥＴ１のドレイン側に線路Ｌｓ
ｔおよび容量Ｃｓｔ１が設けられている。線路Ｌｓｔお
よび容量Ｃｓｔ１は、ＦＥＴ１のドレインと接地端子と
の間に直列に接続されている。

【００７１】これらの線路Ｌｓｔおよび容量Ｃｓｔ１
は、バンドエルミネーションフィルタ（帯域消去フィル
タ）として働く。このバンドエルミネーションフィルタ
により特定の周波数における利得を低下させることがで
きる。このため、図３の安定化回路では、高周波領域に
おける特定の周波数で発振が起こりやすい場合に、その
周波数での利得を低下させることによりＦＥＴ１の発振
を防止することができる。

【００７２】線路Ｌｓｔは、例えばマイクロストリップ
線路からなる。マイクロストリップ線路は、その長さお
よび幅と周波数との関係でインダクタンスと等価にな
る。したがって、特定の周波数でマイクロストリップ線
路が誘導性となるようにその長さおよび幅を設定する。

【００７３】このように、図３の安定化回路では、ゲー
ト側の容量Ｃｓｔおよび抵抗Ｒｓｔにより低周波領域で
の発振が防止され、ドレイン側の線路Ｌｓｔおよび容量
Ｃｓｔ１により高周波領域の特定の周波数での発振が防
止される。したがって、特定の周波数で発振が起こりや
すい場合に、所望の周波数（使用周波数）での利得の低
下を抑制しつつ低周波領域および高周波領域において安
定化を図ることが可能となる。

【００７４】なお、第１〜第３の実施例では、ＦＥＴ１
のゲートが入力側電極に相当し、ドレインが出力側電極
に相当する。また、接地端子の接地電位が基準電位に相
当する。

【００７５】図４（ａ）は単体のＦＥＴ１を示す回路
図、図４（ｂ）は図４（ａ）のＦＥＴ１におけるＳ₁₁お
よび安定円のシミュレーション結果を示すスミスチャー
ト図である。Ｓ₁₁は、入力反射係数を示すＳパラメータ
である。このシミュレーションでは、ＦＥＴ１のドレイ
ン電圧を３．５Ｖとし、ドレイン電圧を−０．３５Ｖと
した。

【００７６】図４（ｂ）において、四角印は周波数０．
５〜３．０ＧＨｚにおけるＳ₁₁（入力反射係数）の測定
値を示し、丸印はＳ₁₁の共役Ｓ₁₁ ^*を示す。Ｓ₁₁ ^*が安
定円２００内にあると、ＦＥＴ１は発振しやすく不安定
となる。

【００７７】図５（ａ）は図１に示した第１の実施例の
安定化回路を示す回路図、図５（ｂ）は図５（ａ）の安
定化回路におけるＳ₁₁および安定円のシミュレーション
結果を示すスミスチャートである。このシミュレーショ
ンでは、容量Ｃｓｔの容量値を３ｐＦとし、抵抗Ｒｓｔ
の抵抗値を２００Ωとした。

【００７８】図５（ｂ）においても、四角印は周波数
０．５〜３．０ＧＨｚにおけるＳ₁₁の測定値を示し、丸
印はＳ₁₁の共役Ｓ₁₁ ^*を示す。図５の例では、Ｓ₁₁がど
のような値をとっても共役Ｓ₁₁ ^*が安定円２００内にほ
ぼ入らないので、ＦＥＴ１が発振せず、安定となる。

【００７９】表１に図４（ａ）に示した単体のＦＥＴ１
および図５（ａ）に示した第１の実施例の安定化回路に
おけるＦＥＴ１のＫ値（安定係数）を示す。

【００８０】

【表１】

【００８１】表１に示すように、単体のＦＥＴ１では、
周波数０．５〜２．９ＧＨｚにわたってＫ値が１よりも
小さくなっている。一方、第１の実施例の安定化回路で
は、周波数０．５〜２．１ＧＨｚにおいてＫ値が１より
も大きくなっている。これらの結果、第１の実施例の安
定化回路では、低周波領域において安定化が図られてい
ることがわかる。

【００８２】図６（ａ）は図２に示した第２の実施例の
安定化回路を示す回路図、図６（ｂ）は図６（ａ）の安
定化回路におけるＳ₁₁の周波数特性のシミュレーション
結果を示す図である。このシミュレーションでは、容量
Ｃｓｔｄの値を０ｐＦ、２ｐＦおよび４ｐＦとしてＳ₁₁
の周波数特性を測定した。

【００８３】図６（ｂ）に示すように、低周波領域では
容量Ｃｓｔｄの有無および容量値によるＳ₁₁の違いはほ
とんど現れていないが、高周波側では容量Ｃｓｔｄの有
無および容量値によるＳ₁₁の違いが大きく現れている。
しかも、容量Ｃｓｔｄの容量値が大きくなるに従ってＳ
₁₁が低下している。これにより、第２の実施例の安定化
回路では、容量Ｃｓｔｄにより高周波領域でのＳ₁₁が低
下していることがわかる。

【００８４】したがって、第２の実施例の安定化回路に
よれば、高周波領域での入力反射係数が小さくなり、Ｆ
ＥＴ１の発振が抑制される。

【００８５】図７（ａ）は図３に示した第３の実施例の
安定化回路を示す回路図、図７（ｂ）は図１に示した第
１の実施例の安定化回路を示す回路図、図７（ｃ）は図
７（ａ），（ｂ）の安定化回路におけるＳ₂₁の周波数特
性のシミュレーション結果を示す図である。なお、Ｓ₂₁
は、利得を表すＳパラメータである。このシミュレーシ
ョンでは、線路Ｌｓｔの幅を２００μｍとし、長さを１
２００μｍとした。また、容量Ｃｓｔ１の容量値を７．
０ｐＦとした。

【００８６】図７（ｃ）における実線Ａは図７（ａ）の
安定化回路におけるＳ₂₁の測定値を示し、破線Ｂは図７
（ｂ）の安定化回路におけるＳ₂₁の測定値を示す。

【００８７】図７（ｃ）に示すように、ＦＥＴ１のドレ
イン側に線路Ｌｓｔおよび容量Ｃｓｔｌを設けることに
よりＳ₂₁を局所的に大きく低下させることができる。

【００８８】上記のように、第２または第３の実施例の
安定化回路を用いると、所望の周波数においては利得の
低下を抑制しつつＫ値を１よりも高くし、それ以外の周
波数では利得を低下させることにより安定化を図ること
が可能となる。

【００８９】例えば、電力増幅器では、ＦＥＴ１のゲー
トへの入力電圧が大きく変化する。したがって、電力増
幅器における負荷線は、ドレイン電流−ドレイン電圧特
性の広範囲にわたる。このため、低周波領域でのみ安定
化を図った場合、アイドル状態で安定であっても、動作
時にはＦＥＴ１のゲートへの入力電圧が大きく変化する
ので、不安定になることがある。特に、ゲートバイアス
をピンチオフ電圧の近傍に絞った状態では、ＦＥＴ１の
ゲート・ソース間容量が小さくなり、負性抵抗が現れや
すくなる周波数が高周波側にも広がる。そのため、動作
点がこのような状態に移動した場合に発振が起こりやす
く不安定になりやすい。第２および第３の実施例の安定
化回路においては、このような場合にもＦＥＴ１を十分
に安定化することが可能となる。

【００９０】図８は第１、第２および第３の実施例の安
定化回路を用いて設計した２段増幅器の一例を示す回路
図である。この２段増幅器は全体として電力増幅器モジ
ュールを形成している。なお、図８の２段増幅器は、周
波数１．４５ＧＨｚで使用される。

【００９１】図８の２段増幅器は、第１段目のＦＥＴ１
を含む安定化回路１０、第２段目のＦＥＴ２を含む安定
化回路２０、整合回路３０、ゲートバイアス回路４０、
ドレインバイアス回路５０、整合回路６０、ドレインバ
イアス回路７０および整合回路８０を含む。

【００９２】安定化回路１０においては、ＦＥＴ１のゲ
ートと入力ノードＮ１との間に容量Ｃｓｔが接続され、
入力ノードＮ１と接地端子との間に抵抗Ｒｓｔが接続さ
れている。また、ＦＥＴ１のドレインと接地端子との間
に容量Ｃｓｔｄが接続されている。この安定化回路１０
は、図２に示した第２の実施例に相当する。

【００９３】安定化回路２０においては、ＦＥＴ２のゲ
ートと入力ノードＮ２との間に容量Ｃｓｔが接続され、
入力ノードＮ２と接地端子との間に抵抗Ｒｓｔが接続さ
れている。また、ＦＥＴ２のドレインと接地端子との間
に線路Ｌｓｔおよび容量Ｃｓｔ１が直列に接続されてい
る。この安定化回路２０は、図３に示した第３の実施例
に相当する。

【００９４】整合回路３０においては、入力端子ＩＮと
入力ノードＮ１との間に容量Ｃ１および線路Ｌ２が直列
に接続され、容量Ｃ１と線路Ｌ２との接続点が線路Ｌ１
を介して接地端子に接続されている。

【００９５】ゲートバイアス回路４０においては、ＦＥ
Ｔ１のゲートと接地端子との間に抵抗Ｒ１１が接続さ
れ、ＦＥＴ１のゲートとノードＮ３との間に抵抗Ｒ１２
が接続され、ＦＥＴ２のゲートと接地端子との間に抵抗
Ｒ２１が接続され、ＦＥＴ２のゲートとノードＮ３との
間に抵抗Ｒ２２が接続されている。また、ノードＮ３と
電源電圧Ｖｇを受ける電源端子ＮＧとの間に線路Ｌ３が
接続され、電源端子ＮＧと接地端子との間に容量Ｃ２が
接続されている。このゲートバイアス回路４０により、
ＦＥＴ１およびＦＥＴ２のゲートにそれぞれ所定のゲー
トバイアスが印加される。

【００９６】ドレインバイアス回路５０においては、Ｆ
ＥＴ１のドレインと接地端子との間に線路Ｌ４および容
量Ｃ３が直列に接続され、線路Ｌ４と容量Ｃ３との接続
点と電源電圧Ｖｄを受ける電源端子ＮＤ１との間に線路
Ｌ５が接続されている。このドレインバイアス回路５０
により、ＦＥＴ１のドレインに所定のドレインバイアス
が印加される。

【００９７】整合回路６０においては、ＦＥＴ１のドレ
インと入力ノードＮ２との間に線路Ｌ６および容量Ｃ４
が直列に接続され、入力ノードＮ２と接地端子との間に
線路Ｌ７が接続されている。

【００９８】ドレインバイアス回路７０においては、Ｆ
ＥＴ２のドレインと接地端子との間に線路Ｌ８および容
量Ｃ５が直列に接続され、線路Ｌ８と容量Ｃ５との接続
点と電源電圧Ｖｄを受ける電源端子ＶＤ２との間に線路
Ｌ９が接続されている。このドレインバイアス回路７０
により、ＦＥＴ２のドレインに所定のドレインバイアス
が印加される。

【００９９】整合回路８０においては、ＦＥＴ２のドレ
インと出力端子ＯＵＴとの間に線路Ｌ１０および容量Ｃ
７が直列に接続され、線路Ｌ１０と容量Ｃ７との接続点
と接地端子との間に容量Ｃ６が接続されている。

【０１００】図８の２段増幅器において、破線Ｍで囲ま
れた抵抗Ｒｓｔ、容量ＣｓｔおよびＦＥＴ１はＭＭＩＣ
（マイクロ波モノリシック集積回路）により構成され
る。

【０１０１】図９は図８の２段増幅器におけるＳ₁₁（入
力反射係数）およびＳ₂₁（利得）の周波数特性のシミュ
レーション結果を示す図である。

【０１０２】図９に示すように、安定化回路１０，２０
の抵抗Ｒｓｔおよび容量Ｃｓｔの効果により、低周波領
域Ｗ１においてＳ₁₁が０よりも小さくなっている。ま
た、安定化回路１０の容量Ｃｓｔｄの効果により、高周
波領域Ｗ２においてＳ₁₁がなだらかに低下している。こ
れらの結果、低周波領域および高周波領域においてＦＥ
Ｔ１，２が発振せず安定化されている。

【０１０３】さらに、安定化回路２０の線路Ｌｓｔおよ
び容量Ｃｓｔ１の効果により、周波数１．７ＧＨｚを含
む領域Ｗ３でＳ₂₁に下向きのディップが表れている。こ
れにより、周波数１．７ＧＨｚ付近の領域Ｗ３での発振
が防止されている。

【０１０４】表２に図８の２段増幅器におけるＫ値（安
定係数）の計算結果を示す。

【０１０５】

【表２】

【０１０６】表２に示すように、安定化回路１０，２０
の容量Ｃｓｔおよび抵抗Ｒｓｔの効果により、周波数
０．８０〜１．０５ＧＨｚの領域でＫ値が大きくなって
いる。また、安定化回路２０の線路Ｌｓｔおよび容量Ｃ
ｓｔ１の効果により、周波数１．６５〜１．７５ＧＨｚ
の領域でＫ値が大きくなっている。使用周波数１．５０
ＧＨｚにおいても、Ｋ値は１より大きくなっており、周
波数０．８０〜２．４０ＧＨｚの全体にわたってＫ値が
１よりも大きくなっている。

【０１０７】このように、低周波領域および高周波領域
において安定化が図られ、使用周波数においてもＫ値が
１よりも大きくなっている。

【０１０８】ここで、上記実施例の安定化回路において
所望の低周波成分を抑圧するための条件について説明す
る。

【０１０９】図１０（ａ）は安定化回路の回路図、図１
０（ｂ）は図１０（ａ）の安定化回路の等価回路図であ
る。

【０１１０】図１０（ａ）において、Ｚ_inはＦＥＴ１の
ゲートから出力側を見たインピーダンスである。また、
図１０（ｂ）において、Ｃ_gsはＦＥＴ１のゲート・ソー
ス間容量であり、ここでは、Ｚ_in＝Ｃ_gsとなる。また、
Ｚ₁はノードＮ１から抵抗Ｒｓｔ側を見たインピーダン
スであり、Ｚ₂はノードＮ１から容量Ｃｓｔ側を見たイ
ンピーダンスである。抵抗Ｒｓｔの抵抗値をＲ₀とし、
容量Ｃｓｔの容量値をＣ₀とする。

【０１１１】図１０（ｂ）において、次式が成り立つ。Ｚ₁＝Ｒ₀ Ｙ₂＝１／Ｚ₂＝ｊω（Ｃ₀＋Ｃ_gs）ここで、Ｙ₂はノードＮ１から容量Ｃｓｔ側を見たアド
ミタンスである。また、ωは角周波数である。

【０１１２】高周波信号の角周波数をω₀とする。角周
波数ω₀でＦＥＴ１側に信号を伝送するためには次式を
満足する必要がある。

【０１１３】｜Ｚ₁｜＞｜Ｚ₂（ω₀）｜ここで、Ｚ₂（ω₀）はノードＮ１から容量Ｃｓｔ側を
見た角周波数ω₀におけるインピーダンスである。これ
により、次式が成立する。

【０１１４】１／Ｒ₀＜ω₀（Ｃ₀＋Ｃ_gs）よって、次式の条件が得られる。

【０１１５】

【数１３】

【０１１６】抑圧すべき低周波成分の角周波数をω_Lと
する。角周波数ω_Lの低周波数成分を抵抗Ｒｓｔで消費
させるためには次式を満足する必要がある。

【０１１７】｜Ｚ₁｜＜｜Ｚ₂（ω_L）｜ここで、Ｚ₂（ω_L）はノードＮ１から容量Ｃｓｔ側を
見た角周波数ω_Lにおけるインピーダンスである。これ
により、次式が成立する。

【０１１８】１／Ｒ₀＞ω_L（Ｃ₀＋Ｃ_gs）よって、次式の条件が得られる。

【０１１９】

【数１４】

【０１２０】上式（１），（２）から次式の条件が得ら
れる。

【０１２１】

【数１５】

【０１２２】これらの結果から、伝送すべき信号の角周
波数ω₀、抑圧すべき低周波成分の角周波数ω_L、抵抗
Ｒｓｔの抵抗値Ｒ₀および容量Ｃｓｔの容量値Ｃ₀を上
式（Ａ）の関係が成り立つように定める。

【０１２３】次に、上記実施例の安定化回路において所
望の高周波成分を抑圧するための条件について説明す
る。

【０１２４】図１１は安定化回路における高周波を抑圧
する部分の回路図である。図１１において、容量Ｃｓｔ
１の容量値をＣ₁とし、線路Ｌｓｔの特性インピーダン
スをＺ_aとし、線路Ｌｓｔの長さをＬ_aとする。

【０１２５】この場合、容量Ｃｓｔ１および線路Ｌｓｔ
の共振により角周波数ω_Hの高周波成分を抑圧するもの
とする。共振条件は次式のようになる。

【０１２６】ω_H ²＝１／（Ｌ₁Ｃ₁）ここで、Ｌ₁は線路Ｌｓｔのリアクタンスである。よっ
て、リアクタンスＬ₁は次式のようになる。

【０１２７】Ｌ₁＝１／（Ｃ₁ω_H ²）線路ＬｓｔのインピーダンスはｊＺ_a・ｔａｎ｛（２π
／λ_H）・Ｌ_a｝である。ここで、λ_Hは角周波数ω_H
の高周波成分の波長である。よって、次式が成立する。

【０１２８】ｊω_HＬ₁＝ｊＺ_a・ｔａｎ｛（２π／λ_H）・Ｌ_a｝リアクタンスＬ₁の式を上式に代入すると、次式が得ら
れる。

【０１２９】ｊω_H｛１／（Ｃ₁ω_H ²）｝＝ｊＺ_a・
ｔａｎ｛（２π／λ_H）・Ｌ_a｝したがって、次式の条件が得られる。

【０１３０】

【数１６】

【０１３１】この結果から、抑圧すべき高周波成分の角
周波数ω_H、容量Ｃｓｔ１の容量値Ｃ₁、線路Ｌｓｔの
特性インピーダンスＺ_aおよび線路Ｌｓｔの長さＬ_aを
上式（Ｂ）が成り立つように定める。

【０１３２】したがって、上式（Ａ）および（Ｂ）の条
件が満たされると、角周波数ω₀の信号を伝送しつつ角
周波数ω_Lの低周波成分および角周波数ω_Hの高周波成
分を抑圧することができる。

【０１３３】次に、ＦＥＴ１のゲートに抵抗Ｒ１が接続
された場合に所望の低周波成分を抑圧するための条件に
ついて説明する。

【０１３４】図１２（ａ）は安定化回路の回路図、図１
２（ｂ）は図１２（ａ）の安定化回路の等価回路図であ
る。

【０１３５】図１２（ａ）の安定化回路では、ＦＥＴ１
のゲートと接地電位との間に抵抗Ｒ１が接続されてい
る。ＦＥＴ１のゲート・ソース間容量をＣ_gsとし、抵抗
Ｒｓｔの抵抗値をＲ₀とし、容量Ｃｓｔの容量値をＣ₀
とし、抵抗Ｒ１の抵抗値をＲ₁とする。また、ノードＮ
１から抵抗Ｒｓｔ側を見たインピーダンスをＺ₁とし、
ノードＮ１から容量Ｃｓｔ側を見たインピーダンスをＺ
₂とする。インピーダンスＺ₂は次式のようになる。

【０１３６】

【数１７】

【０１３７】したがって、インピーダンスＺ₂の絶対値
｜Ｚ₂｜は次式のようになる。

【０１３８】

【数１８】

【０１３９】高周波信号の角周波数をω₀とする。角周
波数ω₀で信号をＦＥＴ１の側に伝送するためには次式
を満足する必要がある。

【０１４０】Ｒ₀＞｜Ｚ₂（ω₀）｜ここで、Ｚ₂（ω₀）はノードＮ１から容量Ｃｓｔ側を
見た角周波数ω₀におけるインピーダンスである。よっ
て、次式の条件が得られる。

【０１４１】

【数１９】

【０１４２】また、抑圧すべき低周波成分の角周波数を
ω_Lとする。角周波数ω_Lの低周波数成分を抵抗Ｒｓｔ
で消費させるためには次式を満足する必要がある。

【０１４３】Ｒ₀＜｜Ｚ₂（ω_L）｜ここで、Ｚ₂（ω_L）はノードＮ１から容量Ｃｓｔ側を
見た角周波数ω_Lにおけるインピーダンスである。よっ
て、次式の条件が得られる。

【０１４４】

【数２０】

【０１４５】これらの結果から、伝送すべき信号の角周
波数ω₀、抑圧すべき低周波成分の角周波数ω_L、抵抗
Ｒｓｔの抵抗値Ｒ₀、抵抗Ｒ１の抵抗値Ｒ₁および容量
Ｃｓｔの容量値Ｃ₀を上式（Ｃ）および（Ｄ）の関係が
成り立つように定める。

【０１４６】したがって、上式（Ｂ）、（Ｃ）および
（Ｄ）の条件が満たされると、角周波数ω₀の信号を伝
送しつつ角周波数ω_Lの低周波成分および角周波数ω_H
の高周波成分を抑圧することができる。

【０１４７】なお、上記実施例ではシングルゲート型の
ＦＥＴについて説明したが、デュアルゲート型のＦＥＴ
についても本発明は適用可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例における安定化回路の回
路図である。

【図２】本発明の第２の実施例における安定化回路の回
路図である。

【図３】本発明の第３の実施例における安定化回路の回
路図である。

【図４】単体のＦＥＴを示す回路図およびそのＦＥＴに
おけるＳ₁₁および安定円のシミュレーション結果を示す
スミスチャートである。

【図５】第１の実施例の安定化回路を示す回路図および
その安定化回路におけるＳ₁₁および安定円のシミュレー
ション結果を示すスミスチャートである。

【図６】第２の実施例の安定化回路を示す回路図および
その安定化回路におけるＳ₁₁の周波数特性のシミュレー
ション結果を示す図である。

【図７】第３の実施例の安定化回路を示す回路図、第１
の実施例の安定化回路を示す回路図およびそれらの安定
化回路におけるＳ₁₁の周波数特性のシミュレーション結
果を示す図である。

【図８】第１、第２および第３の実施例の安定化回路を
用いた２段増幅器の一例を示す図である。

【図９】図８の２段増幅器におけるＳ₁₁およびＳ₂₁の周
波数特性のシミュレーション結果を示す図である。

【図１０】ＦＥＴのゲートに抵抗が接続されていない場
合に所望の低周波成分を抑圧するための条件を説明する
ための図である。

【図１１】所望の高周波成分を抑圧するための条件を説
明するための図である。

【図１２】ＦＥＴのゲートに抵抗が接続されている場合
に所望の低周波成分を抑圧するための条件を説明するた
めの図である。

【図１３】従来の安定化回路の一例を示す図である。

【図１４】従来の安定化回路の他の例を示す回路図であ
る。

【符号の説明】

１，２ＦＥＴ１０，２０安定化回路Ｒｓｔ，Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２
抵抗Ｃｓｔ，Ｃｓｔｄ，Ｃｓｔ１容量Ｌｓｔ線路

Claims

【特許請求の範囲】

【請求項１】トランジスタを安定化するための安定化
回路であって、入力信号を受ける入力ノードと前記トランジスタの入力
側電極との間に接続された第１の容量と、前記入力ノードと所定の基準電位との間に接続された第
１の抵抗とを備えたことを特徴とする安定化回路。
【請求項２】前記トランジスタの入力側電極と前記基
準電位との間に接続された第２の抵抗をさらに備えたこ
とを特徴とする請求項１記載の安定化回路。
【請求項３】前記トランジスタの出力側電極と前記基
準電位との間に接続された第２の容量をさらに備えたこ
とを特徴とする請求項１または２記載の安定化回路。
【請求項４】前記トランジスタの出力側電極と前記基
準電位との間に直列に接続されたインダクタンスおよび
第２の容量をさらに備えたことを特徴とする請求項１ま
たは２記載の安定化回路。
【請求項５】前記インダクタンスは線路からなること
を特徴とする請求項４記載の安定化回路。
【請求項６】前記第１の容量の容量値Ｃ₀および前記
第１の抵抗の抵抗値Ｒ₀は、前記トランジスタの入力容
量Ｃ_gs、伝送すべき信号の角周波数ω₀および抑圧すべ
き低周波成分の角周波数ω_Lに関して、【数１】の関係を満足することを特徴とする請求項１記載の安定
化回路。
【請求項７】前記第１の容量の容量値Ｃ₀、前記第１
の抵抗の抵抗値Ｒ₀および前記第２の抵抗の抵抗値Ｒ₁
は、トランジスタの入力容量Ｃ_gs、伝送すべき信号の角
周波数ω₀および抑圧すべき低周波成分の角周波数ω_L
に関して、【数２】および【数３】の関係を満足することを特徴とする請求項２記載の安定
化回路。
【請求項８】前記線路の特性インピーダンスＺ_a、前
記線路の長さＬ_aおよび前記第２の容量の容量値Ｃ
₁は、抑圧すべき高周波成分の角周波数ω_Hおよび波長
λ_Hに関して、【数４】の関係を満足することを特徴とする請求項５記載の安定
化回路。
【請求項９】トランジスタと、入力信号を受ける入力ノードと前記トランジスタの入力
側電極との間に接続された第１の容量と、前記入力ノードと所定の基準電位との間に接続された第
１の抵抗とを備えたことを特徴とする増幅器。
【請求項１０】前記トランジスタの出力側電極と前記
基準電位との間に接続された第２の容量をさらに備えた
ことを特徴とする請求項９記載の増幅器。
【請求項１１】前記トランジスタの出力側電極と前記
基準電位との間に直列に接続されたインダクタンスおよ
び第２の容量をさらに備えたことを特徴とする請求項９
記載の増幅器。
【請求項１２】前記インダクタンスは線路からなるこ
とを特徴とする請求項１１記載の増幅器。
【請求項１３】第１および第２のトランジスタと、入力信号を受ける第１の入力ノードと前記第１のトラン
ジスタの入力側電極との間に接続された第１の容量と、前記第１の入力ノードと所定の基準電位との間に接続さ
れた第１の抵抗と、入力信号を受ける第２の入力ノードと前記第２のトラン
ジスタの入力側電極との間に接続された第２の容量と、前記第２の入力ノードと前記基準電位との間に接続され
た第２の抵抗と、前記第１のトランジスタの出力側電極と前記基準電位と
の間に接続された第３の容量と、前記第２のトランジスタの出力側電極と前記基準電位と
の間に直列に接続された線路および第４の容量とを備
え、前記第１および第２のトランジスタの一方が前段に
設けられ、前記第１および第２のトランジスタの他方が
後段に設けられたことを特徴とする増幅器。