JPH1174710A - セラミック積層デバイスおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ストリップ線路導体を金属導体のみにより構
成しないことにより、誘電損失が小さく、小型化が容易
であって、内部にクラックが入りにくいセラミック誘電
体デバイスを提供する。 【解決手段】 積層したセラミック誘電体シート１１に
導体ペースト１２によりストリップ線路導体パターンを
印刷し、このパターン内に収まるように誘電体ペースト
１３を印刷し、さらに導体ペースト１２によりストリッ
プ線路導体パターンを印刷し、これらパターンの上にセ
ラミック誘電体シート１１を積層した後にプレス圧着
し、ユニットごとに分断し、適宜外部電極１５を形成し
てセラミック誘電体デバイスとした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はセラミック誘電体デ
バイスおよびその製造方法に関するものであり、さらに
詳しくは、誘電体セラミックと導体とを一体焼成して得
られ、ストリップ線路導体を内部に含み、共振器などと
して有用なセラミック誘電体デバイスおよびその製造方
法に関するものである。

【０００２】

【従来の技術】近年、マイクロ波帯域を使用する移動体
通信網の発達により、携帯電話などの移動体通信機器が
目覚ましく普及している。移動体通信機器の小型化の要
望は非常に強く、機器を構成する電子部品の小型化も強
く求められている。このような状況下、誘電体セラミッ
クを使用したデバイスには、共振器やバンドパスフィル
ター、共用器などの共振デバイスがあり、セラミック粉
体を金型に充填、成形した後焼成することによって得ら
れる同軸型とグリーンシートに導体パターンを印刷によ
って構成し、積層した後焼成することで得られる積層型
とに大別される。

【０００３】同軸型デバイスはセラミック粉体を金型で
成形して作製されるため、その大きさが数ｍｍ程度にな
ると成形が困難となる。さらに、全体を小さくすれば、
焼成後に内部表面に導体を均一に付ける必要のある穴も
小さくなる。また、同軸型共振デバイスによりバンドパ
スフィルターなどのフィルターを構成する場合には、同
軸型共振デバイスを少なくとも２個組み合わせることが
必要であって、素子全体の大きさがさらに大きくなると
いう問題もある。そこで、セラミック誘電体の内部に同
軸型と電気的に等価なストリップ線路を構成することに
より、共振器やバンドパスフィルターなどの小型の共振
素子を得るようにしたものが積層型共振デバイスであ
る。

【０００４】積層型共振デバイスは、セラミックグリー
ンシートに導体ペーストを印刷し、これを積層すること
で内部導体を構成するものであって、導体層の厚さは通
常１０μｍ程度になる。マイクロ波帯域では、導体の電
気抵抗が高いと損失が大きくなって良好な共振特性が得
られなくなるため、導体の電気抵抗を低くする必要があ
る。電気抵抗を低くするためには、導体の厚さを使用す
る周波数帯の表皮深さの数倍以上にする必要がある。導
体として純銅や純銀を用いた場合、周波数が１ＧＨｚで
あるとすれば表皮深さは２μｍ以上が必要である。した
がって、導体層は１０μｍ以上必要となる。さらに焼成
時に厚み方向の収縮があることなどを考え合わせると印
刷時の導体層は２０μｍ以上あることが望ましい。

【０００５】

【発明が解決しようとする課題】しかしながら、積層型
共振デバイスの導体層厚さを増加させた場合には、導体
である金属と誘電体部分の熱膨張率の相違により、焼成
の際の降温時や半田リフロー時などに積層デバイス内に
かかる応力が大きくなってくる。この増大した応力によ
って、積層デバイス内にクラックが生じ、その結果、損
失の増大、共振周波数のズレといった誘電特性の劣化や
強度の低下が生じる。このような熱膨脹率の相違による
クラックの発生は、導体層厚さを２０μｍ以上として印
刷した場合に顕著となる。

【０００６】以上説明したように、従来のセラミック誘
電体デバイスは、同軸型は一定限度を超えて小型化する
のが困難であり、積層型は同軸型に比べ誘電損失などが
大きく、この誘電損失を小さくするために電極厚さを増
加させた場合には、導体と誘電体部分の熱膨張率の相違
に起因する問題が生じていた。

【０００７】本発明は、かかる事情に鑑み、小型化が容
易であり、クラックなどの内部欠陥の発生を抑制したセ
ラミック誘電体デバイスおよびその製造方法を提供する
ことを目的とする。

【０００８】

【課題を解決するための手段】前記目的を達成するべ
く、本発明のセラミック積層デバイスは、セラミック誘
電体の内部にストリップ線路導体を含むセラミック積層
デバイスであって、少なくとも一つのストリップ線路導
体の内部が、このストリップ線路導体表皮の導体とは異
なる材料により構成されていることを特徴とする。

【０００９】このような構成とすることにより、小型化
が容易であり、クラックなどの内部欠陥の発生を抑制し
たセラミック積層デバイスを提供することができる。

【００１０】また、本発明のセラミック積層デバイスの
第１の製造方法は、導体ペーストによりストリップ線路
導体パターンが印刷されたセラミック誘電体グリーンシ
ートを含む複数枚のセラミック誘電体グリーンシートを
積層し、一体焼成するセラミック積層デバイスの製造方
法であって、少なくとも１枚を積層したセラミック誘電
体グリーンシート上に、導体ペーストによりストリップ
線路導体パターンを印刷する第１の工程と、前記導体ペ
ーストとは異なる材料からなるペーストにより前記スト
リップ線路導体パターン内に収まるパターンを印刷する
第２の工程と、導体ペーストにより前記ストリップ線路
導体パターンを印刷して、前記導体ペーストとは異なる
材料からなるペーストを印刷して形成したパターンを覆
う第３の工程と、前記ストリップ線路導体パターンが印
刷された表面に、少なくとも１枚のセラミック誘電体グ
リーンシートを積層する第４の工程とを含むことを特徴
とする。

【００１１】また、本発明のセラミック積層デバイスの
第２の製造方法は、導体ペーストによりストリップ線路
導体パターンが印刷されたセラミック誘電体グリーンシ
ートを含む複数枚のセラミック誘電体グリーンシートを
積層し、一体焼成するセラミック積層デバイスの製造方
法であって、少なくとも１枚を積層したセラミック誘電
体グリーンシート上に、導体ペーストによりストリップ
線路導体パターンを印刷する工程と、前記ストリップ線
路導体パターンを含む領域を除去することにより形成し
た開口部の側面に導体ペーストを塗布したセラミック誘
電体グリーンシートを、この導体ペーストが前記ストリ
ップ線路導体パターンに接するように積層する工程と、
このセラミック誘電体グリーンシートの積層により形成
された凹部に、前記導体ペーストとは異なる材料からな
るペーストによる印刷を実施する工程と、導体ペースト
により、前記開口部側面の導体ペーストと接するように
前記ストリップ線路導体パターンを印刷する工程と、前
記ストリップ線路導体パターンが印刷された表面に、少
なくとも１枚のセラミック誘電体グリーンシートを積層
する工程とを含むことを特徴とする。

【００１２】これらの製造方法によれば、小型化が容易
であり、クラックなどの内部欠陥の発生を抑制したセラ
ミック誘電体デバイスを容易かつ効率的に製造すること
ができる。

【００１３】

【発明の実施の形態】以下に、本発明のセラミック積層
デバイスの好ましい実施の形態について説明する。

【００１４】本発明のセラミック積層デバイスにおいて
は、前記ストリップ線路導体の内部が、このストリップ
線路導体表皮の導体よりも低い導電率を有することが好
ましい。

【００１５】また、本発明のセラミック積層デバイスに
おいては、前記ストリップ線路導体の内部が、このスト
リップ線路導体表皮の導体よりも、前記セラミック誘電
体の熱膨脹率に近い熱膨脹率を有することが好ましい。
この好ましい例によれば、熱膨脹率の差異による内部ク
ラックの発生などをさらに効果的に抑制することができ
る。具体的には、前記ストリップ線路導体の内部が、前
記セラミック誘電体を構成する材料を含んでいてもよ
い。

【００１６】また、本発明のセラミック積層デバイスに
おいては、前記ストリップ線路導体の厚さが１０μｍ以
上であることが好ましい。この好ましい例によれば、誘
電損失を十分に低下させることができる。同様の観点か
ら、前記ストリップ線路導体の厚さは２０μｍ以上であ
ることがさらに好ましい。

【００１７】また、本発明のセラミック積層デバイスに
おいては、前記ストリップ線路導体が、略矩形であって
先鋭化した端部を有しない断面形状を有することが好ま
しく、また、前記ストリップ線路導体が、略円形および
略楕円形から選ばれる少なくとも一つの断面形状を有す
ることが好ましい。ストリップ線路導体の側辺に高周波
電流が集中するとストリップ線路における導体損失が大
きくなるからである。

【００１８】また、本発明のさらに具体的な実施態様と
しては、前記ストリップ線路導体とは異なるパターン形
状を有する少なくとも一つの内部導体と、デバイス外面
と接触する少なくとも一つの外部導体とを含む態様を挙
げることができる。

【００１９】次に、本発明のセラミック積層デバイスの
製造方法の好ましい実施の態様について説明する。本発
明のセラミック積層デバイスの第１の製造方法において
は、内部クラック発生を抑制するなどの観点から、第１
乃至第３の工程における印刷により形成された段差を低
減させることが好ましい。

【００２０】段差低減の方法としては、具体的には、例
えば、第３の工程を実施した後であって第４の工程を実
施する前に、前記導体ペーストとは異なる材料からなる
ペーストによる印刷を実施して、第１乃至第３の工程に
おける印刷により形成された段差を低減させる方法を挙
げることができる。また、前記段差低減の別の例として
は、第３の工程を実施した後であって第４の工程を実施
する前に、前記ストリップ線路導体パターンを含む領域
が除去されたセラミック誘電体グリーンシートを積層し
て、第１乃至第３の工程における印刷により形成された
段差を低減させる方法を挙げることができる。

【００２１】なお、前記導体ペーストとは異なる材料か
らなるペーストとしては、例えば、前記導体ペーストよ
り導電率の低い材料のペースト、熱膨張率が前記誘電体
と同じ材料のペースト、前記誘電体の熱膨脹率と前記導
体の熱膨張率の間の熱膨張率を有する材料のペースト、
前記誘電体を含むペースト、前記誘電体からなる材料の
ペーストなどを用いることができる。

【００２２】以下、さらに本発明の実施の形態につき、
図面を参照しながら説明する。

【００２３】本発明のセラミック誘電体デバイスは、図
１、図２にその例を示したように、ストリップ線路導体
２、７の実効上の厚みが十分に厚く、かつその断面形状
が、端部において先鋭化していない矩形状もしくはその
近似形状、または円形状、楕円形状もしくはその近似形
状であることが好ましい。ストリップ線路導体２、７の
表皮層４、９は導体により構成されており、表皮層４、
９により覆われた内部５、１０とは構成材料が異なる。
このような特徴を有するため、実効上の導体厚さがマイ
クロ波域の表皮深さの数倍に保つことが可能であり、か
つストリップ線路導体部分が金属で詰まっていないた
め、焼成後の降温時や半田リフロー時の熱収縮差によっ
て負荷される応力が小さくなって内部クラックによる強
度や誘電特性の悪化が抑制される。また、図１、図２に
示したストリップ線路導体２、７は、高周波電流の集中
が少ない形状を有しているため、損失を小さくすること
もできる。

【００２４】なお、ストリップ線路導体２、７の形状
は、途中で太さの変わる形態であってもよく、また、外
径の大きさは、数ｍｍオーダーの小型デバイスに適した
サイズであれば製造可能である限り特に制限されるもの
ではない。また、導体２、７の長さについても特に制限
はなく、１つの誘電体デバイスに、複数の線路導体２、
７が存在していてもよい。さらに、ストリップ線路導体
２、７とは別に、別のパターンを有する内部電極、およ
び／またはデバイス外面に形成された外部電極が存在し
ていてもよい。内部電極は、例えば、導体２、７と同
様、導体ペーストによる印刷により形成することがで
き、外部電極は、例えば、導体ペーストの印刷もしくは
塗布、ディッピング、蒸着またはメッキにより形成する
ことができる。外部電極の形状は、特に制限されるもの
ではなく、デバイスの側面および／または上下面の一部
または全体に形成される。なお、外部電極に印刷などに
より所定のパターンを付与して、容量のＣを構成するこ
ととしてもよい。

【００２５】表皮層４、９を構成する導体としては、導
電率の高い金属、例えば、銀、銅、金、白金およびパラ
ジウムから選ばれる少なくとも１種を含む金属を好適に
用いることができる。

【００２６】一方、誘電体３、８を構成する誘電体セラ
ミックとしては、誘電損失が小さく、前述の銀、銅、
金、白金などの金属と同時に焼成できる焼成温度、具体
的には１１００℃以下の焼成温度を有するものが好まし
い。このような誘電体セラミックとしては、例えば、Ｂ
ｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系、ＢｉＮｂＯ₄系、Ｂｉ₂Ｏ
₃―ＣａＯ−ＺｎＯ―Ｎｂ₂Ｏ₅系およびＢａＯ―ＴｉＯ₂
―Ｎｄ₂Ｏ₃―ガラス系から選ばれるいずれかの低温焼結
誘電体セラミックを好適に用いることができる。

【００２７】また、ストリップ線路導体の内部の材料
は、導体と異なる材料であれば特に限定されるものでは
ないが、例えば、表皮層導体より導電率の低い材料、誘
電体セラミックと同じ熱膨脹率を有する材料、誘電体セ
ラミックと表皮層導体との間の熱膨張率を有する材料が
好ましい。ストリップ線路導体の内部は、前記に例示し
た導体ペーストとは異なる材料からなるペーストを印刷
することにより、ストリップ線路導体の芯線部分として
形成され得る。

【００２８】セラミック誘電体グリーンシートの成型方
法としては、例えば、ドクターブレード法、リバースロ
ール法、カーテンコータ法などが挙げられる。この際の
セラミック誘電体グリーンシートの厚さは、特に限定さ
れるものではないが、１０μｍ〜１００μｍ程度が好ま
しい。このセラミック誘電体グリーンシートを重ねて圧
着する際のプレス圧力は、シート同士が接着する範囲内
であればよいが、１０ＭＰａ〜２００ＭＰａが好まし
い。また、プレスは常温で行ってもよいが、必要に応じ
て加熱しても構わない。

【００２９】また、セラミック誘電体グリーンシートか
らの導体パターン部分の除去方法としては、例えば、金
型による打ち抜き、レーザー加工、刃物による切除など
が挙げられる。また、導体ペーストや各種ペーストの塗
布方法としては、スクリーン印刷やドクターブレード法
などが挙げられる。

【００３０】また、積層体を作製する際には、セラミッ
ク誘電体デバイスを複数含む積層体として、これをユニ
ットごとに切断して使用することが生産効率向上の観点
からは好ましい。この場合は、なるべく多くのユニット
を同一積層体に含めることが望ましい。なお、個片（ユ
ニット）への切断は焼成前でも焼成後でもどちらでも構
わない。

【００３１】また、同一積層体内の導体厚さをすべて２
０μｍ以上の厚さにしてもよいが、効果の大きいと思わ
れる特定の導体のみを２０μｍ以上とし、残りの導体は
それよりも薄い厚さとすることも、生産効率上有効な手
段である。

【００３２】焼成は、組成や大きさにより異なるが、通
常はバインダーを除去するために４００〜１０００℃程
度で２〜６０時間程度焼成した後、８００〜１１００℃
程度で焼成することが望ましい。

【００３３】

【実施例】

（実施例１）図３は、実施例１において実施した製造工
程を断面図により示したものである。

【００３４】まず、低温焼結可能なマイクロ波誘電体で
あるＢｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系誘電体の粉体をバイ
ンダおよび有機溶剤とともに混合したスラリーをドクタ
ーブレード法で塗工することで得たセラミック誘電体グ
リーンシート１１を図３（ａ）のように数枚積層した
後、銀ペースト１２によって所定のパターンを印刷し
た。次に、図３（ｂ）に示したように、Ｂｉ₂Ｏ₃―Ｃａ
Ｏ―Ｎｂ₂Ｏ₅系誘電体で作製した誘電体ペースト１３を
銀ペースト１２の上に印刷した。このとき、誘電体ペー
スト１３は、銀ペースト１２からはみ出さないように印
刷した。さらに、メタルマスク印刷により、図３（ｃ）
に示したように、銀ペースト１２を上から塗布すること
で、先に塗布した銀ペースト１２とともに、銀ペースト
が誘電体ペースト１３を囲むようにした。次に、図３
（ｄ）に示したように、セラミック誘電体グリーンシー
ト１１を上から数枚積層し、全体を４０ＭＰａ程度でプ
レス圧着したところ、全体に変形し、図３（ｅ）に示し
たような形状のセラミック積層体１４を得ることができ
た。図３（ｆ）に示したように、このセラミック積層体
１４を個片（ユニット）に切断し、この個片に６００℃
で脱バインダ処理を施した。さらに、９２５℃で焼成
し、図３（ｇ）に示したように、銀ペーストを塗布して
外部導体１５とし、９００℃で焼き付けて、１．５×
１．５×６ｍｍ程度の共振器を得た。

【００３５】以上の方法と同様の方法により作製した共
振器の内部導体と外部導体の存在位置を示す斜視図を図
７に示す。

【００３６】（実施例２）図４は、実施例２において実
施した製造工程を断面図により示したものである。

【００３７】図４（ａ）〜図４（ｃ）に示したように、
実施例１と同様に、Ｂｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系セラ
ミック誘電体グリーンシート２１の表面に、銀ペースト
２２、Ｂｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系誘電体ペースト２
３、銀ペースト２２を順に印刷した。

【００３８】次に、図４（ｄ）に示したように、誘電体
ペースト２３のメタルマスク印刷をセラミック誘電体グ
リーンシート全体に施すことにより、銀ペースト２２お
よび誘電体ペースト２３による印刷により形成された突
起を解消して平坦化し、表面全体の高さをほぼ同じにし
た。その後は、図４（ｅ）〜図４（ｈ）に示したよう
に、実施例１と同様にして１．５×１．５×６ｍｍ程度
の共振器を作製した。

【００３９】以上の方法と同様の方法により作製した共
振器の内部導体と外部導体の存在位置を示す斜視図を図
８に示す。図７および図８から明らかなように、実施例
１で作製したストリップ導体は断面が楕円形であったの
に対し、実施例２で作製したストリップ線路導体は断面
が矩形であった。

【００４０】（実施例３）図５は、実施例３において実
施した製造工程を断面図により示したものである。

【００４１】図５（ａ）〜図５（ｃ）に示したように、
実施例１と同様に、Ｂｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系セラ
ミック誘電体グリーンシート３２の表面に、銀ペースト
３２、Ｂｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系誘電体ペースト３
３、銀ペースト３２を順に印刷した。

【００４２】次に、図５（ｄ）に示したように、銀ペー
スト３２によるパターンに相当する部分を切り欠いて、
このパターンと同じパターンの開口部を形成したＢｉ₂
Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系セラミック誘電体グリーンシ
ート３６数枚を、この開口部が銀ペーストのパターン３
２と重なるように積層した。セラミック誘電体グリーン
シート３６を積層することにより、銀ペースト２２およ
び誘電体ペースト２３による印刷により形成された突起
が解消されて平坦化し、表面全体の高さがほぼ同じにな
った。その後は、図５（ｅ）〜図５（ｈ）に示したよう
に、実施例１と同様にして１．５×１．５×６ｍｍ程度
の共振器を作製した。

【００４３】以上の方法と同様の方法により作製した共
振器の内部導体と外部導体の存在位置を示す斜視図は、
図８に示したものと同様である。

【００４４】（実施例４）図６は、実施例４において実
施した製造工程を断面図により示したものである。

【００４５】まず、低温焼結可能なマイクロ波誘電体で
あるＢｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂Ｏ₅系誘電体の粉体をバイ
ンダおよび有機溶剤とともに混合したスラリーをドクタ
ーブレード法で塗工することで得たセラミック誘電体グ
リーンシート４１を図６（ａ）のように数枚積層した
後、銀ペースト４２によって所定のパターンを印刷し
た。

【００４６】次に、図６（ｂ）に示したように、銀ペー
スト４２によるパターン部分を切り欠いて、このパター
ンと同じパターンの開口部を形成し、この開口部の側面
に銀ペースト４２を塗布したＢｉ₂Ｏ₃―ＣａＯ―Ｎｂ₂
Ｏ₅系セラミック誘電体グリーンシート４７を積層し
た。セラミック誘電体グリーンシート４７は、開口部が
銀ペースト４２によるパターンと重なり、開口部側面の
銀ペースト４２が予め印刷された銀ペースト１２の端部
と接するように積層した。

【００４７】次に、図６（ｃ）に示したように、セラミ
ック誘電体グリーンシート４７を積層したことにより形
成された窪み部分（凹部）に、Ｂｉ₂Ｏ₃―ＣａＯ―Ｎｂ
₂Ｏ₅系誘電体ペースト４３を印刷により充填した。さら
に、図６（ｄ）に示したように、その上から最初に塗布
した銀ペースト４２のパターンと同様のパターンを、銀
ペースト４２によって印刷した。その後は、図６（ｅ）
〜図６（ｈ）に示したように、実施例１と同様にして
１．５×１．５×６ｍｍ程度の共振器を作製した。

【００４８】以上の方法と同様の方法により作製した共
振器の内部導体と外部導体の存在位置を示す斜視図は、
図８に示したものと同様である。

【００４９】実施例１〜実施例４に示した製造方法によ
り、誘電体部分にクラックが生じることのない積層共振
器を得ることができた。共振器のＱ値はそれぞれ約１８
０であり、従来の積層工法の印刷法により得た同外径の
ストリップライン共振器のＱ値（１１０程度）よりも高
いＱ値を有していた。また、ストリップライン導体部分
を多数回印刷することでストリップライン導体部分を厚
くした同様の寸法を持つ共振器の場合、Ｑ値は上記工法
で得た共振器と同程度であったが、内部にクラックが生
じるものがあった。なお、従来の誘電体粉末を金型で充
填、成形する方法では同じ外径を持つ同軸型共振器を得
ることはできなかった。

【００５０】また、上記製造方法によりストリップ線路
導体部分を構成し、それ以外のシールドパターン電極や
容量のＣ電極を内部を通常印刷で構成し、外部導体を構
成することでも積層共振器を得ることができる。図９
は、その構成の一例を示すための斜視図であって、図１
０は、図９に示した積層共振器の内部導体の位置関係を
示すために積層体を分断して示した斜視図である。この
ような構成とすることで、内部容量のＣの大きさを変え
ることにより共振周波数を低くすることも可能となる。
また、ストリップ線路導体部分をステップ形状にするこ
とでも共振周波数を低くすることもできる。

【００５１】また、上記製造方法でストリップ線路導体
部分を複数設置し、それ以外のシールドパターン電極や
結合のＣや入出力容量のＣ電極を内部を通常印刷で構成
し、外部導体を構成することでもフィルタを得ることが
できる。図１１は、その構成の一例を示すための斜視図
であって、図１２は、図１１に示したフィルタの内部導
体の位置関係を示すために積層体を分断して示した斜視
図である。

【００５２】

【発明の効果】以上説明したように、本発明のセラミッ
ク誘電体デバイスによれば、小型化が容易であり、クラ
ックなどの内部欠陥の発生を抑制したセラミック誘電体
デバイスを提供することができる。特に、ストリップ線
路導体部分の内部を表皮導体とは異なる材料により構成
することにより誘電体にかかる応力を抑えているため、
クラックの発生を抑制しつつ、ストリップ線路導体部分
の有効厚さを（例えば１０μｍ以上、さらには２０μｍ
以上の厚さにまで）増加させてもマイクロ波特性が優れ
たセラミック誘電体デバイスとすることができる。

【００５３】また、本発明のセラミック誘電体デバイス
の製造方法によれば、本発明のセラミック誘電体デバイ
スを容易かつ効率的に製造することが可能である。

【図面の簡単な説明】

【図１】 本発明のセラミック誘電体デバイスの一例を
示す斜視図である。

【図２】 本発明のセラミック誘電体デバイスの別の例
を示す斜視図である。

【図３】 本発明のセラミック誘電体デバイスの製造方
法の一例による製造工程を示す断面図である。

【図４】 本発明のセラミック誘電体デバイスの製造方
法の別の一例による製造工程を示す断面図である。

【図５】 本発明のセラミック誘電体デバイスの製造方
法の別の一例による製造工程を示す断面図である。

【図６】 本発明のセラミック誘電体デバイスの製造方
法の別の一例による製造工程を示す断面図である。

【図７】 本発明のセラミック誘電体デバイスの一例の
内部導体存在位置と外部導体存在部分を示すための斜視
図である。

【図８】 本発明のセラミック誘電体デバイスの別の一
例の内部導体存在位置と外部導体存在部分を示すための
斜視図である

【図９】 本発明のセラミック誘電体デバイスの別の一
例の内部導体存在位置と外部導体存在部分を示すための
斜視図である。

【図１０】 図９に示したセラミック誘電体デバイスの
構成を示すためにデバイスを積層方向に分断して示す斜
視図である。

【図１１】 本発明のセラミック誘電体デバイス（フィ
ルタ）の別の一例の内部導体存在位置と外部導体存在部
分を示すための斜視図である。

【図１２】 図１１に示したセラミック誘電体デバイス
（フィルタ）の構成を示すためにデバイスを積層方向に
分断して示す斜視図である。

【符号の説明】

１、６ セラミック積層デバイス ２、７ ストリップ線路導体 ３、８ 誘電体セラミック ４、９ ストリップ線路表皮層（導
体） ５、１０ ストリップ線路内部 １１、２１、３１、４１ セラミック誘電体グリーンシ
ート １２、２２、３２、４２ 銀ペースト １３、２３、３３、４３ 誘電体ペースト １４、２４、３４、４４ セラミック積層体 １５、２５、３５、４５ 外部導体（銀） ３６ 開口部を設けた誘電体グリー
ンシート ４７ 側面に銀ペーストを塗布した
開口部を設けた誘電体グリーンシート ５１、６１、７１、９１ セラミック積層デバイス ５２、６２、７２、９２ ストリップ線路導体 ５３、６３、７３、９３ 誘電体セラミック ５４、６４、７４、９４ ストリップ線路表皮導体 ５５、６５、７５、９５ ストリップ線路内部 ５６、６６、７６、９６ 外部導体（銀） ８１、１０１ 誘電体セラミック ８２、１０２ 銀ペースト ８３、１０３ ストリップ線路導体

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石崎 俊雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中久保 英明 京都府綴喜郡田辺町大字大住小字浜55番12 号 松下日東電器株式会社内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 セラミック誘電体の内部にストリップ線
   路導体を含むセラミック積層デバイスであって、少なく
   とも一つのストリップ線路導体の内部が、このストリッ
   プ線路導体表皮の導体とは異なる材料により構成されて
   いることを特徴とするセラミック積層デバイス。
2. 【請求項２】 前記ストリップ線路導体の内部が、この
   ストリップ線路導体表皮の導体よりも低い導電率を有す
   る請求項１に記載のセラミック積層デバイス。
3. 【請求項３】 前記ストリップ線路導体の内部が、この
   ストリップ線路導体表皮の導体よりも、前記セラミック
   誘電体の熱膨脹率に近い熱膨脹率を有する請求項１に記
   載のセラミック積層デバイス。
4. 【請求項４】 前記ストリップ線路導体の内部が、前記
   セラミック誘電体を構成する材料を含む請求項１に記載
   のセラミック積層デバイス。
5. 【請求項５】 前記ストリップ線路導体の厚さが１０μ
   ｍ以上である請求項１〜４のいずれかに記載のセラミッ
   ク積層デバイス。
6. 【請求項６】 前記ストリップ線路導体が、略矩形であ
   って先鋭化した端部を有しない断面形状を有する請求項
   １〜５のいずれかに記載のセラミック積層デバイス。
7. 【請求項７】 前記ストリップ線路導体が、略円形およ
   び略楕円形から選ばれる少なくとも一つの断面形状を有
   する請求項１〜５のいずれかに記載のセラミック積層デ
   バイス。
8. 【請求項８】 前記ストリップ線路導体とは異なるパタ
   ーン形状を有する少なくとも一つの内部導体と、デバイ
   ス外面と接触する少なくとも一つの外部導体とを含む請
   求項１〜７のいずれかに記載のセラミック積層デバイ
   ス。
9. 【請求項９】 導体ペーストによりストリップ線路導体
   パターンが印刷されたセラミック誘電体グリーンシート
   を含む複数枚のセラミック誘電体グリーンシートを積層
   し、一体焼成するセラミック積層デバイスの製造方法で
   あって、 少なくとも１枚を積層したセラミック誘電体グリーンシ
   ート上に、導体ペーストによりストリップ線路導体パタ
   ーンを印刷する第１の工程と、 前記導体ペーストとは異なる材料からなるペーストによ
   り前記ストリップ線路導体パターン内に収まるパターン
   を印刷する第２の工程と、 導体ペーストにより前記ストリップ線路導体パターンを
   印刷して、前記導体ペーストとは異なる材料からなるペ
   ーストを印刷して形成したパターンを覆う第３の工程
   と、 前記ストリップ線路導体パターンが印刷された表面に、
   少なくとも１枚のセラミック誘電体グリーンシートを積
   層する第４の工程とを含むことを特徴とするセラミック
   積層デバイスの製造方法。
10. 【請求項１０】 第３の工程と第４の工程との間に、前
    記導体ペーストとは異なる材料からなるペーストによる
    印刷を実施して、第１乃至第３の工程における印刷によ
    り形成された段差を低減させる請求項９に記載のセラミ
    ック積層デバイスの製造方法。
11. 【請求項１１】 第３の工程と第４の工程との間に、前
    記ストリップ線路導体パターンを含む領域が除去された
    セラミック誘電体グリーンシートを積層して、第１乃至
    第３の工程における印刷により形成された段差を低減さ
    せる請求項９に記載のセラミック積層デバイスの製造方
    法。
12. 【請求項１２】 導体ペーストによりストリップ導体パ
    ターンが印刷されたセラミック誘電体グリーンシートを
    含む複数枚のセラミック誘電体グリーンシートを積層
    し、一体焼成するセラミック積層デバイスの製造方法で
    あって、 少なくとも１枚を積層したセラミック誘電体グリーンシ
    ート上に、導体ペーストによりストリップ線路導体パタ
    ーンを印刷する工程と、 前記ストリップ線路導体パターンを含む領域を除去する
    ことにより形成した開口部の側面に導体ペーストを塗布
    したセラミック誘電体グリーンシートを、この導体ペー
    ストが前記ストリップ線路導体パターンに接するように
    積層する工程と、 このセラミック誘電体グリーンシートの積層により形成
    された凹部に、前記導体ペーストとは異なる材料からな
    るペーストによる印刷を実施する工程と、 導体ペーストにより、前記開口部側面の導体ペーストと
    接するように前記ストリップ線路導体パターンを印刷す
    る工程と、 前記ストリップ線路導体パターンが印刷された表面に、
    少なくとも１枚のセラミック誘電体グリーンシートを積
    層する工程とを含むことを特徴とするセラミック積層デ
    バイスの製造方法。