JPH1174400A - Bga type semiconductor device and manufacture therefor - Google Patents

Bga type semiconductor device and manufacture therefor

Info

Publication number
JPH1174400A
JPH1174400A JP23285597A JP23285597A JPH1174400A JP H1174400 A JPH1174400 A JP H1174400A JP 23285597 A JP23285597 A JP 23285597A JP 23285597 A JP23285597 A JP 23285597A JP H1174400 A JPH1174400 A JP H1174400A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
resin
back surface
tab tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23285597A
Other languages
Japanese (ja)
Other versions
JP2944586B2 (en
Inventor
Takeshi Yamamoto
武 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP23285597A priority Critical patent/JP2944586B2/en
Publication of JPH1174400A publication Critical patent/JPH1174400A/en
Application granted granted Critical
Publication of JP2944586B2 publication Critical patent/JP2944586B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a BGA(ball grid array) type semiconductor device and the manufacture for performing miniaturization and thinning, lowering a cost and improving productivity without using an intermediate substrate at the time of external connection. SOLUTION: An integrated circuit part and an electrode bump 3 are formed on the surface of a semiconductor element 1, and a land 10 for installing a solder ball 8 as an external input/output terminal and a wiring pad 9 electrically connected to the land 10 are provided on the back surface. The electrode bump 3 and the wiring pad 9 are connected by a TAB tape 4 at the side face position of the semiconductor element 1. By installing the solder ball 8 on the land 10, attaching a resin frame 7 and performing resin sealing including the upper surface of the semiconductor element 1 and the TAB tape 4, this BGA type semiconductor device is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はBGA型(ボール・
グリッド・アレイ型)半導体装置及びその製造方法に関
し、特に下面にボール端子をアレイ状に形成したBGA
型半導体装置及びその製造方法に関する。
The present invention relates to a BGA type (ball / ball type).
(Grid / array type) semiconductor device and method of manufacturing the same
The present invention relates to a semiconductor device and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、かかるBGA型半導体装置は、フ
ラット構造を有し、プリント配線基板等に実装されてい
るが、この基板への実装にあたっては、中間の多層配線
板を用いて搭載されている。例えば、このようなボール
端子を備えた半導体装置は、特開平8−23050号公
報などにも記載されているとおりである。
2. Description of the Related Art Conventionally, such a BGA type semiconductor device has a flat structure and is mounted on a printed wiring board or the like. However, when mounting on this substrate, it is mounted using an intermediate multilayer wiring board. I have. For example, a semiconductor device provided with such a ball terminal is as described in JP-A-8-23050.

【0003】図5(a),(b)はそれぞれ従来の一例
を説明するためのBGA型半導体装置の断面図及びその
一部の拡大断面図である。まず、図5(a)に示すよう
に、かかる従来のBGA型半導体装置は、底面に複数の
ボール端子8を設けた多層配線基板12と、この多層配
線基板12上に搭載する半導体素子1と、半導体素子1
および多層配線基板12を電気的に接続するためのTA
Bテープ4aとを有し、半導体素子1の上面,TABテ
ープ4aの一部を封止レジン6によりモールドして形成
されている。
FIGS. 5A and 5B are a cross-sectional view of a BGA type semiconductor device and an enlarged cross-sectional view of a part thereof for explaining an example of the related art. First, as shown in FIG. 5A, the conventional BGA type semiconductor device includes a multilayer wiring board 12 provided with a plurality of ball terminals 8 on the bottom surface, and a semiconductor element 1 mounted on the multilayer wiring board 12. , Semiconductor element 1
And TA for electrically connecting the multilayer wiring board 12
And a B tape 4a, and is formed by molding a part of the upper surface of the semiconductor element 1 and the TAB tape 4a with the sealing resin 6.

【0004】また、図5(a)に示すように、TABテ
ープ4aは、ポリイミドフィルム14上に貼り付けられ
たインナーリード15とアウターリード16とを有し、
インナーリード15は半導体素子1の電極バンプ3に接
合され、アウターリード16は接合部11を介して多層
配線基板12の表面に形成した配線パッド9に接合され
る。さらに、ボール端子8は多層配線基板12の底面に
形成したボール形成ランド10の上に形成される。ま
た、多層配線基板12は各層の配線パターン13とこれ
らを接続するためのバイアホール17とを備え、配線パ
ッド9およびボール形成ランド10を相互に接続してい
る。
As shown in FIG. 5A, the TAB tape 4a has an inner lead 15 and an outer lead 16 attached on a polyimide film 14,
The inner leads 15 are joined to the electrode bumps 3 of the semiconductor element 1, and the outer leads 16 are joined to the wiring pads 9 formed on the surface of the multilayer wiring board 12 via the joints 11. Further, the ball terminals 8 are formed on ball forming lands 10 formed on the bottom surface of the multilayer wiring board 12. Further, the multilayer wiring board 12 includes wiring patterns 13 of each layer and via holes 17 for connecting them, and connects the wiring pads 9 and the ball forming lands 10 to each other.

【0005】[0005]

【発明が解決しようとする課題】上述した従来のBGA
型半導体装置は、プリント配線板などに実装するにあた
り、各装置の形状あるいはピン数などによってそれぞれ
専用の多層配線基板を必要とし、その専用の基板を介し
て外部入出力端子となるボール端子と半導体素子とを電
気的に接続している。したがって、従来のBGA型半導
体装置は、製品毎に異った多層配線基板を用意しなけれ
ばならないという欠点がある。
The above-mentioned conventional BGA
When mounting on a printed wiring board, the type semiconductor device requires a dedicated multilayer wiring board depending on the shape of each device or the number of pins, etc., and ball terminals that serve as external input / output terminals and semiconductors via the dedicated board. The element is electrically connected. Therefore, the conventional BGA type semiconductor device has a disadvantage that a different multilayer wiring board must be prepared for each product.

【0006】本発明の目的は、このような中間基板を用
いることなく、小型且つ薄型化し、廉価にするととも
に、生産性を向上させることのできるBGA型半導体装
置及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a BGA type semiconductor device which can be reduced in size, thickness, cost, and productivity without using such an intermediate substrate, and a method of manufacturing the same. is there.

【0007】[0007]

【課題を解決するための手段】本発明のBGA型半導体
装置は、表面中央部に集積回路部を形成し且つ前記集積
回路部の周辺に電極バンプを設けるとともに、裏面に配
線パターンおよび配線パットを形成した半導体素子と、
前記電極バンプおよび前記配線パットを接続するため
に、前記半導体素子の側面部に設けたTABテープと、
前記配線パターンに接続される外部接続のためのボール
端子とを有して構成される。
According to the BGA type semiconductor device of the present invention, an integrated circuit portion is formed at the center of the front surface, an electrode bump is provided around the integrated circuit portion, and a wiring pattern and a wiring pad are formed on the back surface. A formed semiconductor element;
A TAB tape provided on a side surface of the semiconductor element for connecting the electrode bump and the wiring pad;
And a ball terminal for external connection connected to the wiring pattern.

【0008】このBGA型半導体装置におけるTABテ
ープは、前記半導体素子の側面すべてにコ字状に形成す
ることができる。
The TAB tape in the BGA type semiconductor device can be formed in a U-shape on all side surfaces of the semiconductor element.

【0009】また、本発明のBGA型半導体装置は、表
面中央部に集積回路部を形成し且つ前記集積回路部の周
辺に電極バンプを設けるとともに、裏面に配線パターン
および配線パットを形成した半導体素子と、前記電極バ
ンプおよび前記配線パットを接続するために、前記半導
体素子の側面部に設けたTABテープと、前記配線パタ
ーンに接続される外部接続のためのボール端子と、前記
半導体素子の表面,前記TABテープおよび前記半導体
素子の裏面の周辺部を封止した樹脂封止レジンとを有し
て構成される。
Further, the BGA type semiconductor device of the present invention has a semiconductor element in which an integrated circuit portion is formed in the center of the front surface, an electrode bump is provided around the integrated circuit portion, and a wiring pattern and a wiring pad are formed on the back surface. A TAB tape provided on a side surface of the semiconductor element for connecting the electrode bump and the wiring pad; a ball terminal for external connection connected to the wiring pattern; A resin sealing resin for sealing a peripheral portion of a back surface of the semiconductor element;

【0010】この樹脂封止レジンは、前記半導体素子の
表面を除いた部分を開口し且つ前記半導体素子の裏面に
固定される樹脂枠に収容される。
[0010] The resin-sealed resin is housed in a resin frame having an opening except for the front surface of the semiconductor element and fixed to the back surface of the semiconductor element.

【0011】さらに、本発明のBGA型半導体装置の製
造方法は、半導体素子の表面に形成された電極バンプお
よび裏面に形成された配線パットを前記半導体素子の側
面に設けるTABテープのインナーリード,アウターリ
ードにボンダーを用いて接合する工程と、前記半導体素
子の裏面に形成した前記配線パットの内側中央寄りに樹
脂枠を貼り付け、前記樹脂枠をベーキングにより固定す
る工程と、前記樹脂枠と前記半導体素子とにより形成さ
れた空間に液状のエポキシ系封止レジンをポッティング
注入し硬化させるする工程と、前記半導体素子の裏面の
ランド上にボール端子を形成する工程とを含んで構成さ
れる。
Further, according to the method of manufacturing a BGA type semiconductor device of the present invention, the inner bumps and the outer leads of the TAB tape are provided in which the electrode bumps formed on the front surface of the semiconductor element and the wiring pads formed on the back surface are provided on the side surface of the semiconductor element. Bonding a lead to the lead using a bonder, attaching a resin frame near the center of the inside of the wiring pad formed on the back surface of the semiconductor element, and fixing the resin frame by baking; It comprises a step of potting and injecting a liquid epoxy-based sealing resin into a space formed by the element and curing the same, and a step of forming a ball terminal on a land on the back surface of the semiconductor element.

【0012】また、この半導体素子の裏面のランド上に
ボール端子を形成するにあたっては、前記ボール端子を
フラックスを介して前記ランド上に接置した後、リフロ
ー炉に通して表面を溶融し、表面張力を利用して前記ラ
ンド上に円形に形成することができる。
In forming a ball terminal on a land on the back surface of the semiconductor element, the ball terminal is placed on the land via a flux and then passed through a reflow furnace to melt the surface. A circular shape can be formed on the land by using tension.

【0013】[0013]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0014】図1は本発明の一実施の形態を説明するた
めの樹脂部を除いたBGA型半導体装置主要部の斜視図
である。図1に示すように、この実施の形態では、正方
形状をした半導体素子1が上面(表面)の中央部に集積
回路部2を形成しており、しかもその集積回路部2の周
辺、すなわち素子1の外周に沿って電極バンプ3を備え
ている。また、この半導体素子1は下面(裏面)には、
配線パターンおよびこの配線パターンに接続される配線
パットとボール接続用のランドを形成している。なお、
この半導体素子1の裏面における配線パットも電極バン
プ3に対応し素子1の外周に沿って形成されている。こ
の半導体素子1に対し、その4つの側面部にコ字状に形
成したTABテープ4を設け、表面の電極バンプ3およ
び前述した裏面の配線パットを接続している。さらに、
この半導体素子1を含んで樹脂で封止した後、裏面に前
述した配線パターンに接続される外部接続のためのボー
ル端子を形成する。これにより、中間的な配線板を用い
なくても、半導体素子1の両面間の電気的導通を得るこ
とができる。ここでは、樹脂部については省略してお
り、以下の図2,図3で説明する。
FIG. 1 is a perspective view of a main part of a BGA type semiconductor device excluding a resin part for explaining an embodiment of the present invention. As shown in FIG. 1, in this embodiment, a semiconductor element 1 having a square shape forms an integrated circuit section 2 in the center of the upper surface (front surface), and the periphery of the integrated circuit section 2, that is, the element. The electrode bumps 3 are provided along the outer periphery of the reference numeral 1. The semiconductor element 1 has a lower surface (rear surface)
A wiring pattern and a wiring pad connected to the wiring pattern and a land for ball connection are formed. In addition,
The wiring pads on the back surface of the semiconductor element 1 also correspond to the electrode bumps 3 and are formed along the outer periphery of the element 1. A TAB tape 4 formed in a U-shape is provided on the four side surfaces of the semiconductor element 1, and the electrode bumps 3 on the front surface and the wiring pads on the back surface are connected. further,
After sealing with the resin including the semiconductor element 1, ball terminals for external connection connected to the above-mentioned wiring pattern are formed on the back surface. Thereby, electrical conduction between both surfaces of the semiconductor element 1 can be obtained without using an intermediate wiring board. Here, the resin portion is omitted, and will be described with reference to FIGS. 2 and 3 below.

【0015】上述したTABテープ4の構造は、電極バ
ンプ3に対応したインナーリード,アウターリードとな
る複数の銅箔をエポキシ樹脂を介してシート状のポリイ
ミド樹脂に接着している。
In the above-described structure of the TAB tape 4, a plurality of copper foils serving as inner leads and outer leads corresponding to the electrode bumps 3 are bonded to a sheet-like polyimide resin via an epoxy resin.

【0016】図2は図1における半導体装置に樹脂部を
追加した状態でのA−A線断面図であり、また図3は図
2における半導体装置の一部の拡大断面図である。図2
および図3に示すように、本実施の形態におけるBGA
型半導体装置は、表面中央部に前述した集積回路部を形
成し、その集積回路部の周辺に電極バンプ3を設けると
ともに、裏面に配線パターン5およびこの配線パターン
5に接続された配線パット9を形成した半導体素子1
と、この半導体素子1の電極バンプ2および配線パット
9を接続するために、半導体素子1の4つの側面部に設
けたTABテープ4と、配線パターン5に接続される外
部接続のためのボール接置用ランド10およびボール端
子8と、半導体素子1の表面を除いた部分を開口すると
ともに、その裏面に接合部11で固定される樹脂枠7
と、半導体素子1の表面,TABテープ4および半導体
素子1の裏面の周辺部を封止するために、樹脂枠7に充
填される樹脂封止レジン6とを有している。
FIG. 2 is a sectional view taken along the line AA in a state where a resin portion is added to the semiconductor device in FIG. 1, and FIG. 3 is an enlarged sectional view of a part of the semiconductor device in FIG. FIG.
As shown in FIG. 3 and FIG.
In the type semiconductor device, the above-described integrated circuit portion is formed in the center of the front surface, the electrode bumps 3 are provided around the integrated circuit portion, and the wiring pattern 5 and the wiring pad 9 connected to the wiring pattern 5 are formed on the back surface. Semiconductor element 1 formed
In order to connect the electrode bumps 2 and the wiring pads 9 of the semiconductor element 1, a TAB tape 4 provided on four side surfaces of the semiconductor element 1 is connected to a ball connection for external connection connected to the wiring pattern 5. The resin frame 7 is opened at a portion excluding the surface of the semiconductor element 1 and the mounting land 10 and the ball terminal 8, and is fixed to the back surface thereof by the joint 11.
And a resin sealing resin 6 filled in a resin frame 7 to seal the peripheral portion of the front surface of the semiconductor element 1, the TAB tape 4 and the back surface of the semiconductor element 1.

【0017】また、この半導体素子1における電極バン
プ3,配線パターン5および配線パット9は、それぞれ
アルミニウム(Al)により形成され、ボール接置用ラ
ンド10はAlの上にCr−Cu−AuあるいはTi−
Cu−Ni等のバリアメタルを施して形成される。
The electrode bumps 3, the wiring patterns 5 and the wiring pads 9 in the semiconductor device 1 are each formed of aluminum (Al), and the ball contact lands 10 are formed on Al by Cr-Cu-Au or Ti. −
It is formed by applying a barrier metal such as Cu-Ni.

【0018】一方、電極バンプ3と配線パット9を接続
するTABテープ4は、ポリイミド樹脂上に銅箔をエポ
キシ系接着剤で貼り付けたものを用い、一方が電極バン
プ3に接合されるインナーリードとなり、他方が配線パ
ット9に接合されるアウターリードとなる。
On the other hand, as the TAB tape 4 for connecting the electrode bumps 3 and the wiring pads 9, a tape obtained by attaching a copper foil on a polyimide resin with an epoxy-based adhesive is used. And the other is an outer lead joined to the wiring pad 9.

【0019】さらに、半導体素子1やTABテープ4を
保護する目的で、半導体素子1の配線パット9を形成し
た裏面には、ポリイミド系の両面テープなどからなる接
合部11により、エポキシ系の素材で形成された樹脂枠
7を接合する。したがって、半導体素子1と樹脂枠7と
の間の空間には、エポキシ系の封止レジン6を注入して
硬化させることにより、半導体素子1の集積回路部は気
密に封止される。
Further, for the purpose of protecting the semiconductor element 1 and the TAB tape 4, the back surface of the semiconductor element 1 on which the wiring pad 9 is formed is bonded with an epoxy-based material by a bonding portion 11 made of a polyimide-based double-sided tape or the like. The formed resin frame 7 is joined. Therefore, by injecting and curing the epoxy-based sealing resin 6 into the space between the semiconductor element 1 and the resin frame 7, the integrated circuit portion of the semiconductor element 1 is hermetically sealed.

【0020】この樹脂封止した後、半導体素子1のボー
ル接置用ランド9上にボール端子8を接置すれば、半導
体素子1はボール端子8を介して外部と電気的に導通を
得ることができる。
After the resin sealing, the ball terminal 8 is placed on the ball contact land 9 of the semiconductor element 1 so that the semiconductor element 1 can be electrically connected to the outside via the ball terminal 8. Can be.

【0021】上述したように、本実施の形態によれば、
半導体素子1の集積回路形成面に配置された電極バンプ
3とその裏面に形成された配線パット9とをTABテー
プ4で接続することにより、電極バンプ3と配線パット
9は電気的に接続される。しかも、配線パット9は同一
面に形成されているボール接置用ランド10と配線パタ
ーン5を介して電気的に接続される。したがって、ボー
ル接置用ランド10にボール端子8を接置すれば、半導
体素子1の集積回路部も外部と電気的に導通させること
ができるので、従来のような中間基板を用いることな
く、小型で且つ薄型化したBGA型半導体装置を実現す
ることができる。
As described above, according to the present embodiment,
The electrode bumps 3 arranged on the integrated circuit forming surface of the semiconductor element 1 and the wiring pads 9 formed on the back surface thereof are connected with the TAB tape 4 so that the electrode bumps 3 and the wiring pads 9 are electrically connected. . Moreover, the wiring pads 9 are electrically connected to the ball contact lands 10 formed on the same surface via the wiring patterns 5. Therefore, if the ball terminals 8 are placed in contact with the ball placement lands 10, the integrated circuit portion of the semiconductor element 1 can also be electrically connected to the outside. And a thin BGA type semiconductor device can be realized.

【0022】図4(a)〜(d)はそれぞれ本発明のB
GA型半導体装置の製造方法の一実施の形態を説明する
ための工程順に示した装置断面図である。まず、図4
(a)に示すように、本実施の形態においては、半導体
素子1の片方の面(表面)に形成された電極バンプとT
ABテープ4のインナーリード、同様に他方の面(裏
面)に形成された配線パットとTABテープ4のアウタ
ーリードとを押えながら超音波シングルポイントボンダ
ーを用いて接合する。このときの接合条件は、ボンダー
先端にツールを取り付け、そのツール温度450°C、
ボンディング時間0.5s/リード、ボンディング荷重
50gf/リードとしている。
FIGS. 4 (a) to 4 (d) show B of the present invention, respectively.
FIG. 4 is a device cross-sectional view shown in a process order for describing one embodiment of a method of manufacturing a GA semiconductor device. First, FIG.
As shown in (a), in the present embodiment, the electrode bumps formed on one surface (front surface) of the semiconductor
Using an ultrasonic single point bonder, the inner leads of the AB tape 4 and the wiring pads formed on the other surface (back surface) of the AB tape 4 and the outer leads of the TAB tape 4 are pressed while being held down. The bonding conditions at this time were as follows: a tool was attached to the tip of the bonder, the tool temperature was 450 ° C,
The bonding time is 0.5 s / lead and the bonding load is 50 gf / lead.

【0023】ついで、図4(b)に示すように、半導体
素子1の配線パット形成面で且つその内側中央寄りにポ
リイミドテープを介して樹脂枠7を貼り付ける。この状
態で、200°C,90分のベーキングを行うことによ
り、半導体素子1に樹脂枠7を強固に接合する。
Then, as shown in FIG. 4B, a resin frame 7 is attached via a polyimide tape to the wiring pad forming surface of the semiconductor element 1 and near the center of the inside thereof. In this state, the resin frame 7 is firmly bonded to the semiconductor element 1 by performing baking at 200 ° C. for 90 minutes.

【0024】さらに、図4(c)に示すように、樹脂枠
7と半導体素子1との間にできた空間に液状のエポキシ
系封止レジン6をポッティング注入し硬化させる。この
とき、ポッティング封止には、液状の封止レジン6をデ
ィスペンサーなどで塗布する。なお、このエポキシ系封
止レジン6は、半導体素子1とTABテープ4との間に
もテープ両端より流れ込み、充填される。
Further, as shown in FIG. 4C, a liquid epoxy-based sealing resin 6 is potted into a space formed between the resin frame 7 and the semiconductor element 1 and is cured. At this time, a liquid sealing resin 6 is applied with a dispenser or the like for potting sealing. The epoxy resin 6 flows between the semiconductor element 1 and the TAB tape 4 from both ends of the tape and is filled.

【0025】最後に、図4(d)に示すように、半導体
素子1の樹脂封止された面の反対の面、すなわち裏面に
形成されているボール接置用ランド上にSn60−Pb
40(重量%)からなるボール端子8をフラックスを介
して接置する。しかる後、全体を温度230°Cのリフ
ロー炉に通し、窒素ガス気流中で半田ボール端子8の表
面を溶融する。これにより、リフロー炉では、半田の表
面張力により、ボール端子8がボール接続用ランド上に
円形に形成される。
Finally, as shown in FIG. 4D, Sn60-Pb is formed on the surface opposite to the resin-sealed surface of the semiconductor element 1, that is, on the ball contact land formed on the back surface.
A ball terminal 8 of 40 (% by weight) is placed in contact with a flux. Thereafter, the whole is passed through a reflow furnace at a temperature of 230 ° C. to melt the surface of the solder ball terminal 8 in a nitrogen gas stream. Thus, in the reflow furnace, the ball terminals 8 are formed in a circular shape on the ball connection lands due to the surface tension of the solder.

【0026】また、上述したBGA型半導体装置の製造
方法の実施の形態において、電極バンプ3とTABテー
プ4を接合する場合(配線パット9とTABテープ4を
接合する場合も同様)、超音波シングルポイントボンダ
ーを用いて接続したが、具体的には、次のように接合さ
れる。
In the embodiment of the method of manufacturing a BGA type semiconductor device described above, when the electrode bumps 3 and the TAB tape 4 are joined (the same applies to the case where the wiring pads 9 and the TAB tape 4 are joined), the ultrasonic single Although the connection was made using a point bonder, the connection was made as follows.

【0027】[0027]

【発明の効果】以上説明したように、本発明のBGA型
半導体装置は、TABテープを用い、半導体素子表面に
形成された集積回路部と裏面に形成された入出力端子と
を電気的に接続することにより、製品毎に中間基板を必
要としないで済み、小型且つ薄型化でき、製品の資材コ
ストを低減できるという効果がある。
As described above, the BGA type semiconductor device of the present invention uses the TAB tape to electrically connect the integrated circuit portion formed on the front surface of the semiconductor element and the input / output terminals formed on the back surface. By doing so, it is not necessary to use an intermediate substrate for each product, and it is possible to reduce the size and thickness of the product and to reduce the material cost of the product.

【0028】また、本発明のBGA型半導体装置の製造
方法は、TABテープをボンダーにより半導体素子の表
裏面に接合し、樹脂枠を固定することで、製品毎の中間
基板を不要にするとともに、生産性を向上させることが
できるという効果がある。
In the method of manufacturing a BGA type semiconductor device according to the present invention, a TAB tape is bonded to the front and back surfaces of a semiconductor element by a bonder and a resin frame is fixed, thereby eliminating the need for an intermediate substrate for each product. There is an effect that productivity can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態を説明するための樹脂部
を除いたBGA型半導体装置主要部の斜視図である。
FIG. 1 is a perspective view of a main part of a BGA type semiconductor device excluding a resin part for describing an embodiment of the present invention.

【図2】図1の半導体装置に樹脂部を追加した状態での
A−A線断面図である。
FIG. 2 is a sectional view taken along line AA in a state where a resin portion is added to the semiconductor device of FIG. 1;

【図3】図2における半導体装置の一部の拡大断面図で
ある。
FIG. 3 is an enlarged sectional view of a part of the semiconductor device in FIG. 2;

【図4】本発明のBGA型半導体装置の製造方法の一実
施の形態を説明するための工程順に示した装置断面図で
ある。
FIGS. 4A to 4C are cross-sectional views illustrating a method of manufacturing a BGA type semiconductor device according to an embodiment of the present invention, which are shown in process order.

【図5】従来の一例を説明するためのBGA型半導体装
置全体の断面及びその一部の拡大断面を表わす図であ
る。
FIG. 5 is a diagram illustrating a cross section of the entire BGA type semiconductor device and an enlarged cross section of a part thereof for explaining an example of the related art.

【符号の説明】[Explanation of symbols]

1 半導体素子 2 集積回路部 3 電極バンプ 4 TABテープ 5 配線パターン 6 封止レジン 7 樹脂枠 8 ボール(端子) 9 配線パット 10 ボール接置用ランド 11 接合部 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Integrated circuit part 3 Electrode bump 4 TAB tape 5 Wiring pattern 6 Sealing resin 7 Resin frame 8 Ball (terminal) 9 Wiring pad 10 Ball contact land 11 Joint

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 表面中央部に集積回路部を形成し且つ前
記集積回路部の周辺に電極バンプを設けるとともに、裏
面に配線パターンおよび配線パットを形成した半導体素
子と、前記電極バンプおよび前記配線パットを接続する
ために、前記半導体素子の側面部に設けたTABテープ
と、前記配線パターンに接続される外部接続のためのボ
ール端子とを有することを特徴とするBGA型半導体装
置。
A semiconductor element having an integrated circuit portion formed in a central portion of a front surface, an electrode bump provided around the integrated circuit portion, and a wiring pattern and a wiring pad formed on a back surface; A TAB tape provided on a side surface of the semiconductor element, and a ball terminal for external connection connected to the wiring pattern.
【請求項2】 前記TABテープは、前記半導体素子の
側面すべてにコ字状に形成される請求項1記載のBGA
型半導体装置。
2. The BGA according to claim 1, wherein the TAB tape is formed in a U-shape on all side surfaces of the semiconductor device.
Type semiconductor device.
【請求項3】 表面中央部に集積回路部を形成し且つ前
記集積回路部の周辺に電極バンプを設けるとともに、裏
面に配線パターンおよび配線パットを形成した半導体素
子と、前記電極バンプおよび前記配線パットを接続する
ために、前記半導体素子の側面部に設けたTABテープ
と、前記配線パターンに接続される外部接続のためのボ
ール端子と、前記半導体素子の表面,前記TABテープ
および前記半導体素子の裏面の周辺部を封止した樹脂封
止レジンとを有することを特徴とするBGA型半導体装
置。
3. A semiconductor device having an integrated circuit portion formed in a central portion of a front surface, an electrode bump provided around the integrated circuit portion, and a wiring pattern and a wiring pad formed on a back surface, the electrode bump and the wiring pad. A TAB tape provided on the side surface of the semiconductor element, a ball terminal for external connection connected to the wiring pattern, a front surface of the semiconductor element, a back surface of the TAB tape and the semiconductor element. A resin-sealed resin that seals a peripheral portion of the BGA-type semiconductor device.
【請求項4】 前記樹脂封止レジンは、前記半導体素子
の表面を除いた部分を開口し且つ前記半導体素子の裏面
に固定される樹脂枠に収容されている請求項3記載のB
GA型半導体装置。
4. The semiconductor device according to claim 3, wherein the resin sealing resin is housed in a resin frame having an opening except for a surface of the semiconductor element and fixed to a back surface of the semiconductor element.
GA type semiconductor device.
【請求項5】 半導体素子の表面に形成された電極バン
プおよび裏面に形成された配線パットを前記半導体素子
の側面に設けるTABテープのインナーリード,アウタ
ーリードにボンダーを用いて接合する工程と、前記半導
体素子の裏面に形成した前記配線パットの内側中央寄り
に樹脂枠を貼り付け、前記樹脂枠をベーキングにより固
定する工程と、前記樹脂枠と前記半導体素子とにより形
成された空間に液状のエポキシ系封止レジンをポッティ
ング注入し硬化させるする工程と、前記半導体素子の裏
面のランド上にボール端子を形成する工程とを含むこと
を特徴とするBGA型半導体装置の製造方法。
5. A step of bonding the electrode bumps formed on the front surface of the semiconductor element and the wiring pads formed on the rear surface to inner leads and outer leads of a TAB tape provided on side surfaces of the semiconductor element using a bonder; A step of attaching a resin frame near the center of the inside of the wiring pad formed on the back surface of the semiconductor element and fixing the resin frame by baking; and a step in which a liquid epoxy-based resin is filled in a space formed by the resin frame and the semiconductor element. A method for manufacturing a BGA type semiconductor device, comprising: a step of potting and curing a sealing resin; and a step of forming a ball terminal on a land on a back surface of the semiconductor element.
【請求項6】 前記半導体素子の裏面のランド上にボー
ル端子を形成する工程は、前記ボール端子をフラックス
を介して前記ランド上に接置した後、リフロー炉に通し
て表面を溶融し、表面張力を利用して前記ランド上に円
形に形成する請求項5記載のBGA型半導体装置の製造
方法。
6. A step of forming a ball terminal on a land on a back surface of the semiconductor element, wherein the ball terminal is placed on the land via a flux and then passed through a reflow furnace to melt the surface. 6. The method of manufacturing a BGA type semiconductor device according to claim 5, wherein the lands are formed in a circular shape using tension.
JP23285597A 1997-08-28 1997-08-28 BGA type semiconductor device and manufacturing method thereof Expired - Fee Related JP2944586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23285597A JP2944586B2 (en) 1997-08-28 1997-08-28 BGA type semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23285597A JP2944586B2 (en) 1997-08-28 1997-08-28 BGA type semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH1174400A true JPH1174400A (en) 1999-03-16
JP2944586B2 JP2944586B2 (en) 1999-09-06

Family

ID=16945880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23285597A Expired - Fee Related JP2944586B2 (en) 1997-08-28 1997-08-28 BGA type semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2944586B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392720B1 (en) * 1999-10-05 2003-07-28 닛폰 덴키(주) Chip scale package in which layout of wiring lines is improved
CN110473845A (en) * 2019-09-19 2019-11-19 捷捷半导体有限公司 A kind of structure and its manufacturing method of three face pastes dress plastic packaging component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392720B1 (en) * 1999-10-05 2003-07-28 닛폰 덴키(주) Chip scale package in which layout of wiring lines is improved
CN110473845A (en) * 2019-09-19 2019-11-19 捷捷半导体有限公司 A kind of structure and its manufacturing method of three face pastes dress plastic packaging component

Also Published As

Publication number Publication date
JP2944586B2 (en) 1999-09-06

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
JP3377001B2 (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP3310617B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH1140694A (en) Semiconductor package, and semiconductor device and their manufacture
JPH0448767A (en) Resin-sealed semiconductor device
JPH0794553A (en) Semiconductor device and fabrication thereof
JP2000323603A (en) Semiconductor circuit device and manufacture thereof
JP2000082722A (en) Semiconductor device and its manufacture as well as circuit board and electronic apparatus
JP3998878B2 (en) Semiconductor device, semiconductor device manufacturing method, and package manufacturing method
JPS62232948A (en) Lead frame
JP2000150560A (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine
JP3065010B2 (en) Semiconductor device
JP2944586B2 (en) BGA type semiconductor device and manufacturing method thereof
JP2949969B2 (en) Film carrier semiconductor device
JP4038021B2 (en) Manufacturing method of semiconductor device
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
JP2002118197A (en) Circuit board and semiconductor device using the same as well as its manufacturing method
JP2974819B2 (en) Semiconductor device and manufacturing method thereof
JP2005116881A (en) Semiconductor device, its manufacturing method, circuit board, and electronic equipment
JPH1084055A (en) Semiconductor device and its manufacturing method
JP2000124251A (en) Semiconductor device, manufacture thereof, circuit board and electronic equipment
JP2570123B2 (en) Semiconductor device and manufacturing method thereof
JPH04192450A (en) Composite lead frame
JP3568458B2 (en) Semiconductor device
JP2000091378A (en) Semiconductor device, manufacture thereof and film carrier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990608

LAPS Cancellation because of no payment of annual fees