JPH117438A - 積和演算処理方法、装置及び記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 積和演算及び分子軌道計算を高速かつ効率よ
く行う。 【解決手段】 ホスト計算機からの基底情報等をプロセ
ッサユニット２０がバスインタフェイス回路２１で受信
し、２電子積分の計算順序を決定する。積和手順の生成
は全体制御回路２３で行い、係数生成、補助積分[ss,s
s] ^(m) 、他の補助積分の計算は積和制御回路２７、積
和演算回路２６で行う。計算が終了した時には、全体制
御回路２３で積和手順の生成が終了しているので、積和
制御回路２７、積和演算回路２６は補助積分の生成を開
始する。また、補助積分を生成している間、全体制御回
路２３は最初に計算を行う２電子積分ｇ_Rstuの決定と積
和手順を生成する。この時、プロセッサユニット内の接
続は切り替えられ、積和制御回路２７は第１の命令メモ
リ２４から積和手順を読み出し、全体制御回路２３の出
力する積和手順は第２の命令メモリ２８に格納される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積和演算処理方
法、装置及び記録媒体にかかり、特に、積和演算を効率
的に行う積和演算処理方法及び装置、コンピュータを使
用して積和演算を効率的に行う積和演算処理プログラム
を記録した記録媒体に関する。

【０００２】

【従来の技術】画像処理や物理現象のシミュレーション
では、連続的な積分計算あるいは微分計算を、離散的な
形式、例えば漸化式に置き換えて近似的に数値解を得る
場合が多い。この一例として、コンピュータ等のハード
ウエアで実際に行われる計算に、次の（１）式で表わさ
れる異なる次数の項を複数含む多項式がある。

【０００３】 ｙ＝ａ₀ ｘⁿ ＋ａ₁ ｘ^n-1 ＋ａ₂ ｘ^n-2 ＋・・・＋ａ_n-1 ｘ＋ａ_n ・・・（１） 上記（１）式の計算を効率的に行う手法として、上記の
（１）式を再帰的な積と和の形式で表わし、単純な積和
処理の繰り返しへの置き換えが行われる。この上記
（１）式と等価な再帰的表現を（２）式に示す。

【０００４】

【数１】

【０００５】このように、再帰的な積和演算の単純な繰
り返しにより、（１）式の多項式の値を効率的に求める
ことができる。従って、単純な積和演算を高速に行うこ
とが可能なハードウエアを利用すれば、上記処理を効率
的に行うことができる。なお、上記（２）式において、
ｓ_n の値を得るためには積和演算を再帰的にｎ回行えば
よい。以下の説明では、多項式の次数に対応する、再帰
的積和演算の回数を、再帰階数がｎであると称すことに
する。また、（１）、（２）式の例では、再帰階数と積
和演算の回数が一致する。

【０００６】画像処理においては、画像を空間周波数領
域に変換し情報圧縮に利用する、離散的コサイン変換が
その一例であり、物理現象のシミュレーションにおいて
は、ポアソン方程式を差分メッシュ上に離散化して数値
的に解く手法が一例として挙げられる。このような画像
処理や物理現象のシミュレーションでは、離散的な形式
で用いると通常、大量の積和演算処理をしなければなら
ない。例えば、化学分野におけるシミュレーションに
は、複雑な形式の再帰計算が必要な一例として、変分法
を用いた非経験的分子軌道計算が挙げられる。この他に
も、数値計算で汎用的に用いられるテイラー展開法やニ
ュートン法または行列同士の乗算等でも、大量の積和演
算処理が必要である。従って、画像処理や物理現象のシ
ミュレーション、そして数値計算を高速化するために
は、積和演算を効率的に処理する必要がある。

【０００７】このような積和演算を効率的に処理するた
め、専用の並列計算機を用いる技術が提案されている
（特開平９−６２６５６号公報参照）。この技術では、
図６に示すように、制御装置ＣＥ及び並列に接続された
Ｎ（Ｎは２以上の整数）個のプロセッサエレメントＰＥ
₁ 〜ＰＥ_N （以下、ＰＥｍ：１≦ｍ≦Ｎ：と略記する）
から構成されており、制御装置ＣＥは制御部ＣＥａ及び
メモリＣＥｂを備えており、ＰＥｍは分散メモリ１０ｍ
ａ，１０ｍｂ、乗算器１０ｍｃ、加算器１０ｍｄ、レジ
スタ１０ｍｅ及びループ回路１０ｍｆを備えている。

【０００８】ＰＥｍでは、分散メモリ１０ｍａ、１０ｍ
ｂには、制御装置１３０から転送されたベクトルデータ
が各々格納されており、これら２つのベクトルデータの
各要素を、乗算器１０ｍｃによって逐次乗算する。乗算
結果は順次加算器１０ｍｄによるループ回路１０ｍｆに
よって累積加算され、２つのベクトルデータの内積が求
められる。内積結果は、レジスタ１０ｍｅに格納され制
御装置ＣＥへ返送される。これと共に、ＰＥｍは一方の
ベクトルデータを隣のＰＥｍ＋１（またはＰＥｍ−１）
へ出力する。以上のように、各ＰＥｍは２つのベクトル
データの内積計算と計算結果の制御装置ＣＥへの転送及
び隣のＰＥへの一方のベクトルデータの転送とが繰り返
され、最終的に行列の乗算結果が制御装置ＣＥに揃う。
このように、通常、並列計算に用いるプロセッサは、積
和機能を実現するための乗算器及び加算器に、積和結果
を次の積和演算の入力とするためのループ回路を付加し
た構成で可能である。

【０００９】しかしながら、複雑な積和演算制御が必要
な場合には対応できない。例えば、化学分野におけるシ
ミュレーションに用いられる非経験的分子軌道計算にお
ける積和演算は複雑な積和手順となる。このため、積和
手順を生成しメモリに格納し、読みだしながら積和演算
を実施しなければならない。

【００１０】上記非経験的分子軌道計算の目的は、経験
的なパラメータを用いずに第１原理計算で分子中の電子
の挙動を記述することである。非経験的分子軌道計算法
は、分子シミュレーションの基盤として位置づけられ、
物質構造や化学反応の詳細な解析に用いられ、工業的に
重要な手法である。非経験的分子軌道計算法では、分子
を構成する原子の原子核と軌道電子との距離に経験的な
定数を乗じたものを指数とする指数関数の逆数を原子軌
道（以下、基底関数という）とし、この基底関数を１つ
の原子に対して複数用意する。これらの基底関数の線形
結合で、分子内の軌道電子の波動関数、すなわち分子軌
道を記述する。分子軌道における基底関数の線形結合係
数を決めることが、非経験的分子軌道計算法の主な処理
内容である。

【００１１】詳細には、分子中の電子の空間的な（電子
のスピンを考慮に入れない）軌道φ _i は、次の（３）式
に示すように基底関数χの線形結合で近似することがで
き、電子のスピンを考慮に入れたPauli の排他原理を満
たす（２ｎ電子系の）分子状態（波動関数）Ψは、次の
（４）式に示すSlater行列式で表すことができる。

【００１２】

【数２】

【００１３】

【数３】

【００１４】但し、α（ｘ），β（ｘ）：ｘ番目の電子
のスピンが上向き、下向きの状態

【００１５】この（４）式と、２ｎ電子系に対するハミ
ルトニアン(Hamiltonian) Ｈ（＝Ｈ ₁ ＋Ｈ₂ ，Ｈ₁ ：１
電子部分，Ｈ₂ ：２電子部分）から、次の（５）式で表
される分子エネルギの期待値εを求めることができる。

【００１６】 ε＝∫ΨＨΨｄτ＝∫Ψ（Ｈ₁ ＋Ｈ₂ ）Ψｄτ ＝２Σ_i Ｈ_i ＋Σ_i Σ_j （２Ｊ_ij−Ｋ_ij） ・・・（５） 但し、Σ_i 及びΣ_j はｎ個ある分子軌道に関する総和、
Ｈ_i はコア積分、Ｊ_ij，Ｋ_ijは各々クーロン積分、交換
積分を表している。

【００１７】この（５）式は、基底関数のレベルでは、
次の（６）式で表せ、［μν，λσ］で表される積分を
２電子反発積分（以下、２電子積分）という。

【００１８】

【数４】

【００１９】上記（６）式の分子エネルギの期待値ε
は、未知の線形結合係数Ｃを含むので、このままでは数
値を得ることができない。この期待値εが最小となるよ
うに、線形結合係数Ｃを要素とする係数行列を定め、基
底状態（エネルギ最小の安定な状態）の波動関数Ψを求
めるものとして、次の（７）式に示すHartree-Fock-Roo
thaan の変分法（以下、ＨＦＲ法）が知られている。

【００２０】

【数５】

【００２１】上記のＦｏｃｋ行列要素、及び密度行列要
素は、１からＮの基底関数μ、ν、λ、σに対して数値
を有し、各々Ｎ×Ｎ行列の形式で表される。この（７）
式を解くことにより係数行列Ｃを求めることができる。
この（７）式は、ｉ＝１〜ｎ，μ＝１〜Ｎに対して各々
存在するので、ｎ×Ｎ個の連立方程式となる。

【００２２】上記の式から得られる係数行列Ｃの計算に
は密度行列Ｐが用いられる。密度行列Ｐは、係数行列Ｃ
から計算するため、具体的には、予め初期値を係数行列
Ｃに与えて計算した密度行列Ｐを用いＦｏｃｋ行列を求
めた後、新規の係数行列Ｃを求める。次に密度行列Ｐの
元となる係数行列Ｃと、計算結果として得られる係数行
列Ｃとの差が十分小さく（自己無撞着に）なるまで、上
記の処理を繰り返す。係数行列Ｃが求まれば線形結合係
数が求まり分子軌道を求めることができる。

【００２３】ところが、密度行列ＰからＦｏｃｋ行列を
求める計算には基底関数の数の４乗に比例した計算量と
記憶容量を必要とする。そのため、非経験的分子軌道計
算法は、現状では１００原子程度の小規模な分子系に適
用されているに過ぎない。生命現象や化学現象の分子論
的解明をより現実的なものとするためには、数１０００
原子規模の分子系への適用も視野に入れた、非経験的分
子軌道計算専用の計算システムの開発が必須である。

【００２４】すなわち実質的に演算負荷が大きいのは２
電子積分を含むＦｏｃｋ行列要素の計算である。これは
全μ、νに対する計算が必須であることと、μ、νの組
み合わせに対してλ、σに関する和を計算しなければな
らないためである。従って、自己無撞着の反復計算の１
回当たりには、Ｎ⁴ 個の２電子積分の計算が必要であ
る。

【００２５】上記非経験的分子軌道計算について高速計
算に適したアルゴリズムとして、小原等の文献Ａ（S.Ob
ara-and A.Saika,"Effcient recursive computation of
molecular integrals over Cartesian Gaussian funct
ions",Journal of ChemicalPhysics,vo1.84,no.7,pp.39
63-3974,Apr1986）がある。このアルゴリズムでは、基
底関数χを、次の（８）式で表している。

【００２６】 χ＝χ（ｒ，ζ，ｎ，Ｒ） ＝（ｘ−Ｒ_x ）^nx（ｙ−Ｒ_y ）^ny（ｚ−Ｒ_z ）^nzｅｘｐ｛−（ｒ−Ｒ）² ｝ ・・・（８） 但し、ｒ，ｎ，Ｒはベクトル、ｒは電子の座標で成分は
（ｘ，ｙ，ｚ）、ζは軌道指数（波動関数の空間的な広
がり具合）、ｎは角運動量インデックスで成分は
（ｎ_x ，ｎ_y ，ｎ_z ）、Ｒは原子軌道の中心の原子核の
座標で成分は（Ｒ_x ，Ｒ_y ，Ｒ_z ）である。また、角運
動量インデックスｎの総和（ｎ_x ＋ｎ_y ＋ｎ_z）は、角
運動量の大きさを表し、「０」でｓ軌道、「１」でｐ軌
道、「２」でｄ軌道、・・・といい、分子軌道を計算す
るときは、計算対象の分子を構成する各原子毎に（ｎ，
ζ）の組み合わせを複数用意し、全ての集合を基底関数
セットとして用いる。（ｎ，ζ，Ｒ）の組み合わせで１
つの基底関数を表すことができる。

【００２７】上記のように、基底関数μ，ν，λ，σ
は、角運動量インデックス、軌道指数、及び中心原子核
座標で表されるが、以下の説明では表記を簡略化して、
基底関数μ，ν，λ，σに代えて、各々の角運動量イン
デックスａ，ｂ，ｃ，ｄを用い、２電子積分を［ａｂ，
ｃｄ］と表すことにする。

【００２８】上記アルゴリズムでは、線形結合係数を決
めるための計算の大部分を占める２電子積分を、次の
（９）式に示す補助積分と係数との積からなる複数の項
の和という形式の、漸化表式で表している（文献Ａ中の
式（３９）参照）。

【００２９】

【数６】

【００３０】但し、ｉ ：ｘ成分，ｙ成分，ｚ成分のい
ずれか なお、同様の漸化表式が［a(b+１_i ),cd] ，[ab,(c+
1_i )d] ，[ab, c(d+1_i )]に対しても成り立ち、それら
は（９）式に類似したものであるが、その記述は省略す
る。以後（９）式及びその類似式を総称して（９）式と
いう場合がある。

【００３１】上記（９）式で、［・・・］^(m) は補助積
分を表している。ａ，ｂ，ｃ，ｄは角運動量０，１，
２，３，・・・に対応してｓ，ｐ，ｄ，ｆ，・・・と表
記する。また（ｍ）は補助インデックスであり、ｍ＝０
の場合の補助積分が２電子積分に一致する。さらに、(a
+1_i ) は、角運動量ａのｉ成分（ｉはｘ，ｙ，ｚのうち
の１つ）を１増加させること、逆に(a-1_i ) は、角運動
量ａのｉ成分を１減少させることを表している。その他
に、Ｐ_i ，Ａ_i ，Ｗ_i ，ζ，ｐ，ηは定数、Ｎ_i(a) 等
はａおよびｉに依存した変数であるが、これらについて
は文献Ａと同様のものを用いているため、詳細な説明は
省略する。

【００３２】ここで、補助積分を構成する４つの基底関
数のうち、最も左側に表記される１つの基底関数の角運
動量に着目すると、（９）式を用いた漸化式展開によ
り、右辺の８つの項では左辺よりも少なくとも１だけ減
少している。また、補助積分を構成する４つの基底関数
の角運動量が全て０の場合、すなわち[ss,ss] ^(m) につ
いては、次の（１０）式を用いて（文献Ａ中の（４４）
式参照）、数値を得ることができる。従って、任意の大
きさの角運動量を有する４つの基底関数から構成される
２電子積分は、（９）式を繰り返し適用して角運動量を
減少させて、最終的には角運動量が０の基底関数だけか
らなる補助積分を用いて表わすことができ、容易に２電
子積分の数値を得ることができる。

【００３３】

【数７】 ［０_a０_b ，０_c０_d］^(m) ＝（ζ＋η）^1/2 Ｋ（ζ_a,ζ_b,Ａ_, Ｂ）Ｋ（ζ_c,ζ_d,Ｃ_, Ｄ）Ｆ_m (Ｔ) ・・・（１０）

【００３４】具体的には、（９）式に従って、２電子積
分を８つ以下の補助積分と係数との積の和の形式で表
し、これらの補助積分に対してさらに（９）式に従って
角運動量を減少させる。この手続きを繰り返して、全て
の角運動量が０である補助積分へ至るまでの手順を記録
する。次に、数値が既知である角運動量が０である補助
積分から開始して、記録した手順を逆にたどって補助積
分の数値を求め、最終的に２電子積分の数値を得る。

【００３５】一例として、２電子積分［ｐ_x ｐ_x ，ｐ_x
ｐ_x ］を計算する手順は、（９）式等から次の（１１）
式〜（１７）式の７つの漸化式に展開できる。

【００３６】

【数８】

【００３７】２電子積分［ｐ_x ｐ_x ，ｐ_x ｐ_x ］は補助
積分の表式では［ｐ_x ｐ_x ，ｐ_x ｐ _x ］⁽⁰⁾ であり、
（１１）式を用いて６つの補助積分［ｐ_x ｐ_x ，ｐ
_x ｓ］⁽⁰⁾，［ｐ_x ｐ_x ，ｐ_x ｓ］⁽¹⁾ ，［ｓｐ_x ，ｐ
_x ｓ］⁽¹⁾ ，［ｐ_x ｓ，ｐ_x ｓ］^{(1 )} ，［ｐ_x ｐ_x ，ｓ
ｓ］⁽⁰⁾ ，［ｐ_x ｐ_x ，ｓｓ］⁽¹⁾ と、係数との積和の
形で表すことができる。また、補助積分［ｐ_x ｐ_x ，ｐ
_x ｓ］⁽⁰⁾ , ［ｐ_x ｐ_x ，ｐ _x ｓ］⁽¹⁾ は（１２）式を
用いて、補助積分［ｓｐ_x ，ｐ_x ｓ］⁽¹⁾ は（１３）式
を用いて、補助積分［ｐ_x ｓ, ｐ_x ｓ］⁽¹⁾ は（１４）
式を用いて、補助積分［ｐ_x ｐ_x , ｓｓ］⁽⁰⁾ , ［ｐ_x
ｐ_x , ｓｓ］⁽¹⁾ は（１５）式を用いて、それぞれ漸化
展開することができる。

【００３８】補助積分［ｐ_x ｐ_x ，ｐ_x ｓ］⁽⁰⁾ を一例
としてさらに説明すると、（１２）式を用いて４つの補
助積分［ｐ_x ｐ_x , ｓｓ］⁽⁰⁾ ，［ｐ_x ｐ_x , ｓｓ］
⁽¹⁾ ,［ｓｐ_x , ｓｓ］⁽¹⁾ , ［ｐ_x ｓ, ｓｓ］
⁽¹⁾ と、係数との積和の形で表すことができる。このよ
うに漸化展開式を繰り返し用いて、最終的に（１６）式
あるいは（１７）式を用いて［ｓｓ, ｓｓ］^(m) （但
し、ｍ＝０〜４）と係数との積和の形で［ｐ_x ｐ_x ，ｐ
_x ｐ_x ］を表すことができる。

【００３９】数値計算の手順は、漸化展開の方向とは逆
に行う。まず、補助積分［ｓｓ, ｓｓ］^(m) の数値をｍ
＝０〜４に対して準備しておき、（１６）式および（１
７）式を用いて補助積分［ｐ_x ｓ, ｓｓ］^(m) , ［ｓｐ
_x , ｓｓ］^(m) の数値をｍ＝０〜３に対して求める。同
様の操作を繰り返して補助積分［ｐ_x ｐ_x ，ｐ_x ｓ］
⁽⁰⁾ , ［ｐ_x ｐ_x ，ｐ_x ｓ］⁽¹⁾ , ［ｓｐ_x , ｐ_x ｓ］
⁽¹⁾ , ［ｓｐ_x , ｐ_x ｓ］⁽¹⁾ , ［ｐ_x ｓ, ｐ_x ｓ］
⁽¹⁾ , ［ｐ_x ｐ_x , ｓｓ］⁽⁰⁾ , ［ｐ_x ｐ_x , ｓｓ］
⁽¹⁾ の数値を求め、最終的に（１１）式を用いて２電子
積分［ｐ_x ｐ_x ，ｐ_xｐ_x ］の数値を得ることができ
る。

【００４０】上記（２）式における最終的な数値ｙ＝ｓ
_n を補助積分［ｐ_x ｐ_x ，ｐ_x ｐ_x］⁽⁰⁾ に対応させ、
（２）式におけるｓ₁ を例えば補助積分［ｐ_x ｓ, ｓ
ｓ］^{(0 )} に対応させて考えると、補助積分［ｐ_x ｐ_x ，
ｐ_x ｐ_x ］⁽⁰⁾ や［ｐ_x ｓ, ｓｓ］⁽⁰⁾ の数値を求める
ための上記の操作は再帰計算となっており、また補助積
分［ｐ_x ｐ_x ，ｐ_x ｐ_x ］⁽⁰⁾ の求値のための再帰計算
は、補助積分［ｐ_x ｓ,ｓｓ］⁽⁰⁾ の求値のための再帰
計算と比較して再帰の回数が大きくなる。

【００４１】非経験的分子軌道計算法のアルゴリズム
は、（２）式に表現される再帰計算と比較するとさらに
複雑な形式となっており、単純に積和演算の回数で再帰
階数を表わすことができない。以下の説明では、非経験
的分子軌道計算法のアルゴリズムにおいて、２電子積分
または補助積分を構成する４つの基底関数に含まれる角
運動量のうち最大のものの数値を再帰階数と称すことに
する。例えば［ｓｓ, ｓｓ］の求値のための再帰階数は
０、［ｐ_x ｓ, ｓｓ］, ［ｐ_x ｓ, ｐ_x ｓ］, ［ｐ_x ｐ
_x ，ｐ_x ｐ_x ］の求値のための再帰階数はいずれも１で
あるとする。

【００４２】非経験的分子軌道の計算における大量の演
算処理を高速に行うために、並列計算手法を採用した分
子軌道解析用計算システムがある（特開平９−５０４２
８号公報参照）。この技術では複数の計算機の各々を計
算機クラスタとして使用して分子軌道解析を実現するも
のであるが、各計算機クラスタにおける処理の詳細が示
されておらず、複雑な積和演算手順に従った演算処理を
することができない。また、計算速度を向上するために
は、多数の計算機を用いなければならず、コスト高にな
る。

【００４３】非経験的分子軌道の計算では再帰計算が可
能な２電子積分の計算が占めるが、この膨大な計算量の
２電子積分を含む計算を専用に行うシステムが白川等に
よって提案されている（白川他、「超高速分子軌道計算
専用機ＭＯＥのアーキテクチャ」、電子情報通信学会技
術報告、ＣＰＳＹ９６−４６（１９９６−０５））。こ
の積和演算システムは、図７に示すように、ホスト計算
機１、バス２、大容量記憶装置３、プロセッサユニット
４−０，１，２，・・・を備えており、ホスト計算機
１、大容量記憶装置３、プロセッサユニット４−０，
１，２，・・・は、バス２を通して相互間で通信可能と
なっている。

【００４４】この積和演算システムの計算を図９及び図
１０を参照して説明する。図９は積和演算システムの計
算の流れを示すフローチャートであり、図１０は積和演
算システムの計算の流れを示すタイミングチャートであ
る。

【００４５】まず、ホスト計算機１は、ユーザによる指
定に基づいて、基底情報を生成する（ステップ１６
０）。基底情報は、分子を構成する各原子の原子核の位
置座標、各原子の種類、原子の各種類における軌道電子
の基底関数を記述する軌道指数、角運動量等のパラメー
タなどから構成される。ここでの説明では、基底関数の
数をＮとする。この基底情報を、バス２を通してプロセ
ッサユニット４−０，１，２，・・・，４−Ｍに送信す
る（ステップ１６２）。ここでは、プロセッサユニット
の並列数をＭとする。また、ホスト計算機１は、前記し
た基底関数の線形結合係数の試行値（初期値）を設定し
（ステップ１６４）、この試行値から計算した密度行列
の要素Ｐ_ij（ｉ＝１〜Ｎ，ｊ＝１〜Ｎ）を、大容量記憶
装置３に送信する（ステップ１６６）。次にホスト計算
機１は、プロセッサユニット毎に基底関数インデックス
の割り当てを決め（ステップ１６８）、それを各プロセ
ッサユニットに送信する（ステップ１７０）。この基底
関数インデックスとは、２電子積分を構成する４つの基
底関数の最初の１つを指定するものである。

【００４６】なお、以下の説明では、２電子積分［ｒ
ｓ，ｔｕ］を簡略的にｇ_rstu（ｒ，ｓ，ｔ，ｕ＝１〜
Ｎ）と表わすことにする。上記基底関数インデックスに
より、１つのｒ＝Ｒに対応するＮ³ 個の２電子積分ｇ
_Rstu（ｓ，ｔ，ｕ＝１〜Ｎ）の計算が１つのプロセッサ
ユニットに割り当てられる。

【００４７】プロセッサユニットでは、割り当てられた
ｒ＝Ｒに対して、すべてのｓ，ｔ，ｕに対する２電子積
分ｇ_Rstu（ｓ，ｔ，ｕ＝１〜Ｎ）を計算し、Ｆｏｃｋ行
列要素の一部分F'_Rs (ｓ＝１〜Ｎ）を次の（１８）式に
従って計算する。

【００４８】 Ｆ' _rs＝ΣＰ_tu（ｇ_rstu−ｇ_rtsu／２） ・・・（１８）

【００４９】なお、（１８）式では、Σは全てのｔ，ｕ
に関する総和を意味し、Ｐ_tuは大容量記憶装置３に蓄積
されている密度行列要素である。図示は省略したが、各
プロセッサユニットは１つの２電子積分を計算する前
に、必要な密度行列要素を予め大容量記憶装置３より受
信しておく。

【００５０】全ての２電子積分の計算が終了すると、す
なわち、割り当てられた基底関数インテ゛ックスに対応する２
電子積分の計算が終了すると、プロセッサユニットはF'
_Rs（ｓ＝１〜Ｎ）をホスト計算機１に送信する。通常、
Ｍ＜Ｎであり、この場合、ホスト計算機１は計算が終了
しているプロセッサユニットに対する新規の基底関数イ
ンデックスの割り当てを決定し、決定した新規の基底関
数インデックスを該当するプロセッサユニットに送信す
る。このような処理を繰り返して、複数のプロセッサユ
ニットを用いて行ったF'_rsの計算がｒ＝１〜Ｎ，ｓ＝１
〜Ｎに対して全て終了すると、つまりプロセッサユニッ
トからの受信により複数のプロセッサユニットを用いて
行ったF'_rsの計算が全て終了すると（ステップ１７
２）、ホスト計算機１は、F'_rsの計算値にコア積分量を
加算してＦｏｃｋ行列要素を求め（ステップ１７４）、
Ｆｏｃｋ行列要素から構成されるＦｏｃｋ行列をもとに
基底関数の線形結合係数を計算する（ステップ１７
６）。この線形結合係数の計算には、初期値として予め
定められた線形結合係数を用いて計算された密度行列要
素が用いられているため、これらが上述のように自己無
撞着になるまで計算を繰り返す（ステップ１７８）。自
己無撞着になると、その線形結合係数を計算結果として
決定する（ステップ１８０）。なお、F'_rsは上記のよう
にＦｏｃｋ行列要素の一部でしかないが、以下の説明で
は便宜上、これをＦｏｃｋ行列要素と呼ぶことにする。

【００５１】上記の反復計算をＳＣＦ（Self-Consisten
t Field ）計算といい、図１０にはそのＳＣＦ計算の１
回目から２回目の開始部分までを示した。なお、図１０
では、プロセッサユニットにおける処理時間が同一であ
るように記しているので、ホスト計算機における基底イ
ンデックスの割り当てやバスを通しての基底インデック
スまたはＦｏｃｋ行列要素の通信が１纏まりに見える
が、実際には、各プロセッサユニットに割り当てられる
計算の規模はまちまちであり、ホスト計算機における基
底インデックスの割り当てやバスを通しての基底インデ
ックスまたはＦｏｃｋ行列要素の通信は、各プロセッサ
ユニットにおける計算が終了するとその都度行われる。

【００５２】次に、図７のシステムにおけるプロセッサ
ユニットの構成およびプロセッサユニットにおける２電
子積分の計算について説明する。図８には、プロセッサ
ユニットの構成を示した。図８のプロセッサユニット
は、バスインタフェイス回路１１、プログラムメモリ１
２、制御回路１３、命令メモリ１４、データメモリ１
５、積和演算回路１６を備えており、バスインタフェイ
ス回路１１はバス２に接続されてプロセッサユニット内
とホスト計算機１あるいは大容量記憶装置３との間の通
信を可能としている。

【００５３】プログラムメモリ１２には、分子軌道計算
の開始時に一度だけ、ホスト計算機１からバス２を通し
て送信されたプログラムがバスインタフェイス回路１１
を介して書き込まれる。制御回路１３は、プログラムメ
モリ１２のプログラムに従って、主に積和演算の手順を
生成してそれを命令メモリ１４に書き込む。また、制御
回路１３は、２電子積分を計算する順序の決定、積和計
算に用いる係数の生成およびその係数のデータメモリ１
５への格納、積和演算回路の制御、データメモリ１５に
対するアドレスの発行等も行う。命令メモリ１４には、
制御回路１３で生成された積和演算の手順が書き込ま
れ、データメモリ１５には、プロセッサユニットが受信
するホスト計算機１が送信した基底情報、制御回路１３
が生成した係数、補助積分の計算結果等が書き込まれ
る。また、データメモリ１５には密度行列要素およびＦ
ｏｃｋ行列要素も書き込まれ、必要に応じてその数値を
バスインタフェイス回路１１を介してホスト計算機１あ
るいは大容量記憶装置３との間で授受できる。積和演算
回路１６は、制御回路１３の制御を受けながら、命令メ
モリ１４に格納された積和演算の手順に従って、データ
メモリ１５からの数値のロード、積和演算、演算結果の
データメモリ１５への格納を行う。

【００５４】次に、プロセッサユニットにおける処理
（Ｆｏｃｋ行列要素Ｆ’_Rsの計算）について、図１１及
び図１２を参照して説明する。図１１はプロセッサユニ
ットにおける処理の流れを示したフローチャートであ
り、図１２は図７のシステムにおけるプロセッサユニッ
ト内のバスインタフェイス回路１１、制御回路１３、及
び積和演算回路１６における処理の流れを示したタイミ
ングチャートである。

【００５５】まず、計算が開始されると、バスインタフ
ェイス回路１１はホスト計算機１から基底情報を受信
し、データメモリ１５に格納する。次に、バスインタフ
ェイス回路１１が１つ目の基底関数インデックスＲを受
信すると（ステップ１００）、制御回路１３は計算すべ
き２電子積分の計算順序を決定する（ステップ１０
２）。図１０では便宜上、ｇ_R111，ｇ_R112，・・・，ｇ
_RNNNの順序で計算する例を記したが、この順序を適当に
並び替えることで効率的な計算が可能となる（詳細は後
述）。この順序に従って、２電子積分の数値を得るため
の積和演算の手順を制御回路１３で生成し、命令メモリ
１４に格納する（ステップ１０４）。積和演算の手順と
しては、数値を求めるべき２電子積分の角運動量の大き
さの組み合わせが同じであれば、同じものを用いること
ができる。なお、基底関数χは上記（８）式と同様に、
次の（１９）式で表わすことができる。

【００５６】 χ＝χ（Ｌ，ζ，Ｘ） ・・・（１９）

【００５７】なお、Ｘは基底関数φの中心原子核の位置
座標、ζは基底関数φの空間的な広がり具合を示す軌道
指数、Ｌは基底関数φの角運動量である。

【００５８】上記（９）式に示した漸化式は、角運動量
Ｌの組み合わせが一致すれば、異なる位置座標Ｘや軌道
指数ζでは係数の数値が変わるのみで、全く同様の積和
演算手順で２電子積分の数値を得られることを示してい
る。従って、２電子積分の計算の順序を決めるに際し
て、計算すべき全ての２電子積分をＬの組み合わせで分
類し、そのタイプ毎に計算を行っている。このようにす
ることにより、制御回路１３で生成して命令メモリ１４
に格納する積和演算手順を最大限に再利用し、積和演算
開始時に１度だけ、積和手順の生成及びその命令メモリ
１４への格納を行う。

【００５９】なお、積和演算手順を生成する際には、ま
ず計算する２電子積分に対して（９）式に示した漸化展
開式を繰り返し適用して４つの基底関数の角運動量が全
て０であるような補助積分で表すまでの展開の手順を、
制御回路内のワークエリアまたは命令メモリに記憶す
る。次に、その展開手順を並び替えて、逆に４つの基底
関数の角運動量が全て０であるような補助積分の数値か
ら計算を開始して最終的な２電子積分の数値を得るまで
の手順にする。積和演算手順の生成にはこのような処理
手続きが必要なため、その手順に従って積和演算回路を
用いて１つの２電子積分の数値を得るための計算時間と
同程度の処理時間を要する。

【００６０】次に、分類された２電子積分の１つを計算
する方法を説明する。図１２では、２電子積分の１つを
計算する部分を破線矢印で示した。まず、制御回路１３
で積和手順のタイプに対応した積和計算手順を生成し、
それを命令メモリ１４に格納する（ステップ１０４）。
次に上記の積和手順のタイプの中から計算する２電子積
分ｇ_Rstuを決める（ステップ１０６）。

【００６１】このステップ１０６は、いまＲが固定され
ているので、ｓ，ｔ，ｕを決めることに対応する。次
に、バスインタフェイス回路１１は大容量記憶装置３か
ら、密度行列の要素Ｐ_tuおよびＰ_suをロードし、データ
メモリ１５に格納する（ステップ１０８）。これらはｇ
_Rstuの数値が得られた時に（１８）式に従ってＦｏｃｋ
行列要素F'_Rsを計算するために必要な数値であるため、
２電子積分の計算開始時に大容量記憶装置３へ要求し、
２電子積分の計算が終了するまでにデータを受信するよ
うにしてもよい。続いて、データメモリ１５に蓄積され
ている基底関数Ｒ，ｓ，ｔ，ｕの情報（ζ，Ｘ）に基づ
いて、積和演算に用いる係数および補助積分［ｓｓ, ｓ
ｓ］^(m) の数値を制御回路１３で生成し、データメモリ
１５に格納する（ステップ１１０）。ここでは、必要に
応じて積和演算回路を用いる。

【００６２】次に、制御回路１３は積和演算回路１６に
対して積和演算の開始命令を出力する（ステップ１１
２）。積和演算回路１６は開始命令を受信すると、命令
メモリ１４に書き込まれている積和演算手順に従って必
要なデータをデータメモリ１５から読み出しながら積和
演算を行い、演算結果をデータメモリ１５に格納する。
命令メモリ１４に書き込まれている積和手順が終了する
と（ステップ１１４で肯定判断）、１つの２電子積分ｇ
_Rstuの計算が終了したことになる。このようにして１つ
の２電子積分ｇ_Rstuの計算が終了すると、制御回路１３
は積和演算回路１６を利用しながら、F'_RsおよびF'_Rtの
値を更新する（ステップ１１６）。すなわち、制御回路
１３はF'_Rs、F'_Rt、Ｐ_tu、Ｐ_suをデータメモリ１５から
読み取り次に示す（１９Ａ）式に従ってF'_Rs、F'_Rtを更
新し、結果をデータメモリ１５に格納する。

【００６３】 F'_Rs＝F'_Rs＋Ｐ_tu・ｇ_Rstu F'_Rt＝F'_Rt＋Ｐ_su・ｇ_Rstu／２ ・・・（１９Ａ）

【００６４】次に、１つの積和演算手順のタイプのうち
でまだ計算されていない２電子積分があるならば（ステ
ップ１１８で否定判断）、命令メモリ１４に格納された
積和演算手順を更新することなく、ｓ，ｔ，ｕを変更し
て次の２電子積分の計算を行う（ステップ１０６へ戻
る）。一方、１つの積和演算手順のタイプに含まれる２
電子積分の計算が終了したならば（ステップ１１８で肯
定判断）、全てのｓ，ｔ，ｕに対する計算が終了したか
どうかを判断し（ステップ１２０）、終了していなけれ
ば別のタイプの積和演算手順の生成を行う（ステップ１
０４へ戻る）。全てのｓ，ｔ，ｕに対する計算が終了す
ると（ステップ１２０で肯定判断）、その時点でF'
_Rs（ｓ＝１〜Ｎ）の計算が終了したことになる。このよ
うにして全てのｓ，ｔ，ｕに対する計算が終了すると、
得られたF'_Rs（ｓ＝１〜Ｎ）をバスインタフェイス回路
１１がホスト計算機１に送信することで、基底インデッ
クスＲについての処理が終了する。

【００６５】上記説明したシステムによる２電子積分の
計算では、積和演算を高速に行って分子軌道計算全体を
短時間で行うためには、命令メモリ１４の容量の制限に
よって、角運動量の大きい基底関数を用いた計算を行う
ことができない。

【００６６】例えば、分子軌道計算等における基底関数
の角運動量の最大の大きさが１である場合には、上記の
命令メモリ１４に書き込むべきデータの量が最大になる
２電子積分は［ｐｐ, ｐｐ］である。この場合、２電子
積分の計算のための再帰計算の階数は１である。そのと
き、補助積分［ｓｓ, ｓｓ］^(m) から開始して２電子積
分［ｐｐ, ｐｐ］の数値を得るまでに必要な積和演算の
回数は６２３回である。この積和演算に要求される、命
令メモリ１４の容量は５Ｋｂｙｔｅ程度であり、周知の
ＳＲＡＭを用いてプロセッサユニット全体を１チップの
集積回路で構成することが可能である。このように、１
チップの集積回路のみで構成することにより、情報授受
の速度等は高速化され、高速な積和演算処理が可能とな
る。

【００６７】

【発明が解決しようとする課題】しかしながら、上記の
システムで、積和演算を高速かつ短時間で行うことが可
能な演算は、積和手順を格納するための命令メモリの容
量が考慮されておらず、その容量によって制限され、次
数や階数が大きい積和演算ができない。

【００６８】例えば、分子軌道計算に必要な２電子積分
の計算では、角運動量の大きな基底関数を用いた計算を
行うことができない。すなわち、分子軌道計算等の複雑
な演算の実用性を考慮すると、基底関数の角運動量の最
大値としては、少なくとも２が必要である。その場合、
命令メモリ１４に書き込むべきデータの量が最大になる
２電子積分は［ｄｄ, ｄｄ］となる。この２電子積分の
計算のための再帰計算の階数は２である。２電子積分
［ｄｄ, ｄｄ］の数値を得るために補助積分［ｓｓ, ｓ
ｓ］^(m) から開始すると、必要な積和演算の回数は３３
９３６回であり、命令メモリ１４に要求される容量は２
７０Ｋｂｙｔｅ程度となる。

【００６９】しかしながら、命令メモリ１４を制御回路
１３や積和演算回路１６と共に１チップの集積回路とし
て構成するためには膨大な容量の集積回路を１チップで
設計しなければならず、実質的に不可能である。このた
め、容量を分散させてチップ外に命令メモリを独立させ
ることが考えられるが、独立した命令メモリとのアクセ
スが生じて１チップでは微小の命令メモリ１４へのアク
セス時間が極端に増加し、分子軌道計算を高速に行うこ
とを妨げる要因となる。

【００７０】なお、再帰的な式で表現された計算を高速
に行うために、１次再帰演算処理装置が提案されている
（特開平４−１４１７６９項公報参照）。しかしなが
ら、この１次再帰演算処理装置は１次再帰演算と呼ばれ
る特定の形式の演算に対してのみ適用可能であり、非経
験的分子軌道計算等のように複雑な再帰形式で表わされ
る計算に対して適用することはできない。

【００７１】また、効率的に２電子積分を計算するため
に、分子積分の補助積分計算方式が提案されている（特
開昭６３−２６２７５８号公報参照）。この技術では、
単純な補助積分［ｓｓ, ｓｓ］^(m) の計算のみを高速に
行う方式が提案されているが、角運動量の大きな基底関
数を含む場合、すなわち階数の大きい複雑な再帰計算を
行うことができない。

【００７２】上記のように、複数のプロセッサを用いた
並列計算システムでは、各プロセッサが有する機能が単
純な積和演算処理にしか対応していないため、非経験的
分子軌道計算法に代表されるような複雑な制御が必要な
計算が行えなかった。

【００７３】また、パソコンやワークステーション等の
計算機を複数用いる計算機クラスタを利用したシステム
では、システムがコスト高になるという問題があった。

【００７４】さらに、並列に用いるプロセッサ内に演算
手順を生成及び格納する機能を有する従来の専用システ
ムは、計算機クラスタを用いる場合と比較して廉価なシ
ステムで同程度あるいはそれ以上の計算性能を得ること
ができるが、再帰次数が大きく積和演算手順数が大きい
積和演算処理に対しては、積和演算手順をチップ内の記
憶装置に保存できないため、積和演算手順をチップ外の
記憶装置に保存しなければならない。このため、積和演
算手順を読みだして積和演算を行う際には読み出し速度
に律速されてしまうために計算効率が低下してしまうと
いう問題があった。

【００７５】本発明は、上記事実を考慮して、大規模な
積和演算を、高速に処理できる積和演算処理方法及び装
置、そしてコンピュータを使用して積和演算を効率的に
行う積和演算処理プログラムを記録した記録媒体を得る
ことが目的である。

【００７６】

【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明の積和演算処理方法は、積和演
算の手順を生成し、生成した積和演算手順に基づいて積
和演算する積和処理を複数回実行する積和演算方法にお
いて、生成した積和演算手順に基づく積和演算の実行
と、前記生成した積和演算手順による積和演算と異なる
積和演算を実行させるための積和演算手順の生成とを並
列して行うことを特徴とする。

【００７７】例えば、画像処理や物理現象のシミュレー
ション等に用いられる積分計算や微分計算は積と和の演
算である積和演算を用いた近似的な数値解を求めること
が多い。この積和演算は、積和演算を行うための積和演
算手順を生成することと実行することとの各々に、負荷
が多いので、複数の積和演算を行うときに、積和演算手
順を生成し、生成された積和演算手順に従って積和演算
することを順次行うと、単純に演算時間が増大する。

【００７８】そこで、請求項１では、積和演算の手順を
生成し、生成した積和演算手順に基づいて積和演算する
積和処理を複数回実行するとき、生成した積和演算手順
に基づく積和演算を実行すると共に、生成した積和演算
手順による積和演算と異なる積和演算を実行させるため
の積和演算手順を生成することを並列して行う。例え
ば、時系列的に異なる積和演算処理が続くときには、こ
れから実行するための積和演算の積和演算手順を生成
し、その生成した積和手順の積和演算実行と並列して、
次に実行させるための積和演算手順を生成する。これに
よって、連続した時系列的に隣り合う積和演算処理の一
部を同時に行うことができ、演算時間を短縮化すること
ができる。また、時系列的な連続でない積和演算処理が
複数あるときは、これから実行するための積和演算の積
和演算手順を生成し、その生成した積和手順の積和演算
実行と並列して、異なる積和演算を実行させるための積
和演算手順を生成する。これによって、異なる複数の積
和演算処理の一部を同時に行うことができ、最終的な演
算時間を短縮化することができる。さらに、多数並列さ
せるとき、これから実行するための積和演算の積和演算
手順を生成し、その生成した積和手順の積和演算実行と
並列して、次に実行させるための積和演算手順そしてそ
の次に実行させるための積和演算手順を生成する、また
は異なる積和演算を実行させるための積和演算手順を複
数生成する。これによって、連続した時系列的に隣り合
う１群の積和演算処理の一部を同時に行うことや異なる
複数の積和演算処理の一部を同時に行うことができ、多
数並列させたその並列数に応じて演算時間を短縮化する
ことができる。

【００７９】このように、積和演算手順に基づく積和演
算の実行と、この積和演算と異なる積和演算を実行させ
るための積和演算手順の生成とを並列して行うことによ
って、複数回実行する積和処理の一部を同時に行うこと
ができ、演算時間を短縮化することができる。

【００８０】上記従来の技術の欄で説明したように多項
式等の所定次数の項による演算は単純な積和演算の繰り
返しで効率的に求めることができるが、その演算の複雑
さ、すなわち積和演算の繰り返しに相当する次数が大き
いものはその積和手順を記憶するための手順格納手段を
大容量にしなければならず、演算装置が大型化して、そ
の手順格納手段とのやり取りするのに時間を要して、実
質的に結果を短時間で求めることができない。なお、こ
こでいう、次数とは、多項式等で表現される計算式の、
積和演算の繰り返しで単純化できる項（１または複数）
について、その項の位（レベル）に対応する。例えば、
ｎ次元の項であれば、次元を低下させた（ｎ−１）次元
以下の次元のみから表現できることを前提として、次数
はｎとする。また、或る状態の項が、或る状態の項より
低いレベルの状態で表現できることを前提として、その
或る状態を表す数値を次数とする。

【００８１】そこで、請求項２に記載の発明の積和演算
処理方法は、所定次数の複数の演算を再帰的積和演算と
して各々演算するために、前記再帰的積和演算の第１の
積和演算手順を生成し生成した積和演算手順を手順格納
手段に記憶して記憶した第１の積和演算手順に従って積
和演算する第１の積和処理と、前記第１の積和演算手順
と異なる再帰的積和演算の第２の積和演算手順を生成し
生成した積和演算手順を手順格納手段に記憶して記憶し
た第２の積和演算手順に従って積和演算する第２の積和
処理とを行うにあたり、前記第１の積和演算手順を生成
することに並列して前記第２の積和演算手順に従って積
和演算するまたは前記第１の積和演算手順に従って積和
演算することに並列して前記第２の積和演算手順を生成
する。

【００８２】具体的には例えば、所定次数の複数の演算
の各々について再帰的に積和演算するため、最低次数か
ら所定次数までの第１の積和演算手順を生成する。この
生成した第１の積和演算手順を手順格納手段に記憶し、
記憶した積和演算手順に従って積和演算することにより
第１の積和処理を行う。また、第１の積和演算手順と異
なる最低次数から所定次数までの第２の積和演算手順を
生成し、生成した第２の積和演算手順を手順格納手段に
記憶し、記憶した積和演算手順に従って積和演算するこ
とにより第２の積和処理を行う。これら第１の積和処理
及び第２の積和処理を行うにあたって、第１の積和演算
手順を生成することに並列して第２の積和演算手順に従
って積和演算する。これによって、積和演算手順に従っ
た積和演算と、積和演算手順を生成することを並列して
行うことができる。また、第１の積和演算手順に従って
積和演算することに並列して第２の積和演算手順を生成
することによっても、積和演算手順に従った積和演算
と、積和演算手順を生成することを並列して行うことが
できる。

【００８３】このように、再帰的な積和演算の処理であ
る第１の積和処理及び第２の積和処理を行うときに第１
の積和演算手順を生成することに並列して第２の積和演
算手順に従って積和演算するまたは第１の積和演算手順
に従って積和演算することに並列して第２の積和演算手
順を生成することができるので、再帰的な積和演算の積
和演算手順の全てを手順格納手段に格納する必要がない
ので、手順格納手段を大容量にすることなく、複雑な所
定次数の演算を再帰的な積和演算で高速に行うことがで
きる。

【００８４】複雑な形式の再帰計算が必要な所定次数の
演算としては、化学分野の分子軌道の計算がある。この
分子軌道の計算に用いる２電子積分の演算は、分子軌道
を構成する基底関数の積を含む物理量を積分形式で表し
漸化式を用いて表すことができる。

【００８５】そこで、請求項３に記載の発明の積和演算
処理方法は、分子軌道を構成する基底関数の積を含む物
理量を用いて積分形式による漸化式で表した分子軌道計
算に用いる複数の２電子反発積分を、所定次数の再帰的
積和演算として各々演算するために、前記再帰的積和演
算の第１の積和演算手順を生成し記憶して記憶した第１
の積和演算手順に従って積和演算する第１の積和演算処
理と、前記第１の積和演算手順と異なる再帰的積和演算
の第２の積和演算手順を生成し記憶して記憶した第２の
積和演算手順に従って積和演算する第２の積和演算処理
とを行うにあたって、前記第１の積和演算手順を生成す
ることに並列して前記第２の積和演算手順に従って積和
演算するまたは前記第１の積和演算手順に従って積和演
算することに並列して前記第２の積和演算手順を生成す
る。

【００８６】具体的には例えば、分子軌道を構成する基
底関数の積を含む物理量を用いて積分形式による漸化式
で表した分子軌道計算に用いる２電子積分の演算を、所
定次数の再帰的演算として、この所定次数演算に対応す
る最低次数演算からの再帰的な積和演算の第１の積和演
算手順を生成し、かつ記憶する。記憶した第１の積和演
算手順に従って積和演算することにより第１の積和処理
を行う。また、第１の積和演算手順と異なる２電子積分
の第２の積和演算手順を生成し、生成した第２の積和演
算手順を記憶し、記憶した積和演算手順に従って積和演
算することにより第２の積和処理を行う。これら第１の
積和処理及び第２の積和処理を行うにあたって、第１の
積和演算手順を生成することに並列して第２の積和演算
手順に従って積和演算する。これによって、積和演算手
順に従った積和演算と、積和演算手順を生成することを
並列して行うことができる。また、第１の積和演算手順
に従って積和演算することに並列して第２の積和演算手
順を生成することによっても、積和演算手順に従った積
和演算と、積和演算手順を生成することを並列して行う
ことができる。

【００８７】このように、分子軌道計算を、ある２電子
積分の再帰的な積和演算に関する第１の積和処理及び異
なる２電子積分に関する第２の積和処理で行うとき、第
１の積和演算手順を生成することに並列して第２の積和
演算手順に従って積和演算するまたは第１の積和演算手
順に従って積和演算することに並列して第２の積和演算
手順を生成するので、複雑な形式の再帰計算が必要な分
子軌道の計算であっても、その演算は次数の低い方から
順に演算する再帰的な積和演算で高速に行うことができ
る。

【００８８】なお、請求項４にも記載したように、前記
第１の積和処理及び前記第２の積和演算処理の各々は、
最低次数から所定次数までの積和演算手順を生成し、生
成した積和演算手順を手順格納手段に記憶し、記憶した
積和演算手順に従って積和演算することができる。

【００８９】すなわち、分子軌道計算では、異なる複数
の次数の演算、例えば２電子積分が必要であり、積和演
算手順の読み書きは煩雑になる。このため、積和演算手
順を生成し、生成した積和演算手順を手順格納手段に記
憶するようにすれば、手順格納手段を有効に利用でき、
積和演算手順の読み書きの処理が容易となる。従って、
複雑な形式の再帰計算が必要な分子軌道の計算であって
も、積和演算手順の全てを手順格納手段に格納する必要
がないので、手順格納手段を大容量にすることなく、高
速に演算することができる。

【００９０】前記積和演算処理方法は、請求項５に記載
の大規模積和演算処理によって、実現可能である。すな
わち、請求項５に記載の発明の積和演算処理装置は、所
定次数の演算を再帰的積和演算として演算するための再
帰的積和演算の積和演算手順を生成する生成手段と、生
成された前記再帰的積和演算の積和演算手順を記憶する
ための記憶領域を複数備えた命令メモリと、前記命令メ
モリに記憶された積和演算の手順に従って積和演算する
積和演算手段と、前記積和演算結果を記憶するためのデ
ータメモリと、前記生成手段によって前記再帰的積和演
算の第１の積和演算手順を生成させて生成させた第１の
積和演算手順を前記命令メモリに記憶させた後に該第１
の積和演算手順による積和演算を前記積和演算手段に行
わせる第１の演算処理と、前記第１の積和演算手順と異
なる再帰的積和演算の第２の積和演算手順を生成させて
生成させた第２の積和演算手順を前記命令メモリの前記
第１の積和演算手順を記憶した領域と異なる領域に記憶
させた後に該第２の積和演算手順による積和演算を前記
積和演算手段に行わせる第２の演算処理とを並列して行
わせるために、前記第１の積和演算手順を生成させるこ
とに並列して前記第２の積和演算手順による積和演算を
行わせるまたは前記第１の積和演算手順による積和演算
を行わせることに並列して前記第２の積和演算手順を生
成させるように制御する制御手段と、を備えている。

【００９１】具体的には例えば、積和演算処理装置は、
生成手段によって、所定次数の演算に対応する最低次数
演算からの再帰的積和演算の積和演算手順を生成する。
生成した積和演算手順は命令メモリに記憶される。命令
メモリは、生成された再帰的積和演算の演算手順を記憶
するために複数の記憶領域を備えている。制御手段は、
命令メモリに記憶させた積和演算手順による積和演算結
果をデータメモリに記憶させる。すなわち命令メモリに
記憶された積和演算手順に従って積和演算手段が積和演
算し、積和演算結果はデータメモリに記憶される。ここ
で、制御手段は、生成手段によって再帰的積和演算の第
１の積和演算手順を生成させて生成させた第１の積和演
算手順を命令メモリに記憶させた後に該第１の積和演算
手順による積和演算を積和演算手段に行わせる第１の演
算処理と、第１の積和演算手順と異なる再帰的積和演算
の第２の積和演算手順を生成させて生成させた第２の積
和演算手順を命令メモリの前記第１の積和演算手順を記
憶した領域と異なる領域に記憶させた後に該第２の積和
演算手順による積和演算を前記積和演算手段に行わせる
第２の演算処理とを並列して行わせるために、第１の積
和演算手順を生成させることに並列して第２の積和演算
手順による積和演算を行わせるまたは第１の積和演算手
順による積和演算を行わせることに並列して第２の積和
演算手順を生成させるように制御する。

【００９２】このように、制御手段が、第１の積和演算
手順を命令メモリに記憶させ、この後にその積和演算を
積和演算手段に行わせ、異なる再帰的積和演算の第２の
積和演算手順を命令メモリの第１の積和演算手順を記憶
した領域と異なる領域に記憶させ、この後にその積和演
算を積和演算手段に行わせるときに、第１の積和演算手
順を生成させることに並列して第２の積和演算手順によ
る積和演算を行わせるまたは第１の積和演算手順による
積和演算を行わせることに並列して第２の積和演算手順
を生成させるので、命令メモリの内容が頻繁に更新され
る場合においても積和演算の処理効率を低下させること
なく、大規模な積和演算を高速に処理すること、すなわ
ち、複雑かつ大規模な積和演算を、廉価なシステムで、
演算手順の生成頻度にかかわらず高速に処理することが
でき、特に、一連の積和演算処理の度に演算手順が更新
される場合には、並列処理によってその並列させる数に
よって並列数に応じた速度、例えば倍速での処理が可能
となる。

【００９３】前記の第１の演算処理と第２の演算処理と
を並列して行わせるためには、命令メモリに対する読み
書きを切り換えると効率的である。

【００９４】そこで、請求項６に記載の発明は、請求項
４に記載の積和演算処理装置において、前記制御手段
は、前記生成された第１の積和演算手順を前記命令メモ
リの所定領域に記憶させることと、前記生成された第２
の積和演算手順を前記命令メモリの前記第１の積和演算
手順を記憶した所定領域と異なる領域に記憶させること
とを切り換える第１スイッチと、前記所定領域に記憶し
た第１の積和演算手順による積和演算を前記積和演算手
段に行わせることと、異なる領域に記憶された第２の積
和演算手順による積和演算を前記積和演算手段に行わせ
ることとを切り換える第２スイッチと、を備え、前記第
１スイッチを切り換えて前記第１の積和演算手順を生成
させるときには前記第２の積和演算手順による積和演算
を行わせるように第２スイッチを切り換えると共に、第
１スイッチを切り換えて前記第２の積和演算手順を生成
させるときには前記第１の積和演算手順による積和演算
を行わせるようにように第２スイッチを切り換える、こ
とを特徴とする。

【００９５】具体的には例えば、前記制御手段が第１ス
イッチ及び第２スイッチを備える。この第１スイッチ
は、第１の積和演算手順を命令メモリの所定領域に記憶
させることと、第２の積和演算手順を命令メモリの第１
の積和演算手順を記憶した所定領域と異なる領域に記憶
させることとを切り換えるためのものである。第２スイ
ッチは、所定領域に記憶した第１の積和演算手順による
積和演算を積和演算手段に行わせることと、異なる領域
に記憶された第２の積和演算手順による積和演算を積和
演算手段に行わせることとを切り換えるためのものであ
る。制御手段は、第１スイッチを切り換えて第１の積和
演算手順を生成させるときには第２の積和演算手順によ
る積和演算を行わせるように第２スイッチを切り換え
る。また、制御手段は、第１スイッチを切り換えて第２
の積和演算手順を生成させるときには第１の積和演算手
順による積和演算を行わせるようにように第２スイッチ
を切り換える。

【００９６】このように、第１スイッチと第２スイッチ
とを備えることで、第１の積和演算手順を生成させると
きに第２の積和演算手順による積和演算を行わせるよう
に切り換えること、または第２の積和演算手順を生成さ
せるときに第１の積和演算手順による積和演算を行わせ
るようにように切り換えることが容易となるので、第１
の演算処理と第２の演算処理とを並列して行わせること
が容易となり、演算が複雑、すなわち複数の積和演算の
繰り返しを要する場合であっても、再帰的な積和演算で
高速に行うことができる。

【００９７】前記命令メモリは、１つのメモリを用いて
複数領域に分割、例えばセグメント分割等を行って用い
てもよく、バスに複数のメモリを接続して用いてもよ
い。そこで、請求項７に記載の発明は、請求項５に記載
の積和演算処理装置において、前記命令メモリは、複数
のメモリで構成されたことを特徴とする。１つのメモリ
を用いて複数領域に分割させるようにすれば、１つのメ
モリの中で複数の演算手順を格納させることができ、メ
モリ間の切り換えを行う必要がなく、処理を単純化する
ことができる。また、バスに複数のメモリを接続して用
いるようにすれば、安価なメモリを複数用いてコストを
抑えることができる。

【００９８】メモリ単体のコストが廉価であるときは、
命令メモリを複数のメモリで構成することで効果があ
る。なお、複数メモリを接続する構成が複雑になる場合
には、１つのメモリを用いて複数領域に分割して用いる
ことが好ましい。

【００９９】前記積和演算処理方法は、請求項８に記載
の積和演算処理プログラムを記録した記録媒体によっ
て、コンピュータを用いた実現が可能である。すなわ
ち、請求項８に記載の発明は、コンピュータによって再
帰的積和演算をするための積和演算処理プログラムを記
録した記録媒体であって、前記積和演算処理プログラム
は、所定次数の複数の演算を再帰的積和演算として各々
演算するために、前記再帰的積和演算の第１の積和演算
手順を生成し記憶して記憶した第１の積和演算手順に従
って積和演算する第１の積和処理と、前記第１の積和演
算手順と異なる再帰的積和演算の第２の積和演算手順を
生成し記憶して記憶した第２の積和演算手順に従って積
和演算する第２の積和処理とについて、前記第１の積和
演算手順を生成することに並列して前記第２の積和演算
手順に従って積和演算するまたは前記第１の積和演算手
順に従って積和演算することに並列して前記第２の積和
演算手順を生成する、ことを特徴とする。

【０１００】前記のように、記憶媒体に積和演算処理プ
ログラムを記録することによって、ハード構成、すなわ
ちコンピュータの構成に拘束されずに、汎用的なコンピ
ュータへの適用が可能となる。

【０１０１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例を詳細に説明する。本実施の形態は、非
経験的分子軌道計算に本発明を適用したものである。

【０１０２】本出願人は、非経験的分子軌道計算におけ
る再帰的な積和演算を効率的に行う積和演算システムを
提案している（特願平９−４８３２０号公報）。この積
和演算システムを比較例として説明する。この比較例の
積和演算システムは、従来の技術で述べたシステム（図
７のシステム）と略同様の構成で２電子積分の計算を可
能とするものである。なお、図７と同一部分は同一符号
を付して詳細な説明を省略する。

【０１０３】まず、再帰計算の階数が２の場合において
積和演算の回数が最大の場合、すなわち２電子積分［ｄ
ｄ ,ｄｄ］の計算の方法を説明する。２電子積分［ｄｄ
,ｄｄ］には、それを構成する基底関数の角運動量の成
分に応じて６⁴ ＝１２９６種類の２電子積分が含まれて
いる。これは、大きさがｄで表わされる角運動量には、
ｄ_xx，ｄ_yy, ｄ_ZZ，ｄ_yz, ｄ_zx，ｄ_xyの６種類があり、
２電子積分の４つの基底関数の各々がこれら６種類の角
運動量をとり得るためである。一例として、２電子積分
［ｄ_xxｄ_xx，ｄ_xxｄ_xx］の計算について説明する。

【０１０４】上記（１１）式〜（１７）式に示すよう
に、再帰階数が１以下の２電子積分（補助積分の場合も
ある）は容易に漸化式展開が可能であり、命令メモリ１
４に記憶されるべき手順の容量が膨大になることはな
い。一方、再帰階数が２である２電子積分は、手順が膨
大となるので、実質的に計算することができない。そこ
で、本比較例では、再帰階数が１以下の２電子積分を予
め用意し、その用意されたデータを用いて、再帰階数が
２である２電子積分を計算する。まず、再帰階数が２で
ある２電子積分［ｄ_xxｄ_xx，ｄ_xxｄ_xx］を、上記（９）
式から再帰階数が１以下の補助積分を含まない、以下の
（２１）式〜（７６）式に漸化式展開する。なお、再帰
階数が１以下の２電子積分は予め用意されているものと
する。

【０１０５】

【数９】

【０１０６】

【数１０】

【０１０７】

【数１１】

【０１０８】

【数１２】

【０１０９】

【数１３】

【０１１０】上記の式において、補助積分に乗算される
べき係数の表記は省略したが、各補助積分の項で乗算が
必要であり、必要な積和演算の数は上記の式の右辺に表
れる補助積分の項の数３６２と同数である。この積和演
算手順を格納するために必要な命令メモリ１４の容量は
約２．９Ｋｂｙｔｅとなる。

【０１１１】上記（２１）式乃至（７６）式から明らか
なように、予め数値を準備した補助積分［ｐ_x ｐ_x ，ｐ
_x ｐ_x ］⁽⁰⁾ , ［ｐ_x ｐ_x ，ｐ_x ｐ_x ］⁽¹⁾ , ［ｐ
_x ｓ, ｐ _x ｓ］⁽¹⁾ , ［ｓｓ, ｓｓ］⁽²⁾ 等の再帰階数
が１以下の補助積分を利用して、２電子積分［ｄ
_xxｄ_xx，ｄ_xxｄ_xx］の数値が得られる。これらの計算を
行うためには、再帰階数が１以下の補助積分を構成する
４つの基底関数の角運動量が全て１以下の補助積分の値
が必要であるが、これらは上記の展開計算を行う以前に
予め準備すればよい。

【０１１２】上記比較例では、２電子積分［ｄ_xxｄ_xx，
ｄ_xxｄ_xx］の計算を説明したが、４つの基底関数のうち
１つでも２となっている２電子積分についても全く同様
に計算できる。このような原理に基づいて、再帰計算の
階数が２の２電子積分（角運動量が２の基底を含む２電
子積分）を計算し、Ｆｏｃｋ行列要素Ｆ’_Rsを求める方
法を図１３及び図１４を参照して説明する。

【０１１３】まず概略を説明すると、制御回路１３で
は、基底インデックスＲを受信すると、原子核の座標な
らびに軌道指数の組み合わせに応じて２電子積分を分類
し、プログラムメモリ１２に格納されたプログラムに従
って、積和計算に必要な係数を生成し、それをデータメ
モリ１５に格納する。次に、制御回路１３は、補助積分
［ｐｐ, ｐｐ］^(m) までの積和手順を生成して命令メモ
リ１４に格納し、積和演算回路１６へ積和演算の開始命
令を出力することで、補助積分［ｐｐ, ｐｐ］^{(m )} まで
の補助積分を計算させる。次に、制御回路１３は、上記
分類された２電子積分のタイプ中から１つの２電子積分
を定め、大容量記憶装置３からの密度行列の要素Ｐ_tu，
Ｐ_suをデータメモリ１５に格納させると共に、目的とす
る２電子積分を計算するための積和演算手順を生成した
後に、新たに生成した積和演算手順を命令メモリ１４上
に上書き（更新）する。この後に、積和演算回路１６に
対して積和演算の開始命令を出力し、命令メモリ１４に
書き込まれている新たな積和演算手順に従って必要なデ
ータをデータメモリ１５から読み出しながら積和演算を
行わせ、演算結果をデータメモリ１５に格納させる。１
つの２電子積分ｇ_Rstuの計算が終了すると、Ｆｏｃｋ行
列要素Ｆ’_RsおよびＦ’_Rtの値を更新し、原子核座標及
び軌道指数での分類による２電子積分のタイプに含まれ
る２電子積分の計算、及び全ての角運動量ｓ，ｔ，ｕに
対する計算が終了するまでＦ’_Rs（ｓ＝１〜Ｎ）の計算
を行う。

【０１１４】詳細には、ホスト計算機はバス２を通して
基底情報を送信し、全てのプロセッサユニット４−０〜
４−Ｍではそれをバスインタフェース回路１１で受信し
てデータメモリ１５に格納する。続いてホスト計算機１
はバス２を通して基底インデックスＲを各プロセッサユ
ニットへ順に送信する。プロセッサユニットは基底イン
デックスＲを受信すると（図１３のステップ１２２）、
制御回路１３は原子核の座標ならびに軌道指数の組み合
わせに応じて２電子積分を分類する（ステップ１２
４）。これは、基底関数ｓ，ｔ，ｕの原子核座標および
軌道指数が一致する２電子積分は、予め準備する係数お
よび１２８０個の補助積分を共通に用いることができ、
それらの２電子積分を連続して行うことで計算を効率化
できるためである。

【０１１５】次に、制御回路１３は、プログラムメモリ
１２に格納されたプログラムに従って、積和計算に必要
な係数を生成し、それをデータメモリ１５に格納する
（ステップ１２６）。ここでは、係数と共に補助積分
［ｓｓ, ｓｓ］⁽⁰⁾ 〜［ｓｓ, ｓｓ］⁽⁸⁾ も計算してデ
ータメモリ１５に格納する。次に、制御回路１３は補助
積分［ｐｐ, ｐｐ］^(m) までの積和手順を生成する（ス
テップ１２８）。すなわち制御回路２１で、補助積分
［ｐｓ, ｓｓ］^(m) , ［ｓｐ, ｓｓ］^(m) , ［ｓｓ,ｐ
ｓ］^(m) , ［ｓｓ, ｓｐ］^(m) （ｍ＝０〜７）を計算す
るための積和演算手順を生成し命令メモリ１４に格納す
る。同様に、４つの基底関数のうち２つの角運動量の大
きさがｓ、２つの角運動量の大きさがｐであるような補
助積分（ｍ＝０〜６）を計算するための積和手順を生成
し、命令メモリ１４に格納する。同様に、１つの角運動
量の大きさがｓで３つがｐであるような補助積分（ｍ＝
０〜５）、４つの角運動量の大きさがともにｐであるよ
うな補助積分［ｐｐ, ｐｐ］^(m)（ｍ＝０〜４）を計算
するための積和手順を生成し、命令メモリ１４に格納す
る。

【０１１６】すなわち、角運動量の成分が異なっていて
も４つの基底関数の原子核座標及び軌道指数が等しい２
電子積分の間では、予め準備しておく補助積分（補助積
分を構成する４つの基底関数の角運動量が全て１以下の
補助積分）が同一であるので、それらに対しては計算時
間を要する係数の計算及び補助積分の準備を１度だけ行
って、それを再利用しながら２電子積分を計算すると効
率的である。従って、或るタイプの複数の２電子積分の
計算の開始時に１度だけ、係数の生成、補助積分［ｓ
ｓ，ｓｓ］^(m) の計算、準備するべき補助積分の計算の
ための積和手順の生成、補助積分の計算及びそのデータ
メモリ１５への格納を行う。

【０１１７】次に、制御回路１３は積和演算回路１６へ
積和演算の開始命令を出力することで、補助積分［ｐ
ｐ, ｐｐ］^(m) までの補助積分を計算する（ステップ１
３０）。図１４には、２電子積分の１つの計算する部分
を破線の矢印で示した。すなわち、積和演算回路１６で
は、上記生成された手順に従って上記補助積分を計算
し、データメモリ１５に格納する。なお、これまで計算
した補助積分のうち、補助インデックスが５以上のもの
は以下の処理には用いないので、その部分のデータメモ
リは開放してもよい。次に、原子核座標と軌道指数とで
分類された２電子積分のタイプ中から、１つの２電子積
分を定める。すなわち計算する２電子積分ｇ _Rstuのｓ，
ｔ，ｕの基底関数を決定する（ステップ１３２）。つま
り、１つのプロセッサユニット内では基底インデックス
Ｒは固定されているので、２電子積分を決定すること
は、ｓ，ｔ，ｕの基底関数を決定することに相当する。

【０１１８】次に、バスインタフェイス回路は、大容量
記憶装置３から、密度行列の要素Ｐ _tuおよびＰ_suをロー
ドし、データメモリ１５に格納する（ステップ１３
４）。これらは２電子積分ｇ_Rstuの数値が得られた時に
（１８）式に従ってＦｏｃｋ行列要素Ｆ’_Rsを計算する
ために、または２電子積分ｇ_Rstuの数値が得られた時に
（１９Ａ）式に従ってＦｏｃｋ行列要素Ｆ’_Rsを計算す
るために必要な数値であるため、２電子積分の計算開始
時に大容量記憶装置３へデータの送信を要求し、２電子
積分の計算が終了するまでにデータを受信するようにし
てもよい。

【０１１９】次に、制御回路１３は目的とする２電子積
分を計算するための積和演算手順を生成する（ステップ
１３６）。ここで、補助積分［ｐｐ, ｐｐ］^(m) （ｍ＝
０〜４）までの補助積分の計算に用いた積和演算手順は
もはや不要であるので、新たに生成した積和演算手順を
命令メモリ１４上に上書き（更新）する。また、この積
和演算手順は上記したように、全てを補助積分［ｓｓ,
ｓｓ］^(m) で表わすまでの漸化式に対応させる必要はな
く、補助積分に含まれる４つの基底関数の角運動量が１
以下になるまででよい。これは、この２電子積分の計算
に必要となる４つの基底関数の角運動量が１以下の補助
積分の数値は全て、既にデータメモリ１５に格納されて
おり、積和演算の実行に際してその数値を参照するのみ
でよいためである。

【０１２０】以上の処理が終了すると、制御回路１３は
積和演算回路１６に対して積和演算の開始命令を出力す
る（ステップ１３８）。積和演算回路１６は開始命令を
受信すると、命令メモリ１４に書き込まれている新たな
積和演算手順に従って必要なデータをデータメモリ１５
から読み出しながら積和演算が終了するまで行い（ステ
ップ１４０で肯定）、またその演算結果をデータメモリ
１５に格納する。すなわち、制御回路１３が命令メモリ
１４に書き込まれている積和演算手順を読みだしてデー
タメモリ１５のアドレスへと変換し、それをデータメモ
リ１５へ送信すると、積和演算の実行に必要なデータが
データメモリ１５から積和演算回路１６に対して送ら
れ、積和演算回路１６で積和演算が実行され、またその
結果がデータメモリ１５に格納される。

【０１２１】このようにして命令メモリ１４に書き込ま
れている積和手順が終了すると（ステップ１４０で肯
定）、１つの２電子積分ｇ_Rstuの計算が終了したことに
なる。１つの２電子積分ｇ_Rstuの計算が終了すると、制
御回路１３は積和演算回路１６を利用しながら、Ｆｏｃ
ｋ行列要素Ｆ’_RsおよびＦ’_Rtの値を更新する（ステッ
プ１４２）。すなわち、Ｆｏｃｋ行列要素Ｆ’_Rsおよび
Ｆ’_Rtの値、密度行列の要素Ｐ_tuおよびＰ_suをデータメ
モリ１５から読取り、（１９Ａ）式に従ってＦｏｃｋ行
列要素Ｆ’_Rs，Ｆ’_Rtを更新し、結果をデータメモリ１
５に格納する。

【０１２２】上記の処理を同一の補助積分を使用する２
電子積分に関して繰り返し行う（ステップ１４４）。す
なわち、原子核座標および軌道指数での分類による全て
のタイプの２電子積分の計算が終了すると共に（ステッ
プ１４４で肯定）、全ての角運動量ｓ，ｔ，ｕに対する
計算が終了する（ステップ１４６で肯定）まで上記処理
を繰り返す。ｓ，ｔ，ｕの基底関数全てに対する計算が
終了すると、ステップ１４６で肯定されて、その時点で
Ｆ’_Rs（ｓ＝１〜Ｎ）の計算が終了したことになる。

【０１２３】このように、本比較例では、再帰階数が小
さい２電子積分のデータを予め用意した後に、そのデー
タを用いると共に再帰階数が小さい２電子積分の積和手
順を省いた再帰階数が大きい２電子積分の積和手順を生
成して、再帰階数が大きい２電子積分の積和演算を行っ
ているので、再帰計算の階数が大きい２電子積分を含む
分子軌道計算を高速化することが可能となる。

【０１２４】ところが、図１４に示したタイミングチャ
ートから理解されるように、制御回路１３において積和
演算手順を生成している間の時間は積和演算回路１６は
使用されていない。このため、積和演算回路１６の利用
効率が低くなる。これによって、システムの計算効率は
低下し、計算の高速化を妨げることになる。

【０１２５】そこで、本実施の形態のシステムでは、シ
ステムの計算効率を向上させ、計算の高速化を促進させ
るため、積和演算手順を生成と積和演算処理を並列に実
行させている。

【０１２６】以下、本実施の形態の積和演算システムを
具体的に説明する。なお、比較例の説明と同様に本実施
の形態においても、非経験的分子軌道計算法において角
運動量が２であるような基底関数を含む２電子積分の計
算を行う場合を例に挙げて、積和演算の処理を説明す
る。

【０１２７】本実施の形態の積和演算システムは、図２
に示すように、ホスト計算機１、バス２、大容量記憶装
置３、積和演算装置（プロセッサユニット、詳細後述）
２０−０，１，２，・・・を備えており、ホスト計算機
１、大容量記憶装置３、プロセッサユニット２０−０，
１，２，・・・は、バス２を通して相互間で通信可能と
なっている。

【０１２８】図１は、本実施の形態の積和演算システム
の一部を構成する積和演算装置の回路構成を示すブロッ
ク図である。この積和演算装置は、バスインタフェイス
回路２１、プログラムメモリ２２、全体制御回路２３、
第１の命令メモリ２４、データメモリ２５、積和演算回
路２６、積和制御回路２７、第２の命令メモリ２８を備
えており、バスインタフェイス回路２１はバス２に接続
されてプロセッサユニット内とホスト計算機１及び大容
量記憶装置３との間の通信を可能としている。なお、全
体制御回路２３と積和制御回路２７とから制御回路３０
を構成している。これらで構成される積和演算装置が、
従来のシステム及び比較例のシステムにおけるプロセッ
サユニットに対応し、図２に示した積和演算システムの
構成要素として用いられる。以下、この積和演算装置を
プロセッサユニットと呼ぶ。

【０１２９】バスインタフェイス回路２１はバス２に接
続され、プロセッサユニット内とホスト計算機１あるい
は大容量記憶装置３との間の通信を可能としている。プ
ログラムメモリ２２には、分子軌道計算の開始時に一度
だけ、ホスト計算機１からバス２を通して送信されたプ
ログラムがバスインタフェイス回路２１を介して書き込
まれる。全体制御回路２３は、プログラムメモリ２２に
書き込まれたプログラムに従って、主に積和演算の手順
を生成してそれを第１の命令メモリ２４または第２の命
令メモリ２８に書き込む操作を行う。その他に全体制御
回路２３は、２電子積分を計算する順序の決定、積和制
御回路２７の制御等を行う。第１の命令メモリ２４及び
第２の命令メモリ２８には、上記全体制御回路２３で生
成された積和演算の手順が格納される。

【０１３０】積和制御回路２７は、全体制御回路２３の
制御を受けながら、命令メモリ２４あるいは２８に格納
された積和演算順序を読み出してそれをデータメモリ２
５のアドレスに変換してデータメモリ２５に送信すると
共に、積和演算回路２６を制御して、命令メモリに格納
された積和演算順序どおりに積和演算回路２６で積和演
算が行われるように制御する。データメモリ２５には、
バスインタフェイス回路２１を介して受信するホスト計
算機１が送信した基底情報、積和制御回路２７が生成し
た係数、補助積分の計算結果等が書き込まれる。また、
ここには密度行列要素およびＦ’_rsも書き込まれ。必要
に応じてその数値をバスインタフェイス回路２１を介し
てホスト計算機１または大容量記憶装置３との間でやり
取りできる。積和演算回路２６は、積和制御回路２７の
制御を受けながら、命令メモリ２４または２８に格納さ
れた積和演算の手順に従って、データメモリ２５からの
数値のロード、積和演算の実行、演算結果のデータメモ
リ２５への格納を行う。

【０１３１】なお、全体制御回路２３と第１の命令メモ
リ２４及び第２の命令メモリ２８との間の接続、及び積
和制御回路２７と第１の命令メモリ２４および第２の命
令メモリ２８との間の接続は、全体制御回路２３の制御
によって切り替えられるようになっている（詳細は後
述、図３参照）。すなわち、第２の命令メモリ２８に格
納されている積和手順に従って積和演算回路２６で積和
演算を行う場合には、図１の実線で示しているように、
積和制御回路２７が第２の命令メモリ２８に接続されて
第２の命令メモリ２８に格納されている積和手順を読み
出せるようになると共に、全体制御回路２３が第１の命
令メモリ２４に接続されてこの全体制御回路２３が生成
する新たな積和手順を第１の命令メモリ２４に格納でき
るように接続される。逆に、第１のメモリ２４に格納さ
れている積和手順に従って積和演算回路２６で積和演算
を行う場合には、図１に点線で示したように、積和制御
回路２７が第１の命令メモリ２４に接続されて第１の命
令メモリ２４に格納されている積和手順を読み出せるよ
うになると共に、全体制御回路２３が第２の命令メモリ
２８に接続されてこの全体制御回路２３が生成する新た
な積和手順を第２の命令メモリ２８に格納できるように
接続される。

【０１３２】図３に示すように、全体制御回路２３と第
１の命令メモリ２４及び第２の命令メモリ２８との間の
接続、及び積和制御回路２７と第１の命令メモリ２４お
よび第２の命令メモリ２８との間の接続は、全体制御回
路２３の制御によって切り替え可能なスイッチ３２、３
４によって行うことができる。スイッチ３２は、全体制
御回路２３からの制御信号により全体制御回路２３と第
１の命令メモリ２４及び第２の命令メモリ２８の何れか
と接続を切り換えるスイッチである。また、スイッチ３
４は、全体制御回路２３からの制御信号により積和制御
回路２７と第１の命令メモリ２４及び第２の命令メモリ
２８の何れかと接続を切り換えるスイッチである。これ
らスイッチ３２、３４は、全体制御回路２３の制御によ
って切り換えが連動するものである。すなわち、スイッ
チ３２、３４は、全体制御回路２３の制御によって連動
し、積和制御回路２７が第２の命令メモリ２８に接続さ
れかつ全体制御回路２３が第１の命令メモリ２４に接続
される状態（図１の実線による接続状態）と、積和制御
回路２７が第１の命令メモリ２４に接続されかつ全体制
御回路２３が第２の命令メモリ２８に接続される状態
（図１の点線による接続状態）に切り替わるものであ
る。

【０１３３】次に、上記の積和演算装置を用いた２電子
積分の計算について説明する。図４は、２電子積分を計
算する際にバスインタフェイス回路２１、全体制御回路
２３、積和制御回路２７、積和演算回路２６で行われる
処理の順序を示したタイミングチャートである。

【０１３４】まず、ホスト計算機１はバス２を通して基
底情報を送信し、全プロセッサユニット２０−１〜Ｍは
それをバスインタフェイス回路２１で受信してデータメ
モリ２５に格納する。続いてホスト計算機１はバス２を
通して基底インデックスＲを各プロセッサユニットに対
して順に送信する。プロセッサユニットが基底インデッ
クスＲを受信すると、まず全体制御回路２３は、角運動
量が２であるような基底関数を含む２電子積分を４つの
基底の原子各座標および軌道指数で分類し、分類された
タイプ毎に計算を行うように２電子積分の計算順序を決
定する。これは、角運動量の成分が異なっていても４つ
の基底関数の原子核座標および軌道指数が等しい２電子
積分の間では、予め準備しておく補助積分（補助積分を
構成する４つの基底関数の角運動量が全て１以下の補助
積分）が同一であるので、それらに対しては計算時間の
かかる係数の計算および補助積分の準備を１度だけ行っ
て、それを再利用しながら２電子積分の計算を行うと効
率的だからである。従って、あるタイプの複数の２電子
積分の計算の開始時に１度だけ、係数の生成、補助積分
［ｓｓ，ｓｓ］^(m) の計算、準備するべき補助積分の計
算のための積和手順の生成、補助積分の計算およびその
データメモリ２５への格納を行う。

【０１３５】ここで積和手順の生成は全体制御回路２３
で、係数生成、補助積分［ｓｓ，ｓｓ］^(m) の計算、及
びその他の補助積分の計算は積和制御回路２７および積
和演算回路２６を用いて行う。比較例のプロセッサユニ
ットを用いた処理では、図１４に示したように［ｓｓ，
ｓｓ］^(m) の計算を行っている際には制御回路が積和演
算装置の制御を行っているため、補助積分計算のための
積和手順の生成は［ｓｓ，ｓｓ］^(m) の計算の終了後で
なくてはならなかった。それに対し本実施の形態では、
係数生成及び［ｓｓ，ｓｓ］^(m) の計算に際しては積和
制御回路２７が積和演算回路２６の制御を行うようにし
ており、並列して全体制御回路２３で補助積分計算のた
めの積和手順を生成するようになっている。この時、図
１に実線の矢印で示したように、全体制御回路２３が生
成した積和手順は第１の命令メモリ２４に格納される。

【０１３６】積和制御回路２７および積和演算回路２６
で［ｓｓ，ｓｓ］^(m) の計算が終了した時には、全体制
御回路２３における積和手順の生成が終了しているの
で、積和制御回路２７および積和演算回路２６ではすぐ
に補助積分の生成を開始できる。また、積和制御回路２
７および積和演算回路２６で補助積分の生成を行ってい
る間に、全体制御回路２３では最初に計算を行う２電子
積分ｇＲ_stu の決定とそのための積和手順の生成を行
う。この時、プロセッサユニット内の接続は図１の点線
の矢印で示しているように切り替えられ、積和制御回路
２７は第１の命令メモリ２４から積和手順を読み出し、
全体制御回路２３の出力する積和手順は第２の命令メモ
リ２８に格納されるようになっている。

【０１３７】準備すべき補助積分の計算が終了したとき
には全体制御回路２３における最初の２電子積分のため
の積和手順生成は終了しているので、積和制御回路２７
及び積和演算回路２６ではすぐに最初の２電子積分計算
を開始する。最初の２電子積分の計算を積和制御回路２
７および積和演算回路２６で行っている間に、バスイン
タフェイス回路２１は大容量記憶装置３から密度行列の
要素Ｐ_tuおよびＰ_suをロードしてデータメモリ２５に格
納し、全体制御回路２３では次の２電子積分の決定およ
びそのための積和手順の生成を行う。この時、プロセッ
サユニット内の接続は図１に実線の矢印で示したように
切り替えられ、積和制御回路２７は第２の命令メモリ２
８から積和手順を読み出し、全体制御回路２３の出力す
る積和手順は第１の命令メモリ２４に格納される。２電
子積分ｇＲ_stu の計算が終了すると、積和制御回路２７
はＦ’_Rs、Ｆ’_Rt、Ｐ_tu、Ｐ_suをデータメモリ２５より
ロードし、（１９Ａ）式に従ってＦ’_Rs、Ｆ’_Rtを更新
し、結果をデータメモリ２５に格納する。

【０１３８】ここまでの処理が終了したときには全体制
御回路２３における次の２電子積分のための積和手順生
成は終了しているので、プロセッサユニット内の接続を
図１の点線の矢印のように切り替えることによりすぐに
次の２電子積分の計算を行う。

【０１３９】１つの２電子積分の計算に対応する部分
を、図４では破線の矢印で示している。比較例のプロセ
ッサユニットを用いた処理では、図８に示したように２
電子積分を行っている際の積和演算回路の制御を制御回
路で行っているため、２電子積分計算およびＦ’の計算
が終了してからでなければ次の２電子積分の決定および
積和手順の生成が開始できい。これに対し本実施の形態
のシステムでは、２電子積分およびＦ’の計算時には積
和演算回路２６の制御は積和制御回路２７が行っている
ため、並列して全体制御回路２３で次の２電子積分の決
定および積和手順の生成を行うことができる。そのた
め、積和演算回路２６は、１つのタイプの２電子積分の
計算を行っている間は全く待ち時間が生じることなく処
理を行うことになり、積和演算回路の利用効率が高くな
る。以上のことにより、非経験的分子軌道計算の計算効
率は向上し、高速な計算が可能となった。

【０１４０】次に、４つの基底の原子核座標および軌道
指数で分類された１つのタイプの処理を行う際に、全体
制御回路および積和制御回路で行われる処理の流れを図
５のフローチャートを用いて説明する。

【０１４１】まず、全体制御回路２３における処理の流
れを説明する。全体制御回路２３は処理の開始と共に、
１つのタイプ（分類）内の複数の２電子積分の計算を行
う順序を決定する（ステップ２００）。次に、積和制御
回路に対して、係数生成処理の開始を指令する信号を送
信する（ステップ２０２）。次に、補助積分を計算する
ために必要な積和演算手順を生成し、命令メモリ（１）
または（２）すなわち第１の命令メモリ２４または第２
の命令メモリ２８に格納する（ステップ２０４）。

【０１４２】次に、積和制御回路２７での補助積分［ｓ
ｓ，ｓｓ］^(m) の生成処理が終了しているかどうかを判
断し（ステップ２０６）、終了していなれければ（ステ
ップ２０６で否定され再度判断し）終了するまで待つ。
積和制御回路２７での補助積分［ｓｓ，ｓｓ］^(m) の生
成処理が終了すると（ステップ２０６で肯定）、命令メ
モリ（１）、（２）すなわち第１の命令メモリ２４及び
第２の命令メモリ２８と全体制御回路２３および積和制
御回路２７との接続を切り替え、現時点で補助積分計算
用の積和演算手順が格納されている方の命令メモリが積
和制御回路２７に接続され、他方の命令メモリが全体制
御回路２３に接続されるようにする（ステップ２０
８）。なお、図３に示す連動するスイッチ３２、３４を
備えた場合、連動するスイッチ３２、３４に全体制御回
路２３が制御信号を出力し、切り換える。

【０１４３】次に、最初に計算する２電子積分を計算順
序に従って決定し（ステップ２１０）、その２電子積分
のための積和演算手順を生成して、全体制御回路に接続
されている方の命令メモリに格納する（ステップ２１
２）。次に、積和制御回路２７での補助積分生成処理が
終了しているかどうかを判断し（ステップ２１４）、終
了していなければ（ステップ２１４で否定され再度判断
し）終了するまで待つ。積和制御回路２７での補助積分
生成処理が終了すると（ステップ２１４で肯定）、第１
の命令メモリ２４及び第２の命令メモリ２８と全体制御
回路および積和制御回路との接続を切り替える（ステッ
プ２１６）。これにより、積和演算回路２７で次に計算
される２電子積分のための積和演算手順が格納された命
令メモリが積和制御回路２７に接続され、他方、すなわ
ち積和制御回路２７における読み出しが終了した補助積
分生成用の積和手順が格納されている命令メモリが全体
制御回路２３に接続される。なお、この時点では、補助
積分生成用の積和演算手順の使用は終了しているので、
この命令メモリに対しては次の２電子積分のための積和
演算手順を上書きしても構わない。

【０１４４】次に、現時点で積和演算回路で計算が行わ
れている２電子積分の次に計算を行う２電子積分のため
の積和演算手順を生成して、全体制御回路に接続されて
いる方の命令メモリに格納する（ステップ２１８）。次
に、積和制御回路における２電子積分生成処理が終了し
ているかどうかを判断し（ステップ２２０）、終了して
いなければ（ステップ２２０で否定され再度判断し）終
了するまで待つ。積和制御回路２７における２電子積分
生成処理が終了すると（ステップ２２０で肯定）、第１
の命令メモリ２４及び第２の命令メモリ２８との全体制
御回路２３および積和制御回路２７との接続を切り替え
る（ステップ２２２）。これによって、積和演算回路２
７で次に計算される２電子積分のための積和演算手順が
格納された命令メモリが積和制御回路２７に接続され、
他方の命令メモリが全体制御回路２３に接続される。こ
の命令メモリにはすでに積和制御回路による読み出しが
終了した積和演算手順が格納されているので、この命令
メモリに対しては新たな積和演算手順を上書きしても構
わない。

【０１４５】次に、分類内の２電子積分がまだ残ってい
るかどうかを判断し（ステップ２２４）、計算すべき２
電子積分が残っていれば（ステップ２２４で否定されス
テップ２１８へ戻り）その次の２電子積分計算のための
積和演算手順生成を行う。分類内の２電子積分が残って
いなければ（ステップ２２４で肯定）、その分類のため
の処理を終了する。

【０１４６】次に、積和制御回路２７における処理の流
れを説明する。まず、積和制御回路２７は、処理の開始
と共に、全体制御回路２３からの係数生成処理開始指令
を受信しているかどうかを判断し（ステップ３００）、
未受信（ステップ３００で否定）のときは受信するまで
待つ。係数生成処理開始司令を受信すると（ステップ３
００で肯定）、係数生成処理（ステップ３０２）および
補助積分［ｓｓ，ｓｓ］^(m) の生成処理（ステップ３０
４）を行う。次に、全体制御回路２３における補助積分
生成のための積和手順生成処理が終了しているかどうか
を判断し（ステップ３０６）、終了していなければ（ス
テップ３０６で否定され再度判断し）終了するまで待
つ。全体制御回路２３における積和手順生成処理が終了
すると（ステップ３０６で肯定）、補助積分生成処理を
行う（ステップ３０８）。この時、全体制御回路２３に
よって、積和制御回路２７は補助積分生成のための積和
演算手順が格納されている命令メモリに接続されてお
り、その積和演算手順を読み出しながら積和演算回路２
７の制御を行う。

【０１４７】次に、全体制御回路２３における最初の２
電子積分計算のための積和演算手順の生成が終了してい
るかどうかを判断し（ステップ３１０）、終了していな
ければ（ステップ３１０で否定され再度判断し）終了す
るまで待つ。全体制御回路２３における積和演算手順の
生成が終了すると（ステップ３１０で肯定）、２電子積
分の生成処理を行う（ステップ３１２）。この時、全体
制御回路２３によって、積和制御回路２７は最初の２電
子積分のための積和演算手順が格納されている命令メモ
リに接続されており、その積和演算手順を読み出しなが
ら積和演算回路２７の制御を行う。２電子積分生成が終
了すると、Ｆｏｃｋ行列要素の更新を行う（ステップ３
１４）。

【０１４８】次に、全体制御回路２３における次の２電
子積分計算のための積和演算手順の生成が終了している
かどうかを判断し（ステップ３１６）、終了していなけ
れば（ステップ３１６で否定され再度判断し）終了する
まで待つ。全体制御回路２３における積和演算手順の生
成が終了すると（ステップ３１６で肯定）、分類内の２
電子積分の処理が残っているかどうかを判断し（ステッ
プ３１８）、残っていれば（ステップ３１６で否定され
ステップ３１２へ戻り）次の２電子積分生成処理を行
う。この時には、全体制御回路２３によって、積和制御
回路２７は次の２電子積分のための積和演算手順が格納
されている命令メモリに接続されており、その積和演算
手順を読み出しながら積和演算回路の制御を行う。分類
内の２電子積分の処理が残っていない場合には（ステッ
プ３１８で肯定）、その分類のための処理を終了する。

【０１４９】図５に示したようなアルゴリズムを用いる
ことにより、図１に示した構成のハードウエアを効率的
に用いて複雑な積和演算処理を高速に行うことが可能と
なった。

【０１５０】図８のプロセッサユニットの構成では、積
和演算手順を生成して演算手順を命令メモリ１４へ格納
する機能、および命令メモリ１４から演算手順をロード
し積和演算回路１６がそれに従って積和演算を行うよう
に制御する機能を、制御回路１３が有していた。そのた
め制御回路１３は、積和演算手順を生成している間には
積和演算回路１６の制御が行えず、また積和演算回路１
６の制御を行っている間には積和演算手順の生成を行う
ことができなかった。そのため、プロセッサユニット４
の動作としては、積和演算手順の生成と積和演算処理と
を直列的に実行せざるを得なかった。それに対し本実施
の形態の積和演算装置（プロセッサユニット）では、積
和演算手順を生成しそれを命令メモリに格納する機能を
全体制御回路２３に持たせ、命令メモリから積和演算手
順をロードしそれに従って積和演算回路が積和演算を行
うように制御する機能を分離して積和制御回路２７に持
たせることにした。

【０１５１】また、全体制御回路２３が積和演算手順を
書き込む命令メモリと、積和制御回路が積和演算手順を
読み出す命令メモリとを分離して設けたことにより、積
和制御回路２７の制御によって積和演算回路２６で積和
演算を行っている間でも、全体制御回路２３で生成した
積和演算手順を命令メモリに格納することが可能となっ
た。

【０１５２】上記の制御機能の分離と命令メモリの分離
により、プロセッサユニット４の動作として積和演算手
順の生成と積和演算処理とが並列に行われることとな
り、その結果としてシステム全体の計算効率が向上し
た。

【０１５３】より具体的には、従来、積和演算手順の生
成には１つの２電子積分計算と同程度の処理時間がかか
るので、本実施の形態のようにそれらを並列に行うこと
により約半分の時間で積和演算手順の生成および２電子
積分の計算を行うことができる。また、制御機能の分離
および命令メモリの分離に起因するハードウエア規模の
増加分がプロセッサユニット内に占める割合は小さく、
プロセッサユニット全体を１チップのＬＳＩで構成する
ことができ、コストを増加させることや、性能を低下さ
せることはない。

【０１５４】なお、本実施の形態では２電子積分を構成
する基底関数の角運動量が２の場合を例に説明を行った
が、角運動量が３以上の基底関数を含む場合でも同様の
装置および方法を用いることにより非経験的分子軌道計
算の高速化が可能となる。また、非経験的分子軌道計算
のみならず、複雑な積和演算処理を必要とする他の応用
においても本発明の積和演算装置および積和演算方法を
用いて計算を高速化することが可能である。

【０１５５】

【発明の効果】以上説明したように請求項１の発明によ
れば、積和演算手順に基づく積和演算の実行と、該積和
演算と異なる積和演算を実行させるための積和演算手順
の生成とを並列して行わせることができるので、複数回
実行する積和処理の一部を同時に行うことができ、演算
時間を短縮化することができる、という効果がある。

【０１５６】また、請求項２の発明によれば、第１の積
和演算手順による第１の積和処理と、第１の積和演算手
順と異なる第２の積和演算手順による第２の積和処理と
について、第１の積和演算手順を生成することに並列し
て前記第２の積和演算手順に従って積和演算するので、
積和演算手順に従った積和演算と、積和演算手順を生成
することを並列して行うことができ、大規模な積和演算
を高速に処理することができる、という効果がある。

【０１５７】さらに、請求項３の発明によれば、分子軌
道を構成する基底関数の積を含む物理量を用いて積分形
式による漸化式で表した分子軌道計算に用いる複数の２
電子反発積分を演算するために第１の積和演算手順によ
る第１の積和演算処理と、第１の積和演算手順と異なる
第２の積和演算手順による第２の積和演算処理とについ
て、第１の積和演算手順を生成することに並列して前記
第２の積和演算手順に従って積和演算するので、複雑な
形式の再帰計算が必要な分子軌道の計算であっても、積
和演算手順に従った積和演算と、積和演算手順を生成す
ることを並列して行うことができ、複雑かつ大規模な積
和演算を必要とする分子軌道の計算を高速に処理するこ
とができる、という効果がある。

【０１５８】さらにまた、請求項５の発明によれば、命
令メモリの内容が頻繁に更新される場合においても積和
演算の処理効率を低下させることなく、大規模な積和演
算を高速に処理すること、すなわち、複雑かつ大規模な
積和演算を、廉価なシステムで、演算手順の生成頻度に
かかわらず高速に処理することができ、特に、一連の積
和演算処理の度に演算手順が更新される場合には、並列
処理によってその並列させる数によって並列数に応じた
速度、例えば倍速処理が可能となる、という効果があ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる積和演算装置の概
略構成を示すブロック図である。

【図２】本発明の実施の形態にかかる積和演算システム
の構成を示すブロック図である。

【図３】スイッチを構成に含む積和演算装置の概略構成
を示すブロック図である。

【図４】積和演算装置で角運動量が２の基底関数を含む
２電子積分を計算する場合の処理の手順を示すタイミン
グチャートである。

【図５】本実施の形態の積和演算装置にかかり、４つの
基底の原子核座標および軌道指数で分類された１つのタ
イプの処理を行うときの全体制御回路および積和制御回
路で行われる処理の流れを示すフローチャートである。

【図６】従来の積和演算処理システムの一例を示すブロ
ック図である。

【図７】従来の積和演算処理システムの他例を示すブロ
ック図である。

【図８】従来のプロセッサユニットの構成を示すブロッ
ク図である。

【図９】分子軌道の計算の流れを示すフローチャートで
ある。

【図１０】従来例の非経験的分子軌道計算の手順を示す
タイミングチャートである。

【図１１】従来の計算方法を示すフローチャートであ
る。

【図１２】従来のプロセッサユニットの処理の手順を示
すタイミングチャートである。

【図１３】比較例の２電子積分によるＦｏｃｋ行列要素
の計算の流れを示すフローチャートである。

【図１４】比較例のプロセッサユニットによる角運動量
が２の基底関数を含む２電子積分を計算する場合の処理
の手順を示すタイミングチャートである。

【符号の説明】

１ ホスト計算機 ２ バス ３ 大容量記憶装置 ２０ プロセッサユニット ２２ プログラムメモリ ２３ 全体制御回路 ２４ 第１の命令メモリ ２５ データメモリ ２６ 積和演算回路 ２７ 積和制御回路 ２８ 第２の命令メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 宣明 神奈川県海老名市本郷2274番地 富士ゼロ ツクス株式会社海老名事業所内 (72)発明者 村上 和彰 福岡県春日市春日公園４丁目１番２号307

Claims (8)

【特許請求の範囲】
1. 【請求項１】 積和演算の手順を生成し、生成した積和
   演算手順に基づいて積和演算する積和処理を複数回実行
   する積和演算方法において、 生成した積和演算手順に基づく積和演算の実行と、前記
   生成した積和演算手順による積和演算と異なる積和演算
   を実行させるための積和演算手順の生成とを並列して行
   うことを特徴とする積和演算処理方法。
2. 【請求項２】 所定次数の複数の演算を再帰的積和演算
   として各々演算するために、前記再帰的積和演算の第１
   の積和演算手順を生成し生成した積和演算手順を手順格
   納手段に記憶して記憶した第１の積和演算手順に従って
   積和演算する第１の積和処理と、前記第１の積和演算手
   順と異なる再帰的積和演算の第２の積和演算手順を生成
   し生成した積和演算手順を手順格納手段に記憶して記憶
   した第２の積和演算手順に従って積和演算する第２の積
   和処理とを行うにあたって、前記第１の積和演算手順を
   生成することに並列して前記第２の積和演算手順に従っ
   て積和演算するまたは前記第１の積和演算手順に従って
   積和演算することに並列して前記第２の積和演算手順を
   生成する積和演算処理方法。
3. 【請求項３】 分子軌道を構成する基底関数の積を含む
   物理量を用いて積分形式による漸化式で表した分子軌道
   計算に用いる複数の２電子反発積分を、所定次数の再帰
   的積和演算として各々演算するために、前記再帰的積和
   演算の第１の積和演算手順を生成し記憶して記憶した第
   １の積和演算手順に従って積和演算する第１の積和演算
   処理と、前記第１の積和演算手順と異なる再帰的積和演
   算の第２の積和演算手順を生成し記憶して記憶した第２
   の積和演算手順に従って積和演算する第２の積和演算処
   理とを行うにあたって、前記第１の積和演算手順を生成
   することを並列して前記第２の積和演算手順に従って積
   和演算するまたは前記第１の積和演算手順に従って積和
   演算することに並列して前記第２の積和演算手順を生成
   する積和演算処理方法。
4. 【請求項４】 前記第１の積和処理及び前記第２の積和
   演算処理の各々は、最低次数から所定次数までの積和演
   算手順を生成し、生成した積和演算手順を手順格納手段
   に記憶し、記憶した積和演算手順に従って積和演算する
   ことを特徴とする請求項３に記載の積和演算処理方法。
5. 【請求項５】 所定次数の演算を再帰的積和演算として
   演算するための再帰的積和演算の積和演算手順を生成す
   る生成手段と、 生成された前記再帰的積和演算の積和演算手順を記憶す
   るための記憶領域を複数備えた命令メモリと、 前記命令メモリに記憶された積和演算の手順に従って積
   和演算する積和演算手段と、 前記積和演算結果を記憶するためのデータメモリと、 前記生成手段によって前記再帰的積和演算の第１の積和
   演算手順を生成させて生成させた第１の積和演算手順を
   前記命令メモリに記憶させた後に該第１の積和演算手順
   による積和演算を前記積和演算手段に行わせる第１の演
   算処理と、前記第１の積和演算手順と異なる再帰的積和
   演算の第２の積和演算手順を生成させて生成させた第２
   の積和演算手順を前記命令メモリの前記第１の積和演算
   手順を記憶した領域と異なる領域に記憶させた後に該第
   ２の積和演算手順による積和演算を前記積和演算手段に
   行わせる第２の演算処理とを並列して行わせるために、
   前記第１の積和演算手順を生成させることに並列して前
   記第２の積和演算手順による積和演算を行わせるまたは
   前記第１の積和演算手順による積和演算を行わせること
   に並列して前記第２の積和演算手順を生成させるように
   制御する制御手段と、 を備えた積和演算処理装置。
6. 【請求項６】 前記制御手段は、前記生成された第１の
   積和演算手順を前記命令メモリの所定領域に記憶させる
   ことと、前記生成された第２の積和演算手順を前記命令
   メモリの前記第１の積和演算手順を記憶した所定領域と
   異なる領域に記憶させることとを切り換える第１スイッ
   チと、前記所定領域に記憶した第１の積和演算手順によ
   る積和演算を前記積和演算手段に行わせることと、異な
   る領域に記憶された第２の積和演算手順による積和演算
   を前記積和演算手段に行わせることとを切り換える第２
   スイッチとを備え、 前記第１スイッチを切り換えて前記第１の積和演算手順
   を生成させるときには前記第２の積和演算手順による積
   和演算を行わせるように第２スイッチを切り換えると共
   に、第１スイッチを切り換えて前記第２の積和演算手順
   を生成させるときには前記第１の積和演算手順による積
   和演算を行わせるようにように第２スイッチを切り換え
   ることを特徴とする請求項５に記載の積和演算処理装
   置。
7. 【請求項７】 前記命令メモリは、複数のメモリで構成
   されたことを特徴とする請求項５に記載の積和演算処理
   装置。
8. 【請求項８】 コンピュータによって再帰的積和演算を
   するための積和演算処理プログラムを記録した記録媒体
   であって、 前記積和演算処理プログラムは、 所定次数の複数の演算を再帰的積和演算として各々演算
   するために、前記再帰的積和演算の第１の積和演算手順
   を生成し記憶して記憶した第１の積和演算手順に従って
   積和演算する第１の積和処理と、前記第１の積和演算手
   順と異なる再帰的積和演算の第２の積和演算手順を生成
   し記憶して記憶した第２の積和演算手順に従って積和演
   算する第２の積和処理とについて、前記第１の積和演算
   手順を生成することに並列して前記第２の積和演算手順
   に従って積和演算するまたは前記第１の積和演算手順に
   従って積和演算することに並列して前記第２の積和演算
   手順を生成することを特徴とする積和演算処理プログラ
   ムを記録した記録媒体。