JP7007520B2 - 情報処理装置、演算装置、及び情報処理方法 - Google Patents
情報処理装置、演算装置、及び情報処理方法 Download PDFInfo
- Publication number
- JP7007520B2 JP7007520B2 JP2021511692A JP2021511692A JP7007520B2 JP 7007520 B2 JP7007520 B2 JP 7007520B2 JP 2021511692 A JP2021511692 A JP 2021511692A JP 2021511692 A JP2021511692 A JP 2021511692A JP 7007520 B2 JP7007520 B2 JP 7007520B2
- Authority
- JP
- Japan
- Prior art keywords
- spin
- group
- information processing
- interaction
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
- G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
- G06F18/2415—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches based on parametric or probabilistic models, e.g. based on likelihood ratio or false acceptance rate versus a false rejection rate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Software Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Probability & Statistics with Applications (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Evolutionary Biology (AREA)
- Complex Calculations (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
Claims (11)
- スピンの数をN個としたイジングモデルの相互作用関係をN個の第1スピン群の各スピンとN個の第2スピン群の各スピンとを接続した完全2部グラフとして表し、前記第1スピン群のi番目のスピンと前記第2スピン群のi番目のスピンとが基底状態において同値となるように前記第1スピン群のi番目のスピンと前記第2スピン群のj番目のスピンとの間の相互作用を設定したエネルギー関数を記憶する記憶部と、
前記エネルギー関数と前記スピン固有の情報に基づき前記イジングモデルの基底状態を探索する基底状態探索部と、
を備える、情報処理装置。 - 請求項2に記載の情報処理装置であって、
前記基底状態探索部は、
シミュレーティッド・アニーリング法(simulated Annealing Method)のアルゴリズムに従って前記イジングモデルの基底状態を探索し、
前記探索において、状態間の遷移のし易さを表すパラメータである温度Tにおける状態遷移の受理確率(遷移確率)P(σ,σ’)をメトロポリス法(Metropolis method)に基づき次式から求め、
第2スピン群のi番目のスピンの値σR iを反転させたときのエネルギーHの差分ΔHを次式から求め、
- 請求項4に記載の情報処理装置であって、
前記相互作用係数Ji,jを記憶する相互作用係数メモリと、
外部磁場係数hiを記憶する外部磁場係数メモリと、
前記第1スピン群の各スピンの値σL 1、・・・、σL Nを記憶する第1スピンメモリと、
前記第2スピン群の各スピンの値σR 1、・・・、σR Nを記憶する第2スピンメモリと、
前記第1スピンメモリの値又は前記第2スピンメモリの値、前記相互作用係数メモリの値、前記外部磁場係数メモリの値、及びN次元ベクトルw=(w1、・・・、wN)を表す信号が入力される積和演算装置と、
前記第1スピンメモリの値又は前記第2スピンメモリの値、及び各要素が互いに独立な乱数であるN次元ベクトルが入力されるベクトル乗算器と、
前記積和演算装置から出力されるN次元ベクトルと、前記ベクトル乗算器から出力されるN次元ベクトルとが入力され、入力された各N次元ベクトルの対応する要素同士を比較し、要素同士の大小関係を出力する比較器と、
を有する一つ以上の演算装置を備える、
情報処理装置。 - 請求項5に記載の前記演算装置であって、
前記相互作用係数メモリと、前記外部磁場係数メモリと、前記第1スピンメモリと、前記第2スピンメモリと、前記積和演算装置と、前記ベクトル乗算器と、前記比較器と、を備える、
演算装置。 - 請求項6に記載の演算装置であって、
CMOS(Complementary Metal Oxide Semiconductor)回路、FPGA(Field Programmable Gate Array)、及びASIC(Application Specific Integrated Circuit)のうちのいずれかにより実現される、
演算装置。 - 情報処理装置が、
スピンの数をN個としたイジングモデルの相互作用関係をN個の第1スピン群の各スピンとN個の第2スピン群の各スピンとを接続した完全2部グラフとして表わし、前記第1スピン群のi番目のスピンと前記第2スピン群のi番目のスピンとが基底状態において同値となるように、前記第1スピン群のi番目のスピンと前記第2スピン群のj番目のスピンとの間の相互作用を設定したエネルギー関数を記憶するステップ、及び、
前記エネルギー関数と前記スピン固有の情報に基づき前記イジングモデルの基底状態を探索するステップ、
を実行する、
情報処理方法。 - 請求項8に記載の情報処理方法であって、
前記第1スピン群及び前記第2スピン群の夫々のスピンの総数をNとし、基底状態における前記第1スピン群のスピンのi番目の値をSi(i=1~N)とし、基底状態における前記第2スピン群のスピンのj番目の値をSj(j=1~N)とし、前記第1スピン群のi番目のスピンと第2スピン群のj番目のスピンと間の相互作用係数をJi,jとし、前記第1スピン群のスピンのi番目と前記第2スピン群のスピンのj(=i)番目との間の相互作用係数をwiとし、
前記相互作用係数wiはi行j列の要素がJi, で対角成分が0である行列の最小固有値λおよび任意の集合Cで与えられる次式
情報処理方法。 - 請求項9に記載の情報処理方法であって、
前記情報処理装置は、
シミュレーティッド・アニーリング法(simulated Annealing Method)のアルゴリズムに従って前記イジングモデルの基底状態を探索し、
前記探索において、状態間の遷移のし易さを表すパラメータである温度Tにおける状態遷移の受理確率(遷移確率)P(σ,σ’)をメトロポリス法(Metropolis method)に基づき次式から求め、
第2スピン群のi番目のスピンの値σR iを反転させたときのエネルギーHの差分ΔHを次式から求め、
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/014172 WO2020202312A1 (ja) | 2019-03-29 | 2019-03-29 | 情報処理装置、演算装置、及び情報処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2020202312A1 JPWO2020202312A1 (ja) | 2021-11-18 |
JP7007520B2 true JP7007520B2 (ja) | 2022-01-24 |
JP7007520B6 JP7007520B6 (ja) | 2023-12-14 |
Family
ID=72667295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021511692A Active JP7007520B6 (ja) | 2019-03-29 | 2019-03-29 | 情報処理装置、演算装置、及び情報処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220129780A1 (ja) |
JP (1) | JP7007520B6 (ja) |
WO (1) | WO2020202312A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7470019B2 (ja) | 2020-11-25 | 2024-04-17 | 株式会社日立製作所 | 情報処理システム |
JP7444804B2 (ja) | 2021-02-15 | 2024-03-06 | 株式会社日立製作所 | 制御方法およびサンプリング装置 |
JP7398401B2 (ja) | 2021-03-25 | 2023-12-14 | 株式会社日立製作所 | 最適化方法、情報処理装置及びそれを用いたシステム |
CN114039354B (zh) * | 2021-10-11 | 2023-05-30 | 南京邮电大学 | 一种多微电网完全分布式二次电压和能级容错控制系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160260013A1 (en) | 2015-03-06 | 2016-09-08 | Nokia Technologies Oy | Method and apparatus for optimization |
-
2019
- 2019-03-29 WO PCT/JP2019/014172 patent/WO2020202312A1/ja active Application Filing
- 2019-03-29 JP JP2021511692A patent/JP7007520B6/ja active Active
- 2019-03-29 US US17/429,954 patent/US20220129780A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160260013A1 (en) | 2015-03-06 | 2016-09-08 | Nokia Technologies Oy | Method and apparatus for optimization |
Non-Patent Citations (1)
Title |
---|
CHOI, Vicky,Minor-embedding in adiabatic quantum computation: II. Minor-universal graph design,arXiv [online],2010年01月19日,https://arxiv.org/pdf/1001.3116v2,[検索日 2019.05.22] |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020202312A1 (ja) | 2021-11-18 |
WO2020202312A1 (ja) | 2020-10-08 |
US20220129780A1 (en) | 2022-04-28 |
JP7007520B6 (ja) | 2023-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6874219B2 (ja) | 情報処理装置、演算装置、及び情報処理方法 | |
JP7007520B2 (ja) | 情報処理装置、演算装置、及び情報処理方法 | |
JP7186797B2 (ja) | 量子計算のための方法及びシステム | |
JP6836529B2 (ja) | 計算装置、計算プログラム、記録媒体及び計算方法 | |
JP6925546B1 (ja) | 演算システム、情報処理装置、および最適解探索処理方法 | |
US20200090051A1 (en) | Optimization problem operation method and apparatus | |
US20220012387A1 (en) | Information processing device, information processing system, information processing method, and storage medium | |
JP6895415B2 (ja) | 計算装置、計算プログラム、記録媒体及び計算方法 | |
CN114528996B (zh) | 一种目标体系试验态初始参数的确定方法、装置及介质 | |
JP7357795B2 (ja) | 情報処理方法および情報処理システム | |
US20220012306A1 (en) | Information processing device, information processing system, information processing method, and storage medium | |
US11886780B2 (en) | Optimization device, optimization device control method, and computer-readable recording medium recording optimization device control program | |
JP7398401B2 (ja) | 最適化方法、情報処理装置及びそれを用いたシステム | |
WO2021084629A1 (ja) | 演算回路、演算装置、情報処理装置およびイジングモデルの基底状態探索方法 | |
JP7470019B2 (ja) | 情報処理システム | |
JP7444804B2 (ja) | 制御方法およびサンプリング装置 | |
JP2022094510A (ja) | 最適化プログラム、最適化方法及び情報処理装置 | |
JP2022048780A (ja) | 計算装置、計算方法およびプログラム | |
US20230267170A1 (en) | Information processing system, information processing method, and non-transitory computer-readable recording medium for information processing program | |
JP2024049148A (ja) | 情報処理方法、及び情報処理装置 | |
US20230153376A1 (en) | Optimization method, information processing device, and information processing system | |
JP2022158010A (ja) | 情報処理システム、情報処理方法、及び情報処理プログラム | |
JP7425210B2 (ja) | 情報処理システムおよび最適解探索処理方法 | |
US20220012017A1 (en) | Information processing device, information processing system, information processing method, and storage medium | |
CN117648185A (zh) | 一种利用小内存设备求解大规模组合优化问题的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210816 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7007520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |