JPH1173782A - ルータを有するネットワークシステムおよび改良されたルータおよびそのルータに用いられる連想メモリ - Google Patents
ルータを有するネットワークシステムおよび改良されたルータおよびそのルータに用いられる連想メモリInfo
- Publication number
- JPH1173782A JPH1173782A JP23425097A JP23425097A JPH1173782A JP H1173782 A JPH1173782 A JP H1173782A JP 23425097 A JP23425097 A JP 23425097A JP 23425097 A JP23425097 A JP 23425097A JP H1173782 A JPH1173782 A JP H1173782A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- data
- information
- associative memory
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90339—Query processing by using parallel associative memories or content-addressable memories
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Theoretical Computer Science (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】最短のネットワーク接続でデータ転送を行う。
【解決手段】検索データ１０５と一致した記憶データに
対応するマスク情報のすべてに対してマスク有効状態を
真とする論理積演算を行った結果の最短マスク出力機能
付連想メモリを用いて、最短マスク出力機能付連想メモ
リに検索データを入力して最短マスク線上に最短マスク
情報を取り出し、２次検索として取り出した最短マスク
情報を検索データとして最短マスク機能付連想メモリに
入力し、一致した記憶データの中からそのマスク情報と
最短マスク情報が一致したワードのマスク一致線のみを
検索結果として選択する。選択されたマスク一致線をエ
ンコードして最適のメモリアドレス信号３０３を求め、
最短ネットワーク接続を可能とする転送先アドレス３０
５を得、入力転送データ３０８中のデータ部３１２及び
目的地ネットワーク・アドレス３１１を合成して出力転
送データ３０９を生成する。
対応するマスク情報のすべてに対してマスク有効状態を
真とする論理積演算を行った結果の最短マスク出力機能
付連想メモリを用いて、最短マスク出力機能付連想メモ
リに検索データを入力して最短マスク線上に最短マスク
情報を取り出し、２次検索として取り出した最短マスク
情報を検索データとして最短マスク機能付連想メモリに
入力し、一致した記憶データの中からそのマスク情報と
最短マスク情報が一致したワードのマスク一致線のみを
検索結果として選択する。選択されたマスク一致線をエ
ンコードして最適のメモリアドレス信号３０３を求め、
最短ネットワーク接続を可能とする転送先アドレス３０
５を得、入力転送データ３０８中のデータ部３１２及び
目的地ネットワーク・アドレス３１１を合成して出力転
送データ３０９を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ルータを有するネ
ットワークシステムおよびそれに用いられるルータ並び
にそのルータに使用される連想メモリに関する。特に、
マスク機能を有する連想メモリとそれを用いたルータお
よびネットワークシステムに関する。
ットワークシステムおよびそれに用いられるルータ並び
にそのルータに使用される連想メモリに関する。特に、
マスク機能を有する連想メモリとそれを用いたルータお
よびネットワークシステムに関する。
【０００２】
【従来の技術】従来のコンピュータ・ネットワークの構
成の接続例を図１２に示す。ここで、ネットワークに加
入しているユーザの接続機器（例えばコンピュータ端末
など、以降、ユーザ）には、それがネットワークに接続
される時に予め決められた規則に従って割り当てられた
特定のネットワークアドレス（以降、アドレス）が付け
られる。ここでは、このアドレスは複数桁の数値、例え
ば４桁の数値（ａ．ｂ．ｃ．ｄ）で表現されるものとす
る。また、予め決められた規則とは、例えばその先頭ア
ドレスでアジア、アメリカ、欧州などの地区を示し、第
２番目のアドレスは地区の中の国、例えばアジアならば
中国、日本などを示し、更に第３番目のアドレスは国の
中の都市名を示す、と言うように階層的になっている。
以降、この階層をエリアと呼ぶことにする。
成の接続例を図１２に示す。ここで、ネットワークに加
入しているユーザの接続機器（例えばコンピュータ端末
など、以降、ユーザ）には、それがネットワークに接続
される時に予め決められた規則に従って割り当てられた
特定のネットワークアドレス（以降、アドレス）が付け
られる。ここでは、このアドレスは複数桁の数値、例え
ば４桁の数値（ａ．ｂ．ｃ．ｄ）で表現されるものとす
る。また、予め決められた規則とは、例えばその先頭ア
ドレスでアジア、アメリカ、欧州などの地区を示し、第
２番目のアドレスは地区の中の国、例えばアジアならば
中国、日本などを示し、更に第３番目のアドレスは国の
中の都市名を示す、と言うように階層的になっている。
以降、この階層をエリアと呼ぶことにする。
【０００３】上述したことを模擬的に示したのが図１２
である。図において、太線で囲まれた１つの矩形が１つ
のエリアである。例えば最上位にアドレス１を持つエリ
ア１の下に頭に１．２のアドレスを持つエリア４があ
り、更にその下に頭に１．２．２のアドレスを持つエリ
ア６があり、更にその中に固有アドレス１．２．２．３
を持つユーザＰＣ３０１−１が接続されている。これか
らも分かるように、図に例示されているアドレスにおい
て、＊はドントケアを意味する。
である。図において、太線で囲まれた１つの矩形が１つ
のエリアである。例えば最上位にアドレス１を持つエリ
ア１の下に頭に１．２のアドレスを持つエリア４があ
り、更にその下に頭に１．２．２のアドレスを持つエリ
ア６があり、更にその中に固有アドレス１．２．２．３
を持つユーザＰＣ３０１−１が接続されている。これか
らも分かるように、図に例示されているアドレスにおい
て、＊はドントケアを意味する。
【０００４】そして、ネットワークに加盟しているユー
ザ間の通信を接続するために、各エリアには図示のよう
にネットワークルータ（以降、ルータ）が設けられてい
る。これら各ルータは、そのルータに接続されているＰ
Ｃまたは他のルータから入力された転送データを、転送
データに付随する転送先アドレスとネットワーク機器の
接続関係を基に最適な転送ルートを計算し、その最適な
ルートを経由して転送先にデータを転送する。
ザ間の通信を接続するために、各エリアには図示のよう
にネットワークルータ（以降、ルータ）が設けられてい
る。これら各ルータは、そのルータに接続されているＰ
Ｃまたは他のルータから入力された転送データを、転送
データに付随する転送先アドレスとネットワーク機器の
接続関係を基に最適な転送ルートを計算し、その最適な
ルートを経由して転送先にデータを転送する。
【０００５】各ユーザ同士を直接通信回線で接続するの
ではなく、ルータの通信制御機能を用いてネットワーク
接続を制御して通信を行うことにより、有限の通信回線
を効率用使用している。
ではなく、ルータの通信制御機能を用いてネットワーク
接続を制御して通信を行うことにより、有限の通信回線
を効率用使用している。
【０００６】次に、これらルータの説明を図１３を用い
て行う。図ではルータ３００−３を例に示しているが、
他のルータもこれと同様の構成である。
て行う。図ではルータ３００−３を例に示しているが、
他のルータもこれと同様の構成である。
【０００７】ルータ３００−３には自分自身が属するエ
リアのアドレス（３．＊．＊．＊）以外のエリアのアド
レス情報を記憶させている。これら各アドレスは、その
各桁を４進数で表現した全体で８ビットのビット列で表
現されるものと仮定する。例えば、アドレス（１．＊．
＊．＊）はビット列（０１．００．００．００）で表現
される。ここで、＊はドントケアであるので、（０１．
００．００．００）のビット列の上位２ビットが有効で
ありそれ以下のビットは無効であることを示す必要があ
る。そこで、マスク情報と呼ばれる情報をアドレス情報
と対になって記憶させている。この例では、（００．１
１．１１．１１）としている。ここで、“０”がマスク
無効状態を“１”がマスク有効状態を示している。これ
らアドレス情報およびマスク情報は、図示のようにルー
タの中で連想メモリ１００に格納されている。
リアのアドレス（３．＊．＊．＊）以外のエリアのアド
レス情報を記憶させている。これら各アドレスは、その
各桁を４進数で表現した全体で８ビットのビット列で表
現されるものと仮定する。例えば、アドレス（１．＊．
＊．＊）はビット列（０１．００．００．００）で表現
される。ここで、＊はドントケアであるので、（０１．
００．００．００）のビット列の上位２ビットが有効で
ありそれ以下のビットは無効であることを示す必要があ
る。そこで、マスク情報と呼ばれる情報をアドレス情報
と対になって記憶させている。この例では、（００．１
１．１１．１１）としている。ここで、“０”がマスク
無効状態を“１”がマスク有効状態を示している。これ
らアドレス情報およびマスク情報は、図示のようにルー
タの中で連想メモリ１００に格納されている。
【０００８】ここで、従来のルータで使用されていたマ
スク機能付き連想メモリを説明する。従来、この種の記
憶データ１語ごと、または複数語ごとにマスク情報を有
する連想メモリは、たとえば、特開平１−２２０２９３
号公報に示されるように、通常の記憶回路と同様にアド
レスを指定して記憶データの書き込み、読み出しを行う
機能のほかに、入力した検索データと同一の記憶データ
が格納されているアドレスを出力する検索機能、または
マスク情報により記憶データの一部を比較対照から除外
することにより類似の記憶データが格納されているアド
レスを出力するマスク情報付き機能を有している。
スク機能付き連想メモリを説明する。従来、この種の記
憶データ１語ごと、または複数語ごとにマスク情報を有
する連想メモリは、たとえば、特開平１−２２０２９３
号公報に示されるように、通常の記憶回路と同様にアド
レスを指定して記憶データの書き込み、読み出しを行う
機能のほかに、入力した検索データと同一の記憶データ
が格納されているアドレスを出力する検索機能、または
マスク情報により記憶データの一部を比較対照から除外
することにより類似の記憶データが格納されているアド
レスを出力するマスク情報付き機能を有している。
【０００９】図１０は、従来の、連想メモリの一例を示
すブロック図である。ｎビットｍワードの連想メモリ１
００は入力信号としてｍ本のデータ・ワード線１０２−
１〜１０２−ｍ、マスク・ワード線１０３−１〜１０３
−ｍを有し、出力信号としてｍ本のワード一致線１０４
−１〜１０４−ｍを有する。また、入出力信号としてｎ
本のビット線１０１−１〜１０１−ｎを有する。連想メ
モリ１００はｍ個の連想メモリ・ワード１０６−１〜１
０６−ｍで構成される。ｍ個の連想メモリ・ワード１０
６−１〜１０６−ｍのすべてにｎ本のビット線１０１−
１〜１０１−ｎが入出力される。また、それぞれの連想
メモリ・ワード１０６には、対応するデータ・ワード線
１０２、マスク・ワード線１０３をそれぞれ１本入力
し、対応する１本の一致線１０４を出力とする。たとえ
ば、１番目の連想メモリ・ワード１０６−１には、それ
に対応する１番目のデータ・ワード線１０２−１、マス
ク・ワード線１０３−１を入力し、１番目の一致線１０
４−２を出力する。
すブロック図である。ｎビットｍワードの連想メモリ１
００は入力信号としてｍ本のデータ・ワード線１０２−
１〜１０２−ｍ、マスク・ワード線１０３−１〜１０３
−ｍを有し、出力信号としてｍ本のワード一致線１０４
−１〜１０４−ｍを有する。また、入出力信号としてｎ
本のビット線１０１−１〜１０１−ｎを有する。連想メ
モリ１００はｍ個の連想メモリ・ワード１０６−１〜１
０６−ｍで構成される。ｍ個の連想メモリ・ワード１０
６−１〜１０６−ｍのすべてにｎ本のビット線１０１−
１〜１０１−ｎが入出力される。また、それぞれの連想
メモリ・ワード１０６には、対応するデータ・ワード線
１０２、マスク・ワード線１０３をそれぞれ１本入力
し、対応する１本の一致線１０４を出力とする。たとえ
ば、１番目の連想メモリ・ワード１０６−１には、それ
に対応する１番目のデータ・ワード線１０２−１、マス
ク・ワード線１０３−１を入力し、１番目の一致線１０
４−２を出力する。
【００１０】ビット線１０１−１〜１０１−ｎには、デ
ータ・セルやマスク・セルへの情報の書き込み時には外
部から書き込みデータが入力され、読み出し時にはデー
タ・セルからデータが出力される。データ・セルにデー
タを入出力するときは、ｍ本のデータ・ワード線１０２
−１〜１０２−ｍの１本が活性化（有効状態）され、そ
れに対応するメモリ・ワードにビット線１０１−１〜１
０１−ｎ上のデータを入力したり、またはそのメモリ・
ワードのデータをビット線に出力する。マスク・セルへ
のデータの入出力もデータ・ワード線の代わりにマスク
・ワード線を制御することにより、データ・セルと同様
に行われる。以降、データ・セルに記憶されている又は
記憶させるデータを記憶データと呼び、マスク・セルに
記憶されている又は記憶させるデータをマスク記憶デー
タと呼ぶ。
ータ・セルやマスク・セルへの情報の書き込み時には外
部から書き込みデータが入力され、読み出し時にはデー
タ・セルからデータが出力される。データ・セルにデー
タを入出力するときは、ｍ本のデータ・ワード線１０２
−１〜１０２−ｍの１本が活性化（有効状態）され、そ
れに対応するメモリ・ワードにビット線１０１−１〜１
０１−ｎ上のデータを入力したり、またはそのメモリ・
ワードのデータをビット線に出力する。マスク・セルへ
のデータの入出力もデータ・ワード線の代わりにマスク
・ワード線を制御することにより、データ・セルと同様
に行われる。以降、データ・セルに記憶されている又は
記憶させるデータを記憶データと呼び、マスク・セルに
記憶されている又は記憶させるデータをマスク記憶デー
タと呼ぶ。
【００１１】次に、検索動作時には、検索データ１０５
が外部から入力される。検索動作時には全データ・ワー
ド線およびマスク・ワード線は不活性（無効状態）にさ
れる。一致線１０４は、検索動作時にビット線１０１−
１〜１０１−ｎ上に出力されている値と、一つの対応す
る連想メモリ・ワード１０６の中に格納されている記憶
データの全ビットが一致するか、またはその記憶データ
に対応するマスク情報によりその記憶データの一部を比
較対象から除外した場合一致する時に活性化（有効状
態）され、それ以外の場合には不活性（無効状態）にさ
れる。ここでは、一致線の有効状態は“１”、無効状態
は“０”とする。
が外部から入力される。検索動作時には全データ・ワー
ド線およびマスク・ワード線は不活性（無効状態）にさ
れる。一致線１０４は、検索動作時にビット線１０１−
１〜１０１−ｎ上に出力されている値と、一つの対応す
る連想メモリ・ワード１０６の中に格納されている記憶
データの全ビットが一致するか、またはその記憶データ
に対応するマスク情報によりその記憶データの一部を比
較対象から除外した場合一致する時に活性化（有効状
態）され、それ以外の場合には不活性（無効状態）にさ
れる。ここでは、一致線の有効状態は“１”、無効状態
は“０”とする。
【００１２】連想メモリ・ワード１０６−１〜１０６−
ｍは、それぞれｎ個の連想メモリ・セル１０７−１−１
〜１０７−１−ｎ，１０７−２−１〜１０７−２−ｎ，
・・・，１０７−ｍ−１〜１０７−ｍ−ｎで構成され
る。同一の連想メモリ・ワード１０６を構成するｎ個の
連想メモリ・セル１０７のすべてに、連想メモリ・ワー
ド１０６に対応する１本のデータ・ワード線１０２と、
１本のマスク・ワード線１０３が入力される。たとえ
ば、１番目の連想メモリ・ワード１０６−１を構成する
ｎ個の連想メモリ・セル１０７−１−１〜１０７−１−
ｎにはデータ・ワード線１０２−１、マスク・ワード線
１０３−１が入力される。
ｍは、それぞれｎ個の連想メモリ・セル１０７−１−１
〜１０７−１−ｎ，１０７−２−１〜１０７−２−ｎ，
・・・，１０７−ｍ−１〜１０７−ｍ−ｎで構成され
る。同一の連想メモリ・ワード１０６を構成するｎ個の
連想メモリ・セル１０７のすべてに、連想メモリ・ワー
ド１０６に対応する１本のデータ・ワード線１０２と、
１本のマスク・ワード線１０３が入力される。たとえ
ば、１番目の連想メモリ・ワード１０６−１を構成する
ｎ個の連想メモリ・セル１０７−１−１〜１０７−１−
ｎにはデータ・ワード線１０２−１、マスク・ワード線
１０３−１が入力される。
【００１３】また、連想メモリ・ワード１０６を構成す
るｎ個の連想メモリ・セル１０７には、それぞれｎ本の
ビット線１０１の中の対応するビット線がデータ入出力
のために接続されている。たとえば１番目の連想メモリ
・ワード１０６−１を構成する１番目の連想メモリ・セ
ル１０７−１−１には、ビット線１０１−１が接続され
ている。
るｎ個の連想メモリ・セル１０７には、それぞれｎ本の
ビット線１０１の中の対応するビット線がデータ入出力
のために接続されている。たとえば１番目の連想メモリ
・ワード１０６−１を構成する１番目の連想メモリ・セ
ル１０７−１−１には、ビット線１０１−１が接続され
ている。
【００１４】また、同一の連想メモリ・ワード１０６を
構成するｎ個の連想メモリ・セル１０７のすべてが、図
１０の例では、ワイアード論理接続により一致線１０４
に接続されている。たとえば、１番目の連想メモリ・ワ
ード１０６−１を構成するｎ個の連想メモリ・セル１０
７−１−１〜１０７−１−ｎは、ワイアード論理接続に
より一致線１０４−１と接続されている。
構成するｎ個の連想メモリ・セル１０７のすべてが、図
１０の例では、ワイアード論理接続により一致線１０４
に接続されている。たとえば、１番目の連想メモリ・ワ
ード１０６−１を構成するｎ個の連想メモリ・セル１０
７−１−１〜１０７−１−ｎは、ワイアード論理接続に
より一致線１０４−１と接続されている。
【００１５】連想メモリ・セル１０７は、データ・セル
１０８、比較器１０９、およびマスク・セル１１０とか
ら構成される。データ・セル１０８はデータ・ワード線
１０２が有効状態の場合、ビット線１０１の書き込みデ
ータを記憶データとして格納したり、格納している記憶
データをビット線１０１に出力する。データ・ワード線
１０２が無効状態ならば、ビット線１０１に対してなん
ら操作は行わない。また、データ・ワード線１０２の値
にかかわらず、格納している記憶データを比較器１０９
に出力する。
１０８、比較器１０９、およびマスク・セル１１０とか
ら構成される。データ・セル１０８はデータ・ワード線
１０２が有効状態の場合、ビット線１０１の書き込みデ
ータを記憶データとして格納したり、格納している記憶
データをビット線１０１に出力する。データ・ワード線
１０２が無効状態ならば、ビット線１０１に対してなん
ら操作は行わない。また、データ・ワード線１０２の値
にかかわらず、格納している記憶データを比較器１０９
に出力する。
【００１６】マスク・セル１１０はマスク・ワード線１
０３が有効状態の場合、ビット線１０１の書き込みデー
タをマスク情報として格納したり、格納しているマスク
情報をビット線１０１に出力する。マスク・ワード線１
０３が無効状態ならば、ビット線１０１に対してなんら
操作は行わない。また、マスク・ワード線１０３の値に
かかわらず、格納しているマスク情報を比較器１０９に
出力する。
０３が有効状態の場合、ビット線１０１の書き込みデー
タをマスク情報として格納したり、格納しているマスク
情報をビット線１０１に出力する。マスク・ワード線１
０３が無効状態ならば、ビット線１０１に対してなんら
操作は行わない。また、マスク・ワード線１０３の値に
かかわらず、格納しているマスク情報を比較器１０９に
出力する。
【００１７】比較器１０９はビット線１０１と、それに
対応するデータ・セル１０８の記憶データおよびマスク
・セル１１０のマスク情報を入力し、マスク情報が有効
状態、またはビット線１０１の値と記憶データが一致す
るならば一致線１０４を開放状態にし、それ以外の場合
には無効状態“０”を出力する。
対応するデータ・セル１０８の記憶データおよびマスク
・セル１１０のマスク情報を入力し、マスク情報が有効
状態、またはビット線１０１の値と記憶データが一致す
るならば一致線１０４を開放状態にし、それ以外の場合
には無効状態“０”を出力する。
【００１８】一致線１０４は、検索動作の開始前には、
ハイ・レベルにプリ・チャージされているか、図示しな
い抵抗によりプル・アップされ、有効状態“１”になっ
ているものとする。次に検索動作に入ると、一致線１０
４と連想メモリ・セル１０７は、同一の連想メモリ・ワ
ード１０６内のすべての連想メモリ・セル１０７が一致
状態を出力しているときに有効状態“１”となり、一つ
でも不一致状態を出力しているときに無効状態“０”と
なるようにワイアード論理を構成している。もちろん同
様の動作となるように通常の論理ゲートを用いて構成し
てもかまわない。
ハイ・レベルにプリ・チャージされているか、図示しな
い抵抗によりプル・アップされ、有効状態“１”になっ
ているものとする。次に検索動作に入ると、一致線１０
４と連想メモリ・セル１０７は、同一の連想メモリ・ワ
ード１０６内のすべての連想メモリ・セル１０７が一致
状態を出力しているときに有効状態“１”となり、一つ
でも不一致状態を出力しているときに無効状態“０”と
なるようにワイアード論理を構成している。もちろん同
様の動作となるように通常の論理ゲートを用いて構成し
てもかまわない。
【００１９】次に動作を説明する。通常の記憶回路とし
て動作する場合は、通常の記憶回路とまったく同様な動
作をする。つまり、データを読み出すときには、ビット
線１０１−１〜１０１−ｎに書き込みデータを入力せず
に、データ・ワード線１０２−１〜１０２−ｍ、または
マスク・ワード線１０３−１〜１０３−ｍの中の任意の
１本を有効状態を入力し、残りを無効状態を入力する。
このとき、１本のデータ・ワード線１０２が有効状態に
なっているのならば、それに対応する連想メモリ・ワー
ド１０６に格納されている記憶データがビット線１０１
−１〜１０１−ｎに出力され、１本のマスク・ワード線
１０３が有効状態になっているのならば、それに対応す
る連想メモリ・ワード１０６に格納されているマスク情
報がビット線１０１−１〜１０１−ｎに出力される。
て動作する場合は、通常の記憶回路とまったく同様な動
作をする。つまり、データを読み出すときには、ビット
線１０１−１〜１０１−ｎに書き込みデータを入力せず
に、データ・ワード線１０２−１〜１０２−ｍ、または
マスク・ワード線１０３−１〜１０３−ｍの中の任意の
１本を有効状態を入力し、残りを無効状態を入力する。
このとき、１本のデータ・ワード線１０２が有効状態に
なっているのならば、それに対応する連想メモリ・ワー
ド１０６に格納されている記憶データがビット線１０１
−１〜１０１−ｎに出力され、１本のマスク・ワード線
１０３が有効状態になっているのならば、それに対応す
る連想メモリ・ワード１０６に格納されているマスク情
報がビット線１０１−１〜１０１−ｎに出力される。
【００２０】また、データを書き込むときには、ビット
線１０１−１〜１０１−ｎに書き込みデータを入力し、
データ・ワード線１０２−１〜１０２−ｍ、またはマス
ク・ワード線１０３−１〜１０３−ｍの任意の信号線を
有効状態にし、他を無効状態にする。このときビット線
１０１−１〜１０１−ｎの値が、有効状態になっている
データ・ワード線１０２−１〜１０２−ｍに対応する連
想メモリ・ワード１０６のデータ・セル１０８に記憶デ
ータとして格納され、また、有効状態になっているマス
ク・ワード線１０３−１〜１０３−ｍに対応する連想メ
モリ・ワード１０６のマスク・セル１１０にマスク情報
として格納される。
線１０１−１〜１０１−ｎに書き込みデータを入力し、
データ・ワード線１０２−１〜１０２−ｍ、またはマス
ク・ワード線１０３−１〜１０３−ｍの任意の信号線を
有効状態にし、他を無効状態にする。このときビット線
１０１−１〜１０１−ｎの値が、有効状態になっている
データ・ワード線１０２−１〜１０２−ｍに対応する連
想メモリ・ワード１０６のデータ・セル１０８に記憶デ
ータとして格納され、また、有効状態になっているマス
ク・ワード線１０３−１〜１０３−ｍに対応する連想メ
モリ・ワード１０６のマスク・セル１１０にマスク情報
として格納される。
【００２１】検索動作の開始前には、一致線１０４は、
ハイ・レベルにプリ・チャージされているか、図示しな
い抵抗によりプル・アップされ、有効状態“１”になっ
ているものとする。
ハイ・レベルにプリ・チャージされているか、図示しな
い抵抗によりプル・アップされ、有効状態“１”になっ
ているものとする。
【００２２】検索動作時には、ビット線１０１−１〜１
０１−ｎには検索データ１０５を入力し、データ・ワー
ド線１０２−１〜１０２−ｍ、マスク・ワード線１０３
−１〜１０３−ｍはすべて無効状態を入力する。各連想
メモリ・セル１０７では、ビット線１０１の値とデータ
・セル１０８に格納されている記憶データを比較し一致
しているならば、同一の連想メモリ・ワード１０６内の
一致線１０４を開放状態にする。一致していない場合、
同一連想メモリ・セル１０７内のマスク・セル１１０に
格納されているマスク情報が有効状態の時には、一致線
１０４を開放状態にし、他の場合には無効状態“０”を
出力する。従って、マスク・セル１１０内のマスク情報
を有効状態にしておけば、データ・セル１０８に格納さ
れている記憶データを検索対象から除外することができ
る。各連想メモリ・ワード１０６の一致線１０４は、内
部のｎ個の比較器１０９のすべてが一致線１０４を開放
状態にしている場合に有効状態となり、一つでも無効状
態を出力していると無効状態“０”となる。従って各連
想メモリ・ワード１０６に格納されている記憶データ
が、マスク情報により除外されるビットを除きビット線
１０１と完全に一致しているならば有効状態“１”を出
力し、１ビットでも不一致ならば無効状態“０”を出力
することになる。従って、検索動作後には、有効状態を
出力している一致線１０４−１〜１０４−ｍに対応する
連想メモリ・ワード１０６−１〜１０６−ｍに、検索デ
ータ１０５と同一、または類似の記憶データが格納され
ていることがわかる。
０１−ｎには検索データ１０５を入力し、データ・ワー
ド線１０２−１〜１０２−ｍ、マスク・ワード線１０３
−１〜１０３−ｍはすべて無効状態を入力する。各連想
メモリ・セル１０７では、ビット線１０１の値とデータ
・セル１０８に格納されている記憶データを比較し一致
しているならば、同一の連想メモリ・ワード１０６内の
一致線１０４を開放状態にする。一致していない場合、
同一連想メモリ・セル１０７内のマスク・セル１１０に
格納されているマスク情報が有効状態の時には、一致線
１０４を開放状態にし、他の場合には無効状態“０”を
出力する。従って、マスク・セル１１０内のマスク情報
を有効状態にしておけば、データ・セル１０８に格納さ
れている記憶データを検索対象から除外することができ
る。各連想メモリ・ワード１０６の一致線１０４は、内
部のｎ個の比較器１０９のすべてが一致線１０４を開放
状態にしている場合に有効状態となり、一つでも無効状
態を出力していると無効状態“０”となる。従って各連
想メモリ・ワード１０６に格納されている記憶データ
が、マスク情報により除外されるビットを除きビット線
１０１と完全に一致しているならば有効状態“１”を出
力し、１ビットでも不一致ならば無効状態“０”を出力
することになる。従って、検索動作後には、有効状態を
出力している一致線１０４−１〜１０４−ｍに対応する
連想メモリ・ワード１０６−１〜１０６−ｍに、検索デ
ータ１０５と同一、または類似の記憶データが格納され
ていることがわかる。
【００２３】ここで、一致線１０４−１〜１０４−ｍの
出力信号はそのまま利用してもよい。また、エンコーダ
などを用いて他の記憶装置に読み書きするためのアドレ
ス信号を生成するのに用いてもよい。この場合、生成さ
れるアドレス信号よりも、多数の一致線１０４−１〜１
０４−ｍが有効状態を出力している場合、優先順位付き
のエンコーダなどによりどの一致線１０４−１〜１０４
−ｍをアドレス信号生成に用いるかを選択する必要があ
る。優先順位としては、アドレスの昇順、降順が一般的
である。
出力信号はそのまま利用してもよい。また、エンコーダ
などを用いて他の記憶装置に読み書きするためのアドレ
ス信号を生成するのに用いてもよい。この場合、生成さ
れるアドレス信号よりも、多数の一致線１０４−１〜１
０４−ｍが有効状態を出力している場合、優先順位付き
のエンコーダなどによりどの一致線１０４−１〜１０４
−ｍをアドレス信号生成に用いるかを選択する必要があ
る。優先順位としては、アドレスの昇順、降順が一般的
である。
【００２４】次に、図１１に従来の連想メモリ・セル１
０７の一構成例を示す。ここで、２本のビット線１０１
ａ，１０１ｂは図１０に示されている各ビット線に対応
するものであるが、図１０においては１０１−ｉで代表
して表現している。この２本のビット線を介してメモリ
・セルへのデータの読み書きや、検索データ１０５の入
力を行う。データを書き込む場合、および検索データの
入力を行う場合には、ビット線１０１ｂにはビット線１
０１ａの値を反転した値を入力する。 データ・セル１
０８は、入出力が相互に接続された反転論理ゲート（Ｇ
１）２０１、反転論理ゲート（Ｇ２）２０２と、反転論
理ゲート（Ｇ２）２０２の出力をビット線１０１ａに接
続しデータ・ワード線１０２がハイ・レベルのときに導
通状態となるＭＯＳトランジスタ（Ｔ１）２０３と、反
転論理ゲート（Ｇ１）２０１の出力をビット線１０１ｂ
に接続しデータ・ワード線１０２がハイ・レベルのとき
に導通状態となるＭＯＳトランジスタ（Ｔ２）２０４と
により構成される一般的なスタティックＳＲＡＭ素子で
ある。
０７の一構成例を示す。ここで、２本のビット線１０１
ａ，１０１ｂは図１０に示されている各ビット線に対応
するものであるが、図１０においては１０１−ｉで代表
して表現している。この２本のビット線を介してメモリ
・セルへのデータの読み書きや、検索データ１０５の入
力を行う。データを書き込む場合、および検索データの
入力を行う場合には、ビット線１０１ｂにはビット線１
０１ａの値を反転した値を入力する。 データ・セル１
０８は、入出力が相互に接続された反転論理ゲート（Ｇ
１）２０１、反転論理ゲート（Ｇ２）２０２と、反転論
理ゲート（Ｇ２）２０２の出力をビット線１０１ａに接
続しデータ・ワード線１０２がハイ・レベルのときに導
通状態となるＭＯＳトランジスタ（Ｔ１）２０３と、反
転論理ゲート（Ｇ１）２０１の出力をビット線１０１ｂ
に接続しデータ・ワード線１０２がハイ・レベルのとき
に導通状態となるＭＯＳトランジスタ（Ｔ２）２０４と
により構成される一般的なスタティックＳＲＡＭ素子で
ある。
【００２５】また、マスク・セル１１０も、入出力が相
互に接続された反転論理ゲート（Ｇ３）２０９、反転論
理ゲート（Ｇ４）２１０と、反転論理ゲート（Ｇ４）２
１０の出力をビット線１０１ａに接続しマスク・ワード
線１０３がハイ・レベルのときに導通状態となるＭＯＳ
トランジスタ（Ｔ７）２１１と、反転論理ゲート（Ｇ
３）２０９の出力をビット線１０１ｂに接続しマスク・
ワード線１０３がハイ・レベルのときに導通状態となる
ＭＯＳトランジスタ（Ｔ８）２１２とにより構成される
一般的なスタティックＳＲＡＭ素子である。
互に接続された反転論理ゲート（Ｇ３）２０９、反転論
理ゲート（Ｇ４）２１０と、反転論理ゲート（Ｇ４）２
１０の出力をビット線１０１ａに接続しマスク・ワード
線１０３がハイ・レベルのときに導通状態となるＭＯＳ
トランジスタ（Ｔ７）２１１と、反転論理ゲート（Ｇ
３）２０９の出力をビット線１０１ｂに接続しマスク・
ワード線１０３がハイ・レベルのときに導通状態となる
ＭＯＳトランジスタ（Ｔ８）２１２とにより構成される
一般的なスタティックＳＲＡＭ素子である。
【００２６】比較器１０９はＭＯＳトランジスタ（Ｔ
３）２０５、ＭＯＳトランジスタ（Ｔ４）２０６、ＭＯ
Ｓトランジスタ（Ｔ５）２０７、ＭＯＳトランジスタ
（Ｔ６）２０８により構成される。ＭＯＳトランジスタ
（Ｔ３）２０５とＭＯＳトランジスタ（Ｔ４）２０６は
ビット線１０１ａ，１０１ｂの間に直列に挿入される。
ＭＯＳトランジスタ（Ｔ３）２０５は、データ・セル１
０８内の反転論理ゲート（Ｇ１）２０１の出力がハイ・
レベルのときに導通状態となる。ＭＯＳトランジスタ
（Ｔ４）２０６は、データ・セル１０８内の反転論理ゲ
ート（Ｇ２）２０１の出力がハイ・レベルのときに導通
状態となる。ＭＯＳトランジスタ（Ｔ５）２０７とＭＯ
Ｓトランジスタ（Ｔ６）２０８は、低電位と、一致線１
０４の間に直列に挿入される。ＭＯＳトランジスタ（Ｔ
５）２０７は、ＭＯＳトランジスタ（Ｔ３）２０５とＭ
ＯＳトランジスタ（Ｔ４）２０６の接続点の電位がハイ
・レベルの時に導通状態となる。ＭＯＳトランジスタ
（Ｔ６）２０８は、マスク・セル１１０内の反転論理ゲ
ート（Ｇ３）２０９の出力がハイ・レベルの時に導通状
態となる。ビット線１０１ａと反転論理ゲート（Ｇ１）
２０１の出力がともにハイ・レベル、またはビット線１
０１ｂと反転論理ゲート（Ｇ２）２０２の出力がともに
ハイ・レベルのときに、ＭＯＳトランジスタ（Ｔ３）２
０５とＭＯＳトランジスタ（Ｔ４）２０６の接続点はハ
イ・レベルとなり、ＭＯＳトランジスタ（Ｔ５）２０７
を導通状態とする。
３）２０５、ＭＯＳトランジスタ（Ｔ４）２０６、ＭＯ
Ｓトランジスタ（Ｔ５）２０７、ＭＯＳトランジスタ
（Ｔ６）２０８により構成される。ＭＯＳトランジスタ
（Ｔ３）２０５とＭＯＳトランジスタ（Ｔ４）２０６は
ビット線１０１ａ，１０１ｂの間に直列に挿入される。
ＭＯＳトランジスタ（Ｔ３）２０５は、データ・セル１
０８内の反転論理ゲート（Ｇ１）２０１の出力がハイ・
レベルのときに導通状態となる。ＭＯＳトランジスタ
（Ｔ４）２０６は、データ・セル１０８内の反転論理ゲ
ート（Ｇ２）２０１の出力がハイ・レベルのときに導通
状態となる。ＭＯＳトランジスタ（Ｔ５）２０７とＭＯ
Ｓトランジスタ（Ｔ６）２０８は、低電位と、一致線１
０４の間に直列に挿入される。ＭＯＳトランジスタ（Ｔ
５）２０７は、ＭＯＳトランジスタ（Ｔ３）２０５とＭ
ＯＳトランジスタ（Ｔ４）２０６の接続点の電位がハイ
・レベルの時に導通状態となる。ＭＯＳトランジスタ
（Ｔ６）２０８は、マスク・セル１１０内の反転論理ゲ
ート（Ｇ３）２０９の出力がハイ・レベルの時に導通状
態となる。ビット線１０１ａと反転論理ゲート（Ｇ１）
２０１の出力がともにハイ・レベル、またはビット線１
０１ｂと反転論理ゲート（Ｇ２）２０２の出力がともに
ハイ・レベルのときに、ＭＯＳトランジスタ（Ｔ３）２
０５とＭＯＳトランジスタ（Ｔ４）２０６の接続点はハ
イ・レベルとなり、ＭＯＳトランジスタ（Ｔ５）２０７
を導通状態とする。
【００２７】従って、データ・セル１０８に格納されて
いる記憶データと、ビット線１０１ａ，１０１ｂ上の検
索データ１０５が異なる場合にＭＯＳトランジスタ（Ｔ
５）２０７は導通状態になる。またＭＯＳトランジスタ
（Ｔ６）２０８はマスク・セル１１０内に格納されてい
るマスク情報が“１”のときには開放状態であり、
“０”のときに導通状態となる。一致線１０４は、図示
しない抵抗により高電位にプル・アップされているか、
または、検索動作を開始する前に高電位にプリチャージ
されているものとする。これにより、複数の連想メモリ
・セル１０７が一致線１０４にＭＯＳトランジスタ（Ｔ
６）２０８を介して接続されているとき、一つの連想メ
モリ・セル１０７でもロウ・レベルを出力していると一
致線１０４はロウ・レベルとなるようなワイアードＡＮ
Ｄ接続となる。
いる記憶データと、ビット線１０１ａ，１０１ｂ上の検
索データ１０５が異なる場合にＭＯＳトランジスタ（Ｔ
５）２０７は導通状態になる。またＭＯＳトランジスタ
（Ｔ６）２０８はマスク・セル１１０内に格納されてい
るマスク情報が“１”のときには開放状態であり、
“０”のときに導通状態となる。一致線１０４は、図示
しない抵抗により高電位にプル・アップされているか、
または、検索動作を開始する前に高電位にプリチャージ
されているものとする。これにより、複数の連想メモリ
・セル１０７が一致線１０４にＭＯＳトランジスタ（Ｔ
６）２０８を介して接続されているとき、一つの連想メ
モリ・セル１０７でもロウ・レベルを出力していると一
致線１０４はロウ・レベルとなるようなワイアードＡＮ
Ｄ接続となる。
【００２８】ＭＯＳトランジスタ（Ｔ５）２０７、ＭＯ
Ｓトランジスタ（Ｔ６）２０８がともに導通状態のとき
に連想メモリ・セル１０７は一致線１０４に無効状態
“０”を出力し、それ以外の時には一致線１０４を開放
状態とする。すなわち、マスク情報が“０”の場合には
一致線１０４を必ず開放状態とし、マスク情報が“１”
の場合にはビット線１０１ａ，１０１ｂ上の検索データ
１０５とデータ・セルに格納されている記憶データが一
致するときに開放状態とし、異なる場合には無効状態
“０”を出力する。
Ｓトランジスタ（Ｔ６）２０８がともに導通状態のとき
に連想メモリ・セル１０７は一致線１０４に無効状態
“０”を出力し、それ以外の時には一致線１０４を開放
状態とする。すなわち、マスク情報が“０”の場合には
一致線１０４を必ず開放状態とし、マスク情報が“１”
の場合にはビット線１０１ａ，１０１ｂ上の検索データ
１０５とデータ・セルに格納されている記憶データが一
致するときに開放状態とし、異なる場合には無効状態
“０”を出力する。
【００２９】ここで、再び図１３のルータに話を戻す。
上述の通り、従来のマスク機能付き連想メモリでは、ド
ントケア“＊”部分のデータ比較を無視しているので、
複数の一致線が有効状態になってしまう場合が起きる。
従って、この連想メモリの結果を用いて他の記憶装置に
読み書きするためのアドレス信号を生成する場合は、予
め決めて有るある基準に基づいて、有効になった複数の
一致線の中のどれか一本を優先して選択し、さらに選択
した一本の一致線に対して相手先のアドレスを生成させ
る必要がある。
上述の通り、従来のマスク機能付き連想メモリでは、ド
ントケア“＊”部分のデータ比較を無視しているので、
複数の一致線が有効状態になってしまう場合が起きる。
従って、この連想メモリの結果を用いて他の記憶装置に
読み書きするためのアドレス信号を生成する場合は、予
め決めて有るある基準に基づいて、有効になった複数の
一致線の中のどれか一本を優先して選択し、さらに選択
した一本の一致線に対して相手先のアドレスを生成させ
る必要がある。
【００３０】そこで、従来のルータではプライオリティ
エンコーダ３０２を設けて、その中で複数の一致線が有
効状態の時はその中の一本を選択した後で、選ばれた一
致線に対してエンコードした結果をメモリ・アドレス信
号３０３としてメモリ３０４に出力している。複数の一
致線１０４−１〜１０４−５が有効状態の時にその中の
一本を選択する基準として、ここではアドレスの大きい
ものが優先されるものとする。
エンコーダ３０２を設けて、その中で複数の一致線が有
効状態の時はその中の一本を選択した後で、選ばれた一
致線に対してエンコードした結果をメモリ・アドレス信
号３０３としてメモリ３０４に出力している。複数の一
致線１０４−１〜１０４−５が有効状態の時にその中の
一本を選択する基準として、ここではアドレスの大きい
ものが優先されるものとする。
【００３１】一方、メモリ３０４には、連想メモリ１０
０の各ワードに格納されているアドレス情報、マスク情
報により構成されるネットワーク・アドレスに対応する
ルータのアドレスを、連想メモリ１００のアドレスと同
一のアドレスのワードに記憶させてある。たとえば、連
想メモリのワード１にはアドレス（１．＊．＊．＊）が
記憶されているが、これに対応する図１２のルータ３０
０−１のアドレスがメモリ３０４のワード１に格納され
ている。同様にメモリ３０４のワード２にはルータ３０
０−２のアドレスが、ワード３にはルータ３００−６の
アドレスが格納されている。ここで、メモリ３０４は、
メモリ・アドレス信号３０３をリード・アドレスとして
指定される格納データを、メモリ・データ信号３０５と
して出力する。
０の各ワードに格納されているアドレス情報、マスク情
報により構成されるネットワーク・アドレスに対応する
ルータのアドレスを、連想メモリ１００のアドレスと同
一のアドレスのワードに記憶させてある。たとえば、連
想メモリのワード１にはアドレス（１．＊．＊．＊）が
記憶されているが、これに対応する図１２のルータ３０
０−１のアドレスがメモリ３０４のワード１に格納され
ている。同様にメモリ３０４のワード２にはルータ３０
０−２のアドレスが、ワード３にはルータ３００−６の
アドレスが格納されている。ここで、メモリ３０４は、
メモリ・アドレス信号３０３をリード・アドレスとして
指定される格納データを、メモリ・データ信号３０５と
して出力する。
【００３２】尚、図には示していないが、各ルータはそ
の内部にＣＰＵを有しており、そのＣＰＵにより上述し
たルータの動作の制御が行われる。
の内部にＣＰＵを有しており、そのＣＰＵにより上述し
たルータの動作の制御が行われる。
【００３３】次に、各ルータによって制御される従来の
ネットワークの接続の動作例を説明する。例えばルータ
３００−３に入力された転送データのアドレスが（２．
２．１．１）の場合、従来の連想メモリ１００で検索す
るとワード２の（２．＊．＊．＊）のみが一致し、一致
線１０４−２のみが有効状態となる。これにより、プラ
イオリティ・エンコーダ３０２はメモリ・アドレス３０
３として“２”を出力し、メモリ３０４はルータ３００
−２のネットワーク・アドレスをメモリ・データ信号３
０５として出力する。これにより、ルータ３００−３
は、目的地アドレス（２．２．１．１）の転送データを
ルータ３００−２に転送を行う。ルータ３００−２は転
送されてきたデータに基づいて上述したのと同様な動作
を行い、次々とルータにデータを転送して最終目的地の
アドレス（２．２．１．１）に接続しているユーザにデ
ータを転送する。
ネットワークの接続の動作例を説明する。例えばルータ
３００−３に入力された転送データのアドレスが（２．
２．１．１）の場合、従来の連想メモリ１００で検索す
るとワード２の（２．＊．＊．＊）のみが一致し、一致
線１０４−２のみが有効状態となる。これにより、プラ
イオリティ・エンコーダ３０２はメモリ・アドレス３０
３として“２”を出力し、メモリ３０４はルータ３００
−２のネットワーク・アドレスをメモリ・データ信号３
０５として出力する。これにより、ルータ３００−３
は、目的地アドレス（２．２．１．１）の転送データを
ルータ３００−２に転送を行う。ルータ３００−２は転
送されてきたデータに基づいて上述したのと同様な動作
を行い、次々とルータにデータを転送して最終目的地の
アドレス（２．２．１．１）に接続しているユーザにデ
ータを転送する。
【００３４】
【発明が解決しようとする課題】上述した連想メモリを
使用して検索データを検索すると、一つの検索データに
対して複数の記憶データが一致した場合に、一致した記
憶データに対応する一致線を全て活性化してしまう。従
って、その中の一本を更に選択するためには上述のよう
に、プライオリティ機能付きのエンコーダが必要にな
る。
使用して検索データを検索すると、一つの検索データに
対して複数の記憶データが一致した場合に、一致した記
憶データに対応する一致線を全て活性化してしまう。従
って、その中の一本を更に選択するためには上述のよう
に、プライオリティ機能付きのエンコーダが必要にな
る。
【００３５】ところが、プライオリティ機能で複数の一
致線の中の一本を選んだとしても、それが最適の一本で
あるか否かは不明である。例えば、ルータ３００−３に
入力された転送データの目的地がＰＣ３０１−１、つま
り目的地アドレスが（１．２．２．３）の場合を考えて
みる。従来の連想メモリ１００で検索するとワード１の
（１．＊．＊．＊）、ワード３の（１．２．２．＊）、
およびワード４の（１．２．＊．＊）が一致し、一致線
１０４−１，１０４−３、および１０４−４の３本が有
効状態となる。ここで、プライオリティ・エンコーダ３
０２はアドレスの大きいものが優先順位が高いためにメ
モリ・アドレス３０３として“４”を出力し、メモリ３
０４はルータ３００−４のネットワーク・アドレスをメ
モリ・データ信号３０５として出力する。これにより、
ルータ３００−３は、目的地アドレス（１．２．２．
３）の転送データをルータ３００−４に転送を行う。
致線の中の一本を選んだとしても、それが最適の一本で
あるか否かは不明である。例えば、ルータ３００−３に
入力された転送データの目的地がＰＣ３０１−１、つま
り目的地アドレスが（１．２．２．３）の場合を考えて
みる。従来の連想メモリ１００で検索するとワード１の
（１．＊．＊．＊）、ワード３の（１．２．２．＊）、
およびワード４の（１．２．＊．＊）が一致し、一致線
１０４−１，１０４−３、および１０４−４の３本が有
効状態となる。ここで、プライオリティ・エンコーダ３
０２はアドレスの大きいものが優先順位が高いためにメ
モリ・アドレス３０３として“４”を出力し、メモリ３
０４はルータ３００−４のネットワーク・アドレスをメ
モリ・データ信号３０５として出力する。これにより、
ルータ３００−３は、目的地アドレス（１．２．２．
３）の転送データをルータ３００−４に転送を行う。
【００３６】しかし、図１２から容易にわかるとおり、
ルータ３００−４に転送するよりも、ルータ３００−６
に転送する方がＰＣ３０１−１までのルートが短く最適
である。すなわち、マスク情報の有効ビット数が最も少
ないルータを選ぶのが最適である。ところが、従来の連
想メモリ１００をルータの転送先ネットワーク・アドレ
ス計算に用いた場合には、この例では、ルータ３００−
１、ルータ３００−４、ルータ３００−６のどれに転送
するかは、連想メモリ１００に格納する順番に依存し、
最適な転送先が選択されるとは限らない。
ルータ３００−４に転送するよりも、ルータ３００−６
に転送する方がＰＣ３０１−１までのルートが短く最適
である。すなわち、マスク情報の有効ビット数が最も少
ないルータを選ぶのが最適である。ところが、従来の連
想メモリ１００をルータの転送先ネットワーク・アドレ
ス計算に用いた場合には、この例では、ルータ３００−
１、ルータ３００−４、ルータ３００−６のどれに転送
するかは、連想メモリ１００に格納する順番に依存し、
最適な転送先が選択されるとは限らない。
【００３７】そこで、従来のルータでは、内蔵ＣＰＵに
最適転送先アドレスを求めるプログラムを組んでおき、
そのプログラムの制御によりソフトウエア的に最適アド
レスを求めていた。インターネットに接続されているル
ータでは、ネットワークの接続情報が数万ワード以上と
なり、ソフトウエアにより転送先ネットワーク・アドレ
ス計算処理を行うには、数１００クロック以上が必要で
あり、インターネットによるデータ転送時に大きな遅延
が発生する主因となっていた。
最適転送先アドレスを求めるプログラムを組んでおき、
そのプログラムの制御によりソフトウエア的に最適アド
レスを求めていた。インターネットに接続されているル
ータでは、ネットワークの接続情報が数万ワード以上と
なり、ソフトウエアにより転送先ネットワーク・アドレ
ス計算処理を行うには、数１００クロック以上が必要で
あり、インターネットによるデータ転送時に大きな遅延
が発生する主因となっていた。
【００３８】また、ネットワークに加入するユーザは常
に登録・抹消が頻繁に行われており、これらユーザの登
録・末梢に伴うネットワークアドレスの更新をルータ内
の連想メモリに反映する必要がある。そのために、ある
決められた時間に各ルータ同士がユーザのアドレス情報
を交信しあって、最新のアドレスを連想メモリに自動更
新していた。このとき、各ユーザ間の交信ルートができ
る限り短くなるように、連想メモリに格納するワード順
をソートしながらアドレスの交信を行っていたが、ユー
ザは年々増加する一方であり、このソートに時間がかか
り、そのネットワークは数十秒間通信不能になるという
問題があった。
に登録・抹消が頻繁に行われており、これらユーザの登
録・末梢に伴うネットワークアドレスの更新をルータ内
の連想メモリに反映する必要がある。そのために、ある
決められた時間に各ルータ同士がユーザのアドレス情報
を交信しあって、最新のアドレスを連想メモリに自動更
新していた。このとき、各ユーザ間の交信ルートができ
る限り短くなるように、連想メモリに格納するワード順
をソートしながらアドレスの交信を行っていたが、ユー
ザは年々増加する一方であり、このソートに時間がかか
り、そのネットワークは数十秒間通信不能になるという
問題があった。
【００３９】また、ルータにプライオリティエンコーダ
を用いる必要があり、プライオリティ機能の部分だけエ
ンコーダの面積が大きくなってしまうという欠点があっ
た。
を用いる必要があり、プライオリティ機能の部分だけエ
ンコーダの面積が大きくなってしまうという欠点があっ
た。
【００４０】そこで、本発明の目的は、複数の記憶デー
タが検索データと一致したときに、その中で最適な一つ
を高速に選択して出力する連想メモリを提供することに
ある。
タが検索データと一致したときに、その中で最適な一つ
を高速に選択して出力する連想メモリを提供することに
ある。
【００４１】更に他の目的として、プライオリティエン
コーダを必要としないルータを提供することにある。
コーダを必要としないルータを提供することにある。
【００４２】更に他の目的として、高速にデータを転送
できるネットワークシステムを提供することにある。
できるネットワークシステムを提供することにある。
【００４３】
【課題を解決するための手段】そこで、本発明では、手
段１として、検索される記憶データとそのマスクデータ
とを対として複数組有する連想メモリにおいて、検索デ
ータを検索した結果、検索されるべきデータとして複数
の記憶データが選出された際、当該選出された複数の記
憶データに対応するマスクデータの論理演算を行う手段
を設けた。
段１として、検索される記憶データとそのマスクデータ
とを対として複数組有する連想メモリにおいて、検索デ
ータを検索した結果、検索されるべきデータとして複数
の記憶データが選出された際、当該選出された複数の記
憶データに対応するマスクデータの論理演算を行う手段
を設けた。
【００４４】すなわち、マスクデータが“１”と“０”
の論理値で定義されていることに注目し、複数の一致線
が有効になったときは、これら一致線を出力している連
想メモリ・ワードに対応するマスク情報の各ビット同士
に例えば論理積を行うことにより、一致した記憶データ
に対応するマスク情報の中でマスク有効状態のビットが
最も少ないマスク情報（最短マスク情報）を得るもので
ある。
の論理値で定義されていることに注目し、複数の一致線
が有効になったときは、これら一致線を出力している連
想メモリ・ワードに対応するマスク情報の各ビット同士
に例えば論理積を行うことにより、一致した記憶データ
に対応するマスク情報の中でマスク有効状態のビットが
最も少ないマスク情報（最短マスク情報）を得るもので
ある。
【００４５】この結果得られたマスク情報と同じビット
情報を、一致線を有効にしている複数のメモリ・ワード
に格納されているマスク情報から探せば、有効状態のビ
ット数が最小のマスク情報に対応する記憶データを選択
することができる。
情報を、一致線を有効にしている複数のメモリ・ワード
に格納されているマスク情報から探せば、有効状態のビ
ット数が最小のマスク情報に対応する記憶データを選択
することができる。
【００４６】手段２として、手段１に記載の連想メモリ
において、２次検索として前記論理演算の結果を検索デ
ータとして前記選出された複数のワードに対応するマス
クデータを検索し、前記論理演算の結果と前記マスクデ
ータが一致したワードを選出する連想メモリ。
において、２次検索として前記論理演算の結果を検索デ
ータとして前記選出された複数のワードに対応するマス
クデータを検索し、前記論理演算の結果と前記マスクデ
ータが一致したワードを選出する連想メモリ。
【００４７】手段３として、手段１に記載の連想メモリ
において、２次検索として前記論理演算の結果を検索デ
ータとして前記ワードのマスクデータを検索し、前記１
次検索で選出され且つ前記２次検索で前記論理演算の結
果とマスクデータが一致したワードを選出する連想メモ
リ。
において、２次検索として前記論理演算の結果を検索デ
ータとして前記ワードのマスクデータを検索し、前記１
次検索で選出され且つ前記２次検索で前記論理演算の結
果とマスクデータが一致したワードを選出する連想メモ
リ。
【００４８】手段４として、前記論理演算は論理積演算
である手段１乃至３に記載の連想メモリ。
である手段１乃至３に記載の連想メモリ。
【００４９】手段５として、検索されるデータとそのマ
スクデータとを対にして格納する第１のワードを複数有
し、外部から入力された検索データの検索の結果検索さ
れるべきデータとして複数の第１のワードが選出された
際、当該選出された複数の第１のワードに対応するマス
クデータ同士の論理演算を行う手段を有する第１の連想
メモリと、前記検索されるデータとそのマスクデータを
対として格納する第２のワードを複数有する第２の連想
メモリを有し、前記第２のワードは前記第１の連想メモ
リのワードの２倍のビット数で構成され、前記第２の連
想メモリの各検索されるデータおよびそのマスクデータ
は前記第１の連想メモリの対応するアドレスのワードに
格納されている検索されるデータおよびそのマスクデー
タを格納している第１のビット群を有し、更に前記第２
の連想メモリの各検索されるデータは同じワードのマス
クデータを格納している第２のビット群を有し、検索に
際し、前記論理演算の結果を前記第２の連想メモリの前
記第２のビット群へ入力し、前記検索データを前記第２
の連想メモリの第１のビット群へ入力し、前記第２の連
想メモリの前記第２のワードの検索されるデータ中から
前記検索データのビット情報と前記演算結果のビット情
報に一致するワードを選択することを特徴とする連想メ
モリ。
スクデータとを対にして格納する第１のワードを複数有
し、外部から入力された検索データの検索の結果検索さ
れるべきデータとして複数の第１のワードが選出された
際、当該選出された複数の第１のワードに対応するマス
クデータ同士の論理演算を行う手段を有する第１の連想
メモリと、前記検索されるデータとそのマスクデータを
対として格納する第２のワードを複数有する第２の連想
メモリを有し、前記第２のワードは前記第１の連想メモ
リのワードの２倍のビット数で構成され、前記第２の連
想メモリの各検索されるデータおよびそのマスクデータ
は前記第１の連想メモリの対応するアドレスのワードに
格納されている検索されるデータおよびそのマスクデー
タを格納している第１のビット群を有し、更に前記第２
の連想メモリの各検索されるデータは同じワードのマス
クデータを格納している第２のビット群を有し、検索に
際し、前記論理演算の結果を前記第２の連想メモリの前
記第２のビット群へ入力し、前記検索データを前記第２
の連想メモリの第１のビット群へ入力し、前記第２の連
想メモリの前記第２のワードの検索されるデータ中から
前記検索データのビット情報と前記演算結果のビット情
報に一致するワードを選択することを特徴とする連想メ
モリ。
【００５０】手段６として、記憶情報の１ビットまたは
複数ビットごとに検索対象から除外するか否かを、有効
状態、無効状態により設定するマスク情報を記憶情報１
語ごとに有する連想メモリにおいて、一つまたは複数の
記憶情報が検索データと一致したとき、検索データに対
して一致した記憶情報に対応するマスク情報のすべての
中で、検索対象から除外するよう設定された記憶情報の
ビット数が最小であるマスク情報を最短マスク信号線に
出力する第１の検索手段と、検索データと一致する一つ
または複数の記憶情報の中で、そのマスク情報が最短マ
スク信号線に一致する記憶情報を識別する信号を出力す
る第２の検索手段とを有することを特徴とする連想メモ
リ。
複数ビットごとに検索対象から除外するか否かを、有効
状態、無効状態により設定するマスク情報を記憶情報１
語ごとに有する連想メモリにおいて、一つまたは複数の
記憶情報が検索データと一致したとき、検索データに対
して一致した記憶情報に対応するマスク情報のすべての
中で、検索対象から除外するよう設定された記憶情報の
ビット数が最小であるマスク情報を最短マスク信号線に
出力する第１の検索手段と、検索データと一致する一つ
または複数の記憶情報の中で、そのマスク情報が最短マ
スク信号線に一致する記憶情報を識別する信号を出力す
る第２の検索手段とを有することを特徴とする連想メモ
リ。
【００５１】手段７として、手段６において、第１の検
索手段が、記憶情報１語ごとに検索データとマスク情報
を付加した該記憶データが一致するときに有効状態とな
る一致線を有し、かつ、一つまたは複数の記憶情報が該
検索データと一致したとき、一致した記憶データに対応
するマスク情報のすべてに対して、マスク有効状態を真
とする論理積演算を行った結果を最短マスク信号線とし
て出力する最短マスク演算回路とを有する最短マスク出
力機能付連想メモリにより構成されることを特徴とする
連想メモリ。
索手段が、記憶情報１語ごとに検索データとマスク情報
を付加した該記憶データが一致するときに有効状態とな
る一致線を有し、かつ、一つまたは複数の記憶情報が該
検索データと一致したとき、一致した記憶データに対応
するマスク情報のすべてに対して、マスク有効状態を真
とする論理積演算を行った結果を最短マスク信号線とし
て出力する最短マスク演算回路とを有する最短マスク出
力機能付連想メモリにより構成されることを特徴とする
連想メモリ。
【００５２】手段８として、手段６において、第２の検
索手段が、１語中にマスク情報を付加した記憶情報とマ
スク情報を検索対象として格納している従来の連想メモ
リに、前記第１の検索手段に入力した該検索データと前
記第１の検索手段が出力する最短マスク信号を１語の検
索データとして入力することにより構成されることを特
徴とする連想メモリ。
索手段が、１語中にマスク情報を付加した記憶情報とマ
スク情報を検索対象として格納している従来の連想メモ
リに、前記第１の検索手段に入力した該検索データと前
記第１の検索手段が出力する最短マスク信号を１語の検
索データとして入力することにより構成されることを特
徴とする連想メモリ。
【００５３】手段９として、手段７において、１語中の
マスク情報の１ビットごとに、該語に対応する一致線が
有効状態かつ該マスク情報のビットがマスク無効状態の
ときにマスク無効状態を出力する第１の論理回路と、す
べての語のマスク情報の同じビット位置に対応する前記
論理回路の出力状態を入力としマスク有効状態を真とす
る論理積演算結果を前記ビット位置の最短マスク信号線
に出力する第２の論理回路とにより構成される最短マス
ク出力回路を有することを特徴とする最短マスク出力機
能付連想メモリ。
マスク情報の１ビットごとに、該語に対応する一致線が
有効状態かつ該マスク情報のビットがマスク無効状態の
ときにマスク無効状態を出力する第１の論理回路と、す
べての語のマスク情報の同じビット位置に対応する前記
論理回路の出力状態を入力としマスク有効状態を真とす
る論理積演算結果を前記ビット位置の最短マスク信号線
に出力する第２の論理回路とにより構成される最短マス
ク出力回路を有することを特徴とする最短マスク出力機
能付連想メモリ。
【００５４】手段１０として、手段９の第２の論理回路
が、すべての語のマスク情報の同じビット位置に対応す
る前記第１の論理回路の出力による前記ビット位置の最
短マスク出力線に対する結線論理より構成されることを
特徴とする最短マスク出力回路。
が、すべての語のマスク情報の同じビット位置に対応す
る前記第１の論理回路の出力による前記ビット位置の最
短マスク出力線に対する結線論理より構成されることを
特徴とする最短マスク出力回路。
【００５５】手段１１として、１語中のマスク情報１ビ
ットごとに、対応するビット位置の最短マスク信号線と
マスク無効状電位との間に直列に挿入された第１のトラ
ンジスタと第２のトランジスタを有し、第１のＭＯＳト
ランジスタは該語に対応する一致線が有効状態の時に導
通状態、無効状態の時には開放状態となり、第２のＭＯ
Ｓトランジスタは該マスク情報のビットが無効状態のと
きに導通状態、有効状態の時に開放状態となるよう、前
記第１の論理回路を構成することを特徴とする手段９の
最短マスク出力機能付連想メモリ。
ットごとに、対応するビット位置の最短マスク信号線と
マスク無効状電位との間に直列に挿入された第１のトラ
ンジスタと第２のトランジスタを有し、第１のＭＯＳト
ランジスタは該語に対応する一致線が有効状態の時に導
通状態、無効状態の時には開放状態となり、第２のＭＯ
Ｓトランジスタは該マスク情報のビットが無効状態のと
きに導通状態、有効状態の時に開放状態となるよう、前
記第１の論理回路を構成することを特徴とする手段９の
最短マスク出力機能付連想メモリ。
【００５６】手段１２として、手段６の第１の検索手段
において、最短マスク信号検索データを格納する第１の
記憶手段と、マスク情報を付加した記憶情報が外部から
の検索情報と一致している語中の該マスク情報が第１の
記憶手段の格納情報と一致しているか否かを第２の一致
線に出力する一致検出手段とを有することで第２の検索
手段の構成要素を第１の検索手段の構成要素と共有する
ことを特徴とする連想メモリ。
において、最短マスク信号検索データを格納する第１の
記憶手段と、マスク情報を付加した記憶情報が外部から
の検索情報と一致している語中の該マスク情報が第１の
記憶手段の格納情報と一致しているか否かを第２の一致
線に出力する一致検出手段とを有することで第２の検索
手段の構成要素を第１の検索手段の構成要素と共有する
ことを特徴とする連想メモリ。
【００５７】手段１３として、手段１２の一致検出手段
において、外部からの検索情報と第１の記憶手段の出力
信号とを選択し検索データとして入力する選択手段と、
１語ごとに有する一致線の値を１語ごとに格納する第２
の記憶手段と、１語ごとに前記マスク情報が検索データ
と比較した結果が一致し、かつ該語中の第２の記憶手段
の格納している状態が有効状態の場合に第２の一致線に
有効状態を出力する前記比較手段とを有することを特徴
とする連想メモリ。
において、外部からの検索情報と第１の記憶手段の出力
信号とを選択し検索データとして入力する選択手段と、
１語ごとに有する一致線の値を１語ごとに格納する第２
の記憶手段と、１語ごとに前記マスク情報が検索データ
と比較した結果が一致し、かつ該語中の第２の記憶手段
の格納している状態が有効状態の場合に第２の一致線に
有効状態を出力する前記比較手段とを有することを特徴
とする連想メモリ。
【００５８】手段１４として、手段１３の比較手段が、
１語中のマスク情報の１ビットごとに前記マスク情報が
検索データと比較した結果が不一致ならば無効状態を第
２の一致線に出力するマスク比較手段と、格納している
状態が無効状態ならば第２の一致線に無効状態を出力す
る該語中の第２の記憶手段とを有することを特徴とする
連想メモリ。
１語中のマスク情報の１ビットごとに前記マスク情報が
検索データと比較した結果が不一致ならば無効状態を第
２の一致線に出力するマスク比較手段と、格納している
状態が無効状態ならば第２の一致線に無効状態を出力す
る該語中の第２の記憶手段とを有することを特徴とする
連想メモリ。
【００５９】手段１５として、手段１４の比較手段にお
いて、前記各マスク比較手段の出力と前記第２の記憶手
段の出力により第２の一致線に対して結線論理を構成す
ることを特徴とする連想メモリ。
いて、前記各マスク比較手段の出力と前記第２の記憶手
段の出力により第２の一致線に対して結線論理を構成す
ることを特徴とする連想メモリ。
【００６０】手段１６として、１ビットまたは複数ビッ
トごとに検索対象から除外するか否かを、その有効状
態、無効状態により設定するマスク情報を１語ごとに有
する記憶情報に対する検索方法において、一つまたは複
数の記憶情報が検索データと一致したとき、検索データ
に対して一致した記憶情報に対応するマスク情報のすべ
ての中で、検索対象から除外するよう設定された記憶情
報のビット数が最小であるマスク情報を最短マスク信号
として発生し、検索データと一致する一つまたは複数の
記憶情報の中で、そのマスク情報が最短マスク信号に一
致する記憶情報を識別する信号を発生することを特徴と
する検索方法。
トごとに検索対象から除外するか否かを、その有効状
態、無効状態により設定するマスク情報を１語ごとに有
する記憶情報に対する検索方法において、一つまたは複
数の記憶情報が検索データと一致したとき、検索データ
に対して一致した記憶情報に対応するマスク情報のすべ
ての中で、検索対象から除外するよう設定された記憶情
報のビット数が最小であるマスク情報を最短マスク信号
として発生し、検索データと一致する一つまたは複数の
記憶情報の中で、そのマスク情報が最短マスク信号に一
致する記憶情報を識別する信号を発生することを特徴と
する検索方法。
【００６１】手段１７として、手段１６において、一つ
または複数の記憶情報が検索データと一致したとき、一
致した記憶情報に対応するマスク情報のすべてに対し
て、マスク有効状態を真とする論理積演算を行った結果
を最短マスク信号として発生することを特徴とする検索
方法。
または複数の記憶情報が検索データと一致したとき、一
致した記憶情報に対応するマスク情報のすべてに対し
て、マスク有効状態を真とする論理積演算を行った結果
を最短マスク信号として発生することを特徴とする検索
方法。
【００６２】手段１８として、記憶情報の１ビットまた
は複数ビットごとに検索対象から除外するか否かを、有
効状態、無効状態により設定するマスク情報を記憶情報
１語ごとに有する連想メモリに経路情報を格納するルー
タにおいて、一つまたは複数の経路情報が入力転送デー
タの目的地ネットワーク・アドレスと一致したとき、目
的地ネットワーク・アドレスに対して一致した経路情報
に対応するマスク情報のすべての中で、検索対象から除
外するよう設定された経路情報のビット数が最小である
マスク情報を最短マスク信号線に出力する第１の検索手
段と、前記目的地ネットワーク・アドレスと一致する一
つまたは複数の経路情報の中で、そのマスク情報が最短
マスク信号線に一致する経路情報を識別する一致信号を
出力する第２の検索手段と、前記一致信号により前記入
力転送データの転送先アドレスを決定する手段と、前記
入力転送データを前記転送先アドレスに転送する手段と
を有することを特徴とするルータ。手段１９として、１
ビットまたは複数ビットごとに検索対象から除外するか
否かを、その有効状態、無効状態により設定するマスク
情報を１語ごとに有する経路情報を複数格納する経路情
報テーブルを有するルータにおいて、一つまたは複数の
経路情報が入力転送データの目的地ネットワーク・アド
レスと一致したとき、前記目的地ネットワーク・アドレ
スに対して一致した経路情報に対応するマスク情報のす
べての中で、検索対象から除外するよう設定された経路
情報のビット数が最小であるマスク情報を最短マスク信
号として発生し、前記目的地ネットワーク・アドレスと
一致する一つまたは複数の経路情報の中で、そのマスク
情報が最短マスク信号に一致する記憶情報を識別する一
致信号を発生し、前記一致信号により前記入力転送デー
タの転送先アドレスを決定し、前記入力転送データを前
記転送先アドレスに転送することを特徴とするルータ。
は複数ビットごとに検索対象から除外するか否かを、有
効状態、無効状態により設定するマスク情報を記憶情報
１語ごとに有する連想メモリに経路情報を格納するルー
タにおいて、一つまたは複数の経路情報が入力転送デー
タの目的地ネットワーク・アドレスと一致したとき、目
的地ネットワーク・アドレスに対して一致した経路情報
に対応するマスク情報のすべての中で、検索対象から除
外するよう設定された経路情報のビット数が最小である
マスク情報を最短マスク信号線に出力する第１の検索手
段と、前記目的地ネットワーク・アドレスと一致する一
つまたは複数の経路情報の中で、そのマスク情報が最短
マスク信号線に一致する経路情報を識別する一致信号を
出力する第２の検索手段と、前記一致信号により前記入
力転送データの転送先アドレスを決定する手段と、前記
入力転送データを前記転送先アドレスに転送する手段と
を有することを特徴とするルータ。手段１９として、１
ビットまたは複数ビットごとに検索対象から除外するか
否かを、その有効状態、無効状態により設定するマスク
情報を１語ごとに有する経路情報を複数格納する経路情
報テーブルを有するルータにおいて、一つまたは複数の
経路情報が入力転送データの目的地ネットワーク・アド
レスと一致したとき、前記目的地ネットワーク・アドレ
スに対して一致した経路情報に対応するマスク情報のす
べての中で、検索対象から除外するよう設定された経路
情報のビット数が最小であるマスク情報を最短マスク信
号として発生し、前記目的地ネットワーク・アドレスと
一致する一つまたは複数の経路情報の中で、そのマスク
情報が最短マスク信号に一致する記憶情報を識別する一
致信号を発生し、前記一致信号により前記入力転送デー
タの転送先アドレスを決定し、前記入力転送データを前
記転送先アドレスに転送することを特徴とするルータ。
【００６３】手段２０として、手段１８または１９に記
載の前記ルータを介してネットワークに接続された機器
間でデータ通信を行うネットワークシステム。
載の前記ルータを介してネットワークに接続された機器
間でデータ通信を行うネットワークシステム。
【００６４】
【発明の実施の形態】次に、本発明の第一の実施の形態
について図面を参照して詳細に説明する。
について図面を参照して詳細に説明する。
【００６５】図１は本発明の第１の最短マスク出力機能
付連想メモリ１（以降、連想メモリ１）の構成例を示す
ブロック図である。図１の連想メモリ１は、ｎビット２
入力１出力セレクタ１７と、８−１〜８−ｍのｎビット
ｍ語の第１の連想メモリ・ワードと、ｎビットラッチ２
１を有しており、各連想メモリ・ワード８−ｊはｎ個の
連想メモリ・セル１２−ｊ−１〜１２−ｊ−ｎと１個の
ラッチ２０−ｊを備えている。
付連想メモリ１（以降、連想メモリ１）の構成例を示す
ブロック図である。図１の連想メモリ１は、ｎビット２
入力１出力セレクタ１７と、８−１〜８−ｍのｎビット
ｍ語の第１の連想メモリ・ワードと、ｎビットラッチ２
１を有しており、各連想メモリ・ワード８−ｊはｎ個の
連想メモリ・セル１２−ｊ−１〜１２−ｊ−ｎと１個の
ラッチ２０−ｊを備えている。
【００６６】各連想メモリ・セル１２−ｊ−ｋは、外部
からビット線６−ｋを介して入力される記憶データの対
応するビット情報を格納するデータ・セル９−ｊ−ｋ
と、データ・セルに記憶されたビット情報と外部から入
力される検索データの対応するビット情報１０５−ｋと
を比較する比較器１１−ｊ−ｋと、外部からビット線６
−ｋを介して入力されるマスク情報の対応するビット情
報を格納するマスク・セル１０−ｊ−ｋと、マスク・セ
ルに記憶されたビット情報とｎビットラッチ２１から出
力された最短マスク情報の対応するビット情報２２−ｋ
とを比較するマスク比較器１８−ｊ−ｋと、論理ゲート
１３−ｊ−ｋとを備えている。
からビット線６−ｋを介して入力される記憶データの対
応するビット情報を格納するデータ・セル９−ｊ−ｋ
と、データ・セルに記憶されたビット情報と外部から入
力される検索データの対応するビット情報１０５−ｋと
を比較する比較器１１−ｊ−ｋと、外部からビット線６
−ｋを介して入力されるマスク情報の対応するビット情
報を格納するマスク・セル１０−ｊ−ｋと、マスク・セ
ルに記憶されたビット情報とｎビットラッチ２１から出
力された最短マスク情報の対応するビット情報２２−ｋ
とを比較するマスク比較器１８−ｊ−ｋと、論理ゲート
１３−ｊ−ｋとを備えている。
【００６７】次に、上述の第１の連想メモリ・セルの構
成例を図２を用いて説明する。図１０に示す従来の連想
メモリ・セルと比較すれば分かるように、本発明の連想
メモリ・セルは、マスク比較器１８と、論理ゲート１３
と、マスク一致線と最短マスク線４を備えていることを
除けば、従来の連想メモリ・セルと同じである。
成例を図２を用いて説明する。図１０に示す従来の連想
メモリ・セルと比較すれば分かるように、本発明の連想
メモリ・セルは、マスク比較器１８と、論理ゲート１３
と、マスク一致線と最短マスク線４を備えていることを
除けば、従来の連想メモリ・セルと同じである。
【００６８】従って、従来と違う部分のみの説明を行
う。先ず、論理ゲート１３と最短マスク線の働きを説明
する。最短マスク線４は図１の抵抗１６によりプル・ア
ップされ検索動作前には有効状態“１”になっている。
論理ゲート１３は、最短マスク線４と低電位との間に直
列に挿入されたＭＯＳトランジスタ（Ｔ９）２１３と、
ＭＯＳトランジスタ（Ｔ１０）２１４で構成されてい
る。ＭＯＳトランジスタ（Ｔ９）２１３は、一致線７が
有効状態“１”のときに導通状態となり、無効状態
“０”のときには開放状態となる。ＭＯＳトランジスタ
（Ｔ１０）２１４は、マスク・セル１０内部の反転論理
ゲートＧ３（２０９）の出力がハイ・レベルの場合に導
通状態となり、ロウ・レベルの場合には開放状態とな
る。つまり、マスク・セル１０に格納されているマスク
情報が無効状態“０”のときに導通状態となり、有効状
態“１”のときには開放状態となる。これにより論理ゲ
ート１３は、一致線７が有効状態“１”かつマスク・セ
ル１０に格納されたマスク情報が無効状態“０”のとき
に、最短マスク線４に無効状態“０”を出力し、それ以
外の場合には開放状態にする。
う。先ず、論理ゲート１３と最短マスク線の働きを説明
する。最短マスク線４は図１の抵抗１６によりプル・ア
ップされ検索動作前には有効状態“１”になっている。
論理ゲート１３は、最短マスク線４と低電位との間に直
列に挿入されたＭＯＳトランジスタ（Ｔ９）２１３と、
ＭＯＳトランジスタ（Ｔ１０）２１４で構成されてい
る。ＭＯＳトランジスタ（Ｔ９）２１３は、一致線７が
有効状態“１”のときに導通状態となり、無効状態
“０”のときには開放状態となる。ＭＯＳトランジスタ
（Ｔ１０）２１４は、マスク・セル１０内部の反転論理
ゲートＧ３（２０９）の出力がハイ・レベルの場合に導
通状態となり、ロウ・レベルの場合には開放状態とな
る。つまり、マスク・セル１０に格納されているマスク
情報が無効状態“０”のときに導通状態となり、有効状
態“１”のときには開放状態となる。これにより論理ゲ
ート１３は、一致線７が有効状態“１”かつマスク・セ
ル１０に格納されたマスク情報が無効状態“０”のとき
に、最短マスク線４に無効状態“０”を出力し、それ以
外の場合には開放状態にする。
【００６９】次に、マスク比較器とマスク一致線の働き
を説明する。マスク一致線１９は、図示しない抵抗によ
り高電位にプル・アップされているか、または、検索動
作を開始する前に高電位にプリチャージされているもの
とする。
を説明する。マスク一致線１９は、図示しない抵抗によ
り高電位にプル・アップされているか、または、検索動
作を開始する前に高電位にプリチャージされているもの
とする。
【００７０】マスク比較器１８は、ＭＯＳトランジスタ
（Ｔ１１）２１５、ＭＯＳトランジスタ（Ｔ１２）２１
６、ＭＯＳトランジスタ（Ｔ１３）２１７により構成さ
れる。ＭＯＳトランジスタ（Ｔ１１）２１５とＭＯＳト
ランジスタ（Ｔ１２）２１６はビット線６ａ，６ｂの間
に直列に挿入される。ＭＯＳトランジスタ（Ｔ１１）２
１５は、マスク・セル１０内の反転論理ゲート（Ｇ３）
２０９の出力がハイ・レベルのときに導通状態となる。
ＭＯＳトランジスタ（Ｔ１２）２１６は、マスク・セル
１０内の反転論理ゲート（Ｇ４）２１０の出力がハイ・
レベルのときに導通状態となる。ＭＯＳトランジスタ
（Ｔ１３）２１７は、低電位と、マスク一致線１２の間
に挿入される。ＭＯＳトランジスタ（Ｔ１３）２１７
は、ＭＯＳトランジスタ（Ｔ１１）２１５とＭＯＳトラ
ンジスタ（Ｔ１２）２１６の接続点の電位がハイ・レベ
ルの時に導通状態となる。
（Ｔ１１）２１５、ＭＯＳトランジスタ（Ｔ１２）２１
６、ＭＯＳトランジスタ（Ｔ１３）２１７により構成さ
れる。ＭＯＳトランジスタ（Ｔ１１）２１５とＭＯＳト
ランジスタ（Ｔ１２）２１６はビット線６ａ，６ｂの間
に直列に挿入される。ＭＯＳトランジスタ（Ｔ１１）２
１５は、マスク・セル１０内の反転論理ゲート（Ｇ３）
２０９の出力がハイ・レベルのときに導通状態となる。
ＭＯＳトランジスタ（Ｔ１２）２１６は、マスク・セル
１０内の反転論理ゲート（Ｇ４）２１０の出力がハイ・
レベルのときに導通状態となる。ＭＯＳトランジスタ
（Ｔ１３）２１７は、低電位と、マスク一致線１２の間
に挿入される。ＭＯＳトランジスタ（Ｔ１３）２１７
は、ＭＯＳトランジスタ（Ｔ１１）２１５とＭＯＳトラ
ンジスタ（Ｔ１２）２１６の接続点の電位がハイ・レベ
ルの時に導通状態となる。
【００７１】ビット線６ａと反転論理ゲート（Ｇ３）２
０９の出力がともにハイ・レベル、またはビット線６ｂ
と反転論理ゲート（Ｇ４）２１０の出力がともにハイ・
レベルのときに、ＭＯＳトランジスタ（Ｔ１１）２１５
とＭＯＳトランジスタ（Ｔ１２）２１６の接続点はハイ
・レベルとなり、ＭＯＳトランジスタ（Ｔ１３）２１７
は導通状態になり、その他の場合は開放状態となる。
０９の出力がともにハイ・レベル、またはビット線６ｂ
と反転論理ゲート（Ｇ４）２１０の出力がともにハイ・
レベルのときに、ＭＯＳトランジスタ（Ｔ１１）２１５
とＭＯＳトランジスタ（Ｔ１２）２１６の接続点はハイ
・レベルとなり、ＭＯＳトランジスタ（Ｔ１３）２１７
は導通状態になり、その他の場合は開放状態となる。
【００７２】従って、マスク・セル１０に格納されてい
るマスク情報と、ビット線６ａ，６ｂ上の検索データ１
０５が異なる場合にＭＯＳトランジスタ（Ｔ５）２０７
は導通状態になりマスク一致線１９に無効状態“０”を
出力し、一致する場合には一致線１０９を開放状態にす
る。
るマスク情報と、ビット線６ａ，６ｂ上の検索データ１
０５が異なる場合にＭＯＳトランジスタ（Ｔ５）２０７
は導通状態になりマスク一致線１９に無効状態“０”を
出力し、一致する場合には一致線１０９を開放状態にす
る。
【００７３】これにより、複数の連想メモリ・セル１２
がマスク一致線１９にＭＯＳトランジスタ（Ｔ１３）２
１７を介して接続されているとき、一つの連想メモリ・
セルでもロウ・レベルを出力しているとマスク一致線１
９はロウ・レベルとなり、それ以外の場合はハイ・レベ
ルにするワイアードＡＮＤ接続を構成している。以上の
構成により、図１の第１の連想メモリ・セル１２の機能
を実現できる。
がマスク一致線１９にＭＯＳトランジスタ（Ｔ１３）２
１７を介して接続されているとき、一つの連想メモリ・
セルでもロウ・レベルを出力しているとマスク一致線１
９はロウ・レベルとなり、それ以外の場合はハイ・レベ
ルにするワイアードＡＮＤ接続を構成している。以上の
構成により、図１の第１の連想メモリ・セル１２の機能
を実現できる。
【００７４】ここで、図２の連想メモリ・セル１２は、
反転論理ゲート２０１，２０２，２０９，２１０をそれ
ぞれ２つのＭＯＳトランジスタで構成したとすると、計
２１個のＭＯＳトランジスタで構成できる。従って、た
とえば６４ビット１０２４語の第１の連想メモリ１を構
成するのに必要なＭＯＳトランジスタの数はおよそ１３
０万個となる。連想メモリ・以外は一般に数万個以下の
ＭＯＳトランジスタで構成することができるので、連想
メモリ１は、およそ１３０万個のＭＯＳトランジスタで
構成できることになる。
反転論理ゲート２０１，２０２，２０９，２１０をそれ
ぞれ２つのＭＯＳトランジスタで構成したとすると、計
２１個のＭＯＳトランジスタで構成できる。従って、た
とえば６４ビット１０２４語の第１の連想メモリ１を構
成するのに必要なＭＯＳトランジスタの数はおよそ１３
０万個となる。連想メモリ・以外は一般に数万個以下の
ＭＯＳトランジスタで構成することができるので、連想
メモリ１は、およそ１３０万個のＭＯＳトランジスタで
構成できることになる。
【００７５】一方、図１０の従来の連想メモリ・セルは
同様に計算すると、計１６個のＭＯＳトランジスタで構
成できる。従って、図５の連想メモリ１は、図９の従来
の連想メモリに比べて、２１／１６≒１．３より、約
１．３倍の回路規模で実現できることがわかる。
同様に計算すると、計１６個のＭＯＳトランジスタで構
成できる。従って、図５の連想メモリ１は、図９の従来
の連想メモリに比べて、２１／１６≒１．３より、約
１．３倍の回路規模で実現できることがわかる。
【００７６】次に、図１に戻って、第１の連想メモリ全
体の動作概要の説明を行う。ｎビット２入力１出力セレ
クタ１７は、ビット線６−１〜６−ｎに出力するデータ
を、制御信号２３の状態により、検索データ１０５−１
〜１０５−ｎとラッチ出力線２２−１〜２２−ｎの一方
から選択する。それぞれの第１の連想メモリ・ワード８
は、対応する１本のマスク一致線１９を出力する。たと
えば一番目の連想メモリ・ワード８−１はマスク一致線
１９−１を出力する。ここで、各連想メモリ・ワード８
の中のｎ個の連想メモリ・セル１２はすべて、対応する
１本のマスク一致線１９とワイアード論理接続されてい
る。
体の動作概要の説明を行う。ｎビット２入力１出力セレ
クタ１７は、ビット線６−１〜６−ｎに出力するデータ
を、制御信号２３の状態により、検索データ１０５−１
〜１０５−ｎとラッチ出力線２２−１〜２２−ｎの一方
から選択する。それぞれの第１の連想メモリ・ワード８
は、対応する１本のマスク一致線１９を出力する。たと
えば一番目の連想メモリ・ワード８−１はマスク一致線
１９−１を出力する。ここで、各連想メモリ・ワード８
の中のｎ個の連想メモリ・セル１２はすべて、対応する
１本のマスク一致線１９とワイアード論理接続されてい
る。
【００７７】ｎビット・ラッチは、ラッチ制御信号２４
が有効状態の時に、最短マスク線４−１〜４−ｎの状態
を内部に格納する。また、格納した状態をラッチ出力線
２２−１〜２２−ｎに出力する。
が有効状態の時に、最短マスク線４−１〜４−ｎの状態
を内部に格納する。また、格納した状態をラッチ出力線
２２−１〜２２−ｎに出力する。
【００７８】ラッチ２０−１〜２０−ｍは、同一の第１
の連想メモリ・ワード８−１〜８−ｍの中の一致線７−
１〜７−ｍの状態を、ラッチ制御線が有効状態の時に内
部に格納する。また、格納した状態を出力するため、同
一の連想メモリ・ワードの中にあるマスク一致線１９と
対応し、ワイアード論理接続されている。
の連想メモリ・ワード８−１〜８−ｍの中の一致線７−
１〜７−ｍの状態を、ラッチ制御線が有効状態の時に内
部に格納する。また、格納した状態を出力するため、同
一の連想メモリ・ワードの中にあるマスク一致線１９と
対応し、ワイアード論理接続されている。
【００７９】マスク一致線１９−１〜１９−ｍは、検索
動作の終了時に、検索データ１０５と一致した記憶デー
タの中で、マスク情報により検索対象から除外されたビ
ット数が最も少ない記憶データに対応するものだけが有
効状態となり、それ以外は無効状態となる。
動作の終了時に、検索データ１０５と一致した記憶デー
タの中で、マスク情報により検索対象から除外されたビ
ット数が最も少ない記憶データに対応するものだけが有
効状態となり、それ以外は無効状態となる。
【００８０】尚、本例では、マスク情報の有効状態を
“１”、無効状態を“０”とし、最短マスク線４−１〜
４−８の有効状態を“１”、無効状態を“０”とする。
一致線７−１〜７−５の有効状態を“１”、無効状態を
“０”とする。また、マスク一致線１９−１〜１９−ｍ
の有効状態を“１”、無効状態を“０”とする。
“１”、無効状態を“０”とし、最短マスク線４−１〜
４−８の有効状態を“１”、無効状態を“０”とする。
一致線７−１〜７−５の有効状態を“１”、無効状態を
“０”とする。また、マスク一致線１９−１〜１９−ｍ
の有効状態を“１”、無効状態を“０”とする。
【００８１】マスク一致線１９−１〜１９−ｍは検索動
作開始前に図示しない抵抗によりプル・アップされてい
るか、ハイ・レベルにプリ・チャージされることによ
り、有効状態“１”になっているものとする。ラッチ２
０−１〜２０−ｍは対応するマスク一致線１９−１〜１
９−ｍに対して、格納されたデータが無効状態“０”の
場合には“０”を出力し、格納されたデータが有効状態
“１”の場合には対応するマスク一致線１９−１〜１９
−ｍを開放状態とする。
作開始前に図示しない抵抗によりプル・アップされてい
るか、ハイ・レベルにプリ・チャージされることによ
り、有効状態“１”になっているものとする。ラッチ２
０−１〜２０−ｍは対応するマスク一致線１９−１〜１
９−ｍに対して、格納されたデータが無効状態“０”の
場合には“０”を出力し、格納されたデータが有効状態
“１”の場合には対応するマスク一致線１９−１〜１９
−ｍを開放状態とする。
【００８２】また、各第１の連想メモリ・セルの中のマ
スク比較器１８−１−１〜１８−ｍ−ｎは、同一の連想
メモリ・セル１８−１−１〜１８−ｍ−ｎの中にあるマ
スク・セル１０−１−１〜１０−ｍ−ｎと、ビット線６
−１〜６−ｎおよびマスク一致線１９−１〜１９−ｍに
対応する。
スク比較器１８−１−１〜１８−ｍ−ｎは、同一の連想
メモリ・セル１８−１−１〜１８−ｍ−ｎの中にあるマ
スク・セル１０−１−１〜１０−ｍ−ｎと、ビット線６
−１〜６−ｎおよびマスク一致線１９−１〜１９−ｍに
対応する。
【００８３】マスク比較器１８は、対応するマスク・セ
ル１０が格納するマスク情報の状態と対応するビット線
６上の最短マスク情報を比較し、一致しているならば対
応するマスク一致線１９を開放状態にし、不一致ならば
対応するマスク一致線１９に無効状態“０”を出力す
る。従って、第１の連想メモリ・ワード８の中のｎ個の
連想メモリ・セル１２と、１個のラッチ２０がすべてマ
スク一致線を開放状態にしているときに、マスク一致線
は有効状態“１”となり、それ以外の場合には無効状態
“０”となるワイアードＡＮＤ論理接続を構成してい
る。
ル１０が格納するマスク情報の状態と対応するビット線
６上の最短マスク情報を比較し、一致しているならば対
応するマスク一致線１９を開放状態にし、不一致ならば
対応するマスク一致線１９に無効状態“０”を出力す
る。従って、第１の連想メモリ・ワード８の中のｎ個の
連想メモリ・セル１２と、１個のラッチ２０がすべてマ
スク一致線を開放状態にしているときに、マスク一致線
は有効状態“１”となり、それ以外の場合には無効状態
“０”となるワイアードＡＮＤ論理接続を構成してい
る。
【００８４】つまり、第１の連想メモリ・ワード８が格
納しているマスク情報とビット線６−１〜６−ｎが完全
に一致し、かつ、ランチ２０に格納されている第２の一
致線７の状態が有効状態“１”の場合に限り、マスク一
致線１９は有効状態“１”となり、それ以外の場合は無
効状態“０”となる。もちろん、このような動作をする
ように通常の論理ゲートを用いて構成してもよい。
納しているマスク情報とビット線６−１〜６−ｎが完全
に一致し、かつ、ランチ２０に格納されている第２の一
致線７の状態が有効状態“１”の場合に限り、マスク一
致線１９は有効状態“１”となり、それ以外の場合は無
効状態“０”となる。もちろん、このような動作をする
ように通常の論理ゲートを用いて構成してもよい。
【００８５】次に、上述の第１の連想メモリ１を、図１
２のルータ３００−３における転送先ネットワーク・ア
ドレスの計算に用いた場合の動作を図３を用いて説明す
る。
２のルータ３００−３における転送先ネットワーク・ア
ドレスの計算に用いた場合の動作を図３を用いて説明す
る。
【００８６】従来と同様にマスク情報の有効状態を
“１”、無効状態を“０”とする。また、最短マスク線
４−１〜４−８の有効状態を“１”、無効状態を“０”
とし、一致線７−１〜７−５、マスク一致線１９−１〜
１９−５の有効状態を“１”、無効状態を“０”とす
る。
“１”、無効状態を“０”とする。また、最短マスク線
４−１〜４−８の有効状態を“１”、無効状態を“０”
とし、一致線７−１〜７−５、マスク一致線１９−１〜
１９−５の有効状態を“１”、無効状態を“０”とす
る。
【００８７】連想メモリ１を８ビット５語の構成と仮定
する。従って、各第１の連想メモリ・ワード８−１〜８
−５に格納されている記憶データ、マスク情報は、図１
３の連想メモリの場合と全く同一であり、図１２のルー
タ３００−３のネットワーク・アドレス（３．＊．＊．
＊）以外の接続情報を記憶している。つまり、連想メモ
リ・ワード８−１には（１．＊．＊．＊）を実現するた
め２進数で、記憶データには（０１．００．００．０
０）を、マスク情報として（００．１１．１１．１１）
を格納してある。同様に連想メモリ・ワード８−２には
（２．＊．＊．＊）を、８−３には（１．２．２．＊）
を、８−４には（１．２．＊．＊）を、８−５には
（２．３．３．＊）を格納してある。
する。従って、各第１の連想メモリ・ワード８−１〜８
−５に格納されている記憶データ、マスク情報は、図１
３の連想メモリの場合と全く同一であり、図１２のルー
タ３００−３のネットワーク・アドレス（３．＊．＊．
＊）以外の接続情報を記憶している。つまり、連想メモ
リ・ワード８−１には（１．＊．＊．＊）を実現するた
め２進数で、記憶データには（０１．００．００．０
０）を、マスク情報として（００．１１．１１．１１）
を格納してある。同様に連想メモリ・ワード８−２には
（２．＊．＊．＊）を、８−３には（１．２．２．＊）
を、８−４には（１．２．＊．＊）を、８−５には
（２．３．３．＊）を格納してある。
【００８８】以降、検索データ１０５として図１２のＰ
Ｃ３０１−１の４進数のネットワーク・アドレス（１．
２．２．３）を入力し検索動作を行った場合の動作説明
をする。
Ｃ３０１−１の４進数のネットワーク・アドレス（１．
２．２．３）を入力し検索動作を行った場合の動作説明
をする。
【００８９】まず、選択信号２３により８ビット２入力
１出力セレクタ１７は検索データ１０５を選択し、ビッ
ト線６−１〜６−８に出力する。これにより、連想メモ
リ１の連想メモリ・ワード８−３に格納されている４進
表現の（１．２．２．＊）と８−４に格納されている４
進表現の（１．２．＊．＊）がビット線上のデータと一
致する。従って、一致線７−３と７−４の２本が有効状
態“１”となり、残りの一致線７−１，７−２、および
７−５は無効状態“０”となる。
１出力セレクタ１７は検索データ１０５を選択し、ビッ
ト線６−１〜６−８に出力する。これにより、連想メモ
リ１の連想メモリ・ワード８−３に格納されている４進
表現の（１．２．２．＊）と８−４に格納されている４
進表現の（１．２．＊．＊）がビット線上のデータと一
致する。従って、一致線７−３と７−４の２本が有効状
態“１”となり、残りの一致線７−１，７−２、および
７−５は無効状態“０”となる。
【００９０】ここで、最短マスク線４−１からは、メモ
リ・ワード７−３内の最短マスク線４−１に対応するマ
スク情報“０”と、メモリ・ワード７−４内の最短マス
ク線４−１に対応するマスク情報“０”の論理積“０”
が出力される。最短マスク線４−２からは、メモリ・ワ
ード７−３内の最短マスク線４−２に対応するマスク情
報“０”と、メモリ・ワード７−４内の最短マスク線４
−２に対応するマスク情報“０”の論理積“０”が出力
される。以降同様に、最短マスク線４−３からは“０”
と“０”の論理積“０”が、４−４からは“０”と
“０”の論理積“０”が、４−５からは“０”と“１”
の論理積“０”が、４−６からは“０”と“１”の論理
積“０”が、４−７からは“１”と“１”の論理積
“１”が、４−８からは“１”と“１”の論理積“１”
が、それぞれ出力される。従って、最短マスク線４−１
〜４−８には、２進表現で“００００００１１”が出力
される。
リ・ワード７−３内の最短マスク線４−１に対応するマ
スク情報“０”と、メモリ・ワード７−４内の最短マス
ク線４−１に対応するマスク情報“０”の論理積“０”
が出力される。最短マスク線４−２からは、メモリ・ワ
ード７−３内の最短マスク線４−２に対応するマスク情
報“０”と、メモリ・ワード７−４内の最短マスク線４
−２に対応するマスク情報“０”の論理積“０”が出力
される。以降同様に、最短マスク線４−３からは“０”
と“０”の論理積“０”が、４−４からは“０”と
“０”の論理積“０”が、４−５からは“０”と“１”
の論理積“０”が、４−６からは“０”と“１”の論理
積“０”が、４−７からは“１”と“１”の論理積
“１”が、４−８からは“１”と“１”の論理積“１”
が、それぞれ出力される。従って、最短マスク線４−１
〜４−８には、２進表現で“００００００１１”が出力
される。
【００９１】この状態でラッチ制御信号２４が有効状態
になり、ラッチ２０−１〜２０−５は対応する一致線７
−１〜７−５の状態を内部に格納し、ｎビット・ラッチ
２１は最短マスク線４−１〜４−８の状態を内部に格納
する。従って、ラッチ２０−１には“０”が、ラッチ２
０−２には“０”が、ラッチ２０−３には“１”が、ラ
ッチ２０−４には“１”が、ラッチ２０−５には“０”
が、それぞれ格納され、ｎビット・ラッチ２１には２進
表現で“００００００１１”が格納される。また、ｎビ
ット・ラッチ２１は、格納した状態“００００００１
１”をラッチ出力線２２に出力する。
になり、ラッチ２０−１〜２０−５は対応する一致線７
−１〜７−５の状態を内部に格納し、ｎビット・ラッチ
２１は最短マスク線４−１〜４−８の状態を内部に格納
する。従って、ラッチ２０−１には“０”が、ラッチ２
０−２には“０”が、ラッチ２０−３には“１”が、ラ
ッチ２０−４には“１”が、ラッチ２０−５には“０”
が、それぞれ格納され、ｎビット・ラッチ２１には２進
表現で“００００００１１”が格納される。また、ｎビ
ット・ラッチ２１は、格納した状態“００００００１
１”をラッチ出力線２２に出力する。
【００９２】次に選択信号２３により、８ビット２入力
１出力セレクタ１７はラッチ出力線２２を選択し、その
情報“００００００１１”を対応するビット線６−１〜
６−８に出力した後、連想メモリは２回目の検索動作を
開始する。２回目の検索動作では、マスク一致線１９−
１〜１９−８の状態を利用し、一致線７−１〜７−８の
状態は無視される。
１出力セレクタ１７はラッチ出力線２２を選択し、その
情報“００００００１１”を対応するビット線６−１〜
６−８に出力した後、連想メモリは２回目の検索動作を
開始する。２回目の検索動作では、マスク一致線１９−
１〜１９−８の状態を利用し、一致線７−１〜７−８の
状態は無視される。
【００９３】マスク一致線１９−１〜１９−８は２回目
の検索動作開始前に、ハイ・レベルにプリ・チャージさ
れるか、図示しない抵抗によりハイ・レベルにプル・ア
ップされて有効状態“１”になっている。
の検索動作開始前に、ハイ・レベルにプリ・チャージさ
れるか、図示しない抵抗によりハイ・レベルにプル・ア
ップされて有効状態“１”になっている。
【００９４】ビット線６−１〜６−８の状態が“０００
０００１１”に対して、第１の連想メモリ・ワード８−
３と８−５が格納するマスク情報が完全に一致し、対応
するマスク一致線１９−３，１９−５を開放状態にす
る。他の連想メモリ・ワード８−１，８−２および８−
４が格納するマスク情報は一致しないので、対応するマ
スク一致線１９−１，１９−２、および１９−４に無効
状態“０”を出力する。
０００１１”に対して、第１の連想メモリ・ワード８−
３と８−５が格納するマスク情報が完全に一致し、対応
するマスク一致線１９−３，１９−５を開放状態にす
る。他の連想メモリ・ワード８−１，８−２および８−
４が格納するマスク情報は一致しないので、対応するマ
スク一致線１９−１，１９−２、および１９−４に無効
状態“０”を出力する。
【００９５】また、ラッチ２０−１は格納した状態
“０”を対応するマスク一致線１９−１に出力し、ラッ
チ２０−２は格納した状態“０”を対応するマスク一致
線１９−２に出力し、ラッチ２０−３は格納した状態が
“１”なので対応するマスク一致線１９−３を開放状態
にし、ラッチ２０−４は格納した状態が“１”なので対
応するマスク一致線１９−４を開放状態にし、ラッチ２
０−５は格納した状態“０”を対応するマスク一致線１
９−５に出力する。
“０”を対応するマスク一致線１９−１に出力し、ラッ
チ２０−２は格納した状態“０”を対応するマスク一致
線１９−２に出力し、ラッチ２０−３は格納した状態が
“１”なので対応するマスク一致線１９−３を開放状態
にし、ラッチ２０−４は格納した状態が“１”なので対
応するマスク一致線１９−４を開放状態にし、ラッチ２
０−５は格納した状態“０”を対応するマスク一致線１
９−５に出力する。
【００９６】従って、マスク一致線１９−１は、連想メ
モリ・ワード８−１の一致線７−１が“０”を出力しラ
ッチ２０−１も“０”を出力しているので無効状態
“０”になる。マスク一致線１９−２は、連想メモリ・
ワード８−２の一致線７−２が“０”を出力しラッチ２
０−２も“０”を出力しているので無効状態“０”とな
る。マスク一致線１９−３は、連想メモリ・ワード８−
３の一致線７−３が開放状態でありラッチ２０−３も開
放状態であるので有効状態“１”を保持する。マスク一
致線１９−４は、ラッチ２０−４が開放状態にしている
が、連想メモリ・ワード８−４の一致線７−４が“０”
を出力しているので無効状態“０”となる。マスク一致
線１９−５は、連想メモリ・ワード８−５が開放状態に
しているが、ラッチ２０−５が“０”を出力しているの
で、マスク一致線１９−５は無効状態“０”となる。
モリ・ワード８−１の一致線７−１が“０”を出力しラ
ッチ２０−１も“０”を出力しているので無効状態
“０”になる。マスク一致線１９−２は、連想メモリ・
ワード８−２の一致線７−２が“０”を出力しラッチ２
０−２も“０”を出力しているので無効状態“０”とな
る。マスク一致線１９−３は、連想メモリ・ワード８−
３の一致線７−３が開放状態でありラッチ２０−３も開
放状態であるので有効状態“１”を保持する。マスク一
致線１９−４は、ラッチ２０−４が開放状態にしている
が、連想メモリ・ワード８−４の一致線７−４が“０”
を出力しているので無効状態“０”となる。マスク一致
線１９−５は、連想メモリ・ワード８−５が開放状態に
しているが、ラッチ２０−５が“０”を出力しているの
で、マスク一致線１９−５は無効状態“０”となる。
【００９７】これにより、１回目の検索動作で、予め格
納されている記憶データがマスク情報を考慮して検索デ
ータ１０５と一致し、かつ２回目の検索動作で、予め格
納されているマスク情報が１回目の検索動作の結果得ら
れた最短マスク線４−１〜４−８の状態と一致するよう
な連想メモリ・ワード８−１〜８−５に対応するマスク
一致線１９−１〜１９−５のみが、２回目の検索動作終
了時に有効状態“１”になることがわかる。
納されている記憶データがマスク情報を考慮して検索デ
ータ１０５と一致し、かつ２回目の検索動作で、予め格
納されているマスク情報が１回目の検索動作の結果得ら
れた最短マスク線４−１〜４−８の状態と一致するよう
な連想メモリ・ワード８−１〜８−５に対応するマスク
一致線１９−１〜１９−５のみが、２回目の検索動作終
了時に有効状態“１”になることがわかる。
【００９８】上述した１回目の検索動作と２回目の検索
動作を図４のタイミングチャートに纏める。
動作を図４のタイミングチャートに纏める。
【００９９】で全てのビット線、一致線およびマスク
一致線をハイ（“１”）にプリチャージする。
一致線をハイ（“１”）にプリチャージする。
【０１００】の立ち上がりで各ビット線に検索データ
の対応するビット情報が出力される。このビット情報と
各メモリ・ワード内の対応する記憶データのビット情報
が一致するか、または対応するビットのマスク情報が
“１”ならばそのメモリ・ワードの一致線は有効状態
“１”になり、それ以外のメモリ・ワードの一致線は無
効状態“０”になる。
の対応するビット情報が出力される。このビット情報と
各メモリ・ワード内の対応する記憶データのビット情報
が一致するか、または対応するビットのマスク情報が
“１”ならばそのメモリ・ワードの一致線は有効状態
“１”になり、それ以外のメモリ・ワードの一致線は無
効状態“０”になる。
【０１０１】また、各最短マスク線には有効状態にある
メモリ・ワードの対応するマスクビット情報の論理積が
出力される。
メモリ・ワードの対応するマスクビット情報の論理積が
出力される。
【０１０２】ここで、ラッチ制御信号が活性化されて各
メモリ・ワードの一致線の値がラッチ２０に格納され
る。また、各最短マスク線のビット情報がｎビット・ラ
ッチ２１に格納されるとともに対応するラッチ出力線２
２に出力される。
メモリ・ワードの一致線の値がラッチ２０に格納され
る。また、各最短マスク線のビット情報がｎビット・ラ
ッチ２１に格納されるとともに対応するラッチ出力線２
２に出力される。
【０１０３】次に、全てのビット線、一致線およびマ
スク一致線をハイにプリチャージする。尚、マスク一致
線に関しては、ラッチ２０に“１”を格納しているメモ
リ・ワードのマスク一致線のみハイにプリチャージして
もよい。
スク一致線をハイにプリチャージする。尚、マスク一致
線に関しては、ラッチ２０に“１”を格納しているメモ
リ・ワードのマスク一致線のみハイにプリチャージして
もよい。
【０１０４】の立ち上がりで選択信号２３により、各
ラッチ出力線上のビット情報が対応するビット線６に出
力される。このビット情報とメモリ・ワード中のマスク
情報が一致し、且つラッチ２０が“１”を記憶している
メモリ・ワードのマスク一致線のみが有効状態“１”を
出力する。
ラッチ出力線上のビット情報が対応するビット線６に出
力される。このビット情報とメモリ・ワード中のマスク
情報が一致し、且つラッチ２０が“１”を記憶している
メモリ・ワードのマスク一致線のみが有効状態“１”を
出力する。
【０１０５】上述のように、本発明の第１の連想メモリ
を使用すれば、２クロックで最適なメモリ・ワードがど
れであるかをマスク一致線の値により選択することがで
きる。
を使用すれば、２クロックで最適なメモリ・ワードがど
れであるかをマスク一致線の値により選択することがで
きる。
【０１０６】また、本発明の第一の構成例では、一つま
たは複数の記憶データが検索データと一致したとき、一
致した記憶データに対応するマスク情報のすべてに対し
て、マスク有効状態に対する論理積演算を行った結果を
出力する第１の検索手段を構成する回路要素と、検索デ
ータと一致する一つまたは複数の記憶データの中で、そ
のマスク情報が第１の手段により出力された演算結果と
一致する記憶データを識別する信号を出力する第２の検
索手段を構成する回路要素とを、共用する手段を有する
ことにより、図１０の従来の連想メモリの１．３倍程度
の回路規模で、一致した記憶データの中でマスク情報に
より検索対象から除外されたビット数が最も少ない記憶
データがどれかを識別することができる。
たは複数の記憶データが検索データと一致したとき、一
致した記憶データに対応するマスク情報のすべてに対し
て、マスク有効状態に対する論理積演算を行った結果を
出力する第１の検索手段を構成する回路要素と、検索デ
ータと一致する一つまたは複数の記憶データの中で、そ
のマスク情報が第１の手段により出力された演算結果と
一致する記憶データを識別する信号を出力する第２の検
索手段を構成する回路要素とを、共用する手段を有する
ことにより、図１０の従来の連想メモリの１．３倍程度
の回路規模で、一致した記憶データの中でマスク情報に
より検索対象から除外されたビット数が最も少ない記憶
データがどれかを識別することができる。
【０１０７】次に本発明の第二の実施の形態について図
面を参照して詳細に説明する。図５は本発明の第二の実
施の形態の連想メモリ４の構成を示すブロック図であ
る。
面を参照して詳細に説明する。図５は本発明の第二の実
施の形態の連想メモリ４の構成を示すブロック図であ
る。
【０１０８】連想メモリ４は、ｎビットｍ語の最短マス
ク出力機能付連想メモリ２と、２ｎビットｍ語の第２の
連想メモリ３とから構成される。ｎビットｍ語の最短マ
スク出力機能付連想メモリ２は、ｎ本の第２のビット線
６−１〜６−ｎに入力された検索データ１０５より計算
された最短マスク・データ５をｎ本の最短マスク線４−
１〜４−ｎに出力する。
ク出力機能付連想メモリ２と、２ｎビットｍ語の第２の
連想メモリ３とから構成される。ｎビットｍ語の最短マ
スク出力機能付連想メモリ２は、ｎ本の第２のビット線
６−１〜６−ｎに入力された検索データ１０５より計算
された最短マスク・データ５をｎ本の最短マスク線４−
１〜４−ｎに出力する。
【０１０９】２ｎビットｍ語の第２の連想メモリ３は、
入力されたｎビットの検索データ１０５を内部に格納し
た記憶データと、そのマスク情報を加味して比較した結
果、ｍ本の一致線１０４−１〜１０４−ｍの中で、マス
ク情報により検索対象から除外されたビット数が最も少
ない記憶データに対応する信号線のみに有効状態を出力
する。第２の連想メモリ３は、１語が２ｎビットになっ
ている点を除けば、従来の連想メモリ１００と全く同様
に構成される。
入力されたｎビットの検索データ１０５を内部に格納し
た記憶データと、そのマスク情報を加味して比較した結
果、ｍ本の一致線１０４−１〜１０４−ｍの中で、マス
ク情報により検索対象から除外されたビット数が最も少
ない記憶データに対応する信号線のみに有効状態を出力
する。第２の連想メモリ３は、１語が２ｎビットになっ
ている点を除けば、従来の連想メモリ１００と全く同様
に構成される。
【０１１０】第２の連想メモリ３は、２ｎ本のビット線
１０１−１〜１０１−２ｎの中のｎ本のビット線１０１
−１〜１０１−ｎにｎビットの検索データ１０５が入力
され、残りのｎ本のビット線１０１−（ｎ＋１）〜１０
１−２ｎにｎビットの最短マスク・データ５が入力され
る。２ｎ本のビット線１０１−１〜１０１−２ｎは、そ
れぞれ、ｍ個の連想メモリ・ワード１０６−１〜１０６
−ｍに入力される。各連想メモリ・ワード１０６−１〜
１０６−ｍは、それぞれ２ｎ個のデータ・セル１０８、
マスク・セル１１０を有する。また、２ｎ本のビット線
１０１−１〜１０１−２ｎの値を検索データとして検索
した結果をｍ本の一致線１０４−１〜１０４−ｍに出力
する。
１０１−１〜１０１−２ｎの中のｎ本のビット線１０１
−１〜１０１−ｎにｎビットの検索データ１０５が入力
され、残りのｎ本のビット線１０１−（ｎ＋１）〜１０
１−２ｎにｎビットの最短マスク・データ５が入力され
る。２ｎ本のビット線１０１−１〜１０１−２ｎは、そ
れぞれ、ｍ個の連想メモリ・ワード１０６−１〜１０６
−ｍに入力される。各連想メモリ・ワード１０６−１〜
１０６−ｍは、それぞれ２ｎ個のデータ・セル１０８、
マスク・セル１１０を有する。また、２ｎ本のビット線
１０１−１〜１０１−２ｎの値を検索データとして検索
した結果をｍ本の一致線１０４−１〜１０４−ｍに出力
する。
【０１１１】最短マスク出力機能付連想メモリ２は最短
マスク線４−１〜４−ｎを出力する機能を有する点を除
けば、従来の連想メモリ１００の構成と同様に構成され
る。ｎビットの検索データ１０５が入力されるｎ本の第
２のビット線６−１〜６−ｎは、それぞれｍ個の第２の
連想メモリ・ワード８−１〜８−ｍに入力される。各第
２の連想メモリ・ワード８−１〜８−ｍは、それぞれｎ
個の第２のデータ・セル９、第２のマスク・セル１０を
有する。また、ｎ本の第２のビット線６−１〜６−ｎの
値を検索データとして検索した結果をｍ本の第２の一致
線７−１〜７−ｍに出力する。ｎ本の最短マスク線４−
１〜４−ｎは、それぞれｍ個の第２のマスク・セル１０
−１−１〜１０−１−ｎ，・・・，１０−ｍ−１〜１０
−ｍ−ｎに対応している。たとえば最短マスク線４−１
は、第２のマスク・セル１０−１−１，１０−２−１，
・・・，１０−ｍ−１に対応している。
マスク線４−１〜４−ｎを出力する機能を有する点を除
けば、従来の連想メモリ１００の構成と同様に構成され
る。ｎビットの検索データ１０５が入力されるｎ本の第
２のビット線６−１〜６−ｎは、それぞれｍ個の第２の
連想メモリ・ワード８−１〜８−ｍに入力される。各第
２の連想メモリ・ワード８−１〜８−ｍは、それぞれｎ
個の第２のデータ・セル９、第２のマスク・セル１０を
有する。また、ｎ本の第２のビット線６−１〜６−ｎの
値を検索データとして検索した結果をｍ本の第２の一致
線７−１〜７−ｍに出力する。ｎ本の最短マスク線４−
１〜４−ｎは、それぞれｍ個の第２のマスク・セル１０
−１−１〜１０−１−ｎ，・・・，１０−ｍ−１〜１０
−ｍ−ｎに対応している。たとえば最短マスク線４−１
は、第２のマスク・セル１０−１−１，１０−２−１，
・・・，１０−ｍ−１に対応している。
【０１１２】検索動作時、ｎ本の最短マスク線４−１〜
４−ｎは、対応するｍ個の第２のマスク・セル１０のう
ち、検索動作時に有効状態を出力している第２の一致線
７−１〜７−ｍに対応する第２のマスク・セル１０のみ
の格納しているマスク情報がすべて有効状態のときのみ
有効状態となり、１個のマスク情報でも無効状態ならば
対応する最短マスク線４は無効状態となる。つまり論理
積を出力する。
４−ｎは、対応するｍ個の第２のマスク・セル１０のう
ち、検索動作時に有効状態を出力している第２の一致線
７−１〜７−ｍに対応する第２のマスク・セル１０のみ
の格納しているマスク情報がすべて有効状態のときのみ
有効状態となり、１個のマスク情報でも無効状態ならば
対応する最短マスク線４は無効状態となる。つまり論理
積を出力する。
【０１１３】たとえば、第２の一致線７−１と、第２の
一致線７−２のみが有効状態を出力しているとき、最短
マスク線４−１からは第２のマスク・セル１０−１−１
の記憶状態と第２のマスク・セル１０−２−１の記憶状
態を論理積した値を出力し、最短マスク線４−２からは
第２のマスク・セル１０−１−２の記憶状態と第２のマ
スク・セル１０−２−２の記憶状態を論理積した値を出
力し、以下同様に、最短マスク線４−ｎからは第２のマ
スク・セル１０−１−ｎの記憶状態と第２のマスク・セ
ル１０−２−ｎの記憶状態を論理積した値を出力する。
一致線７−２のみが有効状態を出力しているとき、最短
マスク線４−１からは第２のマスク・セル１０−１−１
の記憶状態と第２のマスク・セル１０−２−１の記憶状
態を論理積した値を出力し、最短マスク線４−２からは
第２のマスク・セル１０−１−２の記憶状態と第２のマ
スク・セル１０−２−２の記憶状態を論理積した値を出
力し、以下同様に、最短マスク線４−ｎからは第２のマ
スク・セル１０−１−ｎの記憶状態と第２のマスク・セ
ル１０−２−ｎの記憶状態を論理積した値を出力する。
【０１１４】最短マスク出力機能付連想メモリ２のｎビ
ットのｍ個の第２の連想メモリ・ワード８−１〜８−ｍ
のｎ個の第２のデータ・セル９、ｎ個の第２のマスク・
セル１０には、それぞれｎビットの記憶情報、およびそ
のマスク情報が検索に先立って予め格納されているもの
とする。また、第２の連想メモリ３のｍ個の連想メモリ
・ワード１０６は、それぞれ、最短マスク出力機能付連
想メモリ２のｍ個の第２の連想メモリ・ワード８に対応
しているものとする。
ットのｍ個の第２の連想メモリ・ワード８−１〜８−ｍ
のｎ個の第２のデータ・セル９、ｎ個の第２のマスク・
セル１０には、それぞれｎビットの記憶情報、およびそ
のマスク情報が検索に先立って予め格納されているもの
とする。また、第２の連想メモリ３のｍ個の連想メモリ
・ワード１０６は、それぞれ、最短マスク出力機能付連
想メモリ２のｍ個の第２の連想メモリ・ワード８に対応
しているものとする。
【０１１５】第２の連想メモリ３の２ｎビットのｍ個の
連想メモリ・ワードの２ｎ個のデータ・セル１０８、お
よび２ｎ個のマスク・セル１１０のうち、ビット線１０
１−１〜１０１−ｎに対応するそれぞれｎ個のデータ・
セル１０８、マスク・セル１１０には、最短マスク出力
機能付連想メモリ２の対応する第２の連想メモリ・ワー
ドの第２のデータ・セル９および第２のマスク・セル１
０に格納したそれぞれｎビットの記憶情報と同一のもの
をそれぞれ予め格納しておく。
連想メモリ・ワードの２ｎ個のデータ・セル１０８、お
よび２ｎ個のマスク・セル１１０のうち、ビット線１０
１−１〜１０１−ｎに対応するそれぞれｎ個のデータ・
セル１０８、マスク・セル１１０には、最短マスク出力
機能付連想メモリ２の対応する第２の連想メモリ・ワー
ドの第２のデータ・セル９および第２のマスク・セル１
０に格納したそれぞれｎビットの記憶情報と同一のもの
をそれぞれ予め格納しておく。
【０１１６】また、連想メモリ・ワード１０６内の、ビ
ット線１０１−（ｎ＋１）〜１０１−２ｎに対応するｎ
個のデータ・セル１０８には、同一連想メモリ・ワード
内のビット線１０１−１〜１０１−ｎに対応するマスク
・セル１１０に格納したマスク情報と同一のものを記憶
情報として予め格納しておく。また、連想メモリ・ワー
ド１０６内の、ビット線１０１−（ｎ＋１）〜１０１−
２ｎに対応するｎ個のマスク・セル１１０には予め無効
状態を格納しておく。
ット線１０１−（ｎ＋１）〜１０１−２ｎに対応するｎ
個のデータ・セル１０８には、同一連想メモリ・ワード
内のビット線１０１−１〜１０１−ｎに対応するマスク
・セル１１０に格納したマスク情報と同一のものを記憶
情報として予め格納しておく。また、連想メモリ・ワー
ド１０６内の、ビット線１０１−（ｎ＋１）〜１０１−
２ｎに対応するｎ個のマスク・セル１１０には予め無効
状態を格納しておく。
【０１１７】次に、本発明のｎビットｍ語の最短マスク
出力機能付連想メモリ２のブロック構成例を図６に示
す。以降、マスク情報の有効状態を“１”、無効状態を
“０”とする。最短マスク線４−１〜４−ｎの有効状態
を“１”、無効状態を“０”とする。また、第２の一致
線７−１〜７−ｍの有効状態を“１”、無効状態を
“０”とする。
出力機能付連想メモリ２のブロック構成例を図６に示
す。以降、マスク情報の有効状態を“１”、無効状態を
“０”とする。最短マスク線４−１〜４−ｎの有効状態
を“１”、無効状態を“０”とする。また、第２の一致
線７−１〜７−ｍの有効状態を“１”、無効状態を
“０”とする。
【０１１８】ｍ個の第２の連想メモリ・ワード８−１〜
８−ｍと、ｎ本の第２のビット線６−１〜６−ｎと、ｍ
本の第２のデータ・ワード線１４−１〜１４−ｍと、ｍ
本の第２のマスク・ワード線１５−１〜１５−ｍと、ｍ
本の第２の一致線７−１〜７−ｍと、ｎ本の最短マスク
線４−１〜４−ｎと、ｎ本の抵抗１６−１〜１６−ｎに
より構成される。第２の連想メモリ・ワード８−１〜８
−ｍは、それぞれｎ個の第２の連想メモリ・セル１２で
構成される。また、第２の連想メモリ・セル１２は、１
個の第２の連想データ・セル９と、１個の第２の比較器
１１と、１個の第２のマスク・セル１０と、１個の論理
ゲート１３により構成される。
８−ｍと、ｎ本の第２のビット線６−１〜６−ｎと、ｍ
本の第２のデータ・ワード線１４−１〜１４−ｍと、ｍ
本の第２のマスク・ワード線１５−１〜１５−ｍと、ｍ
本の第２の一致線７−１〜７−ｍと、ｎ本の最短マスク
線４−１〜４−ｎと、ｎ本の抵抗１６−１〜１６−ｎに
より構成される。第２の連想メモリ・ワード８−１〜８
−ｍは、それぞれｎ個の第２の連想メモリ・セル１２で
構成される。また、第２の連想メモリ・セル１２は、１
個の第２の連想データ・セル９と、１個の第２の比較器
１１と、１個の第２のマスク・セル１０と、１個の論理
ゲート１３により構成される。
【０１１９】最短マスク出力機能付連想メモリ２は、図
１０の従来の連想メモリ１００と比較して、ビット線１
０１−１〜１０１−ｎが第２のビット線６−１〜６−ｎ
に、データ・ワード線１０２−１〜１０２−ｍが第２の
データ・ワード線１４−１〜１４−ｍに、マスク・ワー
ド線１０３−１〜１０３−ｍが第２のマスク・ワード線
１０３−１〜１０３−ｍに、一致線１０４−１〜１０４
−ｍが第２の一致線７−１〜７−ｍに、連想メモリ・ワ
ード１０６−１〜１０６−ｍが第２の連想メモリ・ワー
ド８−１〜８−ｍに対応し、連想メモリ・セル１０７が
第２の連想メモリ・セル１２に対応し、また、データ・
セル１０８が第２のデータ・セル９に、比較器１０９が
第２の比較器１１に、マスク・セル１１０が第２のマス
ク・セル１０に、それぞれ対応し、全く同様な動作を行
う。
１０の従来の連想メモリ１００と比較して、ビット線１
０１−１〜１０１−ｎが第２のビット線６−１〜６−ｎ
に、データ・ワード線１０２−１〜１０２−ｍが第２の
データ・ワード線１４−１〜１４−ｍに、マスク・ワー
ド線１０３−１〜１０３−ｍが第２のマスク・ワード線
１０３−１〜１０３−ｍに、一致線１０４−１〜１０４
−ｍが第２の一致線７−１〜７−ｍに、連想メモリ・ワ
ード１０６−１〜１０６−ｍが第２の連想メモリ・ワー
ド８−１〜８−ｍに対応し、連想メモリ・セル１０７が
第２の連想メモリ・セル１２に対応し、また、データ・
セル１０８が第２のデータ・セル９に、比較器１０９が
第２の比較器１１に、マスク・セル１１０が第２のマス
ク・セル１０に、それぞれ対応し、全く同様な動作を行
う。
【０１２０】ｎ本の最短マスク線４−１〜４−ｎは、ｍ
個の第２の連想メモリ・ワード８−１〜８−ｍと接続さ
れ、対応する１個の抵抗１６によりハイ・レベルにプル
・アップされている。たとえば、最短マスク線４−１
は、抵抗１６−１に対応している。また、第２の連想メ
モリ・ワード８−１〜８−ｍを構成するｎ個の第２の連
想メモリ・セル１２には、それぞれｎ本の最短マスク線
の中の対応する１本が接続されている。たとえば１番目
の第２の連想メモリ・ワード８−１を構成する１番目の
第２の連想メモリ・セル１２−１−１には、最短マスク
線４−１が接続されている。
個の第２の連想メモリ・ワード８−１〜８−ｍと接続さ
れ、対応する１個の抵抗１６によりハイ・レベルにプル
・アップされている。たとえば、最短マスク線４−１
は、抵抗１６−１に対応している。また、第２の連想メ
モリ・ワード８−１〜８−ｍを構成するｎ個の第２の連
想メモリ・セル１２には、それぞれｎ本の最短マスク線
の中の対応する１本が接続されている。たとえば１番目
の第２の連想メモリ・ワード８−１を構成する１番目の
第２の連想メモリ・セル１２−１−１には、最短マスク
線４−１が接続されている。
【０１２１】また、第２の連想メモリ・セル１２の内部
の論理ゲート１３は、第２のマスク・セル１０の出力信
号と、対応する第２の一致線７−２を入力とし、ワイア
ード論理接続により対応する最短マスク線４に接続され
ている。論理ゲート１３は、第２のマスク・セル１０が
無効状態のマスク情報“０”を格納し、かつ対応する第
２の一致線７が有効状態“１”のときに、対応する最短
マスク線４に無効状態“０”を出力し、それ以外の場合
には最短マスク線４を開放状態とする。従って、最短マ
スク線４に接続されている対応するすべての論理ゲート
１３のうち、一つでも無効状態“０”を出力していれば
最短マスク線４は無効状態“０”となり、それ以外の場
合は有効状態“１”となるようにワイアード論理接続さ
れていることになる。つまり、有効状態の第２の一致線
７に対応する第２のマスク・セル１０に格納されたマス
ク情報がすべて有効状態“１”のときのみ、対応する最
短マスク線４が有効状態となるようなワイアードＡＮＤ
論理を構成している。もちろん同様の論理動作となるよ
うに通常の論理ゲートで構成してもかまわない。以上の
構成により、図５の最短マスク出力機能付連想メモリ２
が実現できる。
の論理ゲート１３は、第２のマスク・セル１０の出力信
号と、対応する第２の一致線７−２を入力とし、ワイア
ード論理接続により対応する最短マスク線４に接続され
ている。論理ゲート１３は、第２のマスク・セル１０が
無効状態のマスク情報“０”を格納し、かつ対応する第
２の一致線７が有効状態“１”のときに、対応する最短
マスク線４に無効状態“０”を出力し、それ以外の場合
には最短マスク線４を開放状態とする。従って、最短マ
スク線４に接続されている対応するすべての論理ゲート
１３のうち、一つでも無効状態“０”を出力していれば
最短マスク線４は無効状態“０”となり、それ以外の場
合は有効状態“１”となるようにワイアード論理接続さ
れていることになる。つまり、有効状態の第２の一致線
７に対応する第２のマスク・セル１０に格納されたマス
ク情報がすべて有効状態“１”のときのみ、対応する最
短マスク線４が有効状態となるようなワイアードＡＮＤ
論理を構成している。もちろん同様の論理動作となるよ
うに通常の論理ゲートで構成してもかまわない。以上の
構成により、図５の最短マスク出力機能付連想メモリ２
が実現できる。
【０１２２】図７は、本発明の第２の連想メモリ・セル
の構成例を示す回路図である。マスク情報の有効状態を
“１”、無効状態を“０”とする。最短マスク線４の有
効状態を“１”、無効状態を“０”とする。また、第２
の一致線７の有効状態を“１”、無効状態を“０”とす
る。図から分かるように、図２に示す本発明の連想メモ
リ・セルからマスク比較器とそれに付随するマスク一致
線を除いたものであり、データ・ワード線、一致線、マ
スク・ワード線、データ・セル、比較器、マスク・セル
および論理ゲートの働きは、図２に示すものと同様であ
るのでそれらに対する説明を割愛する。
の構成例を示す回路図である。マスク情報の有効状態を
“１”、無効状態を“０”とする。最短マスク線４の有
効状態を“１”、無効状態を“０”とする。また、第２
の一致線７の有効状態を“１”、無効状態を“０”とす
る。図から分かるように、図２に示す本発明の連想メモ
リ・セルからマスク比較器とそれに付随するマスク一致
線を除いたものであり、データ・ワード線、一致線、マ
スク・ワード線、データ・セル、比較器、マスク・セル
および論理ゲートの働きは、図２に示すものと同様であ
るのでそれらに対する説明を割愛する。
【０１２３】次に、図８を用いて、本発明の連想メモリ
４を図１２のネットワークルータ３００−３に適用した
場合の動作を説明する。
４を図１２のネットワークルータ３００−３に適用した
場合の動作を説明する。
【０１２４】最短マスク出力機能付連想メモリ２および
第２の連想メモリ３に格納するマスク情報の有効状態を
“１”、無効状態を“０”とする。最短マスク線４−１
〜４−８の有効状態を“１”、無効状態を“０”とす
る。また、第２の一致線７−１〜７−５、一致線１０４
−１〜１０４−５の有効状態を“１”、無効状態を
“０”とする。
第２の連想メモリ３に格納するマスク情報の有効状態を
“１”、無効状態を“０”とする。最短マスク線４−１
〜４−８の有効状態を“１”、無効状態を“０”とす
る。また、第２の一致線７−１〜７−５、一致線１０４
−１〜１０４−５の有効状態を“１”、無効状態を
“０”とする。
【０１２５】８ビット５語の最短マスク出力機能付連想
メモリ２には、図１３の従来の連想メモリ１００と同様
に、ルータ３００−３のネットワーク・アドレス（３．
＊．＊．＊）以外の接続情報を記憶している。第２の連
想メモリ・ワード８−１には（１．＊．＊．＊）を表現
するため２進数で、記憶データには（０１．００．０
０．００）を、マスク情報として（００．１１．１１．
１１）を格納してある。同様に第２の連想メモリ・ワー
ド８−２には（２．＊．＊．＊）を、第２の連想メモリ
・ワード８−３には（１．２．２．＊）を、第２の連想
メモリ・ワード８−４には（１．２．＊．＊）を、第２
の連想メモリ・ワード８−５には（２．３．３．＊）を
格納してある。
メモリ２には、図１３の従来の連想メモリ１００と同様
に、ルータ３００−３のネットワーク・アドレス（３．
＊．＊．＊）以外の接続情報を記憶している。第２の連
想メモリ・ワード８−１には（１．＊．＊．＊）を表現
するため２進数で、記憶データには（０１．００．０
０．００）を、マスク情報として（００．１１．１１．
１１）を格納してある。同様に第２の連想メモリ・ワー
ド８−２には（２．＊．＊．＊）を、第２の連想メモリ
・ワード８−３には（１．２．２．＊）を、第２の連想
メモリ・ワード８−４には（１．２．＊．＊）を、第２
の連想メモリ・ワード８−５には（２．３．３．＊）を
格納してある。
【０１２６】第２の連想メモリ３の連想メモリ・ワード
１０６−１〜１０６−５が格納している１６ビットの記
憶データ、１６ビットのマスク情報において、ビット線
１０１−１〜１０１−８に対応するそれぞれ８ビットの
領域（以降は下位８ビットと称する）には、最短マスク
出力機能付連想メモリ２の対応する第２の連想メモリ３
に格納したそれぞれ８ビットの記憶データ、マスク情報
と同一のものを記憶する。
１０６−１〜１０６−５が格納している１６ビットの記
憶データ、１６ビットのマスク情報において、ビット線
１０１−１〜１０１−８に対応するそれぞれ８ビットの
領域（以降は下位８ビットと称する）には、最短マスク
出力機能付連想メモリ２の対応する第２の連想メモリ３
に格納したそれぞれ８ビットの記憶データ、マスク情報
と同一のものを記憶する。
【０１２７】つまり、連想メモリ・ワード１０６−１の
下位８ビットには４進数で（１．＊．＊．＊）を表現す
るため２進数で、記憶データには（０１．００．００．
００）を、マスク情報として（００．１１．１１．１
１）を格納してある。同様に連想メモリ・ワード１０６
−２の下位８ビットには４進数で（２．＊．＊．＊）
を、１０６−３の下位８ビットには４進数（１．２．
２．＊）を、１０６−４の下位８ビットには４進数で
（１．２．＊．＊）を、１０６−５の下位８ビットには
４進数で（２．３．３．＊）を格納してある。
下位８ビットには４進数で（１．＊．＊．＊）を表現す
るため２進数で、記憶データには（０１．００．００．
００）を、マスク情報として（００．１１．１１．１
１）を格納してある。同様に連想メモリ・ワード１０６
−２の下位８ビットには４進数で（２．＊．＊．＊）
を、１０６−３の下位８ビットには４進数（１．２．
２．＊）を、１０６−４の下位８ビットには４進数で
（１．２．＊．＊）を、１０６−５の下位８ビットには
４進数で（２．３．３．＊）を格納してある。
【０１２８】また、第２の連想メモリ３の連想メモリ・
ワード１０６−１〜１０６−５が格納している１６ビッ
トの記憶データ、１６ビットのマスク情報において、ビ
ット線１０１−９〜１０１−１６に対応するそれぞれ８
ビットの領域（以降は上位８ビットと称する）には、記
憶情報としては同一連想メモリ・ワード１０６−１〜１
０６−５の下位８ビットに格納してあるマスク情報を格
納し、マスク情報としては８ビットすべて無効状態を格
納する。つまり、連想メモリ・ワード１０６−１の上位
８ビットには記憶データとして（００．１１．１１．１
１）を、マスク情報として（００．００．００．００）
を格納してある。同様に、連想メモリ・ワード１０６−
２の上位８ビットには記憶データとして（００．１１．
１１．１１）を、マスク情報として（００．００．０
０．００）を、１０６−３の上位８ビットには記憶デー
タとして（００．００．００．１１）を、マスク情報と
して（００．００．００．００）を、１０６−４の上位
８ビットには記憶データとして（００．００．１１．１
１）を、マスク情報として（００．００．００．００）
を、１０６−５の上位８ビットには記憶データとして
（００．００．００．１１）を、マスク情報として（０
０．００．００．００）を格納してある。
ワード１０６−１〜１０６−５が格納している１６ビッ
トの記憶データ、１６ビットのマスク情報において、ビ
ット線１０１−９〜１０１−１６に対応するそれぞれ８
ビットの領域（以降は上位８ビットと称する）には、記
憶情報としては同一連想メモリ・ワード１０６−１〜１
０６−５の下位８ビットに格納してあるマスク情報を格
納し、マスク情報としては８ビットすべて無効状態を格
納する。つまり、連想メモリ・ワード１０６−１の上位
８ビットには記憶データとして（００．１１．１１．１
１）を、マスク情報として（００．００．００．００）
を格納してある。同様に、連想メモリ・ワード１０６−
２の上位８ビットには記憶データとして（００．１１．
１１．１１）を、マスク情報として（００．００．０
０．００）を、１０６−３の上位８ビットには記憶デー
タとして（００．００．００．１１）を、マスク情報と
して（００．００．００．００）を、１０６−４の上位
８ビットには記憶データとして（００．００．１１．１
１）を、マスク情報として（００．００．００．００）
を、１０６−５の上位８ビットには記憶データとして
（００．００．００．１１）を、マスク情報として（０
０．００．００．００）を格納してある。
【０１２９】従って、１６ビットの連想メモリ・ワード
１０６−１には２進数で（０１．＊＊．＊＊．＊＊．０
０．１１．１１．１１）が格納されており、１０６−２
には２進数で（１０．＊＊．＊＊．＊＊．００．１１．
１１．１１）が、１０６−３には２進数で（０１．１
０．１０．＊＊．００．００．００．１１）が、１０６
−４には２進数で（０１．１０．＊＊．＊＊．００．０
０．１１．１１）が、１０６−５には２進数で（１０．
１１．１１．＊＊．００．００．００．１１）が、それ
ぞれ格納されている。
１０６−１には２進数で（０１．＊＊．＊＊．＊＊．０
０．１１．１１．１１）が格納されており、１０６−２
には２進数で（１０．＊＊．＊＊．＊＊．００．１１．
１１．１１）が、１０６−３には２進数で（０１．１
０．１０．＊＊．００．００．００．１１）が、１０６
−４には２進数で（０１．１０．＊＊．＊＊．００．０
０．１１．１１）が、１０６−５には２進数で（１０．
１１．１１．＊＊．００．００．００．１１）が、それ
ぞれ格納されている。
【０１３０】ここで、検索データ１０５としてＰＣ３０
１−１の４進数のネットワーク・アドレス（１．２．
２．３）を入力して検索動作を行った場合の動作を説明
する。
１−１の４進数のネットワーク・アドレス（１．２．
２．３）を入力して検索動作を行った場合の動作を説明
する。
【０１３１】図１３の従来の連想メモリ１００の場合と
同様に、最短マスク出力機能付連想メモリ２の、第２の
連想メモリ・ワード８−３に格納されている４進表現の
（１．２．２．＊）と、第２の連想メモリ・ワード８−
４に格納されている４進表現の（１．２．＊．＊）が一
致し、第２の一致線７−３と第２の一致線７−４の２本
が有効状態に従って“１”となり、残りの第２の一致線
７−１，７−２、および７−５は無効状態“０”とな
る。
同様に、最短マスク出力機能付連想メモリ２の、第２の
連想メモリ・ワード８−３に格納されている４進表現の
（１．２．２．＊）と、第２の連想メモリ・ワード８−
４に格納されている４進表現の（１．２．＊．＊）が一
致し、第２の一致線７−３と第２の一致線７−４の２本
が有効状態に従って“１”となり、残りの第２の一致線
７−１，７−２、および７−５は無効状態“０”とな
る。
【０１３２】従って、最短マスク線４−１からは、第２
のメモリワード８−３の最短マスク線４−１に対応する
マスク情報“０”と、第２のメモリワード８−４の最短
マスク線４−１に対応するマスク情報“０”との論理積
“０”を出力する。また、最短マスク線４−２からは、
第２のメモリワード８−３の最短マスク線４−２に対応
するマスク情報“０”と、第２のメモリワード８−４の
最短マスク線４−２に対応するマスク情報“０”との論
理積“０”を出力する。以降は同様に、最短マスク線４
−３からは“０”と“０”の論理積“０”が、最短マス
ク線４−４からは“０”と“０”の論理積“０”が、最
短マスク線４−５からは“０”と“１”の論理積“０”
が、最短マスク線４−６からは“０”と“１”の論理積
“０”が、最短マスク線４−７からは“１”と“１”の
論理積“１”が、最短マスク線４−３からは“１”と
“１”の論理積“１”が、それぞれ出力される。従っ
て、最短マスク・データ５として２進表現で“００００
００１１”が出力される。
のメモリワード８−３の最短マスク線４−１に対応する
マスク情報“０”と、第２のメモリワード８−４の最短
マスク線４−１に対応するマスク情報“０”との論理積
“０”を出力する。また、最短マスク線４−２からは、
第２のメモリワード８−３の最短マスク線４−２に対応
するマスク情報“０”と、第２のメモリワード８−４の
最短マスク線４−２に対応するマスク情報“０”との論
理積“０”を出力する。以降は同様に、最短マスク線４
−３からは“０”と“０”の論理積“０”が、最短マス
ク線４−４からは“０”と“０”の論理積“０”が、最
短マスク線４−５からは“０”と“１”の論理積“０”
が、最短マスク線４−６からは“０”と“１”の論理積
“０”が、最短マスク線４−７からは“１”と“１”の
論理積“１”が、最短マスク線４−３からは“１”と
“１”の論理積“１”が、それぞれ出力される。従っ
て、最短マスク・データ５として２進表現で“００００
００１１”が出力される。
【０１３３】ビット線１０１−１〜１０１−８には、検
索データ１０５の２進表現“０１１０１０１１”が、ビ
ット線１０１−９〜１０１−１６には、最短マスク・デ
ータ５の２進表現で“００００００１１”が入力されて
いる。従って、ビット線１０１−１〜１０１−１６には
“０１１０１０１１００００００１１”が入力されるこ
とになる。このデータを第２の連想メモリ３で１６ビッ
ト全体で検索を行うと、連想メモリ・ワード３の（０
１．１０．１０．＊＊．００．００．００．１１）のみ
が一致し、一致線１０４−３のみが有効状態を出力す
る。これにより、従来の連想メモリでは、４進表現で
（１．２．２．＊）に対応する一致線１０４−３と、
（１．２．＊．＊）に対応する一致線１０４−４の両方
が有効状態になってしまったが、本発明の連想メモリ１
では、マスク情報により検索対象から除外される情報量
の少ない（１．２．２．＊）に対応する一致線１０４−
３のみが有効状態になることがわかる。
索データ１０５の２進表現“０１１０１０１１”が、ビ
ット線１０１−９〜１０１−１６には、最短マスク・デ
ータ５の２進表現で“００００００１１”が入力されて
いる。従って、ビット線１０１−１〜１０１−１６には
“０１１０１０１１００００００１１”が入力されるこ
とになる。このデータを第２の連想メモリ３で１６ビッ
ト全体で検索を行うと、連想メモリ・ワード３の（０
１．１０．１０．＊＊．００．００．００．１１）のみ
が一致し、一致線１０４−３のみが有効状態を出力す
る。これにより、従来の連想メモリでは、４進表現で
（１．２．２．＊）に対応する一致線１０４−３と、
（１．２．＊．＊）に対応する一致線１０４−４の両方
が有効状態になってしまったが、本発明の連想メモリ１
では、マスク情報により検索対象から除外される情報量
の少ない（１．２．２．＊）に対応する一致線１０４−
３のみが有効状態になることがわかる。
【０１３４】上述のように、第二の実施の形態の連想メ
モリを使用すれば１クロックで最短マスク情報を持つワ
ードを選択できる。
モリを使用すれば１クロックで最短マスク情報を持つワ
ードを選択できる。
【０１３５】次に、本発明の第一の実施の形態の連想メ
モリ１や第二の実施の形態の連想メモリ４を転送先ネッ
トワーク・アドレス計算に用いたルータの構成例を示す
ブロック図を図９に示す。ルータ３００は、入力転送デ
ータ３０８を入力とし、出力転送データ３０９を出力す
る。入力転送データ３０８は、目的地ネットワーク・ア
ドレス３１１と、転送先ネットワーク・アドレス３１０
とデータ部３１２を有している。出力転送データ３０９
は、目的地ネットワーク・アドレス３１１と、第２の転
送先ネットワーク・アドレス３１３とデータ部３１２を
有している。
モリ１や第二の実施の形態の連想メモリ４を転送先ネッ
トワーク・アドレス計算に用いたルータの構成例を示す
ブロック図を図９に示す。ルータ３００は、入力転送デ
ータ３０８を入力とし、出力転送データ３０９を出力す
る。入力転送データ３０８は、目的地ネットワーク・ア
ドレス３１１と、転送先ネットワーク・アドレス３１０
とデータ部３１２を有している。出力転送データ３０９
は、目的地ネットワーク・アドレス３１１と、第２の転
送先ネットワーク・アドレス３１３とデータ部３１２を
有している。
【０１３６】入力転送データ３０８の転送先ネットワー
ク・アドレス３１０は当然ルータ３００のネットワーク
・アドレスとなっている。ルータ３００は、目的地ネッ
トワーク・アドレス抽出部３０６と、連想メモリ１と、
エンコーダ３１４と、メモリ３０４と転送先ネットワー
ク・アドレス変更部３０７とにより構成される。
ク・アドレス３１０は当然ルータ３００のネットワーク
・アドレスとなっている。ルータ３００は、目的地ネッ
トワーク・アドレス抽出部３０６と、連想メモリ１と、
エンコーダ３１４と、メモリ３０４と転送先ネットワー
ク・アドレス変更部３０７とにより構成される。
【０１３７】ここでは、図１２のルータ３００−３に適
用した場合において、ネットワーク・アドレス（３．
＊．＊．＊）の機器から、ネットワーク・アドレス
（１．＊．＊．＊）または（２．＊．＊．＊）の機器に
転送する場合について説明する。図９では、マスク情報
の有効状態は“１”、無効状態は“０”である。また、
マスク一致線１９−１〜１９−５の有効状態は“１”、
無効状態は“０”である。
用した場合において、ネットワーク・アドレス（３．
＊．＊．＊）の機器から、ネットワーク・アドレス
（１．＊．＊．＊）または（２．＊．＊．＊）の機器に
転送する場合について説明する。図９では、マスク情報
の有効状態は“１”、無効状態は“０”である。また、
マスク一致線１９−１〜１９−５の有効状態は“１”、
無効状態は“０”である。
【０１３８】目的地ネットワーク・アドレス抽出部３０
６は、入力転送データ３０８の目的地ネットワーク・ア
ドレス３１１を抽出し、検索データ１０５として、連想
メモリ１に入力する。
６は、入力転送データ３０８の目的地ネットワーク・ア
ドレス３１１を抽出し、検索データ１０５として、連想
メモリ１に入力する。
【０１３９】連想メモリ１にはルータ３００−３のネッ
トワーク・アドレス（３．＊．＊．＊）以外の接続情報
を記憶している。ワード１には（１．＊．＊．＊）を表
現するため２進数で、記憶データには（０１．００．０
０．００）を、マスク情報として（００．１１．１１．
１１）を格納してある。
トワーク・アドレス（３．＊．＊．＊）以外の接続情報
を記憶している。ワード１には（１．＊．＊．＊）を表
現するため２進数で、記憶データには（０１．００．０
０．００）を、マスク情報として（００．１１．１１．
１１）を格納してある。
【０１４０】同様にワード２には（２．＊．＊．＊）
を、ワード３には（１．２．２．＊）を、ワード４には
（１．２．＊．＊）を、ワード５には（２．３．３．
＊）を格納してある。ワード１からワード５に対応する
マスク一致線１９−１〜１９−５はエンコーダ３１４に
される。エンコーダ３１４はマスク一致線１９−１〜１
９−５をエンコードした結果を、メモリ・アドレス信号
３０３としてメモリ３０４に出力する。
を、ワード３には（１．２．２．＊）を、ワード４には
（１．２．＊．＊）を、ワード５には（２．３．３．
＊）を格納してある。ワード１からワード５に対応する
マスク一致線１９−１〜１９−５はエンコーダ３１４に
される。エンコーダ３１４はマスク一致線１９−１〜１
９−５をエンコードした結果を、メモリ・アドレス信号
３０３としてメモリ３０４に出力する。
【０１４１】メモリ３０４には、連想メモリ１の各ワー
ドの記憶データ、マスク情報により構成されるネットワ
ーク・アドレスに対応するルータのネットワーク・アド
レスを同一のワードに記憶してある。たとえば、連想メ
モリのワード１にはネットワーク・アドレス（１．＊．
＊．＊）が記憶されているが、これに対応するルータ３
００−１のネットワーク・アドレスがメモリ３０４の同
じくワード１に格納されている。同様にメモリ３０４の
ワード２にはルータ３００−２のネットワーク・アドレ
スが、ワード３にはルータ３００−６のネットワーク・
アドレスが、ワード４にはルータ３００−４のネットワ
ーク・アドレスが、ワード５にはルータ３００−７のネ
ットワーク・アドレスが格納されている。このようにし
て、メモリ３０４は、メモリ・アドレス信号３０３をリ
ード・アドレスとして指定される格納データを、メモリ
・データ信号３０５として出力する。
ドの記憶データ、マスク情報により構成されるネットワ
ーク・アドレスに対応するルータのネットワーク・アド
レスを同一のワードに記憶してある。たとえば、連想メ
モリのワード１にはネットワーク・アドレス（１．＊．
＊．＊）が記憶されているが、これに対応するルータ３
００−１のネットワーク・アドレスがメモリ３０４の同
じくワード１に格納されている。同様にメモリ３０４の
ワード２にはルータ３００−２のネットワーク・アドレ
スが、ワード３にはルータ３００−６のネットワーク・
アドレスが、ワード４にはルータ３００−４のネットワ
ーク・アドレスが、ワード５にはルータ３００−７のネ
ットワーク・アドレスが格納されている。このようにし
て、メモリ３０４は、メモリ・アドレス信号３０３をリ
ード・アドレスとして指定される格納データを、メモリ
・データ信号３０５として出力する。
【０１４２】転送先ネットワーク・アドレス変更部３０
７は、出力転送データ３０９の第２の転送先アドレス３
１３を、メモリ・データ信号３０５の値に変更した後、
第２のネットワーク・アドレスに対応するネットワーク
機器に転送を行う。
７は、出力転送データ３０９の第２の転送先アドレス３
１３を、メモリ・データ信号３０５の値に変更した後、
第２のネットワーク・アドレスに対応するネットワーク
機器に転送を行う。
【０１４３】たとえば入力転送データ３０８の目的地ネ
ットワーク・アドレス３１１が（１．２．２．３）の場
合、図１３の従来の連想メモリ１００と異なり、連想メ
モリ１で検索するとワード３の、マスク一致線１９−３
のみが有効状態となる。これにより、エンコーダ３０２
はメモリ・アドレス３０３として“３”を出力し、メモ
リ３０４はルータ３００−６のネットワーク・アドレス
をメモリ・データ信号３０５として出力する。転送先ネ
ットワーク・アドレス変更部により、出力転送データ３
０９の第２の転送先ネットワーク・アドレス３１３を、
ルータ３００−６のネットワーク・アドレスに変更し、
ルータ３００−６に向けて出力転送データ３０９を転送
する。
ットワーク・アドレス３１１が（１．２．２．３）の場
合、図１３の従来の連想メモリ１００と異なり、連想メ
モリ１で検索するとワード３の、マスク一致線１９−３
のみが有効状態となる。これにより、エンコーダ３０２
はメモリ・アドレス３０３として“３”を出力し、メモ
リ３０４はルータ３００−６のネットワーク・アドレス
をメモリ・データ信号３０５として出力する。転送先ネ
ットワーク・アドレス変更部により、出力転送データ３
０９の第２の転送先ネットワーク・アドレス３１３を、
ルータ３００−６のネットワーク・アドレスに変更し、
ルータ３００−６に向けて出力転送データ３０９を転送
する。
【０１４４】このように、本発明の連想メモリは一つの
最適なワードを選択して直接出力するので、ソフトウエ
ア処理により数１００クロックをかけて転送先ネットワ
ーク・アドレス計算を行っていた従来のルータに比べ
て、本発明のルータは、数１００倍以上高速に転送先ネ
ットワーク・アドレス計算を行うことができる。
最適なワードを選択して直接出力するので、ソフトウエ
ア処理により数１００クロックをかけて転送先ネットワ
ーク・アドレス計算を行っていた従来のルータに比べ
て、本発明のルータは、数１００倍以上高速に転送先ネ
ットワーク・アドレス計算を行うことができる。
【０１４５】
【発明の効果】上述のように、本発明の連想メモリは、
同一の検索データに対して複数の記憶データが一致した
場合に、一致した記憶データの中で、マスク情報により
検索対象から除外されたビット数が最も少ない最短マス
ク情報に対応するワードがどれか一つを１クロックか２
クロックで高速に識別し、その情報を直接メモリ外に出
力できるという効果がある。
同一の検索データに対して複数の記憶データが一致した
場合に、一致した記憶データの中で、マスク情報により
検索対象から除外されたビット数が最も少ない最短マス
ク情報に対応するワードがどれか一つを１クロックか２
クロックで高速に識別し、その情報を直接メモリ外に出
力できるという効果がある。
【０１４６】また、連想メモリの出力情報を他の記憶装
置への書き込み／読み出しアドレス生成に使用する場合
に、プライオリティ機能がないエンコーダを使用できる
ので、本発明の連想メモリを組み込めばシステムの小型
化や高速化が図れる。その上、従来のプライオリティ・
エンコーダのように予め決められた優先規則や連想メモ
リへのデータの格納順によって、最終的に選ばれるワー
ドが異なることがないので、本発明の連想メモリを使用
すればその中に書き込むデータの順番を考慮する必要が
なくなる。従って、大規模データを扱うシステムになる
ほど、本発明の連想メモリの効果が大になる。しかも、
従来の連想メモリの１．３倍程度の回路規模で実現でき
る。
置への書き込み／読み出しアドレス生成に使用する場合
に、プライオリティ機能がないエンコーダを使用できる
ので、本発明の連想メモリを組み込めばシステムの小型
化や高速化が図れる。その上、従来のプライオリティ・
エンコーダのように予め決められた優先規則や連想メモ
リへのデータの格納順によって、最終的に選ばれるワー
ドが異なることがないので、本発明の連想メモリを使用
すればその中に書き込むデータの順番を考慮する必要が
なくなる。従って、大規模データを扱うシステムになる
ほど、本発明の連想メモリの効果が大になる。しかも、
従来の連想メモリの１．３倍程度の回路規模で実現でき
る。
【０１４７】また、本発明の連想メモリをネットワーク
・アドレス計算を行うルータに組み込めば、従来に比較
して数１００倍以上高速に転送先ネットワーク・アドレ
ス計算を行うことができる。すなわち、従来のルータで
はソフトウエア処理により数１００クロックをかけて最
適転送先ネットワーク・アドレス計算を行っていたが、
本発明の連想メモリは１〜２クロックで最適転送先を行
えるからである。
・アドレス計算を行うルータに組み込めば、従来に比較
して数１００倍以上高速に転送先ネットワーク・アドレ
ス計算を行うことができる。すなわち、従来のルータで
はソフトウエア処理により数１００クロックをかけて最
適転送先ネットワーク・アドレス計算を行っていたが、
本発明の連想メモリは１〜２クロックで最適転送先を行
えるからである。
【０１４８】更に、本発明のルータをネットワークシス
テムでは、上述から分かるように、ルータ内の連想メモ
リに格納するユーザアドレスの順番をソートして決める
必要がないので、従来のようなユーザの登録・末梢に伴
うワードのソートが不要となり、ネットワーク通信不能
の時間が短縮される。この効果は、ユーザ数が多くなれ
ばなるほど大であり、特に、ユーザ数が急速に延びてい
るコンピュータネットワークシステムに適用すれば今後
効果は絶大になる。
テムでは、上述から分かるように、ルータ内の連想メモ
リに格納するユーザアドレスの順番をソートして決める
必要がないので、従来のようなユーザの登録・末梢に伴
うワードのソートが不要となり、ネットワーク通信不能
の時間が短縮される。この効果は、ユーザ数が多くなれ
ばなるほど大であり、特に、ユーザ数が急速に延びてい
るコンピュータネットワークシステムに適用すれば今後
効果は絶大になる。
【図１】本発明の第一の実施の形態の連想メモリの構成
例を示すブロック図である。
例を示すブロック図である。
【図２】本発明の第一の実施の形態の連想メモリ・セル
を説明する図である。
を説明する図である。
【図３】本発明の第一の実施の形態の連想メモリの動作
例を示す図である。
例を示す図である。
【図４】本発明の第一の実施の形態の連想メモリの動作
タイミングチャートである。
タイミングチャートである。
【図５】本発明の第二の実施の形態の連想メモリの構成
例を示すブロック図である。
例を示すブロック図である。
【図６】本発明の最短マスク出力機能付連想メモリの構
成例を示すブロック図である。
成例を示すブロック図である。
【図７】本発明の最短マスク出力機能付連想メモリ・セ
ルの構成例を示す図である。
ルの構成例を示す図である。
【図８】本発明の第二の実施の形態の連想メモリの動作
例を示す図である。
例を示す図である。
【図９】本発明の連想メモリを転送先ネットワーク・ア
ドレス計算に用いた本発明のルータの構成例を示すブロ
ック図である。
ドレス計算に用いた本発明のルータの構成例を示すブロ
ック図である。
【図１０】従来の連想メモリの一構成例を示すブロック
図である。
図である。
【図１１】従来の連想メモリ・セルの一構成例を示す回
路図である。
路図である。
【図１２】ネットワークの構成例を示す接続図である。
【図１３】従来の連想メモリをルータの転送先アドレス
計算に用いた場合の説明図である。
計算に用いた場合の説明図である。
１ 連想メモリ ２ 最短マスク出力機能付連想メモリ ３ 第２の連想メモリ ４−１〜４−ｎ 最短マスク線 ５ 最短マスク・データ ６−１〜６−ｎ 第２のビット線 ７−１〜７−ｍ 第２の一致線 ８−１〜８−ｍ 第２の連想メモリ・ワード ９−１−１〜９−ｍ−ｎ 第２のデータ・セル １０−１−１〜１０−ｍ−ｎ 第２のマスク・セル １１−１−１〜１１−ｍ−ｎ 第２の比較器 １２−１−１〜１２−ｍ−ｎ 第２の連想メモリ・セ
ル １３−１−１〜１３−ｍ−ｎ 論理ゲート １４−１〜１４−ｍ 第２のデータ・ワード線 １５−１〜１５−ｍ 第２のマスク・ワード線 １６−１〜１６−ｎ 抵抗 １７ ｎビット２入力１出力セレクタ １８−１−１〜１８−ｍ−ｎ マスク比較器 １９−１〜１９−ｍ マスク一致線 ２０−１〜２０−ｍ ラッチ ２１ ｎビット・ラッチ ２２−１〜２２−ｎ ラッチ出力線 ２３ 選択信号 ２４ ラッチ制御信号 １００ 従来の連想メモリ １０１−１〜１０１−ｎ，１０１−（ｎ＋１）〜１０１
−２ｎ ビット線 １０２−１〜１０２−ｍ データ・ワード線 １０３−１〜１０３−ｍ マスク・ワード線 １０４−１〜１０４−ｍ 一致線 １０５ 検索データ １０６−１〜１０６−ｍ 連想メモリ・ワード １０７−１−１〜１０７−ｍ−ｎ 連想メモリ・セル １０８−１−１〜１０８−ｍ−ｎ，１０８−１−（ｎ＋
１）〜１０８−ｍ−２ｎ データ・セル １０９−１−１〜１０９−ｍ−ｎ 比較器 １１０−１−１〜１１０−ｍ−ｎ，１１０−１−（ｎ＋
１）〜１１０−ｍ−２ｎ マスク・セル ２０１ 反転論理ゲートＧ１ ２０２ 反転論理ゲートＧ２ ２０３ ＭＯＳトランジスタＴ１ ２０４ ＭＯＳトランジスタＴ２ ２０５ ＭＯＳトランジスタＴ３ ２０６ ＭＯＳトランジスタＴ４ ２０７ ＭＯＳトランジスタＴ５ ２０８ ＭＯＳトランジスタＴ６ ２０９ 反転論理ゲートＧ３ ２１０ 反転論理ゲートＧ４ ２１１ ＭＯＳトランジスタＴ７ ２１２ ＭＯＳトランジスタＴ８ ２１３ ＭＯＳトランジスタＴ９ ２１４ ＭＯＳトランジスタＴ１０ ２１５ ＭＯＳトランジスタＴ１１ ２１６ ＭＯＳトランジスタＴ１２ ２１７ ＭＯＳトランジスタＴ１３ ３００−１〜３００−７ ルータ ３０１−１ ＰＣ ３０２ プライオリティ・エンコーダ ３０３ メモリ・アドレス信号 ３０４ メモリ ３０５ メモリ・データ信号 ３０６ 目的地ネットワーク・アドレス抽出部 ３０７ 転送先ネットワーク・アドレス変更部 ３０８ 入力転送データ ３０９ 出力転送データ ３１０ 転送先ネットワーク・アドレス ３１１ 目的地ネットワーク・アドレス ３１２ データ部 ３１３ 第２の転送先ネットワーク・アドレス
ル １３−１−１〜１３−ｍ−ｎ 論理ゲート １４−１〜１４−ｍ 第２のデータ・ワード線 １５−１〜１５−ｍ 第２のマスク・ワード線 １６−１〜１６−ｎ 抵抗 １７ ｎビット２入力１出力セレクタ １８−１−１〜１８−ｍ−ｎ マスク比較器 １９−１〜１９−ｍ マスク一致線 ２０−１〜２０−ｍ ラッチ ２１ ｎビット・ラッチ ２２−１〜２２−ｎ ラッチ出力線 ２３ 選択信号 ２４ ラッチ制御信号 １００ 従来の連想メモリ １０１−１〜１０１−ｎ，１０１−（ｎ＋１）〜１０１
−２ｎ ビット線 １０２−１〜１０２−ｍ データ・ワード線 １０３−１〜１０３−ｍ マスク・ワード線 １０４−１〜１０４−ｍ 一致線 １０５ 検索データ １０６−１〜１０６−ｍ 連想メモリ・ワード １０７−１−１〜１０７−ｍ−ｎ 連想メモリ・セル １０８−１−１〜１０８−ｍ−ｎ，１０８−１−（ｎ＋
１）〜１０８−ｍ−２ｎ データ・セル １０９−１−１〜１０９−ｍ−ｎ 比較器 １１０−１−１〜１１０−ｍ−ｎ，１１０−１−（ｎ＋
１）〜１１０−ｍ−２ｎ マスク・セル ２０１ 反転論理ゲートＧ１ ２０２ 反転論理ゲートＧ２ ２０３ ＭＯＳトランジスタＴ１ ２０４ ＭＯＳトランジスタＴ２ ２０５ ＭＯＳトランジスタＴ３ ２０６ ＭＯＳトランジスタＴ４ ２０７ ＭＯＳトランジスタＴ５ ２０８ ＭＯＳトランジスタＴ６ ２０９ 反転論理ゲートＧ３ ２１０ 反転論理ゲートＧ４ ２１１ ＭＯＳトランジスタＴ７ ２１２ ＭＯＳトランジスタＴ８ ２１３ ＭＯＳトランジスタＴ９ ２１４ ＭＯＳトランジスタＴ１０ ２１５ ＭＯＳトランジスタＴ１１ ２１６ ＭＯＳトランジスタＴ１２ ２１７ ＭＯＳトランジスタＴ１３ ３００−１〜３００−７ ルータ ３０１−１ ＰＣ ３０２ プライオリティ・エンコーダ ３０３ メモリ・アドレス信号 ３０４ メモリ ３０５ メモリ・データ信号 ３０６ 目的地ネットワーク・アドレス抽出部 ３０７ 転送先ネットワーク・アドレス変更部 ３０８ 入力転送データ ３０９ 出力転送データ ３１０ 転送先ネットワーク・アドレス ３１１ 目的地ネットワーク・アドレス ３１２ データ部 ３１３ 第２の転送先ネットワーク・アドレス
Claims (17)
- 【請求項１】 検索されるデータとそのマスクデータと
を対にして格納するワードを複数有する連想メモリにお
いて、外部から入力された検索データの１次検索の結果
検索されるべきデータとして複数のワードが選出された
際、当該選出された複数のワードに対応するマスクデー
タ同士の論理演算を行う手段を設けた連想メモリ。 - 【請求項２】 請求項１に記載の連想メモリにおいて、
２次検索として前記論理演算の結果を検索データとして
前記選出された複数のワードに対応するマスクデータを
検索し、前記論理演算の結果と前記マスクデータが一致
したワードを選出する連想メモリ。 - 【請求項３】 請求項１に記載の連想メモリにおいて、
２次検索として前記論理演算の結果を検索データとして
前記ワードのマスクデータを検索し、前記１次検索で選
出され且つ前記２次検索で前記論理演算の結果とマスク
データが一致したワードを選出する連想メモリ。 - 【請求項４】 前記論理演算は論理積演算である請求項
１乃至３に記載の連想メモリ。 - 【請求項５】 検索されるデータとそのマスクデータと
を対にして格納する第１のワードを複数有し、外部から
入力された検索データの検索の結果検索されるべきデー
タとして複数の第１のワードが選出された際、当該選出
された複数の第１のワードに対応するマスクデータ同士
の論理演算を行う手段を有する第１の連想メモリと、前
記検索されるデータとそのマスクデータを対として格納
する第２のワードを複数有する第２の連想メモリを有
し、前記第２のワードは前記第１の連想メモリのワード
の２倍のビット数で構成され、前記第２の連想メモリの
各検索されるデータおよびそのマスクデータは前記第１
の連想メモリの対応するアドレスのワードに格納されて
いる検索されるデータおよびそのマスクデータを格納し
ている第１のビット群を有し、更に前記第２の連想メモ
リの各検索されるデータは同じワードのマスクデータを
格納している第２のビット群を有し、検索に際し、前記
論理演算の結果を前記第２の連想メモリの前記第２のビ
ット群へ入力し、前記検索データを前記第２の連想メモ
リの第２のビット群へ入力し、前記第２の連想メモリの
前記第２のワードの検索されるデータ中から前記検索デ
ータのビット情報と前記演算結果のビット情報に一致す
るワードを選択することを特徴とする連想メモリ。 - 【請求項６】 記憶情報の１ビットまたは複数ビットご
とに検索対象から除外するか否かを、有効状態、無効状
態により設定するマスク情報を記憶情報１語ごとに有す
る連想メモリにおいて、一つまたは複数の記憶情報が検
索データと一致したとき、検索データに対して一致した
記憶情報に対応するマスク情報のすべての中で、検索対
象から除外するよう設定された記憶情報のビット数が最
小であるマスク情報を最短マスク信号線に出力する第１
の検索手段と、検索データと一致する一つまたは複数の
記憶情報の中で、そのマスク情報が最短マスク信号線に
一致する記憶情報を識別する信号を出力する第２の検索
手段とを有することを特徴とする連想メモリ。 - 【請求項７】 請求項６において、第１の検索手段が、
記憶情報１語ごとに検索データとマスク情報を付加した
該記憶データが一致するときに有効状態となる一致線を
有し、かつ、一つまたは複数の記憶情報が該検索データ
と一致したとき、一致した記憶データに対応するマスク
情報のすべてに対して、マスク有効状態を真とする論理
積演算を行った結果を最短マスク信号線として出力する
最短マスク演算回路とを有する最短マスク出力機能付連
想メモリにより構成されることを特徴とする連想メモ
リ。 - 【請求項８】 請求項６において、第２の検索手段が、
１語中にマスク情報を付加した記憶情報とマスク情報を
検索対象として格納している従来の連想メモリに、前記
第１の検索手段に入力した該検索データと前記第１の検
索手段が出力する最短マスク信号を１語の検索データと
して入力することにより構成されることを特徴とする連
想メモリ。 - 【請求項９】 請求項７において、１語中のマスク情報
の１ビットごとに、該語に対応する一致線が有効状態か
つ該マスク情報のビットがマスク無効状態のときにマス
ク無効状態を出力する第１の論理回路と、すべての語の
マスク情報の同じビット位置に対応する前記論理回路の
出力状態を入力としマスク有効状態を真とする論理積演
算結果を前記ビット位置の最短マスク信号線に出力する
第２の論理回路とにより構成される最短マスク出力回路
を有することを特徴とする連想メモリ。 - 【請求項１０】 １語中のマスク情報１ビットごとに、
対応するビット位置の最短マスク信号線とマスク無効状
電位との間に直列に挿入された第１のトランジスタと第
２のトランジスタを有し、第１のＭＯＳトランジスタは
該語に対応する一致線が有効状態の時に導通状態、無効
状態の時には開放状態となり、第２のＭＯＳトランジス
タは該マスク情報のビットが無効状態のときに導通状
態、有効状態の時に開放状態となるよう、前記第１の論
理回路を構成することを特徴とする請求項９の連想メモ
リ。 - 【請求項１１】 請求項１の第１の検索手段において、
最短マスク信号検索データを格納する第１の記憶手段
と、マスク情報を付加した記憶情報が外部からの検索情
報と一致している語中の該マスク情報が第１の記憶手段
の格納情報と一致しているか否かを第２の一致線に出力
する一致検出手段とを有することで第２の検索手段の構
成要素を第１の検索手段の構成要素と共有することを特
徴とする連想メモリ。 - 【請求項１２】 請求項１０の一致検出手段において、
外部からの検索情報と第１の記憶手段の出力信号とを選
択し検索データとして入力する選択手段と、１語ごとに
有する一致線の値を１語ごとに格納する第２の記憶手段
と、１語ごとに前記マスク情報が検索データと比較した
結果が一致し、かつ該語中の第２の記憶手段の格納して
いる状態が有効状態の場合に第２の一致線に有効状態を
出力する前記比較手段とを有することを特徴とする連想
メモリ。 - 【請求項１３】 請求項１０の比較手段が、１語中のマ
スク情報の１ビットごとに前記マスク情報が検索データ
と比較した結果が不一致ならば無効状態を第２の一致線
に出力するマスク比較手段と、格納している状態が無効
状態ならば第２の一致線に無効状態を出力する該語中の
第２の記憶手段とを有することを特徴とする連想メモ
リ。 - 【請求項１４】 請求項１１の比較手段において、前記
各マスク比較手段の出力と前記第２の記憶手段の出力に
より第２の一致線に対して結線論理を構成することを特
徴とする連想メモリ。 - 【請求項１５】 記憶情報の１ビットまたは複数ビット
ごとに検索対象から除外するか否かを、有効状態、無効
状態により設定するマスク情報を記憶情報１語ごとに有
する連想メモリに経路情報を格納するルータにおいて、
一つまたは複数の経路情報が入力転送データの目的地ネ
ットワーク・アドレスと一致したとき、目的地ネットワ
ーク・アドレスに対して一致した経路情報に対応するマ
スク情報のすべての中で、検索対象から除外するよう設
定された経路情報のビット数が最小であるマスク情報を
最短マスク信号線に出力する第１の検索手段と、前記目
的地ネットワーク・アドレスと一致する一つまたは複数
の経路情報の中で、そのマスク情報が最短マスク信号線
に一致する経路情報を識別する一致信号を出力する第２
の検索手段と、前記一致信号により前記入力転送データ
の転送先アドレスを決定する手段と、前記入力転送デー
タを前記転送先アドレスに転送する手段とを有すること
を特徴とするルータ。 - 【請求項１６】 １ビットまたは複数ビットごとに検索
対象から除外するか否かを、その有効状態、無効状態に
より設定するマスク情報を１語ごとに有する経路情報を
複数格納する経路情報テーブルを有するルータにおい
て、一つまたは複数の経路情報が入力転送データの目的
地ネットワーク・アドレスと一致したとき、前記目的地
ネットワーク・アドレスに対して一致した経路情報に対
応するマスク情報のすべての中で、検索対象から除外す
るよう設定された経路情報のビット数が最小であるマス
ク情報を最短マスク信号として発生し、前記目的地ネッ
トワーク・アドレスと一致する一つまたは複数の経路情
報の中で、そのマスク情報が最短マスク信号に一致する
記憶情報を識別する一致信号を発生し、前記一致信号に
より前記入力転送データの転送先アドレスを決定し、前
記入力転送データを前記転送先アドレスに転送すること
を特徴とするルータ。 - 【請求項１７】 請求項１５または１６に記載の前記ル
ータを介してネットワークに接続された機器間でデータ
通信を行うネットワークシステム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23425097A JP3191737B2 (ja) | 1997-08-29 | 1997-08-29 | ルータを有するネットワークシステムおよび改良されたルータおよびそのルータに用いられる連想メモリ |
| DE19839205A DE19839205A1 (de) | 1997-08-29 | 1998-08-28 | Assoziativspeicher mit einer Maskenfunktion zur Verwendung in einem Netzwerkrouter |
| KR10-1998-0035410A KR100429743B1 (ko) | 1997-08-29 | 1998-08-29 | 네트워크라우터에사용하기위한마스크기능을갖는연상메모리 |
| TW087114322A TW399210B (en) | 1997-08-29 | 1998-08-29 | Associative memory having mask function for use in network router |
| CN98117438A CN1124613C (zh) | 1997-08-29 | 1998-08-31 | 一种用于网络路由器的具有掩码功能的相联存储器 |
| US09/144,066 US6295576B1 (en) | 1997-08-29 | 1998-08-31 | Associative memory having a mask function for use in a network router |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23425097A JP3191737B2 (ja) | 1997-08-29 | 1997-08-29 | ルータを有するネットワークシステムおよび改良されたルータおよびそのルータに用いられる連想メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173782A true JPH1173782A (ja) | 1999-03-16 |
| JP3191737B2 JP3191737B2 (ja) | 2001-07-23 |
Family
ID=16968034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23425097A Expired - Fee Related JP3191737B2 (ja) | 1997-08-29 | 1997-08-29 | ルータを有するネットワークシステムおよび改良されたルータおよびそのルータに用いられる連想メモリ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6295576B1 (ja) |
| JP (1) | JP3191737B2 (ja) |
| KR (1) | KR100429743B1 (ja) |
| CN (1) | CN1124613C (ja) |
| DE (1) | DE19839205A1 (ja) |
| TW (1) | TW399210B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001097229A1 (fr) * | 2000-06-16 | 2001-12-20 | Terminus Technology Limited | Memoire associative, methode d'extraction, routeur et systeme de reseau |
| JP2002304891A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 連想記憶装置 |
| WO2002091386A1 (fr) * | 2001-04-25 | 2002-11-14 | Terminus Technology Limited | Memoire associative, procede de recherche dans ladite memoire, dispositif de reseau et systeme de reseau |
| WO2003010774A1 (fr) * | 2001-07-24 | 2003-02-06 | Terminus Technology Limited | Systeme de memoire associative, dispositif reseau et systeme reseau |
| US6639819B2 (en) | 2001-05-18 | 2003-10-28 | Fujitsu Limited | Associative memory apparatus and routing apparatus |
| US6910105B2 (en) | 2000-08-10 | 2005-06-21 | Terminus Technology Limited | Associative memory having a mask function for use in a network router |
| US7397683B2 (en) | 2002-05-30 | 2008-07-08 | Terminus Technology Limited | Associative memory having a mask function for use in a network router |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6658002B1 (en) | 1998-06-30 | 2003-12-02 | Cisco Technology, Inc. | Logical operation unit for packet processing |
| US7249149B1 (en) | 1999-08-10 | 2007-07-24 | Washington University | Tree bitmap data structures and their use in performing lookup operations |
| US6560610B1 (en) | 1999-08-10 | 2003-05-06 | Washington University | Data structure using a tree bitmap and method for rapid classification of data in a database |
| US6526474B1 (en) * | 1999-10-25 | 2003-02-25 | Cisco Technology, Inc. | Content addressable memory (CAM) with accesses to multiple CAM arrays used to generate result for various matching sizes |
| US6725326B1 (en) | 2000-08-15 | 2004-04-20 | Cisco Technology, Inc. | Techniques for efficient memory management for longest prefix match problems |
| FR2813698B1 (fr) * | 2000-09-04 | 2002-11-29 | St Microelectronics Sa | Cellule cache a masquage |
| US6606681B1 (en) | 2001-02-23 | 2003-08-12 | Cisco Systems, Inc. | Optimized content addressable memory (CAM) |
| US6477071B1 (en) * | 2001-05-07 | 2002-11-05 | Switchcore Ab | Method and apparatus for content addressable memory with a partitioned match line |
| US6862281B1 (en) | 2001-05-10 | 2005-03-01 | Cisco Technology, Inc. | L4 lookup implementation using efficient CAM organization |
| US7002965B1 (en) * | 2001-05-21 | 2006-02-21 | Cisco Technology, Inc. | Method and apparatus for using ternary and binary content-addressable memory stages to classify packets |
| US7260673B1 (en) | 2001-07-20 | 2007-08-21 | Cisco Technology, Inc. | Method and apparatus for verifying the integrity of a content-addressable memory result |
| US7065083B1 (en) | 2001-10-04 | 2006-06-20 | Cisco Technology, Inc. | Method and apparatus for dynamically generating lookup words for content-addressable memories |
| US6775737B1 (en) | 2001-10-09 | 2004-08-10 | Cisco Technology, Inc. | Method and apparatus for allocating and using range identifiers as input values to content-addressable memories |
| KR100545365B1 (ko) * | 2001-12-10 | 2006-01-24 | 카부시키가이샤 테르미나스 테크놀로지 | 연상메모리 및 그 검색방법 및 네트워크 장치 및 네트워크시스템 |
| US6715029B1 (en) | 2002-01-07 | 2004-03-30 | Cisco Technology, Inc. | Method and apparatus for possibly decreasing the number of associative memory entries by supplementing an associative memory result with discriminator bits from an original set of information |
| US6970971B1 (en) * | 2002-01-08 | 2005-11-29 | Cisco Technology, Inc. | Method and apparatus for mapping prefixes and values of a hierarchical space to other representations |
| US6961808B1 (en) | 2002-01-08 | 2005-11-01 | Cisco Technology, Inc. | Method and apparatus for implementing and using multiple virtual portions of physical associative memories |
| US6871262B1 (en) | 2002-02-14 | 2005-03-22 | Cisco Technology, Inc. | Method and apparatus for matching a string with multiple lookups using a single associative memory |
| US7336660B2 (en) * | 2002-05-31 | 2008-02-26 | Cisco Technology, Inc. | Method and apparatus for processing packets based on information extracted from the packets and context indications such as but not limited to input interface characteristics |
| US7558775B1 (en) | 2002-06-08 | 2009-07-07 | Cisco Technology, Inc. | Methods and apparatus for maintaining sets of ranges typically using an associative memory and for using these ranges to identify a matching range based on a query point or query range and to maintain sorted elements for use such as in providing priority queue operations |
| US7299317B1 (en) | 2002-06-08 | 2007-11-20 | Cisco Technology, Inc. | Assigning prefixes to associative memory classes based on a value of a last bit of each prefix and their use including but not limited to locating a prefix and for maintaining a Patricia tree data structure |
| US7313667B1 (en) | 2002-08-05 | 2007-12-25 | Cisco Technology, Inc. | Methods and apparatus for mapping fields of entries into new values and combining these mapped values into mapped entries for use in lookup operations such as for packet processing |
| US7689485B2 (en) * | 2002-08-10 | 2010-03-30 | Cisco Technology, Inc. | Generating accounting data based on access control list entries |
| US7082492B2 (en) * | 2002-08-10 | 2006-07-25 | Cisco Technology, Inc. | Associative memory entries with force no-hit and priority indications of particular use in implementing policy maps in communication devices |
| US7028136B1 (en) | 2002-08-10 | 2006-04-11 | Cisco Technology, Inc. | Managing idle time and performing lookup operations to adapt to refresh requirements or operational rates of the particular associative memory or other devices used to implement the system |
| EP1530763B1 (en) * | 2002-08-10 | 2018-04-18 | Cisco Technology, Inc. | Associative memory with enhanced capabilities |
| US7065609B2 (en) * | 2002-08-10 | 2006-06-20 | Cisco Technology, Inc. | Performing lookup operations using associative memories optionally including selectively determining which associative memory blocks to use in identifying a result and possibly propagating error indications |
| US7103708B2 (en) * | 2002-08-10 | 2006-09-05 | Cisco Technology, Inc. | Performing lookup operations using associative memories optionally including modifying a search key in generating a lookup word and possibly forcing a no-hit indication in response to matching a particular entry |
| US7177978B2 (en) * | 2002-08-10 | 2007-02-13 | Cisco Technology, Inc. | Generating and merging lookup results to apply multiple features |
| US7441074B1 (en) | 2002-08-10 | 2008-10-21 | Cisco Technology, Inc. | Methods and apparatus for distributing entries among lookup units and selectively enabling less than all of the lookup units when performing a lookup operation |
| US7349382B2 (en) * | 2002-08-10 | 2008-03-25 | Cisco Technology, Inc. | Reverse path forwarding protection of packets using automated population of access control lists based on a forwarding information base |
| US6717946B1 (en) | 2002-10-31 | 2004-04-06 | Cisco Technology Inc. | Methods and apparatus for mapping ranges of values into unique values of particular use for range matching operations using an associative memory |
| US7941605B1 (en) | 2002-11-01 | 2011-05-10 | Cisco Technology, Inc | Methods and apparatus for generating a result based on a lookup result from a lookup operation using an associative memory and processing based on a discriminator portion of a lookup word |
| US7024515B1 (en) | 2002-11-15 | 2006-04-04 | Cisco Technology, Inc. | Methods and apparatus for performing continue actions using an associative memory which might be particularly useful for implementing access control list and quality of service features |
| US7496035B1 (en) | 2003-01-31 | 2009-02-24 | Cisco Technology, Inc. | Methods and apparatus for defining flow types and instances thereof such as for identifying packets corresponding to instances of the flow types |
| US7415472B2 (en) * | 2003-05-13 | 2008-08-19 | Cisco Technology, Inc. | Comparison tree data structures of particular use in performing lookup operations |
| US7415463B2 (en) * | 2003-05-13 | 2008-08-19 | Cisco Technology, Inc. | Programming tree data structures and handling collisions while performing lookup operations |
| US7197597B1 (en) | 2003-07-22 | 2007-03-27 | Cisco Technology, Inc. | Performing lookup operations in a content addressable memory based on hashed values of particular use in maintaining statistics for packet flows |
| US7941606B1 (en) | 2003-07-22 | 2011-05-10 | Cisco Technology, Inc. | Identifying a flow identification value mask based on a flow identification value of a packet |
| US7080195B2 (en) * | 2003-10-22 | 2006-07-18 | Cisco Technology, Inc. | Merging indications of matching items of multiple groups and possibly associated with skip conditions to identify winning entries of particular use for implementing access control lists |
| US7240149B1 (en) | 2003-11-06 | 2007-07-03 | Cisco Technology, Inc. | Multiple branch operations in an associative memory |
| US7249228B1 (en) | 2004-03-01 | 2007-07-24 | Cisco Technology, Inc. | Reducing the number of block masks required for programming multiple access control list in an associative memory |
| US7478109B1 (en) | 2004-03-15 | 2009-01-13 | Cisco Technology, Inc. | Identification of a longest matching prefix based on a search of intervals corresponding to the prefixes |
| US7480255B2 (en) * | 2004-05-27 | 2009-01-20 | Cisco Technology, Inc. | Data structure identifying for multiple addresses the reverse path forwarding information for a common intermediate node and its use |
| US7290083B2 (en) * | 2004-06-29 | 2007-10-30 | Cisco Technology, Inc. | Error protection for lookup operations in content-addressable memory entries |
| GB2420883A (en) * | 2004-12-02 | 2006-06-07 | 3Com Corp | Examining data patterns according to rules stored in content addressable memories |
| US7219195B2 (en) * | 2004-12-21 | 2007-05-15 | Cisco Technology, Inc. | Associative memory with invert result capability |
| US7523251B2 (en) * | 2005-01-18 | 2009-04-21 | Cisco Technology, Inc. | Quaternary content-addressable memory |
| US7689889B2 (en) * | 2006-08-24 | 2010-03-30 | Cisco Technology, Inc. | Content addressable memory entry coding for error detection and correction |
| TW200832409A (en) * | 2007-01-19 | 2008-08-01 | Univ Nat Chiao Tung | Butterfly match-line structure and search method implemented thereby |
| US8280901B2 (en) * | 2008-01-03 | 2012-10-02 | Masterfile Corporation | Method and system for displaying search results |
| US9697910B1 (en) * | 2016-03-30 | 2017-07-04 | International Business Machines Corporation | Multi-match error detection in content addressable memory testing |
| CN110703740B (zh) * | 2019-10-28 | 2022-06-17 | 深圳市元征科技股份有限公司 | 一种汽车诊断数据处理方法、装置及计算机存储介质 |
| CN113724764B (zh) * | 2021-09-01 | 2023-11-10 | 北京航空航天大学 | 基于非易失存储器的乘法装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220293A (ja) | 1988-02-29 | 1989-09-01 | Nec Corp | 連想記憶回路 |
| US5440715A (en) * | 1990-06-27 | 1995-08-08 | Advanced Micro Devices, Inc. | Method and apparatus for expanding the width of a content addressable memory using a continuation bit |
| JPH087580A (ja) | 1994-06-23 | 1996-01-12 | Hitachi Ltd | 半導体記憶装置および情報処理装置 |
| US5649149A (en) * | 1994-08-01 | 1997-07-15 | Cypress Semiconductor Corporation | Integrated content addressable memory array with processing logical and a host computer interface |
| JP3152109B2 (ja) * | 1995-05-30 | 2001-04-03 | 日本ビクター株式会社 | オーディオ信号の圧縮伸張方法 |
| JPH10112728A (ja) | 1996-10-04 | 1998-04-28 | Oki Electric Ind Co Ltd | 連想メモリ検索システム |
-
1997
- 1997-08-29 JP JP23425097A patent/JP3191737B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-28 DE DE19839205A patent/DE19839205A1/de not_active Ceased
- 1998-08-29 KR KR10-1998-0035410A patent/KR100429743B1/ko not_active IP Right Cessation
- 1998-08-29 TW TW087114322A patent/TW399210B/zh not_active IP Right Cessation
- 1998-08-31 US US09/144,066 patent/US6295576B1/en not_active Expired - Lifetime
- 1998-08-31 CN CN98117438A patent/CN1124613C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001097229A1 (fr) * | 2000-06-16 | 2001-12-20 | Terminus Technology Limited | Memoire associative, methode d'extraction, routeur et systeme de reseau |
| EP1300854A4 (en) * | 2000-06-16 | 2006-02-01 | Terminus Technology Ltd | ASSOCIATIVE MEMORY, EXTRACTION METHOD, ROUTER AND NETWORK SYSTEM |
| US6910105B2 (en) | 2000-08-10 | 2005-06-21 | Terminus Technology Limited | Associative memory having a mask function for use in a network router |
| JP2002304891A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 連想記憶装置 |
| WO2002091386A1 (fr) * | 2001-04-25 | 2002-11-14 | Terminus Technology Limited | Memoire associative, procede de recherche dans ladite memoire, dispositif de reseau et systeme de reseau |
| EP1385173A1 (en) * | 2001-04-25 | 2004-01-28 | Terminus Technology Limited | Associative memory, method for searching the same, network device, and network system |
| US6956756B2 (en) | 2001-04-25 | 2005-10-18 | Terminus Technology Limited | Associative memory, method for searching the same, network device, and network system |
| EP1385173A4 (en) * | 2001-04-25 | 2005-10-26 | Terminus Technology Ltd | ASSOCIATIVE MEMORY, HIS SEARCH, NETWORK DEVICE AND NETWORK SYSTEM METHOD |
| US7397682B2 (en) | 2001-04-25 | 2008-07-08 | Terminus Technology Limited | Associative memory having a mask function for use in network devices and network system |
| US6639819B2 (en) | 2001-05-18 | 2003-10-28 | Fujitsu Limited | Associative memory apparatus and routing apparatus |
| WO2003010774A1 (fr) * | 2001-07-24 | 2003-02-06 | Terminus Technology Limited | Systeme de memoire associative, dispositif reseau et systeme reseau |
| US7397683B2 (en) | 2002-05-30 | 2008-07-08 | Terminus Technology Limited | Associative memory having a mask function for use in a network router |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990024040A (ko) | 1999-03-25 |
| JP3191737B2 (ja) | 2001-07-23 |
| DE19839205A1 (de) | 1999-03-04 |
| TW399210B (en) | 2000-07-21 |
| CN1124613C (zh) | 2003-10-15 |
| US6295576B1 (en) | 2001-09-25 |
| CN1212436A (zh) | 1999-03-31 |
| KR100429743B1 (ko) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191737B2 (ja) | ルータを有するネットワークシステムおよび改良されたルータおよびそのルータに用いられる連想メモリ | |
| JP3593920B2 (ja) | 連続検索動作可能な最短マスク出力機能付連想メモリ | |
| TW200401206A (en) | Enhanced multiway radix tree and related methods | |
| US6766317B2 (en) | Range check cell and a method for the use thereof | |
| JP2000353388A (ja) | 内容参照可能メモリの改良 | |
| WO2002091386A1 (fr) | Memoire associative, procede de recherche dans ladite memoire, dispositif de reseau et systeme de reseau | |
| US7386660B2 (en) | CAM with automatic writing to the next free address | |
| JP3845845B2 (ja) | 連想メモリ・システムおよびネットワーク機器およびネットワーク・システム | |
| US7155565B2 (en) | Automatic learning in a CAM | |
| JPH11102589A (ja) | 連想メモリモジュール | |
| JP2004046988A (ja) | 連想メモリ装置及びそれを用いた中継装置 | |
| JP2000030469A (ja) | 連想メモリセル及び連想メモリ | |
| Devi et al. | Low Energy Asynchronous CAM Based On Reordered Overlapped Search Mechanism | |
| US20060062037A1 (en) | Longest match detection in a CAM | |
| JPH11284658A (ja) | 最長一致検索装置 | |
| US7337267B1 (en) | Hierarchical, programmable-priority content addressable memory system | |
| WO2003050820A1 (fr) | Memoire associative et son procede de recherche, routeur et systeme reseau | |
| JP3531105B2 (ja) | 連想メモリおよびその検索方法およびルータおよびネットワークシステム | |
| JP3845814B2 (ja) | 連想メモリとその検索方法及びルータとネットワークシステム | |
| JP3636382B2 (ja) | 連想メモリ | |
| JP3795043B2 (ja) | 連想メモリおよびその検索方法およびルータおよびネットワークシステム | |
| US7257671B2 (en) | Content addressable memory capable of changing priority in priority encoder | |
| JPH05101682A (ja) | 内容アドレス式メモリ | |
| JP3202899B2 (ja) | 連想メモリ | |
| JP2002111718A (ja) | 経路検索装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |