JPH11102589A

JPH11102589A - 連想メモリモジュール

Info

Publication number: JPH11102589A
Application number: JP27952597A
Authority: JP
Inventors: Toshiaki Miyazaki; 敏明宮崎; Tsugumasa Hayashi; 経正林
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1997-09-26
Filing date: 1997-09-26
Publication date: 1999-04-13
Anticipated expiration: 2017-09-26
Also published as: JP3623082B2

Abstract

(57)【要約】【課題】ハードウェアでベストマッチ処理を行うこと
による高速性と、用意した連想メモリ全体の容量を有効
に使用することができる柔軟性とを有する連想メモリモ
ジュールを提供することを目的とするものである。【解決手段】プライオリティ・エンコーダにおけるデ
ータ選択の優先順序を外部から任意に設定可能な優先順
序設定手段を設け、また、入力データを複数の連想メモ
リのそれぞれに同時に与え、複数の連想メモリのそれぞ
れに同時に検索を実行させる同時検索実行手段を設け、
同時に実行して得られた複数の検索結果から、設定され
た優先順序に従って、プライオリティ・エンコーダが、
１つの検索結果を選び出す連想メモリモジュールであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力データの一部
のビット列を検索キーとし、連想メモリモジュールに内
蔵されているデータ記憶手段に予め格納されている複数
のデータ群からなるデータテーブルの中から、上記検索
キーと一致する項目を含むデータ群を検索し、その内容
または格納位置を読み出す機能を持ち、しかも、上記検
索キーが複数のデータ群と同時に一致しているときに、
検索キーのビット列が最も長いものと一致しているデー
タ群を取り出す連想メモリモジュールに関する。

【０００２】

【従来の技術】複数の入出力ポートを持つＩＰルーティ
ング処理装置（ルータ）を用いて、ＩＰルーティング処
理を行うには、入力ポートに到着したパケットのヘッダ
情報から、３２ビットの「相手ＩＰアドレス」を検出
し、この検出された相手ＩＰアドレスに適合する出力ポ
ートに、上記到着したパケットを送出する必要があり、
つまり、到着したパケットを送出すべき出力ポートを決
定する必要がある。この場合、上記「相手ＩＰアドレ
ス」を検索キーとし、ルータ内に存在するルーティング
テーブル中の項目を検索し、上記検索キーと一致した上
記項目に登録されている出力ポートを選択することによ
って、上記到着したパケットを送出すべき出力ポートを
決定する。

【０００３】この出力ポートを決定する処理として、ベ
ストマッチ方式が採用されている。このベストマッチ処
理は、まず、ルーティングテーブル内のＩＰアドレス
を、そのＩＰアドレス毎に１対１対応で、別途用意され
ているネットマスク情報によって、「相手ＩＰアドレ
ス」の一部のビットをマッチングの対象から除外するマ
スク処理を行った後、このマスク処理されたデータを検
索キーとして、被検索データと比較処理し、複数の候補
とマッチすると、マスクの長さ（マスクのビット幅）が
最も長いデータ（マッチング対象から除外したビット幅
が最も短いデータ）を最優先候補として採用する処理で
ある。

【０００４】マスクデータ上、「１」の立っているビッ
トが比較対象であるとした場合、たとえば、マスクデー
タが「１１１１１１１１１１１１１１１１１１１１
１１１１００００００００」である３２ビット幅のデ
ータ（比較対照が２４ビットであるデータ）と、マスク
データが「１１１１１１１１１１１１１１１１００
００００００００００００００」である３２ビット幅
のデータ（比較対照が１６ビットであるデータ）とに、
検索キーがマッチした場合、比較対象が２４ビットであ
る前者のデータを選択する。

【０００５】このベストマッチ処理は、ルーティング処
理の主要部分であるにもかかわらず、従来は、ＣＰＵを
使用してソフトウェアでベストマッチ処理を実行してい
るので、ルータ自身のスループットの向上が阻止される
という問題がある。

【０００６】

【発明が解決しようとする課題】一方、内容を高速に比
較するハードウェアとして、連想メモリ（ＣＡＭ）が従
来知られている。この従来の連想メモリは、入力データ
に対して一律にマスク処理を行い、内容を検索するのみ
であり、上記ベストマッチ処理を行うために格納されて
いる各ＩＰアドレス毎に、個別にマスク処理を行うもの
ではない。ところで、ベストマッチ処理に用いるマスク
データは、一般に、複数のＩＰアドレスに対して同一で
あることが、通信の規約上、多いので、従来の連想メモ
リを複数用い、上記ベストマッチ処理を実行することが
考えられる。

【０００７】つまり、まず、マスクデータが同一である
「相手ＩＰアドレス」を有する被検索データを、同一の
連想メモリに格納する。この場合、各連想メモリがそれ
ぞれ有するマスクデータ格納レジスタには、上記同一の
マスクデータをセットしておく。実際に検索処理を行う
場合、まず、入力データ（検索データ）を各連想メモリ
に同時に与え、各連想メモリ毎のマスク処理と検索とを
一斉に実行する。次に、それぞれの検索結果を、別途設
けたプライオリティ・エンコーダに送り、連想メモリが
出力した複数の検索結果のうちで、ビット幅が最も長い
マスクデータを持つ検索結果を最終的に採用する。この
ようにすることによって、ベストマッチ処理を実現する
ことができる。

【０００８】しかし、上記のように従来の連想メモリを
複数用いてベストマッチ処理を実行する場合、格納すべ
き被検索データの件数を予め想定することができないの
で、ベストマッチ処理を実行する回路を構成するとき
に、各マスクデータに対して用意すべき連想メモリの容
量を予測することができない。

【０００９】すなわち、同一のマスクデータを持つ被検
索データ（検索すべき相手ＩＰデータ）の件数は、マス
クデータ毎にバラツキがあることが予想され、したがっ
て、各マスクデータに対して同一容量の連想メモリを用
意すると、容量に過不足が生じ、用意した連想メモリ全
体の容量を有効に使用できない可能性があるという問題
がある。

【００１０】本発明は、ハードウェアでベストマッチ処
理を行うことによる高速性と、用意した連想メモリ全体
の容量を有効に使用することができる柔軟性とを有する
連想メモリモジュールを提供することを目的とするもの
である。

【００１１】

【課題を解決するための手段】本発明は、外部から与え
られたマスクデータによって、入力データにマスク処理
を施し、上記マスク処理によってマスクされたビット列
を検索キーとして取り出し、予め格納してある複数個の
被検索データから、上記検索キーとマッチする被検索デ
ータを検索する複数の連想メモリと、上記複数の連想メ
モリのそれぞれが出力した複数個の検索結果から、予め
設定された優先順序に従って、１つの検索結果を選び出
すプライオリティ・エンコーダとを有する連想メモリモ
ジュールにおいて、上記プライオリティ・エンコーダに
おけるデータ選択の上記優先順序を外部から任意に設定
可能な優先順序設定手段を設け、また、上記入力データ
を上記複数の連想メモリのそれぞれに同時に与え、上記
複数の連想メモリのそれぞれに同時に検索を実行させる
同時検索実行手段を設け、上記同時に実行して得られた
複数の検索結果から、上記設定された優先順序に従っ
て、上記プライオリティ・エンコーダが、１つの検索結
果を選び出す連想メモリモジュールである。

【００１２】

【発明の実施の形態および実施例】図１（１）は、本発
明の一実施例である連想メモリモジュール１００を示す
回路図である。

【００１３】連想メモリモジュール１００は、４つの連
想メモリ（ＣＡＭ）１００ａ、１００ｂ、１００ｃ、１
００ｄと、グループ登録用レジスタ１１５とを有する。

【００１４】連想メモリ１００ａ、１００ｂ、１００
ｃ、１００ｄのそれぞれは、入力データ１１７に対して
一律にマスク処理を行う回路を内蔵し、マスクデータを
格納するマスクレジスタＲａ、Ｒｂ、Ｒｃ、Ｒｄをそれ
ぞれ内蔵している。ここで、連想メモリ１００ａ、１０
０ｂ、１００ｃ、１００ｄは、３２ビットを１ワードと
した場合、ｎワードの容量を有する。また、各マスクレ
ジスタＲａ、Ｒｂ、Ｒｃ、Ｒｄの容量もそれぞれ３２ビ
ットである。

【００１５】被検索データとマスクデータとは１対１で
対応され、互いに同一のマスクデータを有する被検索デ
ータ同士が１つのグループにグループ化され、各グルー
プ単位で、互いに異なる連想メモリに被検索データが格
納される。また、上記マスクデータは、それぞれ対応す
る連想メモリに内蔵されているマスクレジスタにセット
される。

【００１６】連想メモリ１００ａ、１００ｂ、１００
ｃ、１００ｄのそれぞれに設けられているマスクレジス
タＲａ、Ｒｂ、Ｒｃ、Ｒｄのそれぞれには、図１（２）
に示す値が格納されているとする。そして、マスクレジ
スタＲａ〜Ｒｄが格納しているマスクデータが互いに同
じであれば、それらを１つのグループにまとめ、したが
って、図１（２）に示す状態では、４つのマスクレジス
タが、「Ｒａ」、「Ｒｂ、Ｒｃ」、「Ｒｄ」という３つ
のグループに分けられる。図１（１）において、同じグ
ループに属するマスクレジスタには、互いに同じ模様を
付して表示してある。

【００１７】連想メモリモジュール１００は、最大４種
類のマスクデータを有する被検索データを格納すること
ができ、連想メモリ１００ａ〜１００ｄは、検索の結果
一致した被検索データが存在していることを示すヒット
フラグと、上記検索の結果一致した被検索データとを出
力する。一致した被検索データが存在する場合、ヒット
フラグが「１」になり、一致した被検索データが存在し
ない場合、ヒットフラグが「０」になる。そして、連想
メモリ１００ａ〜１００ｄがそれぞれ出力した信号は、
全てプライオリティ・エンコーダ１０６に入力される。

【００１８】プライオリティ・エンコーダ１０６は、複
数のヒットフラグが「１」になった場合、どれを最終的
に出力にするかを定める優先順序に従って、「１」にな
った複数のヒットフラグの中から、１つのヒットフラグ
を選択し、この選択されたヒットフラグに対応する被検
索データを選択するものである。上記優先順序は、グル
ープ登録用レジスタ１１５の値によって決定される。

【００１９】グループ登録用レジスタ１１５は、４つの
連想メモリ１００ａ、１００ｂ、１００ｃ、１００ｄの
それぞれがどのグループに属するのかを示すものであ
り、４本のレジスタＣ０、Ｃ１、Ｃ２、Ｃ３を有し、レ
ジスタＣ０、Ｃ１、Ｃ２、Ｃ３はそれぞれ４ビットで構
成され、上記４ビットは、図１中、左から、連想メモリ
１００ａ、１００ｂ、１００ｃ、１００ｄにそれぞれ対
応している。

【００２０】たとえば、図１に示す実施例において、レ
ジスタＣ０が「０１１０」であるから、連想メモリ１０
０ｂと１００ｃとの２つの連想メモリが、グループＣ０
に属し、レジスタＣ１が「１０００」であるから、連想
メモリ１００ａがグループＣ１に属し、レジスタＣ２が
「００００」であるから、グループＣ２に属する連像メ
モリは存在せず、レジスタＣ３が「０００１」であるか
ら、連想メモリ１００ｄがグループＣ３に属する。

【００２１】そして、同一のグループに属する連想メモ
リのそれぞれは、互いに同一のマスクデータを持ち、つ
まり、上記同一のグループに属する連想メモリのマスク
レジスタには、互いに同じマスクデータがセットされ
る。この場合、レジスタＣ０、Ｃ１、Ｃ２、Ｃ３の順
に、優先度が高いグループであるとし、その順に、ビッ
ト幅が長いマスクデータを持つ被検索データを、対応す
る連想メモリに格納する。上記実施例では、図１（２）
に示すように、連想メモリ１００ｂと１００ｃとの優先
度が最も高く、連想メモリ１００ａの優先度が次に高
く、連想メモリ１００ｄの優先度が最後に高い。

【００２２】ここで、同一グループに属する連想メモリ
の優先度は、図１に示すグループ登録用レジスタ１１５
中、より左側に位置するもの程、高いとする。したがっ
て、上記実施例では、連想メモリ１００ｂの優先度が、
連想メモリ１００ｃの優先度よりも高い。

【００２３】プライオリティ・エンコーダ１０６は、上
記規則に従って、入力データに関する優先度を一意に決
定することができる。

【００２４】つまり、連想メモリモジュール１００は、
外部から与えられたマスクデータによって、入力データ
にマスク処理を施し、上記マスク処理によってマスクさ
れたビット列を検索キーとして取り出し、連想メモリ１
００ａ〜１００ｄに予め格納してある複数個の被検索デ
ータから、上記検索キーとマッチする被検索データを検
索する複数の連想メモリ１００ａ〜１００ｄが設けら
れ、複数の連想メモリ１００ａ〜１００ｄのそれぞれが
出力した複数個の検索結果から、予め設定された優先順
序に従って、１つの検索結果を選び出すプライオリティ
・エンコーダ１０６が設けられた連想メモリモジュール
であり、優先順序設定手段と同時検索実行手段とを有す
るものである。また、上記優先順序設定手段は、プライ
オリティ・エンコーダ１０６におけるデータ選択の上記
優先順序を外部から任意に設定可能な手段であり、同時
検索実行手段は、上記入力データを複数の連想メモリ１
００ａ〜１００ｄのそれぞれに同時に与え、複数の連想
メモリ１００ａ〜１００ｄのそれぞれに同時に検索を実
行させる手段である。

【００２５】次に、上記実施例の動作について説明す
る。

【００２６】図１に示す実施例では、入力データ１１７
を４つの連想メモリ１００ａ、１００ｂ、１００ｃ、１
００ｄに同時に加え、その入力データを検索し、この検
索の結果、検索キーと一致する被検索データが、連想メ
モリ１００ａ、１００ｂ、１００ｃに存在するとする。
すなわち、ヒットフラグ１０７、１０９、１１１、１１
３が、それぞれ、「１」、「１」、「１」、「０」にな
ったとすると、上記４つの連想メモリ１００ａ、１００
ｂ、１００ｃ、１００ｄのうちで、連想メモリ１００ｂ
の優先度が一番高いことが、グループ登録用レジスタ１
１５の設定内容から分かる。つまり、レジスタＣ０、Ｃ
１、Ｃ２、Ｃ３の順に、優先度が高く、また、図１に示
すグループ登録用レジスタ１１５中、より左側に位置す
るもの程、優先度が高いので、連想メモリ１００ｂの優
先度が一番高いことになる。

【００２７】したがって、プライオリティ・エンコーダ
１０６は、最終結果として、連想メモリ１００ｂの値１
１０を出力データ１１９として出力し、さらに、連想メ
モリモジュール１００の全体として一致データが存在し
ていることを知らせるヒットフラグ１１８を「１」にし
て外部に知らせる。上記実施例によれば、上記ベストマ
ッチ処理を実現することができる。

【００２８】また、上記実施例によれば、グループ登録
用レジスタ１１５の設定に応じて、４つの連想メモリ１
００ａ、１００ｂ、１００ｃ、１００ｄを、いかように
もグループ分けすることができる。たとえば、マスクの
種類が３種類であり、それぞれの被検索データの件数が
ｎ以下であった場合、３つの連想メモリ、たとえば連想
メモリ１００ａ、１００ｂ、１００ｃによって対応でき
る。すなわち、被検索データが新たに追加され、所定の
マスクデータのグループ（たとえば連想メモリ１００
ａ）のみに対応するマスクデータが、１つの連想メモリ
に格納することができる被検索データの件数であるｎ件
を越えた場合、ｎ＋１件以降の被検索データに対応する
マスクデータを、連想メモリ１００ｄに格納し（つま
り、連想メモリ１００ｄのマスクレジスタＲｄに、連想
メモリ１００ａに書き込まれているマスクデータと同一
のマスクデータを書き込み）、さらに、連想メモリ１０
０ａが属するグループに、連想メモリ１００ｄが属する
ように、対応するグループ登録用レジスタ１１５の値を
書き換えればよい。

【００２９】このように、所定のグループに属する１つ
の連想メモリに格納される被検索データの数が多くなっ
たときに、上記被検索データに対応するマスクデータ
を、上記１つの連想メモリとは別の連想メモリに格納
し、上記所定のグループに、上記別の連想メモリが属す
るように、対応するグループ登録用レジスタ１１５の値
を書き換えればよい。このようにすることによって、既
に登録されている被検索データ等を一切変更することな
く、ｎ件の新たな被検索データの格納領域を新たに作る
ことができる。

【００３０】また、図１に示す実施例において、グルー
プ登録用レジスタ１１５を構成するレジスタの数を、グ
ループの総数（＝連想メモリの数）と同じにし、上記各
レジスタのビット幅を連想メモリの数と同じに設定した
ので、グループ登録用レジスタ１１５の総ビット数は、
連想メモリの個数の２乗になる。たとえば、図１に示す
実施例では、グループ登録用レジスタ１１５の総ビット
数は、４×４＝１６ビットになる。このようにしてある
のは、プライオリティ・エンコーダの論理を簡単化する
ためにとった方策である。ところで、各連想メモリがど
のグループに属するのかを表現できればよいので、その
グループの番号をエンコードし、２進数で表現するよう
にしてもよい。たとえば、図１に示す実施例では、４つ
のグループが存在し、それぞれのグループ番号を、「０
０」、「０１」、「１０」、「１１」のように設定すれ
ば、グループの番号を２ビットで表現することができ
る。このようにすると、４×２＝８ビットによって、プ
ライオリティ・エンコーダにおける被検索データの優先
順位を制御することができる。

【００３１】また、グループ化を行わず、各連想メモリ
に一意の順番をつけることによって、プライオリティ・
エンコーダの優先順位を制御するようにしてもよい。こ
の場合、連想メモリの総数を２進数で表したビット数
を、各連想メモリ毎に対応させて持てばよく、レジスタ
の総ビット数は、グループの番号をエンコードする上記
の場合と同様である。これによって、プライオリティ・
エンコーダの論理が、グループの番号をエンコードする
上記場合よりも一般に簡単になる。しかし、各連想メモ
リに一意の順番をつけるようにすると、既に使用してい
る連想メモリよりも、新たに追加した連想メモリの優先
順位を上げたいときに、他の連想メモリの優先順序を１
番づつ前後にずらす必要が生じ、このために、対応する
レジスタの値を書き換える必要が生ずる場合がある。こ
れに比べ、連想メモリモジュール１００のようにグルー
プ登録用レジスタ１１５を用いれば、既に存在する同一
グループに新たな連想メモリを追加する場合は、既に設
定してある他のレジスタの値を変更する必要がない。

【００３２】図２は、本発明の他の実施例である連想メ
モリモジュール群２００を示す回路図であり、大規模な
ベストマッチ処理を行う回路構成を示す図である。

【００３３】連想メモリモジュール群２００は、連想メ
モリモジュール２００ａ、２００ｂ、２００ｃと、プラ
イオリティ・エンコーダ２１１と、グループ登録用レジ
スタ２１５とを有する。

【００３４】連想メモリモジュール２００ａ、２００
ｂ、２００ｃは、それぞれ連想メモリモジュール１００
と同様の連想メモリモジュールである。

【００３５】プライオリティ・エンコーダ２１１、グル
ープ登録用レジスタ２１５のそれぞれの機能は、図１に
示すプライオリティ・エンコーダ１０６、グループ登録
用レジスタ１１５の機能と同様である。

【００３６】つまり、連想メモリモジュール群２００
は、外部から別途与えられたマスクデータによって、入
力データにマスク処理を施し、上記マスク処理によって
マスクされたビット列を検索キーとして取り出し、予め
格納してある複数個の被検索データから、上記検索キー
とマッチする被検索データを検索する複数の連想メモリ
と、上記複数の連想メモリのそれぞれが出力した複数個
の検索結果から、予め設定された優先順序に従って、１
つの検索結果を選び出す第１のプライオリティ・エンコ
ーダとを有し、上記第１のプライオリティ・エンコーダ
におけるデータ選択の上記優先順序を外部から任意に設
定可能な第１の優先順序設定手段と、上記入力データを
上記複数の連想メモリのそれぞれに同時に与え、上記複
数の連想メモリのそれぞれに同時に検索を実行させる同
時検索実行手段とを有する複数の連想メモリモジュール
と、上記複数の連想メモリモジュールのそれぞれから出
力された複数個の検索結果から、予め設定された優先順
序に従って、１つの検索結果を選び出す第２のプライオ
リティ・エンコーダと、上記第２のプライオリティ・エ
ンコーダにおけるデータ選択の上記優先順序を外部から
任意に設定可能な第２の優先順序設定手段とを有し、上
記複数の連想メモリモジュールが階層的に構成されてい
る連想メモリモジュール群である。

【００３７】連想メモリモジュール群２００において、
入力データ（検索キー）２１７は、連想メモリモジュー
ル２００ａ、２００ｂ、２００ｃのそれぞれに同時に送
られ、並列に検索処理され、全体の検索結果２１２が得
られる。図２に示すように、連想メモリモジュール２０
０ａ、２００ｂ、２００ｃを階層的に構成すると（つま
り、複数の連想メモリモジュール１００を階層的に構成
すると）、１つの連想メモリモジュールのみを使用する
場合に比べて、検索時間をあまり犠牲にすることなく大
規模化を容易に図ることができる。つまり、連想メモリ
モジュール群２００における連想メモリモジュール２０
０ａ、２００ｂ、２００ｃは、同時に検索処理を行うの
で、１つの連想メモリモジュールのみの処理と、その時
間は同じであり、プライオリティ・エンコーダ２１１の
処理時間のみが余分にかかるのみである。

【００３８】連想メモリモジュール群２００によれば、
連想メモリモジュールを階層的に用いることによって、
より大規模なマストマッチ処理を行うハードウェアを容
易に実現することができる。

【００３９】また、被検索データ１件あたりのデータ量
が多い場合は、検索結果２１２をアドレスとみなし、外
部に別途設けた半導体メモリ２１３のアドレス端子に上
記アドレスを加え、最終結果２１４を得るようにすれば
よい。

【００４０】このようにすれば、連想メモリモジュール
２００ａ、２００ｂ、２００ｃに搭載する連想メモリ自
体の容量を削減することができる。つまり、被検索デー
タに含まれている情報（出力ポートを特定する情報、装
置のセッティングに必要な各種パラメータ等の情報）を
連想メモリ１００ａ〜１００ｄに格納するようにする
と、その分だけ、連想メモリ１００ａ〜１００ｄに格納
する（エントリーする）ことができる被検索データの数
が少なくなるが、被検索データに含まれている情報（出
力ポートを特定する情報、装置のセッティングに必要な
各種パラメータ等の情報）を、連想メモリ１００ａ〜１
００ｄに格納せずに、連想メモリモジュール群２００の
外部に設けた半導体メモリ２１３に格納し、半導体メモ
リ２１３から最終結果２１４を出力するようにすれば、
連想メモリモジュール２００ａ、２００ｂ、２００ｃに
搭載する連想メモリ自体に格納する１つの被検索データ
の容量を削減することができる。

【００４１】つまり、複数の被検索データを格納し、連
想メモリモジュール群２００の出力信号をアドレスとみ
なし、上記格納された複数の被検索データのうちで、上
記アドレスに応じた上記被検索データを最終結果として
出力する外部メモリを有するようにすればよい。

【００４２】また、連想メモリモジュール群２００にお
いて、グループ登録用レジスタ２１５を用いているの
で、既に存在する同一グループに新たな連想メモリを追
加する場合、既に設定してある他のレジスタの値を変更
する必要がない。

【００４３】また、上記各実施例は、インターネットプ
ロトコル（ＩＰ）のためのルーティング処理等で用いら
れるベストマッチ処理を高速に行う用途に適する。

【００４４】

【発明の効果】本発明によれば、入力データを一律にし
かマスク処理ができない従来型の連想メモリを複数用い
た場合、ベストマッチ処理を高速に行うハードウェアを
構成することができ、また、単純構成した場合にマスク
データ毎に発生する連想メモリ容量の過不足を阻止する
ことができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例である連想メモリモジュール
１００を示す回路図である。

【図２】本発明の他の実施例である連想メモリモジュー
ル群２００を示す回路図であり、大規模なベストマッチ
処理を行う回路構成を示す図である。

【符号の説明】

１００…連想メモリモジュール、１００ａ、１００ｂ、１００ｃ、１００ｄ…連想メモ
リ、Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ…マスクレジスタ、１０６…プライオリティ・エンコーダ、１１５…グループ登録用レジスタ、１１７…入力データ、１１８…出力データ、２００…連想メモリモジュール群、２００ａ、２００ｂ、２００ｃ…連想メモリモジュー
ル、２１１…プライオリティ・エンコーダ、２１５…グループ登録用レジスタ、２１３…半導体メモリ、２１７…入力データ、２１４…出力データ。

Claims

【特許請求の範囲】

【請求項１】外部から与えられたマスクデータによっ
て、入力データにマスク処理を施し、上記マスク処理に
よってマスクされたビット列を検索キーとして取り出
し、予め格納してある複数個の被検索データから、上記
検索キーとマッチする被検索データを検索する複数の連
想メモリと、上記複数の連想メモリのそれぞれが出力し
た複数個の検索結果から、予め設定された優先順序に従
って、１つの検索結果を選び出すプライオリティ・エン
コーダとを有する連想メモリモジュールにおいて、上記プライオリティ・エンコーダにおけるデータ選択の
上記優先順序を外部から任意に設定可能な優先順序設定
手段と；上記入力データを上記複数の連想メモリのそれ
ぞれに同時に与え、上記複数の連想メモリのそれぞれに
同時に検索を実行させる同時検索実行手段と；を有し、
上記同時に実行して得られた複数の検索結果から、上記
設定された優先順序に従って、上記プライオリティ・エ
ンコーダが、１つの検索結果を選び出すことを特徴とす
る連想メモリモジュール。
【請求項２】請求項１において、上記優先順序設定手段は、上記連想メモリモジュール内
にＮ個の連想メモリが存在する場合、上記プライオリテ
ィ・エンコーダによる選択優先順序が定められているＮ
種類以下のグループを設け、上記複数の連想メモリのそ
れぞれが上記グループのうちのどのグループに属するか
を示すグループ登録用レジスタを有し、上記グループ登
録用レジスタの値を変更することのみによって、上記複
数の連想メモリのうちの所定の連想メモリを、上記Ｎ種
類以下のグループのうちの所望のグループに登録する手
段を持つことを特徴とする連想メモリモジュール。
【請求項３】外部から与えられたマスクデータによっ
て、入力データにマスク処理を施し、上記マスク処理に
よってマスクされたビット列を検索キーとして取り出
し、予め格納してある複数個の被検索データから、上記
検索キーとマッチする被検索データを検索する複数の連
想メモリと、上記複数の連想メモリのそれぞれが出力し
た複数個の検索結果から、予め設定された優先順序に従
って、１つの検索結果を選び出す第１のプライオリティ
・エンコーダとを有する連想メモリモジュールにおい
て、上記第１のプライオリティ・エンコーダにおけるデ
ータ選択の上記優先順序を外部から任意に設定可能な第
１の優先順序設定手段と、上記入力データを上記複数の
連想メモリのそれぞれに同時に与え、上記複数の連想メ
モリのそれぞれに同時に検索を実行させる同時検索実行
手段とを有する複数の連想メモリモジュールと；上記複
数の連想メモリモジュールのそれぞれから出力された複
数個の検索結果から、予め設定された優先順序に従っ
て、１つの検索結果を選び出す第２のプライオリティ・
エンコーダと；上記第２のプライオリティ・エンコーダ
におけるデータ選択の上記優先順序を外部から任意に設
定可能な第２の優先順序設定手段と；を有し、上記複数
の連想メモリモジュールが階層的に構成されていること
を特徴とする連想メモリモジュール群。
【請求項４】請求項３において、上記複数の被検索データを格納し、上記連想メモリモジ
ュール群の出力信号をアドレスとみなし、上記格納され
た複数の被検索データのうちで、上記アドレスに応じた
上記被検索データを最終結果として出力する外部メモリ
を有することを特徴とする連想メモリモジュール群。