JPH1169376A - 画像信号処理装置、画像信号処理方法及びコンピュータ読み取り可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 メインメモリを用いて画像信号を符号化／復
号化する画像信号処理装置の小形化、コストダウンを図
る。 【解決手段】 画像入出力ブロック４は４：２：２で並
列入力されるＹ、Ｃｒ、Ｃｂデータを４：１：１に間引
きした後、マルチプレクスしてＹ、Ｃｒ、Ｃｂのデータ
列ＭＵＸ−ＤＡＴＡに変換した後、バッファ５を介して
メインメモリ６に書き込むことにより、一系統の伝送路
を用いてデータの転送を行うことができる。圧縮・伸張
ブロック７はデータ列をブロック単位に符号化し、また
入力符号化データＣＭＰ−ＤＡＴＡを復号化してメイン
メモリ６に書き込む。システム制御ブロックは各ブロッ
クのメインメモリ６に対するアクセスを調停する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データの符号
化、復号化等の処理を行うための画像信号処理装置、画
像信号処理方法及びこの装置で用いられるコンピュータ
読み取り可能な記録媒体に関する。

【０００２】

【従来の技術】従来から、膨大なデータ量の各種データ
を符号化することによりデータ量を削減して比較的低い
伝送レートで伝送し得るようにするための各種装置が開
発されている。例えば、画像データを磁気テープ等の記
憶媒体に記録するディジタルＶＴＲにおいても１２４Ｍ
ｂｐｓ程度の入力画像データを５分の１の２５Ｍｂｐｓ
程度に圧縮して磁気テープ上に記録し、再生するための
規格が制定されている。

【０００３】このような規格に基づくディジタルＶＴＲ
においては、入力データをＤＣＴ変換した後に量子化
し、この量子化データをハフマン符号化等により可変長
符号化することによってデータの圧縮を行っており、さ
らに量子化する際の量子化ステップを各種のパラメータ
に基づいて可変したり、可変長符号化された後のデータ
量が一定になるようにレート制御が行われる。

【０００４】また、入力画像データをフレーム間又はフ
ィールド間動き補償付き予測符号化を用いて圧縮し、こ
の予測符号化データを上述のようなＤＣＴ、量子化及び
可変長符号化を用いて更に圧縮するようにしたＭＰＥＧ
規格が制定されており、この規格に対応したＣＤ−ＲＯ
Ｍ等の各種装置が開発されている。

【０００５】

【発明が解決しようとする課題】上述のようなディジタ
ルＶＴＲやＣＤ−ＲＯＭ等の装置においては、各種信号
処理をリアルタイムに行う必要がある。それを実現する
ために各種信号処理に合わせた複数個のメモリを用いる
ことが考えられているが、装置全体のコストアップ及び
ダウンサイジングの妨げになるという問題があった。

【０００６】本発明は、上述のような実情に鑑みてなさ
れたものであり、装置全体のコストアップ及びダウンサ
イジングが可能な画像信号処理装置、画像信号処理方法
及びコンピュータ読み取り可能な記録媒体を提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】本発明による画像信号処
理装置においては、ビットレートが異なる輝度信号と色
差信号を入力する入力手段と、前記輝度信号と前記色差
信号とをマルチプレクスして、所定のデータ列信号に変
換する変換手段と、前記変換手段により変換されたデー
タ列信号に対して所定のデータ処理を行う処理手段とを
有している。

【０００８】また本発明による他の画像信号処理装置に
おいては、画像信号を記憶する記憶手段と、前記記憶手
段に対して書き込み読み出しを行いながら前記画像信号
を所定ブロック単位に処理する処理手段と、前記画像信
号の前記所定ブロック単位のデータが前記記憶手段の同
一列アドレス上に並ぶように書き込む制御手段とを有
し、前記制御手段は、前記画像信号の前記記憶手段に対
するマッピングをモードに応じて変更している。

【０００９】本発明による画像信号処理方法において
は、ビットレートが異なり入力される輝度信号と色差信
号とをマルチプレクスして、所定のデータ列信号に変換
する変換ステップと、前記変換されたデータ列信号に対
して所定のデータ処理を行う処理ステップとを有してい
る。

【００１０】また本発明による他の画像信号処理方法に
おいては、記憶手段に対して書き込み読み出しを行いな
がら画像信号を所定ブロック単位に処理する処理ステッ
プと、前記画像信号の前記所定ブロック単位のデータが
前記記憶手段の同一列アドレス上に並ぶように制御する
制御ステップとを有し、前記制御ステップは前記画像信
号の前記記憶手段に対するマッピングをモードに応じて
変更している。

【００１１】本発明によるコンピュータ読み取り可能な
記録媒体においては、ビットレートが異なり入力される
輝度信号と色差信号とをマルチプレクスして、所定のデ
ータ列信号に変換する手順と、前記変換されたデータ列
信号に対して所定のデータ処理を行う手順とを実行する
ためのプログラムを記録している。

【００１２】また本発明による他のコンピュータ読み取
り可能な記録媒体においては、記憶手段に対して書き込
み読み出しを行いながら画像信号を所定ブロック単位に
処理する手順と、前記画像信号の前記記憶手段に対する
マッピングをモードに応じて変更する手順と、前記画像
信号の前記所定ブロック単位のデータが前記記憶手段の
同一列アドレス上に並ぶように制御する手順とを実行す
るためのプログラムを記録している。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１は、本発明の基本構成を示すブ
ロック図である。本実施の形態は、図１に示すように各
種処理ブロックがシステム制御ブロック８によって制御
されつつ各々が所望のタイミングでメモリにアクセス
し、それらのアクセス要求をシステム制御ブロック８が
調停することで、各ブロックの動作を保証するように構
成されている。

【００１４】上記各ブロックは、以下のように動作す
る。端子１、端子２、端子３は、輝度信号（以下、Ｙと
記す）と色差信号（以下、Ｃｒ、Ｃｂと記す）との比率
が４：２：２であるＤＩフォーマットのディジタルコン
ポーネント信号の入出力端子である。

【００１５】画像入出力ブロック４は、符号化時には、
上記各端子１〜３から入力されたデータに対して色差信
号を間引き処理し、輝度信号と色差信号との比率を４：
１：１のディジタル信号に変換処理を行い、そのＹ、Ｃ
ｒ、Ｃｂに対してマルチプレクス処理を施したデータ列
（以下、ＭＵＸ−ＤＡＴＡと記す）を出力する。これと
共にＭＵＸ−ＤＡＴＡ列内のＹ、Ｃｒ／Ｃｂをバッファ
５に一時バッファリングするためのアドレスであるＹ−
ＲＡ、Ｃ−ＲＡ、イネーブル信号Ｙ−ＥＮ、Ｃ−ＥＮを
発生し、さらにメインメモリ６にアクセスするためのア
ドレス、Ｙ−ＭＡ、Ｃ−ＭＡ、メモリアクセス要求信号
ＲｅｑＹ、ＲｅｑＣをシステム制御ブロック８に対して
発生する。また復号化時には、上記と同様の信号を発生
しつつ、バッファ５からＭＵＸ−ＤＡＴＡを読み出して
４：２：２のディジタルコンポーネント信号に変換し、
上記端子１〜３へ出力する。

【００１６】バッファ５は、各周辺ブロックからのアド
レス信号（Ｙ−ＲＡ、Ｃ−ＲＡ、ＹＭ−ＲＡ、ＣＭ−Ｒ
Ａ）、書き込み／読み出しを制御する制御信号（Ｙ−Ｅ
ｎ、Ｃ−Ｅｎ、ＹＭ−Ｅｎ、ＣＭ−Ｅｎ）によって、上
記ＭＵＸ−ＤＡＴＡ及び、メインメモリ６に対して書き
込み／読み出しを行う輝度信号（以下、Ｙ−ＭＤと記
す）と色差信号（以下、Ｃ−ＭＤと記す）を所定のデー
タ長でバッファリングする。メインメモリ６は、システ
ムクロックに同期してデータの書き込み／読み出しを行
う。

【００１７】圧縮・伸張ブロック７は、メインメモリ６
にアクセスし、画像データに対して離散コサイン変換を
用いた可変長符号化／復号化を行う。システム制御ブロ
ック８は、上記各ブロックからのメインメモリ６に対す
るアドレス及びメモリアクセス要求信号によりメインメ
モリ６を含むシステム全体の制御を行う。尚、本実施の
形態における上記メインメモリ６は、クロックの立ち上
がりに同期してデータのバースト転送を行うことで、高
速なリード／ライトのアクセスを可能とするＳＤＲＡＭ
（Ｓｙｎｃｒｏｎｏｕｓ−ＤＲＡＭ）が用いられてい
る。

【００１８】このＳＤＲＡＭに供給されるクロックは、
図２に示すようなジッターの無い外部の周波数発振器９
０から周波数逓倍器９２に例えば２７．５ＭＨｚのクロ
ックを供給し、そこで逓倍されて発生した６７．５ＭＨ
ｚがリファレンスクロックとして供給される。ここでリ
ファレンスクロック６７．５ＭＨｚ（ＭＣＬＫ）は、周
波数発振器９４で作られる水平同期信号にロックした１
３．５ＭＨｚの整数倍（５倍）に設定されている。ここ
で、周波数発振器９４から供給される１３．５ＭＨｚ
は、Ｙのサンプリング周波数であり、周波数分周器９６
で４分周された３．３７５ＭＨｚは、上記４：１：１に
変換された後のＣｒ、Ｃｂのサンプリング周波数であ
る。

【００１９】次に、図１における画像入出力ブロック４
によってＹ、Ｃｒ、Ｃｂがマルチプレクスされる詳細な
動作について図３を用いて説明する。尚、図３において
図１と同一部分には同一符号を付してある。４０は一般
的なフィルタであり、符号化時には、上記４：２：２で
入力された画像データＹ、Ｃｒ、Ｃｂを間引き処理をす
ることにより、それぞれ４：１：１の画像データＥＸ−
Ｙ、ＥＸ−Ｃｒ、ＥＸ−Ｃｂに変換する。また復号化時
には、逆に４：１：１の画像データＥＸ−Ｙ、ＥＸ−Ｃ
ｒ、ＥＸ−Ｃｂを色差信号に対して補間処理を行うこと
により、４：２：２の画像データＹ、Ｃｒ、Ｃｂに復元
して出力する。ここで、ＥＸ−Ｙは、上記１３．５ＭＨ
ｚに同期し、ＥＸ−Ｃｒ、ＥＸ−Ｃｂは、上記３．３７
５ＭＨｚに同期している。

【００２０】４２、４４、４６は、６７．５ＭＨｚで駆
動する双方向のフリップフロップであり、符号化時に
は、上記画像データＥＸ−Ｙ、ＥＸ−Ｃｒ、ＥＸ−Ｃｂ
をマルチプレクス処理して６７．５ＭＨｚに同期したＭ
ＵＸ−ＤＡＴＡを生成し、復号化時には、ＭＵＸ−ＤＡ
ＴＡからデマルチプレクス処理して画像データＥＸ−
Ｙ、ＥＸ−Ｃｒ、ＥＸ−Ｃｂを生成する。上記各処理
は、それぞれタイミング発生器４８から供給される６
７．５ＭＨｚに同期したイネブール信号ＭＵＸ−Ｙ、Ｍ
ＵＸ−Ｃｒ、ＭＵＸ−Ｃｂによって制御される。タイミ
ング発生器４８は、上記以外に６７．５ＭＨｚに同期し
たそれぞれのアドレス（Ｙ−ＲＡ、Ｃ−ＲＡ、Ｙ−Ｍ
Ａ、Ｃ−ＭＡ）、イネブール信号（Ｙ−Ｅｎ、Ｃ−Ｅ
ｎ）、メモリアクセス要求信号（ＲｅｑＹ、ＲｅｑＣ）
を発生して周辺ブロックへ供給する。

【００２１】図４は図３における上記マルチプレクス及
びデマルチプレクス処理の詳細なタイミングである。図
４（ａ）〜（ｇ）にマルチプレクスのタイミングを示
す。（ａ）は１３．５ＭＨｚに同期した４：１：１の輝
度データＥＸ−Ｙ、（ｂ）は３．３７５ＭＨｚに同期し
た４：１：１の色差データＥＸ−Ｃｒ、同様に（ｃ）
は、３．３７５ＭＨｚに同期した４：１：１の色差デー
タＥＸ−Ｃｂである。（ｄ）、（ｅ）、（ｆ）は、６
７．５ＭＨｚに同期したイネブール信号であり、（ａ）
のＥＸ−Ｙは、（ｄ）のＭＵＸ−ＹがＬＯＷレベルの時
に６７．５ＭＨｚでラッチ出力され、（ｂ）のＥＸ−Ｃ
ｒは、（ｅ）のＭＵＸ−ＣｒがＬＯＷレベルの時に６
７．５ＭＨｚでラッチ出力され、（ｃ）のＥＸ−Ｃｂ
は、（ｆ）のＭＵＸ−ＣｂがＬＯＷレベルの時に６７．
５ＭＨｚでラッチ出力されることによって、（ｇ）示す
ようにマルチプレクスデータＭＵＸ−ＤＡＴＡが生成さ
れる。

【００２２】図４（ｇ）、（ａ）′〜（ｆ）′にデマル
チプレクスのタイミングを示す。（ｄ）′、（ｅ）′、
（ｆ）′は、それぞれデマルチプレクス処理を行うとき
のイネーブル信号ＭＵＸ−Ｙ、ＭＵＸ−Ｃｒ、ＭＵＸ−
Ｃｂである。そのネーブル信号がＬＯＷレベルの時にそ
れぞれ６７．５ＭＨｚでＭＵＸ−ＤＡＴＡをラッチ出力
することで、デマルチプレクスされたＥＸ−Ｙ
（ａ）′、ＥＸ−Ｃｒ（ｂ）′、ＥＸ−Ｃｂ（ｃ）′が
生成される。尚、当然のことながら、ＥＸ−Ｙ（ａ）′
は１３．５ＭＨｚに同期し、ＥＸ−Ｃｒ（ｂ）′、ＥＸ
−Ｃｂ（ｃ）′は３．３７５ＭＨｚに同期したデータ列
となる。

【００２３】図５は図１におけるバッファリ５のメモリ
マップである。容量は全体で２５６バイトで、上記色差
信号ＥＸ−Ｃｒ、ＥＸ−Ｃｂは、アドレス０〜１２７に
マッピングされ、輝度信号ＥＸ−Ｙは、アドレス１２８
〜２５５にマッピングされる。更に、輝度信号、色差信
号のそれぞれの領域は、本実施の形態では、６４バイト
単位にバンク構成になっている。ここで、アドレス０〜
６３は、色差信号のためのバンク０（以下、Ｃ−Ｂ０と
記す）、アドレス６４〜１２７は、色差信号のためのバ
ンク１（以下、Ｃ−Ｂ１と記す）、アドレス１２８〜１
９１は、輝度信号のためのバンク０（以下、Ｙ−Ｂ０と
記す）、アドレス１９２〜２５５は、輝度信号のための
バンク１（以下、Ｙ−Ｂ１と記す）という構成になって
いて、画像入出力ブロック４とメインメモリ６の書き込
み／読み出し処理とが競合しないようにシステム制御ブ
ロック８によって制御されている。

【００２４】図６はバッファ５に対する符号化時の書き
込み／読み出し処理の詳細なタイミング図である。
（ａ）は、画像入出力ブロック４から供給されるマルチ
プレクスデータＭＵＸ−ＤＡＴＡである。（ｂ）、
（ｄ）は、ＭＵＸ−ＤＡＴＡからそれぞれ輝度信号（Ｘ
Ｙ０、ＸＹ１、…）及び色差信号（ＸＣｒ０、ＸＣｂ
０、ＸＣｒ１、ＸＣｂ１、…）を抽出し、バッファ５の
各領域へ書き込むためのイネーブル信号であり、
（ｃ）、（ｅ）は、その際の書き込みアドレスである。

【００２５】上記書き込みアドレスは、（ｂ）のＹ−Ｅ
ｎがＬＯＷレベルの時に（ｃ）のＹ−ＲＡが選択され、
（ｄ）のＣ−ＥｎがＬＯＷレベルの時に（ｅ）のＣ−Ｒ
Ａが選択される。この時Ｙ−ＥｎとＣ−Ｅｎが同時にＬ
ＯＷレベルになることはあり得ない。従って、輝度信号
は、図５のＹ−Ｂ０のアドレス１２８から順次書き込ま
れ、色差信号は同様にＣ−Ｂ０のアドレス０から順次書
き込まれる。ここで、６７．５ＭＨｚのが２０クロック
で１パケットとして、そのパケット単位にまとめて表記
したものが（ａ）である。従って、１パケット内には、
輝度データが４バイト、色差データがＣｒ成分／Ｃｂ成
分それぞれ１バイトづつ含まれる。

【００２６】（ｆ）、（ｇ）は、画像入出力ブロック４
からシステム制御ブロック８に供給されるメモリアクセ
ス要求信号であり、輝度データ及び色差データのそれぞ
れが、バッファ５に６４バイト蓄積される毎に出力され
る。従って、輝度データのメモリアクセス要求信号は、
（ａ）′に示したパケット番号Ｐ１５がバッファに蓄積
された時点で出力される。一方、色差データのメモリア
クセス要求信号は、（ａ）′に示したパケット番号Ｐ３
１がバッファに蓄積された時点で出力される。この時の
色差データ６４バイトの内訳は、Ｃｒ成分が３２バイ
ト、Ｃｂ成分が３２バイトである。但し、これはテレビ
ジョン方式がＮＴＳＣモードの場合であり、他のＰＡＬ
等のモードにおいては、この限りではない。

【００２７】（ｉ）、（ｋ）は、システム制御ブロック
８において各ブロックから供給されるメモリアクセス要
求信号を調停した結果によって生成されるイネーブル信
号ＹＭ−Ｅｎ及びＣＭ−Ｅｎである。（ｈ）はバッファ
から読み出された輝度データＹ−ＭＤであり、ＹＭ−Ｅ
ｎがＬＯＷレベル期間に読み出しが行われる。同様に
（ｊ）はバッファから読み出された色差データＣ−ＭＤ
であり、ＣＭ−ＥｎがＬＯＷレベル期間に読み出しが行
われる。ここで、図示せずも、それぞれの読み出しアド
レスは、画像入出力ブロック４がリアルタイムに書き込
みを行っているバンクとは逆のバンクから読み出される
ように発生される。また、本実施の形態における色差デ
ータＣ−ＭＤの読み出しは、Ｃｒ成分／Ｃｂ成分それぞ
れ３２バイト毎にまとめてメインメモリ６にアクセスし
たいため、偶数／奇数に分けてアドレスを発生する。

【００２８】図７はバッファ５に対する復号化時の書き
込み／読み出し処理の詳細なタイミング図である。
（ａ）ＲｅｑＹ、（ｂ）ＲｅｑＣは、画像入出力ブロッ
ク４からシステム制御ブロック８に対するメモリアクセ
ス要求信号であって図３のタイミング発生器４８から供
給される。ＲｅｑＹは、（１／１３．５ＭＨｚ×６４ｂ
ｙｔｅ）ｎｓ周期で発生し輝度データをアクセスし、Ｒ
ｅｑＣは、（１／６．７５ＭＨｚ×６４ｂｙｔｅ）ｎｓ
周期で発生し色差データをアクセスする。

【００２９】（ｃ）Ｙ−ＭＤ、（ｄ）Ｃ−ＭＤは、シス
テム制御ブロック８で上記メモリアクセス要求信号を調
停処理した結果、読み出しアドレスをメインメモリ６へ
供給することで読み出された輝度データ及び色差データ
である。本実施の形態におけるメモリアクセスに際して
のバースト長は、符号化時と同様に６４バイトである。
尚、アクセスに際するバースト長の算出手段については
後に詳細に説明する。

【００３０】（ｄ）ＹＭ−Ｅｎ、（ｆ）ＣＭ−Ｅｎは、
メインメモリ６から同様のバースト長で読み出されたデ
ータをバッファ５へ書き込むためのイネーブル信号であ
り、それぞれＬＯＷレベル期間にそれぞれのデータの書
き込み処理が行われる。尚、図示せずも、システム制御
ブロック８からバッファ５に対して書き込みアドレスが
供給されるが、前述したようにバンク制御されており、
他のブロックの処理と競合しないように発生される。

【００３１】（ｇ）Ｙ−Ｅｎ、（ｉ）Ｃ−Ｅｎ、及び
（ｈ）Ｙ−ＲＡ、（ｉ）Ｃ−ＲＡは、上記符号化処理に
おいて説明したように、画像入出力ブロック４からバッ
ファ５に供給されるイネーブル信号とリードアドレスで
ある。（ｋ）ＭＵＸ−ＤＡＴＡは、上記（ｇ）Ｙ−Ｅ
ｎ、（ｉ）Ｃ−Ｅｎ、及び（ｈ）Ｙ−ＲＡ、（ｉ）Ｃ−
ＲＡによってラッチ出力された輝度データと色差データ
がマルチプレクサされたデータ列であり、画像入出力ブ
ロック４へ供給される。

【００３２】次に、メインメモリ６のマッピング方法に
ついて説明する。図８は図１のメインメモリ６のメモリ
空間を示したものであり、２フレーム分の容量を備えた
ビデオメモリ（ＶＭ）領域（ＢＳ０及びＢＳ１）と、そ
れ以外のデータを記憶するための容量を備えたＯｔｈｅ
ｒｓ領域とからそれぞれ構成されており、各領域におけ
るメモリセルは、１フレーム毎に書き込みモードと読み
出しモードとに設定可能であるとともに、必要に応じて
ＶＭ領域又は、Ｏｔｈｅｒｓ領域との間でデータの授受
を行うことも可能である。

【００３３】即ち、図１において、上記画像入出力ブロ
ック４はバッファ５を介して専らＶＭ領域との間でデー
タの授受を行い、圧縮／伸張ブロック７はＶＭ領域との
データの授受を行うことによって、符号化時には、ＶＭ
領域からデータを読み出して符号化処理した後に、その
後に続く処理部に対して出力し、復号化時には、入力さ
れた符号化データに対して復号化処理した後にＶＭ領域
に書き込む。この時のアドレスは、図１のシステム制御
ブロック８によって列（以下、ｒｏｗと記す）アドレス
と行（以下、ｃｏｌと記す）アドレスとして発生され
る。

【００３４】次にメインメモリ６にアクセスする際のバ
ースト長の算出方法について図９を参照して説明する。
図９において、（Ａ）は４：１：１に変換されたＮＴＳ
Ｃモード１フレームにおける輝度データ（以下、Ｙと記
す）の構成を示したもので、水平７２０画素×垂直４８
０ラインで構成される。（Ｂ）は４：１：１に変換され
たＮＴＳＣモード１フレームにおける色差データ（以
下、Ｃｒ、Ｃｂと記す）の構成を示したもので、Ｃｒ、
Ｃｂそれぞれ水平１８０画素×垂直４８０ラインで構成
される。

【００３５】（Ｃ）は４：２：０に変換されたＰＡＬモ
ード１フレームにおける輝度データ（以下、Ｙと記す）
の構成を示したもので、水平７２０画素×垂直５７６ラ
インで構成される。（Ｄ）は４：２：０に変換されたＰ
ＡＬモード１フレームにおける色差データ（以下、Ｃ
ｒ、Ｃｂと記す）の構成を示したもので、Ｃｒ、Ｃｂそ
れぞれ水平３６０画素×垂直２８８ラインで構成され
る。（Ｅ）は圧縮・伸張ブロック７が符号化／復号化処
理をする時のＤＣＴブロックである。通常ｎ画素×ｍ画
素で構成されるが、本実施の形態ではｎ＝ｍ＝８として
いる。

【００３６】ここで、本発明では、メインメモリ６にア
クセスする際のバースト長を次の条件式により決定す
る。 バースト長＝（ｍ×Ｎ）×ｎ≦ＣＯＬ ………（１） Ｎ：１以上の自然数ＣＯＬ：バンク（ＢＳ０及びＢＳ
１）のカラム方向の容量。ここで、本実施の形態ではＣ
ＯＬ＝５１２であるため、式（１）は、 ８Ｎ×８≦５１２ ………（２） となることからＮ≦８となる。

【００３７】従ってバースト長は、８バイト以上６４バ
イト以下の８の倍数となる。メインメモリ６であるＳＤ
ＲＡＭを効率良く高速にアクセスするには、ｒｏｗアド
レスを固定し、できるだけ長いバースト長でアクセスす
るのが望ましい。従って、本実施の形態においては、バ
ースト長を６４バイトとする。

【００３８】次に、ＮＴＳＣモードの場合のＹデータの
ＶＭ領域に対するアクセス方法について図１０を用いて
詳細に説明する。図１０において（Ａ）は、図８のエリ
アＡを拡大し、実際の画面イメージのデータがメモリ以
上に配置される様子を示したものである。ここで、ＣＢ
Ｌ０〜ＣＢＬ７は、６４ｃｏｌｕｍｎ毎に分割されたｃ
ｏｌｕｍｎ ｂｌｏｃｋで、ＲＮは、水平１ラインの分
割数である。上述の如く図９（Ａ）の１ラインの画像デ
ータは６４画素ごとに１２分割され、その分割されたＬ
ｉｎｅ０の１２個のブロックは、図１０（Ａ）のＣＢＬ
０エリアに示すように、ｒｏｗ方向（アドレス０〜アド
レス１１）に順次記憶される。同様にＬｉｎｅ１に関し
ては、ＣＢＬ１エリアに順次記憶される。残りのライン
の画像データにおいても同様である。

【００３９】従って、ＣＢＬ０エリアには、図９（Ａ）
の８ｎ＋０番目（ｎは、０以上の正数）のラインのデー
タが順次記憶され、ＣＢＬ１エリアには、８ｎ＋１番
目、ＣＢＬ２エリアには、８ｎ＋２番目、ＣＢＬ３エリ
アには、８ｎ＋３番目、ＣＢＬ４エリアには、８ｎ＋４
番目、ＣＢＬ５エリアには、８ｎ＋５番目、ＣＢＬ６エ
リアには、８ｎ＋６番目、ＣＢＬ７エリアには、８ｎ＋
７番目のラインのデータが順次記憶されることになる。

【００４０】このように記憶された同一のｒｏｗアドレ
ス上には、図９（Ｅ）に示した８画素×８画素のＤＣＴ
ブロックが上記１画面の水平方向に８個分存在する。従
って、図１の圧縮・伸張ブロック７が、このデータを読
み出して符号化する場合は、ＣＢＬ０〜ＣＢＬ７のそれ
それ先頭アドレスから８データを連続して読み出せば、
所望の８画素×８画素のＤＣＴブロックのデータを得る
事ができ、順次同様にＣＢＬ０〜ＣＢＬ７に対してｃｏ
ｌアドレスを８づつオフセットしつつ８データを連続し
て読み出すことにより、順次ＤＣＴブロックを構成して
処理を行う。

【００４１】一方、復号化時においては、図１の圧縮・
伸張ブロック７が復号処理した８画素×８画素データを
符号化時とは逆にＣＢＬ０〜ＣＢＬ７に対してｃｏｌア
ドレスを８づつオフセットしつつ、８データを連続して
書き込むことにより、図１０（Ａ）に示すようにデータ
を記憶させる。画像入出力ブロック４は、ｒｏｗアドレ
スを順次遷移させながら上記データを６４バースト単位
に連続読み出しを行う。ＰＡＬモードにおいても同様の
処理動作を行う。

【００４２】次に、Ｃｒ、ＣｂデータのＶＭ領域に対す
るアクセス方法について詳細に説明する。まず、画像入
出力ブロック４のメモリアクセス動作について説明す
る。図９（Ｂ）に示すように、ＮＴＳＣモードにおける
色差データは、水平方向に１／４に間引かれ、かつ毎ラ
インにＣｒ、Ｃｂデータが同時に存在する。また、色差
データのＤＣＴブロック構成は、輝度データと同様に８
画素×８画素であり、１バンク当たりのＣＯＬ方向の容
量は５１２バイトである。従って、１回のアクセスにお
けるバースト長は、輝度データと同様に６４バイトとな
る。但し、上述したようにＮＴＳＣモードにおける色差
データの性質から、１回のアクセスにおけるバースト長
の内訳は、Ｃｒの３２バイトとＣｂの３２バイトを合わ
せた６４バイトとなる。

【００４３】図１１（Ａ）は、上記ＮＴＳＣモードにお
ける図８のＣｒ／Ｃｂ領域のバンク０を示したものであ
る。Ｃｒ、Ｃｂはｃｏｌアドレスによって分割し、ｃｏ
ｌアドレスが０から２５５までをＣｒ領域、ｃｏｌアド
レスが２５６から５１１までをＣｂ領域とする。ＣＢＬ
０〜ＣＢＬ１５は、Ｃｒ／Ｃｂそれぞれ３２ｃｏｌｕｍ
ｎ毎に分割されたｃｏｌｕｍｎ ｂｌｏｃｋである。こ
こで、書き込み／読み出し両モードにおける色差データ
６４バイトのアクセスは、Ｃｒの３２バイトがＣＢＬ０
に対して行われ、Ｃｂの３２バイトがＣＢＬ８に対して
行われる。順次、ラインが遷移する毎に、ＣＢＬ１とＣ
ＢＬ９、ＣＢＬ２とＣＢＬ１０というようにアクセスエ
リアが遷移する。

【００４４】図１０（Ｂ）は図１１（Ａ）のＣｒ領域の
バンク０を拡大し、上記処理を詳細に示したものであ
る。ここで、ＲＮは、水平ラインの分割数であり色差デ
ータの場合ＲＮ＝５である。上述のように、図９（Ｂ）
の１ラインの画像データは、Ｃｒ、Ｃｂそれぞれ３２画
素ごとに６分割され、その分割されたＬｉｎｅ０の６個
のブロックは、Ｃｒの場合図１０（Ｂ）のＣＢＬ０エリ
アに示すように、ｒｏｗ方向（アドレス０〜アドレス
５）に順次処理される。同様にＣｂのＬｉｎｅ０の６個
のブロックは、ＣＢＬ８エリアに対して処理が行われ
る。

【００４５】また、Ｌｉｎｅ１のＣｒ及びＣｂに関して
は、ＣＢＬ１及びＣＢＬ９エリアに対して同様に処理さ
れる。残りのラインの画像データについても同様であ
る。従って、ＣＢＬ０、ＣＢＬ８エリアに対しては、図
９（Ｂ）の８ｎ＋０番目（ｎは、０以上の正数）のライ
ンのそれぞれＣｒ、Ｃｂデータが処理され、以下同様に
ＣＢＬ１、ＣＢＬ９エリアには、８ｎ＋１番目、ＣＢＬ
２、ＣＢＬ１０エリアには、８ｎ＋２番目、ＣＢＬ３、
ＣＢＬ１１エリアには、８ｎ＋３番目、ＣＢＬ４、ＣＢ
Ｌ１２エリアには、８ｎ＋４番目、ＣＢＬ５、ＣＢＬ１
３エリアには、８ｎ＋５番目、ＣＢＬ６、ＣＢＬ１４エ
リアには、８ｎ＋６番目、ＣＢＬ７、ＣＢＬ１５エリア
には、８ｎ＋７番目のラインのデータが処理されること
になる。

【００４６】次に、図１の圧縮・伸張ブロック７のメモ
リアクセス動作について説明する。例えば、ＮＴＳＣモ
ードのＣｒ、Ｃｂが上述のように書き込み処理された同
一のｒｏｗアドレス上には、図９（Ｅ）に示した８画素
×８画素のＤＣＴブロックが上記１画素の水平方向にＣ
ｒ、Ｃｂそれぞれ８個分存在する。従って、圧縮・伸張
ブロック７が、このデータを読み出して符号化する場合
は、ＣＢＬ０〜ＣＢＬ７のそれぞれ先頭アドレスから８
データを連続して読み出せば、所望の８画素×８画素の
ＤＣＴブロックのＣｒデータを得ることができ、同様
に、ＣＢＬ８〜ＣＢＬ１５のそれぞれ先頭アドレスから
８データを連続して読み出せば、所望の８画素×８画素
のＤＣＴブロックのＣｂデータを得る。順次同様にＣＢ
Ｌ０〜ＣＢＬ７、及びＣＢＬ８〜ＣＢＬ１５に対してｃ
ｏｌアドレスを８づつオフセットしつつ８データを連続
して読み出すことにより、Ｃｒ、Ｃｂそれぞれ所望のＤ
ＣＴブロックを構成して処理を行う。

【００４７】一方、復号化時には、圧縮・伸張ブロック
７が復号処理した８画素×８画素データを符号化時とは
逆にＣＢＬ０〜ＣＢＬ７、及びＣＢＬ８〜ＣＢＬ１５に
対してｃｏｌアドレスを８づつオフセットしつつ８デー
タを連続して書き込むことにより図１０（Ｂ）に示すよ
うにデータを記憶させる。また画像入出力ブロック４
は、ｒｏｗアドレスを順次遷移させながらＣｒデータの
３２バイト及びＣｂデータの３２バイト毎に６４バース
ト単位にして連続読み出しを行う。

【００４８】次に、ＰＡＬモードにおける処理動作を説
明する。図９（Ｄ）に示すように、ＰＡＬモードにおけ
る色差データは、Ｃｒ、Ｃｂそれぞれ垂直方向に１／２
に間引かれ、毎ライン交互にＣｒ、Ｃｂデータのどちら
か一方が存在する。また、色差データのＤＣＴブロック
構成は、輝度データと同様に８画素×８画素であり、１
バンク当たりのＣＯＬ方向の容量は５１２バイトであ
る。従って、１回のアクセスにおけるバースト長は、Ｃ
ｒ、Ｃｂそれぞれ輝度データと同様に６４バイトとな
る。

【００４９】図１１（Ｂ）は、ＰＡＬモードにおける図
８のＣｒ／Ｃｂ領域のバンク０を示したものである。Ｃ
ｒ、Ｃｂはｒｏｗアドレスによって分割し、本実施の形
態ではｒｏｗアドレスが８６４から１０７９までをＣｒ
領域、ｒｏｗアドレスが１０８０から１２９４までをＣ
ｂ領域とする。ＣＢＬ０〜ＣＢＬ７は、Ｃｒ／Ｃｂそれ
ぞれ６４ｃｏｌｕｍｎ毎に分割されたｃｏｌｕｍｎ ｂ
ｌｏｃｋである。

【００５０】ここで、Ｃｒデータの書き込み／読み出し
両モードにおける色差データ６４バイトのアクセスは、
図９（Ｄ）に示した偶数ラインの場合に行われ、例えば
Ｌｉｎｅ０の時はＣｒの６４バイトがＣＢＬ０に対して
行われる。ラインが順次に遷移する毎にアクセスエリア
はＣＢＬ７までの間で遷移する。この詳細な処理動作に
ついて図１２を用いて説明する。

【００５１】図１２は図１１のＣｒエリアを拡大して実
際の画面イメージのデータがメモリ上に配置される様子
を示したものである。ここで、ＣＢＬ０〜ＣＢＬ７は、
６４ｃｏｌｕｍｎ毎に分割されたｃｏｌｕｍｎ ｂｌｏ
ｃｋで、ＲＮは水平１ラインの分割数である。上述のよ
うに図９（Ｄ）の１ラインの画像データは６４画素ごと
に６分割され、その分割されたＬｉｎｅ０の６個のブロ
ックは、図１２のＣＢＬ０エリアに示すように、ｒｏｗ
方向（アドレス０〜アドレス５）に順次記憶される。同
様に、Ｌｉｎｅ２に関してはＣＢＬ１エリアに順次記憶
される。残りのラインの画像データについても同様であ
る。

【００５２】従って、ＣＢＬ０エリアには、図９（Ｄ）
の８ｎ＋０番目（ｎは、０以上の正数）のラインのデー
タが順次記憶され、ＣＢＬ１エリアには、８ｎ＋２番
目、ＣＢＬ２エリアには、８ｎ＋４番目、ＣＢＬ３エリ
アには、８ｎ＋６番目、ＣＢＬ４エリアには、８ｎ＋８
番目、ＣＢＬ５エリアには、８ｎ＋１０番目、ＣＢＬ６
エリアには、８ｎ＋１２番目、ＣＢＬ７エリアには、８
ｎ＋１４番目のラインのデータが順次記憶されることに
なる。

【００５３】尚、Ｃｂエリアに関しては、図示せずとも
ＣＢＬ０エリアには、図９（Ｄ）の８ｎ＋１番目（ｎ
は、０以上の正数）のラインのデータが順次記憶され、
ＣＢＬ１エリアには、８ｎ＋３番目、ＣＢＬ２エリアに
は８ｎ＋５番目、ＣＢＬ３エリアには、８ｎ＋７番目、
ＣＢＬ４エリアには、８ｎ＋９番目、ＣＢＬ５エリアに
は、８ｎ＋１１番目、ＣＢＬ６エリアには、８ｎ＋１３
番目、ＣＢＬ７エリアには、８ｎ＋１５番目のラインの
データが順次記憶されることになる。圧縮・伸張ブロッ
ク７の符号化／復号化時のメモリアクセスは、他のモー
ドと同様にアクセスされて、Ｃｒ、Ｃｂにおいてそれぞ
れ所望の８画素×８画素のＤＣＴブロック単位の処理が
なされる。

【００５４】尚、図１１に示すＣｒ、Ｃｂのエリア分割
方法は一例であって、例えば図１１（Ａ）のＣｒ、Ｃｂ
を３２バイト単位にｃｏｌアドレス方向に対して交互に
分割しても良い。つまり、ｃｏｌアドレスでＣｒ、Ｃｂ
が分割されていて、かつ前記条件式（６）から導かれた
バースト長分の連続データが同一ｒｏｗアドレス上に配
置出来れば良い。図１１（Ｂ）については、ｒｏｗアド
レスでＣｒ、Ｃｂが分割されていて、かつ前記条件式
（１）から導かれたバースト長分の連続データが同一ｒ
ｏｗアドレス上に記憶できればよい。

【００５５】

【発明の効果】以上説明したように本発明によれば、異
なるビットレートのデータ列をマルチプレクスした後に
転送することにより、共通のメモリを用いてデータを一
系統の伝送路を用いて伝送することができ、ハード量を
低減してシステムのコストダウン及びダウンサイジング
に大きな効果が得られる。

【００５６】また、メモリマッピングの規則に関する発
明によれば、画像データの変換モードに関わらず１つの
メインメモリを効率良く使用でき、かつメモリのｃｏｌ
ｕｍｎ方向に連続するデータを連続的に記憶させること
により、高速にアクセスすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】本発明で用いるクロックを説明するための構成
図である。

【図３】画像入出力ブロックの詳細な構成図である。

【図４】マルチプレクス及びデマルチプレクス動作を示
すタイミングチャートである。

【図５】バッファ内部のメモリ空間のマッピングを説明
するための構成図である。

【図６】マルチプレクスデータをバッファに書き込む時
の詳細なタイミング図である。

【図７】マルチプレクスデータをバッファから読み出す
時の詳細なタイミング図である。

【図８】メインメモリ空間のマッピングを説明するため
の構成図である。

【図９】ＮＴＳＣにおける輝度データ、色差データ及び
ＰＡＬにおける輝度データの１画面の構成図である。

【図１０】メインメモリの一部のアドレス例を示す構成
図である。

【図１１】Ｃｒ、Ｃｂのメインメモリに対するマッピン
グを説明する構成図である。

【図１２】本発明のメインメモリにおけるＰＡＬモード
時のＣ領域へのアクセス手段を説明するための構成図で
ある。

【符号の説明】

１、２、３ 入出力端子 ４ 画像入出力ブロック ５ バッファ ６ メインメモリ ７ 圧縮・伸張ブロック ８ システム制御ブロック Ｙ 輝度信号 Ｃｒ、Ｃｂ 色差信号 ＭＵＸ−ＤＡＴＡ データ列 Ｙ−ＭＤ バッファリングされた輝度信号 Ｃ−ＭＤ バッファリングされた色差信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｎ 9/808

Claims (15)

【特許請求の範囲】
1. 【請求項１】 ビットレートが異なる輝度信号と色差信
   号を入力する入力手段と、 前記輝度信号と前記色差信号とをマルチプレクスして、
   所定のデータ列信号に変換する変換手段と、 前記変換手段により変換されたデータ列信号に対して所
   定のデータ処理を行う処理手段とを有することを特徴と
   する画像信号処理装置。
2. 【請求項２】 前記変換手段は、前記輝度信号と前記色
   差信号とを前記輝度信号のビットレートの整数倍の周波
   数クロックでマルチプレクスして所定のデータ列信号に
   変換することを特徴とする請求項１記載の画像信号処理
   装置。
3. 【請求項３】 前記処理手段は、前記変換手段によって
   変換されたデータ列信号を記憶する記憶手段を含み、前
   記記憶手段は前記データ列信号を構成する前記輝度信号
   と前記色差信号とを分離して記憶することを特徴とする
   請求項１又は２記載の画像信号処理装置。
4. 【請求項４】 前記記憶手段は、前記輝度信号及び前記
   色差信号を記憶する際に、所定単位が同一列アドレス上
   に並ぶように記憶することを特徴とする請求項３記載の
   画像信号処理装置。
5. 【請求項５】 前記処理手段の所定のデータ処理とは符
   号化処理であり、前記所定単位とは符号化処理の処理単
   位に基づいていることを特徴とする請求項４記載の画像
   信号処理装置。
6. 【請求項６】 前記記憶手段はＳＤＲＡＭで構成されて
   いることを特徴とする請求項３乃至５記載の画像信号処
   理装置。
7. 【請求項７】 画像信号を記憶する記憶手段と、 前記記憶手段に対して書き込み読み出しを行いながら前
   記画像信号を所定ブロック単位に処理する処理手段と、 前記画像信号の前記所定ブロック単位のデータが前記記
   憶手段の同一列アドレス上に並ぶように書き込む制御手
   段とを有し、 前記制御手段は、前記画像信号の前記記憶手段に対する
   マッピングをモードに応じて変更していることを特徴と
   する画像信号処理装置。
8. 【請求項８】 前記記憶手段は、クロックに同期した画
   像信号のバースト書き込み及びバースト読み出しが可能
   なメモリを用いていることを特徴とする請求項７記載の
   画像信号処理装置。
9. 【請求項９】 前記メモリはＳＤＲＡＭであることを特
   徴とする請求項８記載の画像信号処理装置。
10. 【請求項１０】 前記処理手段は前記画像信号に対する
    符号化処理又は復号化処理を行うことを特徴とする請求
    項７乃至９記載の画像信号処理装置。
11. 【請求項１１】 前記モードは、ＮＴＳＣモード、ＰＡ
    Ｌモード等のテレビジョン方式によるものであることを
    特徴とする請求項７乃至１０記載の画像信号処理装置。
12. 【請求項１２】 ビットレートが異なり入力される輝度
    信号と色差信号とをマルチプレクスして、所定のデータ
    列信号に変換する変換ステップと、 前記変換されたデータ列信号に対して所定のデータ処理
    を行う処理ステップとを有することを特徴とする画像信
    号処理方法。
13. 【請求項１３】 記憶手段に対して書き込み読み出しを
    行いながら画像信号を所定ブロック単位に処理する処理
    ステップと、 前記画像信号の前記所定ブロック単位のデータが前記記
    憶手段の同一列アドレス上に並ぶように制御する制御ス
    テップとを有し、 前記制御ステップは前記画像信号の前記記憶手段に対す
    るマッピングをモードに応じて変更していることを特徴
    とする画像信号処理方法。
14. 【請求項１４】 ビットレートが異なり入力される輝度
    信号と色差信号とをマルチプレクスして、所定のデータ
    列信号に変換する手順と、 前記変換されたデータ列信号に対して所定のデータ処理
    を行う手順とを実行するためのプログラムを記録したコ
    ンピュータ読み取り可能な記録媒体。
15. 【請求項１５】 記憶手段に対して書き込み読み出しを
    行いながら画像信号を所定ブロック単位に処理する手順
    と、 前記画像信号の前記記憶手段に対するマッピングをモー
    ドに応じて変更する手順と、 前記画像信号の前記所定ブロック単位のデータが前記記
    憶手段の同一列アドレス上に並ぶように制御する手順と
    を実行するためのプログラムを記録したコンピュータ読
    み取り可能な記録媒体。