JPH1168234A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1168234A JPH1168234A JP21494497A JP21494497A JPH1168234A JP H1168234 A JPH1168234 A JP H1168234A JP 21494497 A JP21494497 A JP 21494497A JP 21494497 A JP21494497 A JP 21494497A JP H1168234 A JPH1168234 A JP H1168234A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- type
- buffer layer
- manufacturing
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】活性層を成長させるｎ型バッファ層の（１０
０）面を平坦に形成して、良好な結晶性の活性層を形成
することが可能な半導体装置の製造方法を提供する。 【解決手段】少なくともｎ型バッファ層３と活性層４と
を含んでなる半導体装置を、（１００）III-V族化合物
ｎ型ＩｎＰ基板１上のストライプ状のリッジ構造上また
は選択成長領域に製造する半導体装置の製造方法におい
て、ｎ型バッファ層３にVI族からなるドーパントを５×
１０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範囲
で添加する。
０）面を平坦に形成して、良好な結晶性の活性層を形成
することが可能な半導体装置の製造方法を提供する。 【解決手段】少なくともｎ型バッファ層３と活性層４と
を含んでなる半導体装置を、（１００）III-V族化合物
ｎ型ＩｎＰ基板１上のストライプ状のリッジ構造上また
は選択成長領域に製造する半導体装置の製造方法におい
て、ｎ型バッファ層３にVI族からなるドーパントを５×
１０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範囲
で添加する。
Description
【０００１】
【発明の属する技術分野】本発明は、有機金属気相成長
法を用いた半導体装置の製造方法に関するものである。
法を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】（１００）基板上に半導体装置の活性層
を効率良く製作する方法として、基板上に設けたリッジ
構造または選択領域に結晶を成長させる手法が取られて
いる。これは、このような手法を採用することにより、
メサ形成の工程が省略できたり、発振波長の異なる半導
体レーザ素子を同時に製作することが可能になる等、製
造工程の簡略化と素子の高性能化とが可能となるからで
ある。
を効率良く製作する方法として、基板上に設けたリッジ
構造または選択領域に結晶を成長させる手法が取られて
いる。これは、このような手法を採用することにより、
メサ形成の工程が省略できたり、発振波長の異なる半導
体レーザ素子を同時に製作することが可能になる等、製
造工程の簡略化と素子の高性能化とが可能となるからで
ある。
【０００３】
【発明が解決しようとする課題】しかし、このような結
晶成長は、異なるファセットが同時に形成される複雑な
結晶成長であるので、平坦基板上の結晶成長と同様の成
長条件では、良好な結晶を成長させることは困難である
という問題がある。
晶成長は、異なるファセットが同時に形成される複雑な
結晶成長であるので、平坦基板上の結晶成長と同様の成
長条件では、良好な結晶を成長させることは困難である
という問題がある。
【０００４】図３は、従来技術における問題点を説明す
るための断面図である。図の（ａ）は結晶をストライプ
状のリッジ構造上に成長させた状態、（ｂ）は結晶をス
トライプ状の選択成長領域に成長させた状態を示す。図
において、１０はｎ型半導体基板、２０は選択成長マス
ク、３０はｎ型バッファ層、４０は活性層、５０はクラ
ッド層である。特に、結晶を成長させるストライプ状の
リッジ構造またはストライプ状の選択成長領域の幅が１
μｍ〜３μｍ程度と狭く、結晶成長領域全体をレーザの
ｎ型バッファ層３０、活性層４０等に用いるような場合
には、図３の（ａ）または（ｂ）に示すように、側面に
現れるファセットの影響で側面付近の（１００）面が盛
り上がり、平坦に成長しにくい。良好な特性の活性層を
得るためには、活性層を成長させるｎ型バッファ層３０
の（１００）面は、原子レベルで平坦であることが望ま
しいが、上記のように側面付近の（１００）面が盛り上
がり、平坦に成長させることは難しく、活性層を良好な
結晶性で所望の構造に形成することは困難である。
るための断面図である。図の（ａ）は結晶をストライプ
状のリッジ構造上に成長させた状態、（ｂ）は結晶をス
トライプ状の選択成長領域に成長させた状態を示す。図
において、１０はｎ型半導体基板、２０は選択成長マス
ク、３０はｎ型バッファ層、４０は活性層、５０はクラ
ッド層である。特に、結晶を成長させるストライプ状の
リッジ構造またはストライプ状の選択成長領域の幅が１
μｍ〜３μｍ程度と狭く、結晶成長領域全体をレーザの
ｎ型バッファ層３０、活性層４０等に用いるような場合
には、図３の（ａ）または（ｂ）に示すように、側面に
現れるファセットの影響で側面付近の（１００）面が盛
り上がり、平坦に成長しにくい。良好な特性の活性層を
得るためには、活性層を成長させるｎ型バッファ層３０
の（１００）面は、原子レベルで平坦であることが望ま
しいが、上記のように側面付近の（１００）面が盛り上
がり、平坦に成長させることは難しく、活性層を良好な
結晶性で所望の構造に形成することは困難である。
【０００５】上記の平坦性の劣化は側面ファセットから
の過剰な原子の供給が原因である。つまり、側面ファセ
ットから供給された分の原子がメサ側面付近で（１０
０）面での成長に寄与し、選択成長領域の中央部付近よ
りも成長速度が大となるためである。通常、原子の表面
マイグレーション長は０．５μｍ以下であるので、１μ
ｍよりも広い領域の（１００）面では、面内に成長膜厚
の分布が発生することになる。
の過剰な原子の供給が原因である。つまり、側面ファセ
ットから供給された分の原子がメサ側面付近で（１０
０）面での成長に寄与し、選択成長領域の中央部付近よ
りも成長速度が大となるためである。通常、原子の表面
マイグレーション長は０．５μｍ以下であるので、１μ
ｍよりも広い領域の（１００）面では、面内に成長膜厚
の分布が発生することになる。
【０００６】本発明は、従来技術における問題点を解決
して、活性層を成長させるｎ型バッファ層の（１００）
面を平坦に形成して、良好な結晶性の活性層を形成する
ことが可能な半導体装置の製造方法を提供することにあ
る。
して、活性層を成長させるｎ型バッファ層の（１００）
面を平坦に形成して、良好な結晶性の活性層を形成する
ことが可能な半導体装置の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の製造方法は、少なくともｎ型バ
ッファ層と活性層とを含んでなる半導体装置を、（１０
０）III-V族化合物ｎ型半導体基板上のストライプ状の
リッジ構造上に製造する半導体装置の製造方法におい
て、上記ｎ型バッファ層にVI族からなるドーパントを５
×１０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範
囲で添加する。
の本発明の半導体装置の製造方法は、少なくともｎ型バ
ッファ層と活性層とを含んでなる半導体装置を、（１０
０）III-V族化合物ｎ型半導体基板上のストライプ状の
リッジ構造上に製造する半導体装置の製造方法におい
て、上記ｎ型バッファ層にVI族からなるドーパントを５
×１０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範
囲で添加する。
【０００８】また、少なくともｎ型バッファ層と活性層
とを含んでなる半導体装置を、（１００）III-V族化合
物ｎ型半導体基板上のストライプ状の選択成長領域に選
択成長により製造する半導体装置の製造方法において、
上記ｎ型バッファ層にVI族からなるドーパントを５×１
０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範囲で
添加する。
とを含んでなる半導体装置を、（１００）III-V族化合
物ｎ型半導体基板上のストライプ状の選択成長領域に選
択成長により製造する半導体装置の製造方法において、
上記ｎ型バッファ層にVI族からなるドーパントを５×１
０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範囲で
添加する。
【０００９】これ等の場合、上記ストライプ状のリッジ
構造またはストライプ状の選択成長領域の幅は１μｍ〜
３μｍとする。
構造またはストライプ状の選択成長領域の幅は１μｍ〜
３μｍとする。
【００１０】
【発明の実施の形態】本願発明者らは、III-V族半導体
成長においてｎ型ドーパントにVI族原子を用いた場合
に、III族原子のマイグレーション長が伸びることを発
見した。この現象は、基板表面のV族サイトがVI族原子
に占有されることに起因するものと推測される。この現
象を利用することにより、（１００）面の平坦性を向上
させることができる。特に、VI族ドーパントのドーピン
グ濃度を５×１０18／ｃｍ3以上にした場合には、マイ
グレーション長をμｍオーダーにまで伸ばすことができ
るので、幅が１μｍ〜３μｍ程度のストライプ状のリッ
ジ構造または選択成長領域等を用いても、側面ファセッ
トから供給される原子が（１００）面全体に均等に供給
され、原子レベルで平坦な（１００）面を実現すること
ができるようになる。このような平坦な面をｎ型バッフ
ァ層で実現することによって、その上に形成する活性層
の結晶性を向上することが可能であり、良好なレーザ特
性を実現することができる。
成長においてｎ型ドーパントにVI族原子を用いた場合
に、III族原子のマイグレーション長が伸びることを発
見した。この現象は、基板表面のV族サイトがVI族原子
に占有されることに起因するものと推測される。この現
象を利用することにより、（１００）面の平坦性を向上
させることができる。特に、VI族ドーパントのドーピン
グ濃度を５×１０18／ｃｍ3以上にした場合には、マイ
グレーション長をμｍオーダーにまで伸ばすことができ
るので、幅が１μｍ〜３μｍ程度のストライプ状のリッ
ジ構造または選択成長領域等を用いても、側面ファセッ
トから供給される原子が（１００）面全体に均等に供給
され、原子レベルで平坦な（１００）面を実現すること
ができるようになる。このような平坦な面をｎ型バッフ
ァ層で実現することによって、その上に形成する活性層
の結晶性を向上することが可能であり、良好なレーザ特
性を実現することができる。
【００１１】一方、ＩｎＰにｎ型ドーパントとしてＳｅ
を用いる場合には、その濃度を１×１０20／ｃｍ3程度
まで高めると結晶性が劣化し、成長表面のホモロジーが
悪くなる。このことから、実際にバッファ層にVI族ドー
プｎ型半導体層を用いる場合のVI族ドーパントのドーピ
ング濃度は、III-V族化合物半導体とVI族ドーパントの
組み合わせにも依るが、１×１０20／ｃｍ3以下とする
ことが必要になると考えられる。
を用いる場合には、その濃度を１×１０20／ｃｍ3程度
まで高めると結晶性が劣化し、成長表面のホモロジーが
悪くなる。このことから、実際にバッファ層にVI族ドー
プｎ型半導体層を用いる場合のVI族ドーパントのドーピ
ング濃度は、III-V族化合物半導体とVI族ドーパントの
組み合わせにも依るが、１×１０20／ｃｍ3以下とする
ことが必要になると考えられる。
【００１２】以下、本発明に係る半導体装置の製造方法
の実施の形態を添付図面を参照して具体的に説明する。
の実施の形態を添付図面を参照して具体的に説明する。
【００１３】実施の形態１ 図１は、本発明に係る半導体装置の製造方法の実施の形
態１を示す工程断面図である。
態１を示す工程断面図である。
【００１４】本実施の形態においては、まず、図１の
（ａ）に示すように、（１００）面ｎ型ＩｎＰ基板１上
に、フォトリソグラフィ技術とエッチングによって、＜
０１１＞方向に、ストライプ幅が約２．０μｍ、高さが
約１．０μｍのリッジ構造を形成する。
（ａ）に示すように、（１００）面ｎ型ＩｎＰ基板１上
に、フォトリソグラフィ技術とエッチングによって、＜
０１１＞方向に、ストライプ幅が約２．０μｍ、高さが
約１．０μｍのリッジ構造を形成する。
【００１５】次に、図１の（ｂ）に示すように、リッジ
構造が形成されたｎ型ＩｎＰ基板１上に、有機金属気相
成長（ＭＯＶＰＥ）法を用いて、ドーピング濃度が約５
×１０18／ｃｍ3、膜厚ｄが約０．１μｍのＳｅドープ
ｎ型ＩｎＰバッファ層３、膜厚ｄが約０．１μｍのアン
ドープＩｎＧａＡｓＰ系量子井戸構造の活性層４、膜厚
ｄが約０．８μｍのｐ型ＩｎＰクラッド層５、膜厚ｄが
約０．６μｍのＳｅドープｎ型ＩｎＰ電流閉じ込め層７
を、この順に順次形成する。この時、ｎ型ＩｎＰバッフ
ァ層３をＳｅドープＩｎＰにすることにより、リッジ構
造上部のｎ型ＩｎＰバッファ層３の（１００）面が平坦
化されるので、その面上に良好な結晶性の活性層４を成
長させることができる。
構造が形成されたｎ型ＩｎＰ基板１上に、有機金属気相
成長（ＭＯＶＰＥ）法を用いて、ドーピング濃度が約５
×１０18／ｃｍ3、膜厚ｄが約０．１μｍのＳｅドープ
ｎ型ＩｎＰバッファ層３、膜厚ｄが約０．１μｍのアン
ドープＩｎＧａＡｓＰ系量子井戸構造の活性層４、膜厚
ｄが約０．８μｍのｐ型ＩｎＰクラッド層５、膜厚ｄが
約０．６μｍのＳｅドープｎ型ＩｎＰ電流閉じ込め層７
を、この順に順次形成する。この時、ｎ型ＩｎＰバッフ
ァ層３をＳｅドープＩｎＰにすることにより、リッジ構
造上部のｎ型ＩｎＰバッファ層３の（１００）面が平坦
化されるので、その面上に良好な結晶性の活性層４を成
長させることができる。
【００１６】次に、図１の（ｃ）に示すように、膜厚ｄ
が約１．０μｍのｐ型ＩｎＰオーバークラッド層８、膜
厚ｄが約０．４μｍのｐ型ＩｎＧａＡｓＰキャップ層９
を、この順に順次形成する。
が約１．０μｍのｐ型ＩｎＰオーバークラッド層８、膜
厚ｄが約０．４μｍのｐ型ＩｎＧａＡｓＰキャップ層９
を、この順に順次形成する。
【００１７】このようにして製作した半導体装置におい
ては、活性層４をリッジ構造を有するｎ型ＩｎＰ基板１
上に成長させるにも関わらず、平坦な（１００）面上に
成長させることができるので、半導体レーザとして使用
する際、良好なレーザ特性を実現することができる。ま
た、ｎ型ＩｎＰバッファ層３のドーパントを変えるのみ
で作製することができるので、従来の比較的簡単な製造
工程を利用することが可能であるという利点も損なうこ
とがない。
ては、活性層４をリッジ構造を有するｎ型ＩｎＰ基板１
上に成長させるにも関わらず、平坦な（１００）面上に
成長させることができるので、半導体レーザとして使用
する際、良好なレーザ特性を実現することができる。ま
た、ｎ型ＩｎＰバッファ層３のドーパントを変えるのみ
で作製することができるので、従来の比較的簡単な製造
工程を利用することが可能であるという利点も損なうこ
とがない。
【００１８】実施の形態２ 図２は、本発明に係る半導体装置の製造方法の実施の形
態２を示す工程断面図である。
態２を示す工程断面図である。
【００１９】本実施の形態においては、まず、図２の
（ａ）に示すように、（１００）面ｎ型ＩｎＰ基板１上
に、スパッタリング法によって、ＳｉＯ2選択成長マス
ク２を堆積し、フォトリソグラフィ技術によって＜０１
１＞方向にストライプ幅が約２．５μｍの選択成長領域
を形成する。
（ａ）に示すように、（１００）面ｎ型ＩｎＰ基板１上
に、スパッタリング法によって、ＳｉＯ2選択成長マス
ク２を堆積し、フォトリソグラフィ技術によって＜０１
１＞方向にストライプ幅が約２．５μｍの選択成長領域
を形成する。
【００２０】次に、図２の（ｂ）に示すように、ｎ型Ｉ
ｎＰ基板１に形成された選択成長領域の上に、ドーピン
グ濃度が約５×１０18／ｃｍ3、膜厚ｄが約０．６μｍ
のＳｅドープｎ型ＩｎＰバッファ層３、膜厚ｄが約０．
１μｍのアンドープＩｎＧａＡｓＰ系量子井戸構造の活
性層４、膜厚ｄが約０．３μｍのｐ型ＩｎＰクラッド層
５を、この順に、有機金属気相成長（ＭＯＶＰＥ）法に
よって順次形成する。この時、ｎ型ＩｎＰバッファ層３
をＳｅドープＩｎＰにすることにより、ｎ型ＩｎＰバッ
ファ層３の（１００）面が平坦化されるので、その面上
に良好な結晶性の活性層４を成長させることができる。
ｎＰ基板１に形成された選択成長領域の上に、ドーピン
グ濃度が約５×１０18／ｃｍ3、膜厚ｄが約０．６μｍ
のＳｅドープｎ型ＩｎＰバッファ層３、膜厚ｄが約０．
１μｍのアンドープＩｎＧａＡｓＰ系量子井戸構造の活
性層４、膜厚ｄが約０．３μｍのｐ型ＩｎＰクラッド層
５を、この順に、有機金属気相成長（ＭＯＶＰＥ）法に
よって順次形成する。この時、ｎ型ＩｎＰバッファ層３
をＳｅドープＩｎＰにすることにより、ｎ型ＩｎＰバッ
ファ層３の（１００）面が平坦化されるので、その面上
に良好な結晶性の活性層４を成長させることができる。
【００２１】次に、図２の（ｃ）に示すように、ＳｉＯ
2選択成長マスク２をＨＦによって除去したのち、有機
金属気相成長法を用いて膜厚ｄが約０．８μｍのＺｎド
ープｐ型ＩｎＰ電流ブロック層６、膜厚ｄが約０．６μ
ｍのＳｅドープｎ型ＩｎＰ電流閉じ込め層７を、この順
に順次形成する。
2選択成長マスク２をＨＦによって除去したのち、有機
金属気相成長法を用いて膜厚ｄが約０．８μｍのＺｎド
ープｐ型ＩｎＰ電流ブロック層６、膜厚ｄが約０．６μ
ｍのＳｅドープｎ型ＩｎＰ電流閉じ込め層７を、この順
に順次形成する。
【００２２】次に、図２の（ｄ）に示すように、膜厚ｄ
が約１．０μｍのｐ型ＩｎＰオーバークラッド層８、膜
厚ｄが約０．４μｍのｐ型ＩｎＧａＡｓＰキャップ層９
を、この順に順次形成する。
が約１．０μｍのｐ型ＩｎＰオーバークラッド層８、膜
厚ｄが約０．４μｍのｐ型ＩｎＧａＡｓＰキャップ層９
を、この順に順次形成する。
【００２３】このようにして製作した半導体装置におい
ては、活性層構造をｎ型ＩｎＰ基板１の選択成長領域の
上に選択成長させるにも関わらず、平坦な（１００）面
上に成長させることができるので、半導体レーザとして
使用する際、良好なレーザ特性を実現することができ
る。また、ｎ型ＩｎＰバッファ層３のドーパントを変え
るのみで作製することができるので、従来の比較的簡単
な製造工程を利用することが可能であるという利点も損
なうことがない。
ては、活性層構造をｎ型ＩｎＰ基板１の選択成長領域の
上に選択成長させるにも関わらず、平坦な（１００）面
上に成長させることができるので、半導体レーザとして
使用する際、良好なレーザ特性を実現することができ
る。また、ｎ型ＩｎＰバッファ層３のドーパントを変え
るのみで作製することができるので、従来の比較的簡単
な製造工程を利用することが可能であるという利点も損
なうことがない。
【００２４】上記実施の形態１、２においては、リッジ
構造及び選択成長領域の幅をそれぞれ約２μｍ及び約
２．５μｍとしたが、これらは１μｍから３μｍの範囲
であれば同様の効果が得られる。
構造及び選択成長領域の幅をそれぞれ約２μｍ及び約
２．５μｍとしたが、これらは１μｍから３μｍの範囲
であれば同様の効果が得られる。
【００２５】また、上記実施の形態１、２においては、
ｎ型ＩｎＰバッファ層３に使用するドーパントとしてＳ
ｅを用いたが、Ｓ等の他のVI族のドーパントを用いても
よい。
ｎ型ＩｎＰバッファ層３に使用するドーパントとしてＳ
ｅを用いたが、Ｓ等の他のVI族のドーパントを用いても
よい。
【００２６】また、上記上記実施の形態１、２において
は、ＩｎＰ系の半導体装置に関して示したが、ＧａＡｓ
系等の他のIII-V族化合物半導体装置であってもよい。
は、ＩｎＰ系の半導体装置に関して示したが、ＧａＡｓ
系等の他のIII-V族化合物半導体装置であってもよい。
【００２７】
【発明の効果】以上説明したように、本発明の半導体装
置製造方法によれば、活性層を基板上のリッジ構造また
は選択成長領域上の平坦な面上に成長させることができ
るので、良好な結晶性の活性層を成長させることが可能
となるという効果がある。
置製造方法によれば、活性層を基板上のリッジ構造また
は選択成長領域上の平坦な面上に成長させることができ
るので、良好な結晶性の活性層を成長させることが可能
となるという効果がある。
【００２８】また、従来の比較的簡単な製造工程をドー
パントを変えるのみで利用することができるので、簡単
な工程で良好な特性の半導体装置を製造することが可能
となるという効果がある。
パントを変えるのみで利用することができるので、簡単
な工程で良好な特性の半導体装置を製造することが可能
となるという効果がある。
【図１】本発明に係る半導体装置の製造方法の実施の形
態１を示す工程断面図である。
態１を示す工程断面図である。
【図２】本発明に係る半導体装置の製造方法の実施の形
態２を示す工程断面図である。
態２を示す工程断面図である。
【図３】従来技術における問題点を説明するための断面
図である。
図である。
１…ｎ型ＩｎＰ基板 ２…ＳｉＯ2選択成長マスク ３…Ｓｅドープｎ型ＩｎＰバッファ層 ４…活性層 ５…ｐ型ＩｎＰクラッド層 ６…ｐ型ＩｎＰ電流ブロック層 ７…Ｓｅドープｎ型ＩｎＰ電流閉じ込め層 ８…ｐ型ＩｎＰオーバークラッド層 ９…ｐ型ＩｎＧａＡｓＰキャップ層
Claims (3)
- 【請求項１】少なくともｎ型バッファ層と活性層とを含
んでなる半導体装置を、（１００）III-V族化合物ｎ型
半導体基板上のストライプ状のリッジ構造上に製造する
半導体装置の製造方法において、 上記ｎ型バッファ層にVI族からなるドーパントを５×１
０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範囲で
添加することを特徴とする半導体装置の製造方法。 - 【請求項２】少なくともｎ型バッファ層と活性層とを含
んでなる半導体装置を、（１００）III-V族化合物ｎ型
半導体基板上のストライプ状の選択成長領域に選択成長
によって製造する半導体装置の製造方法において、 上記ｎ型バッファ層にVI族からなるドーパントを５×１
０18／ｃｍ3以上、１×１０20／ｃｍ3以下の濃度範囲で
添加することを特徴とする半導体装置の製造方法。 - 【請求項３】請求項１または請求項２に記載する半導体
装置の製造方法において、上記ストライプ状のリッジ構
造またはストライプ状の選択成長領域の幅は１μｍ〜３
μｍであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21494497A JPH1168234A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21494497A JPH1168234A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168234A true JPH1168234A (ja) | 1999-03-09 |
Family
ID=16664161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21494497A Pending JPH1168234A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168234A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590566B1 (ko) | 2004-11-02 | 2006-06-19 | 삼성전자주식회사 | 레이저 다이오드 및 그 제조방법 |
| KR100590567B1 (ko) | 2004-11-08 | 2006-06-19 | 삼성전자주식회사 | 레이저 다이오드 및 그 제조방법 |
-
1997
- 1997-08-08 JP JP21494497A patent/JPH1168234A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590566B1 (ko) | 2004-11-02 | 2006-06-19 | 삼성전자주식회사 | 레이저 다이오드 및 그 제조방법 |
| KR100590567B1 (ko) | 2004-11-08 | 2006-06-19 | 삼성전자주식회사 | 레이저 다이오드 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563630B2 (en) | Method for fabricating a semiconductor laser device that includes growing current confinement layers and a mesa side surface | |
| US20090068778A1 (en) | Buried Heterostructure Device Having Integrated Waveguide Grating Fabricated By Single Step MOCVD | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JPH06224512A (ja) | 半導体装置及びその製造プロセス | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| JP3977920B2 (ja) | 半導体装置の製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP2006253212A (ja) | 半導体レーザ | |
| JP2622143B2 (ja) | 分布帰還型半導体レーザ及び分布帰還型半導体レーザの作成方法 | |
| JPH06275911A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH1168234A (ja) | 半導体装置の製造方法 | |
| JPH0462195B2 (ja) | ||
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH077232A (ja) | 光半導体装置 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JP4062501B2 (ja) | 半導体レーザ素子 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPS59127892A (ja) | 半導体レ−ザとその製造方法 | |
| JP3249987B2 (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JPH0983060A (ja) | 半導体レーザの製造方法 |