JPH1167908A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH1167908A
JPH1167908A JP22938997A JP22938997A JPH1167908A JP H1167908 A JPH1167908 A JP H1167908A JP 22938997 A JP22938997 A JP 22938997A JP 22938997 A JP22938997 A JP 22938997A JP H1167908 A JPH1167908 A JP H1167908A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
contact hole
etching
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22938997A
Other languages
Japanese (ja)
Inventor
Koichi Nakamura
康一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP22938997A priority Critical patent/JPH1167908A/en
Publication of JPH1167908A publication Critical patent/JPH1167908A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device with an improved step coverage and a contact hole, and to provide a manufacturing method of the semiconductor device. SOLUTION: In a semiconductor device which is connected through a contact hole 4, wherein the conductors 6 and 7 to be arranged on the upper and the lower sides of an insulating film 2 or a semiconductor, is provided on the insulating film 2, the contact hole 4 is provided in two stage form, and side faces 41 and 42 of the two-staged contact hole are formed in to a tapered shape. The taper angle θ2 of the lower stage of the two staged contact hole has an angle smaller than the taper angle θ1 of the upper stage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は絶縁膜に設けられる
コンタクトホールを介して絶縁膜の上下に配設される導
体または半導体を接続する半導体装置およびその製法に
関する。さらに詳しくは、絶縁膜に設けられるコンタク
トホールの形状を改良してコンタクトホール内に設けら
れるメタル配線のステップカバレジを改良した半導体装
置およびその製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device for connecting conductors or semiconductors disposed above and below an insulating film via contact holes provided in the insulating film, and a method of manufacturing the same. More specifically, the present invention relates to a semiconductor device in which the shape of a contact hole provided in an insulating film is improved to improve the step coverage of a metal wiring provided in the contact hole, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来のICなどの半導体装置では、半導
体基板に形成された複雑な回路を配線で接続するため、
層間絶縁膜を介して何層にも配線が形成される場合があ
る。この場合、集積化されるにつれてパターン間の余裕
がなく、絶縁膜に設けられるコンタクトホールの大きさ
は一定の大きさで正確に形成される必要がある。そのた
め、異方性エッチングによりマスクのパターンと垂直に
形成されるようにコンタクトホールは形成される。しか
し、1μm程度の厚さがある絶縁膜を完全に垂直のコン
タクトホールにすると、その垂直部にはメタル配線が堆
積されにくく、ステップカバレジが悪くなり、単位面積
当りの電流密度が高くなることにより、エレクトロマイ
グレーション耐性が悪化する。そのため、ステップカバ
レジを改良するために、等方性ウェットエッチング、等
方性ドライエッチング、および異方性ドライエッチング
を組み合わせた種々のエッチング方法が開示されてお
り、たとえば特開平8−191103号公報には、絶縁
膜の下方の半分程度にはマスクパターンと同じ寸法にな
るように異方性ドライエッチングにより開口し、上部側
には等方性のウェットエッチングやドライエッチングを
行うエッチング方法が開示されている。
2. Description of the Related Art In a conventional semiconductor device such as an IC, a complicated circuit formed on a semiconductor substrate is connected by wiring.
In some cases, wiring is formed in multiple layers via an interlayer insulating film. In this case, there is no room between the patterns as the circuit is integrated, and the size of the contact hole provided in the insulating film needs to be accurately formed with a certain size. Therefore, the contact holes are formed by anisotropic etching so as to be formed perpendicular to the pattern of the mask. However, if an insulating film having a thickness of about 1 μm is completely formed as a vertical contact hole, metal wiring is difficult to be deposited on the vertical portion, step coverage is deteriorated, and current density per unit area is increased. In addition, electromigration resistance deteriorates. Therefore, in order to improve the step coverage, various etching methods that combine isotropic wet etching, isotropic dry etching, and anisotropic dry etching have been disclosed. For example, Japanese Patent Application Laid-Open No. 8-191103 discloses An opening method is disclosed in which an opening is formed by anisotropic dry etching so as to have the same size as the mask pattern in about the lower half of the insulating film, and an isotropic wet etching or dry etching is performed on the upper side. I have.

【0003】すなわちこの方法は、たとえば図3にコン
タクトホール部分の断面説明図が示されているように、
半導体基板1の表面に設けられた絶縁膜2上にレジスト
マスク3が設けられ、必要なコンタクトホール4を形成
するための開口部30を形成する。そして、等方性のウ
ェットエッチングにより絶縁膜の1/4程度の厚さエッ
チングし、つぎに等方性のドライエッチングによりさら
に1/4程度の厚さエッチングし、残りの1/2程度を
異方性ドライエッチングにより行うものである。その結
果、図3に示されるように、絶縁膜2の半導体基板1側
の1/2程度の厚さは垂直なコンタクトホール4で、上
部の半分程度はテーパ状に形成される。
That is, in this method, for example, as shown in FIG.
A resist mask 3 is provided on an insulating film 2 provided on a surface of a semiconductor substrate 1, and an opening 30 for forming a necessary contact hole 4 is formed. Then, about 1/4 of the thickness of the insulating film is etched by isotropic wet etching, and then about 1/4 of the thickness of the insulating film is further etched by isotropic dry etching. This is performed by isotropic dry etching. As a result, as shown in FIG. 3, the thickness of the insulating film 2 on the side of the semiconductor substrate 1 is about half the thickness of the vertical contact hole 4, and the upper half is formed in a tapered shape.

【0004】[0004]

【発明が解決しようとする課題】前述のように、絶縁膜
の上方半分程度を等方性エッチングによりテーパ形状に
にして、残りを異方性エッチングにより垂直に形成する
と、絶縁膜の半分程度とはいえ、垂直部分のメタル層の
カバレジが悪くその角部で断線などが生じやすい。一
方、等方性エッチングの深さを絶縁膜の裏面に近いとこ
ろまで行うと、等方性エッチングは横方向へのエッチン
グが行われやすいため、正確な大きさ(寸法)のコンタ
クトホールを形成しにくいという問題がある。
As described above, when the upper half of the insulating film is formed into a tapered shape by isotropic etching and the remaining portion is formed vertically by anisotropic etching, about half of the insulating film is formed. However, the coverage of the metal layer in the vertical portion is poor, and disconnection or the like is likely to occur at the corner. On the other hand, if the depth of the isotropic etching is close to the back surface of the insulating film, the isotropic etching is likely to be etched in the lateral direction, so that a contact hole having an accurate size (dimension) is formed. There is a problem that it is difficult.

【0005】本発明はこのような問題を解決するために
なされたもので、さらにステップカバレジの改良が図ら
れたコンタクトホールの形状を有する半導体装置および
その製法を提供することを目的とする。
The present invention has been made to solve such a problem, and an object of the present invention is to provide a semiconductor device having a contact hole with improved step coverage and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】本発明による半導体装置
は、絶縁膜の上下に配設される導体または半導体が絶縁
膜に設けられるコンタクトホールを介して接続されるも
ので、前記コンタクトホールが2段形状に形成され、該
2段形状のコンタクトホールのそれぞれの側面は共にテ
ーパ形状に形成されると共に、前記2段の内下段のテー
パの角度は上段のテーパの角度より小さい角度のテーパ
形状に形成されている。
In a semiconductor device according to the present invention, conductors or semiconductors provided above and below an insulating film are connected via contact holes provided in the insulating film. The two-stage contact hole is formed in a tapered shape, and both side surfaces of the two-stage contact hole are formed in a tapered shape, and the taper angle of the lower inner stage of the two stages is smaller than that of the upper stage. Is formed.

【0007】ここにテーパ形状とは、コンタクトホール
の側面が鉛直方向に対して傾いていることを意味し、側
面が椀状で断面が直線になっていない場合でも上下両端
部を結ぶ線が傾いている場合を含み、その場合のテーパ
の角度はその上下両端部を結ぶ線または平均的な傾きの
角度を意味する。
Here, the tapered shape means that the side surface of the contact hole is inclined with respect to the vertical direction. Even when the side surface is bowl-shaped and the cross section is not straight, the line connecting the upper and lower ends is inclined. In this case, the angle of the taper means a line connecting the upper and lower ends or an average inclination angle.

【0008】コンタクトホールをこのように2段形状に
することにより、ステップカバレジが問題となるコンタ
クトホールの垂直部を、その上部に堆積されるメタル配
線の厚さよりはるかに薄くすることができる。そのた
め、充分に信頼性の高いステップカバレジが得られると
共に、コンタクトホールの大きさを正確に制御すること
ができる。
By forming the contact hole in such a two-stage shape, the vertical portion of the contact hole where the step coverage becomes a problem can be made much thinner than the thickness of the metal wiring deposited thereon. Therefore, a sufficiently reliable step coverage can be obtained, and the size of the contact hole can be accurately controlled.

【0009】このような形状のコンタクトホールを得る
ための半導体装置の製法は、(a)前記絶縁膜上にレジ
スト膜を設けて開口部を設け、(b)前記レジスト膜を
マスクとして等方性ウェットエッチングにより前記絶縁
膜をエッチングし、(c)異方性に若干等方性要素が加
わったドライエッチングにより前記絶縁膜の残部をエッ
チングすることを特徴とする。
A method of manufacturing a semiconductor device for obtaining a contact hole having such a shape is as follows. (A) A resist film is provided on the insulating film to provide an opening, and (b) an isotropic film is formed using the resist film as a mask. The insulating film is etched by wet etching, and (c) the remaining portion of the insulating film is etched by dry etching in which an isotropic element is added to the anisotropic element.

【0010】[0010]

【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置およびその製法について説明をする。
Next, a semiconductor device of the present invention and a method of manufacturing the same will be described with reference to the drawings.

【0011】本発明の半導体装置は、その一実施形態の
断面説明図が図1に示されるように、たとえば半導体基
板1上の第1の絶縁膜5上に、第1のメタル配線6と第
2のメタル配線7とが絶縁膜2を介して設けられ、絶縁
膜2に設けられるコンタクトホール4を介して第1のメ
タル配線6と第2のメタル配線7とが電気的に接続され
ている。本発明では、コンタクトホール4が図1に示さ
れるように、2段形状に形成されると共に、その側面は
テーパ形状(椀状の曲面)になるように設けられてい
る。そして第1のメタル配線6側の下段の側面42と鉛
直方向との傾斜角θ2(曲面の平均的な傾斜面と鉛直方
向とのなす角度)が、上段の側面41の鉛直方向との傾
斜角θ1より小さくなるように形成されていることに特
徴がある。
As shown in FIG. 1, a semiconductor device according to the present invention has, for example, a first metal wiring 6 and a first metal wiring 6 on a first insulating film 5 on a semiconductor substrate 1. The second metal wiring 7 is provided via the insulating film 2, and the first metal wiring 6 and the second metal wiring 7 are electrically connected via the contact hole 4 provided in the insulating film 2. . In the present invention, as shown in FIG. 1, the contact hole 4 is formed in a two-stage shape, and the side surface is provided so as to have a tapered shape (bowl-shaped curved surface). The inclination angle θ2 between the lower side surface 42 of the first metal wiring 6 and the vertical direction (the angle between the average inclined surface of the curved surface and the vertical direction) is the inclination angle of the upper side surface 41 with the vertical direction. It is characterized in that it is formed to be smaller than θ1.

【0012】絶縁膜2は、厚さが0.5〜1μm程度の
厚さで、通常のSiO2 、Si3 4 などや、BやPが
ドープされたシリコン酸化膜であるBPSG、PSG、
BSGなどの低融点軟質ガラスなどが用いられる。ま
た、第1および第2のメタル配線6、7は、それぞれA
l、Al-Siなどにより0.5〜1.3μm程度の厚さ
に設けられる。
The insulating film 2 has a thickness of about 0.5 to 1 μm.
Normal thickness of SiOTwo, SiThreeNFour And B and P
BPSG, PSG, which are doped silicon oxide films,
Low melting point soft glass such as BSG is used. Ma
In addition, the first and second metal wirings 6 and 7 are
1, 0.5-1.3 μm thickness by Al-Si etc.
Is provided.

【0013】コンタクトホール4は、後述するように、
絶縁膜2の半分程度の深さに形成される、ウェットエッ
チングを主とした等方性エッチングによる径の大きな第
1のホール4a(図2(b)参照)と、絶縁膜2の厚さ
の残りの部分に形成される、異方性のドライエッチング
を主とした径の小さな第2のホール4bとの2段形状に
形成されている。そして、第1のホールの側面41の鉛
直方向とのなす角度θ1が、第2のホールの側面42の
鉛直方向とのなす角度θ2より大きくなるように形成さ
れている。すなわち、第1のホールは縦方向より横方向
の方が多くエッチングされる、主としてウェットの等方
性エッチング液によりエッチングされることにより形成
され、第2のホールは横方向より縦方向の方が多くエッ
チングされる異方性のドライエッチングを主としたエッ
チングにより形成されている。
The contact hole 4 is formed as described below.
A first hole 4a (see FIG. 2B) having a large diameter formed by isotropic etching mainly using wet etching and formed at a depth of about half of the insulating film 2; It is formed in a two-stage shape with a small diameter second hole 4b mainly formed by anisotropic dry etching formed in the remaining portion. The angle θ1 between the side surface 41 of the first hole and the vertical direction is larger than the angle θ2 between the side surface 42 of the second hole and the vertical direction. That is, the first hole is formed by etching with a wet isotropic etchant, which is etched more in the horizontal direction than in the vertical direction, and the second hole is formed in the vertical direction more than the horizontal direction. It is formed by etching mainly using anisotropic dry etching which is often etched.

【0014】つぎに、図1に示される半導体装置の製法
を図2を参照しながら説明する。なお、図2において、
図1の半導体基板1および第1の絶縁膜5は省略して第
1のメタル配線6から上が図示されている。
Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIG. In FIG. 2,
The semiconductor substrate 1 and the first insulating film 5 of FIG. 1 are omitted, and the upper part from the first metal wiring 6 is illustrated.

【0015】トランジスタやダイオードなどの半導体素
子が形成された半導体基板の表面にSiO2 (素子を形
成するときのマスクとして使ったSiO2 および熱処理
で形成されるSiO2 )などからなる第1の絶縁膜を形
成し、その上に第1のメタル配線6をAlなどの蒸着お
よびパターニングにより形成する。そして、図2(a)
に示されるように、その上にたとえばSi3 4 膜から
なる絶縁膜2を形成し、その表面にレジスト膜3を形成
する。そして、そのレジスト膜3のコンタクトホール形
成場所の上に開口窓30が形成されるようにパターニン
グをする。
The first insulating made of (SiO 2 which is formed of SiO 2 and heat treatment was used as a mask when forming the element) to the transistor and the semiconductor substrate surface on which semiconductor elements are formed, such as a diode SiO 2 A film is formed, and a first metal wiring 6 is formed thereon by vapor deposition of Al or the like and patterning. Then, FIG.
As shown in (1), an insulating film 2 made of, for example, a Si 3 N 4 film is formed thereon, and a resist film 3 is formed on the surface thereof. Then, patterning is performed such that an opening window 30 is formed on the contact hole formation location of the resist film 3.

【0016】つぎに、レジスト膜3をマスクとして、H
FとNH4 Fの混合液であるバッファードフッ酸(BH
F)により等方性のウェットエッチングを行う。このと
き、前述の絶縁膜2とレジスト膜3との密着性の関係
で、深さ方向のエッチングより横方向へのエッチングが
早く進む。そのため縦方向より横方向へ多くエッチング
されて、図2(b)に示されるように、レジスト膜3の
開口窓30より径の大きい第1のホール4aが形成され
る。第1のホール4aの側面41は、表面側で横方向に
多くエッチングされるため、深くなるにしたがって径が
小さくなり、鉛直方向とθ1の角度をなすテーパ形状に
形成される。この角度θ1は、横方向へのエッチングが
早いため、比較的大きくなる。そして、引き続きCF4
/O2 ガスを用いて等方性のドライエッチングにより、
絶縁膜2の厚さの10%程度をエッチングする。このド
ライエッチングは残膜調整のため行うものであるが、こ
の際に図に示されるように椀状の凹面形状になる。
Next, using the resist film 3 as a mask, H
Buffered hydrofluoric acid (BH) which is a mixed solution of F and NH 4 F
F) isotropic wet etching is performed. At this time, the etching in the lateral direction proceeds faster than the etching in the depth direction due to the adhesion between the insulating film 2 and the resist film 3 described above. Therefore, etching is performed more in the horizontal direction than in the vertical direction, and a first hole 4a having a diameter larger than the opening window 30 of the resist film 3 is formed as shown in FIG. Since the side surface 41 of the first hole 4a is largely etched in the lateral direction on the front surface side, the diameter decreases as it becomes deeper, and is formed in a tapered shape that forms an angle of θ1 with the vertical direction. The angle θ1 is relatively large because the etching in the lateral direction is fast. And, continuously, CF 4
Dry etching using / O 2 gas
About 10% of the thickness of the insulating film 2 is etched. This dry etching is performed for adjusting the remaining film. At this time, as shown in the figure, a bowl-shaped concave surface is formed.

【0017】つぎに、レジスト膜3はそのままの状態
で、SF6 のガスを用いて、平行平板型エッチング装置
により、異方性を主としながら等方性の要素を有するド
ライエッチングにより、図2(c)に示されるように、
第1のメタル層6が露出するまで絶縁膜2をエッチング
する。このエッチングは、等方性の要素を有しているた
め、横方向にもエッチングされるが、縦方向のエッチン
グを主とする異方性がメインになっているため、第1の
ホール4aより径が小さい第2のホール4bが形成され
る。この第2のホール4bは、横方向へのエッチング量
が少ないため、絶縁膜2の最下端部ではレジスト膜3の
開口窓30の径と殆ど同じ大きさに形成されながら、上
部側では横方向にもエッチングされ、その側面42はテ
ーパ形状となり、鉛直方向とθ2の角度をなすように形
成される。したがって、このテーパ角度θ2は、第1の
ホール4aのテーパ角度θ1より小さく形成されてい
る。
Next, in a state where the resist film 3 is left as it is, dry etching having an isotropic element while having anisotropy is performed by a parallel plate type etching apparatus using SF 6 gas as shown in FIG. As shown in (c),
The insulating film 2 is etched until the first metal layer 6 is exposed. Since this etching has an isotropic element, it is also etched in the horizontal direction. However, since the anisotropy mainly consisting of the etching in the vertical direction is mainly performed, the first hole 4a A second hole 4b having a small diameter is formed. Since the second hole 4b has a small amount of etching in the lateral direction, the second hole 4b is formed to be almost the same size as the diameter of the opening window 30 of the resist film 3 at the lowermost end of the insulating film 2 and at the upper end side in the lateral direction. The side surface 42 has a tapered shape and is formed so as to form an angle of θ2 with the vertical direction. Therefore, the taper angle θ2 is formed smaller than the taper angle θ1 of the first hole 4a.

【0018】つぎに、図2(d)に示されるように、A
lなどを蒸着などにより成膜してパターニングすること
により、第2のメタル配線7を形成する。そしてSi3
4などを全面に成膜することにより、図示しない保護
膜8(図1参照)を形成することにより、図1に示され
る半導体装置が得られる。
Next, as shown in FIG.
The second metal wiring 7 is formed by forming a film by vapor deposition or the like and patterning it. And Si 3
By forming a protective film 8 (not shown) (see FIG. 1) by depositing N 4 or the like on the entire surface, the semiconductor device shown in FIG. 1 is obtained.

【0019】本発明によれば、コンタクトホールが2段
に形成されているため、上段の第1のホールはその大き
さは余り問題にならなく大きな傾斜面を有する側壁の第
1のホールとすることができる。そして、半分程度に薄
くなった絶縁膜でコンタクトホールの最終的な精密な寸
法の径を形成すればよく、その制御が非常に容易とな
り、等方性要素を入れたエッチングを行っても精度のよ
い寸法でコンタクトホールを形成することができると共
に、その上に積層される第2のメタル配線の膜厚の方が
はるかに大きくなるため、ステップカバレジは余り問題
にならなくなる。しかも、絶縁膜が薄くてコンタクトホ
ールの寸法の制御を行いやすくなるため、第2のホール
においても、上方に行くに従ってその径が大きくなるよ
うにテーパ状に形成することができ、角部A(図1参
照)をコンタクトホールの径の位置より横の方向に移す
ことができる。その結果、下段の角部A上の第2のメタ
ル層7の最短距離L1(図1参照)を充分に大きくする
ことができ、断線の虞れは生じない。もちろん、上段の
角部B(図1参照)上の第2のメタル配線7の最短距離
L2もテーパがなだらかであるため、充分に大きく取る
ことができ、断線の虞れは生じない。そのため、非常に
信頼性のよいステップカバレジが得られる。
According to the present invention, since the contact holes are formed in two stages, the size of the first hole in the upper stage does not matter so much, and it is the first hole in the side wall having a large inclined surface. be able to. Then, it is only necessary to form the final precise dimension of the contact hole with the insulating film which is reduced to about half, and the control becomes very easy, and even if the etching including the isotropic element is performed, the precision is improved. Since the contact hole can be formed with a good size and the thickness of the second metal wiring laminated thereon is much larger, the step coverage does not become a problem. In addition, since the thickness of the insulating film is thin and the size of the contact hole can be easily controlled, the second hole can also be formed in a tapered shape so that the diameter increases as going upward. 1 (see FIG. 1) can be shifted in the lateral direction from the position of the diameter of the contact hole. As a result, the shortest distance L1 (see FIG. 1) of the second metal layer 7 on the lower corner A can be sufficiently increased, and there is no fear of disconnection. Of course, the shortest distance L2 of the second metal wiring 7 on the upper corner B (see FIG. 1) is also gently tapered, so that it can be made sufficiently large, and there is no fear of disconnection. Therefore, a very reliable step coverage can be obtained.

【0020】さらに、本発明の製法によれば、等方性の
ウェットエッチングと、等方性の要素を入れた異方性を
主としたドライエッチングの組合せにより2段形状のコ
ンタクトホールを形成しているため、レジストマスクを
1度形成するだけですみ、簡単な製造工程により2段形
状のコンタクトホールを形成することができる。
Further, according to the manufacturing method of the present invention, a two-stage contact hole is formed by a combination of isotropic wet etching and anisotropic dry etching including isotropic elements. Therefore, it is only necessary to form a resist mask once, and a two-stage contact hole can be formed by a simple manufacturing process.

【0021】なお、前述の例では第1と第2のメタル配
線の接続の例であったが、半導体基板とメタル配線との
接続でも同様である。また、絶縁膜についてもその材料
は限定されない。
In the above-described example, the connection between the first and second metal wirings is described. However, the same applies to the connection between the semiconductor substrate and the metal wiring. Further, the material of the insulating film is not limited.

【0022】[0022]

【発明の効果】本発明によれば、絶縁膜に設けられるコ
ンタクトホールを介して絶縁膜の上下に存在する導電体
または半導体の接続部のステップカバレジが向上し、半
導体装置の信頼性が非常に高くなる。
According to the present invention, the step coverage of the conductor or semiconductor connecting portion above and below the insulating film is improved through the contact holes provided in the insulating film, and the reliability of the semiconductor device is greatly improved. Get higher.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の一実施形態の構造を示す
断面説明図である。
FIG. 1 is an explanatory sectional view showing a structure of an embodiment of a semiconductor device of the present invention.

【図2】図1の半導体装置の製法の一実施形態の製造工
程を示す断面説明図である。
FIG. 2 is an explanatory cross-sectional view illustrating a manufacturing process of one embodiment of a method for manufacturing the semiconductor device of FIG. 1;

【図3】従来の半導体装置のコンタクトホールの形成方
法の一例を説明する図である。
FIG. 3 is a diagram illustrating an example of a conventional method for forming a contact hole in a semiconductor device.

【符号の説明】[Explanation of symbols]

2 絶縁膜 3 レジスト膜 4 コンタクトホール 6 第1のメタル配線 7 第2のメタル配線 41 第1のホールの側面 42 第2のホールの側面 θ1 上段のテーパ角度 θ2 下段のテーパ角度 2 Insulating film 3 Resist film 4 Contact hole 6 First metal wiring 7 Second metal wiring 41 Side surface of first hole 42 Side surface of second hole θ1 Upper taper angle θ2 Lower taper angle

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁膜の上下に配設される導体または半
導体が絶縁膜に設けられるコンタクトホールを介して接
続される半導体装置であって、前記コンタクトホールが
2段形状に形成され、該2段形状のコンタクトホールの
それぞれの側面は共にテーパ形状に形成されると共に、
前記2段の下段のテーパの角度は上段のテーパの角度よ
り小さい角度のテーパ形状に形成されてなる半導体装
置。
1. A semiconductor device in which conductors or semiconductors provided above and below an insulating film are connected via contact holes provided in the insulating film, wherein the contact holes are formed in a two-stage shape. Each side surface of the step-shaped contact hole is formed in a tapered shape,
A semiconductor device in which the lower taper angle of the two stages is formed in a taper shape smaller in angle than the upper taper angle.
【請求項2】 絶縁膜の上下に配設される導体または半
導体を絶縁膜に設けるコンタクトホールを介して接続す
る半導体装置の製法であって、(a)前記絶縁膜上にレ
ジスト膜を設けて開口部を設け、(b)前記レジスト膜
をマスクとして等方性ウェットエッチングにより前記絶
縁膜をエッチングし、(c)異方性に若干等方性要素が
加わったドライエッチングにより前記絶縁膜の残部をエ
ッチングすることを特徴とする半導体装置の製法。
2. A method of manufacturing a semiconductor device in which conductors or semiconductors provided above and below an insulating film are connected through contact holes provided in the insulating film, wherein (a) a resist film is provided on the insulating film. An opening is provided, (b) the insulating film is etched by isotropic wet etching using the resist film as a mask, and (c) the remaining portion of the insulating film is dry-etched by adding an isotropic element to the anisotropy. A method of manufacturing a semiconductor device, characterized by etching.
JP22938997A 1997-08-26 1997-08-26 Semiconductor device and manufacture thereof Pending JPH1167908A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22938997A JPH1167908A (en) 1997-08-26 1997-08-26 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22938997A JPH1167908A (en) 1997-08-26 1997-08-26 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1167908A true JPH1167908A (en) 1999-03-09

Family

ID=16891439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22938997A Pending JPH1167908A (en) 1997-08-26 1997-08-26 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1167908A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004009296A1 (en) * 2004-02-26 2005-09-22 Siemens Ag Arrangement of an electrical component and an electrical connection line of the component and method for producing the assembly
JP2013033168A (en) * 2011-08-03 2013-02-14 Japan Display East Co Ltd Display device and method for manufacturing display device
JP2019220598A (en) * 2018-06-21 2019-12-26 三菱電機株式会社 Method of forming aluminum film
WO2020121804A1 (en) * 2018-12-14 2020-06-18 株式会社村田製作所 Piezoelectric thin-film element and method for producing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004009296A1 (en) * 2004-02-26 2005-09-22 Siemens Ag Arrangement of an electrical component and an electrical connection line of the component and method for producing the assembly
DE102004009296B4 (en) * 2004-02-26 2011-01-27 Siemens Ag Method for producing an arrangement of an electrical component
JP2013033168A (en) * 2011-08-03 2013-02-14 Japan Display East Co Ltd Display device and method for manufacturing display device
US9099359B2 (en) 2011-08-03 2015-08-04 Japan Display Inc. Display device and method for manufacturing display device
JP2019220598A (en) * 2018-06-21 2019-12-26 三菱電機株式会社 Method of forming aluminum film
US11313031B2 (en) 2018-06-21 2022-04-26 Mitsubishi Electric Corporation Method for forming aluminum film
WO2020121804A1 (en) * 2018-12-14 2020-06-18 株式会社村田製作所 Piezoelectric thin-film element and method for producing same

Similar Documents

Publication Publication Date Title
JPH0135495B2 (en)
JP2720796B2 (en) Method for manufacturing semiconductor device
JPS5893255A (en) Manufacture of semiconductor device
JPH1117005A (en) Semiconductor device and manufacture thereof
JP2671380B2 (en) Method for manufacturing semiconductor device
JPH063804B2 (en) Semiconductor device manufacturing method
JP3328931B2 (en) Semiconductor device and manufacturing method thereof
JPH1167908A (en) Semiconductor device and manufacture thereof
JPH06318590A (en) Manufacture of semiconductor device
JPH10335459A (en) Semiconductor device and its manufacture
JP2817752B2 (en) Method for manufacturing semiconductor device
JPS61171151A (en) Manufacture of multilayer interconnection
JPH05347360A (en) Multilayer interconnection structure and manufacture thereof
JPS61187251A (en) Manufacture of semiconductor device
JPH07321098A (en) Contact hole forming method
JPS60140818A (en) Manufacture of semiconductor device
JPH10116903A (en) Manufacture of semiconductor device
JP3295172B2 (en) Dry etching method and semiconductor device manufacturing method
JPH07326668A (en) Manufacture of semiconductor device
JP3342150B2 (en) Method for manufacturing semiconductor device
JP2975930B2 (en) Semiconductor device and manufacturing method thereof
JPH11265934A (en) Forming method of connecting part
JPH02206115A (en) Manufacture of semiconductor device
JPH06244180A (en) Semiconductor device and its manufacture
JPH0817928A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Effective date: 20041224

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060725