JP2975930B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2975930B2
JP2975930B2 JP10177123A JP17712398A JP2975930B2 JP 2975930 B2 JP2975930 B2 JP 2975930B2 JP 10177123 A JP10177123 A JP 10177123A JP 17712398 A JP17712398 A JP 17712398A JP 2975930 B2 JP2975930 B2 JP 2975930B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
contact hole
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10177123A
Other languages
Japanese (ja)
Other versions
JPH10313055A (en
Inventor
佐登士 道家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP10177123A priority Critical patent/JP2975930B2/en
Publication of JPH10313055A publication Critical patent/JPH10313055A/en
Application granted granted Critical
Publication of JP2975930B2 publication Critical patent/JP2975930B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、加熱処理で粘性流
動するBPSGを絶縁膜として備えた半導体装置及びそ
の製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device provided with BPSG, which viscously flows by heat treatment, as an insulating film and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体集積回路装置の各素子間の配線
は、高集積化に伴なって多層化が図られている。このよ
うな多層配線を行う場合、下層の配線に依る表面の段差
が上層の配線に影響するため、表面の段差の穏和が望ま
れる。特に、パターンが微細化されると、配線の断線が
発生し易くなるため、段差の穏和、即ち表面の平坦化が
重要となる。このような平坦化技術は、PSGやBPS
Gの熱流動性を用いたグラスフローが広く用いられてい
る。PSGやBPSGを用いたグラスフローは、下層配
線を形成した後に層間絶縁膜としてPSGやBPSGを
積層し、これを加熱することで粘性流動させて段差の緩
和を図るものである。一般には、PSGよりもBPSG
の方が融点が低く、低い温度で粘性流動を起こすため
に、BPSGの方が多く用いられている。
2. Description of the Related Art Wiring between elements of a semiconductor integrated circuit device has been designed to have a multi-layered structure with higher integration. In the case of performing such multi-layer wiring, a step on the surface due to the lower layer wiring affects the wiring in the upper layer. In particular, when the pattern is miniaturized, the disconnection of the wiring is likely to occur, and therefore, it is important to calm the steps, that is, to flatten the surface. Such flattening techniques include PSG and BPS.
Glass flow using the thermal fluidity of G is widely used. In the glass flow using PSG or BPSG, PSG or BPSG is stacked as an interlayer insulating film after a lower wiring is formed, and heated to viscous flow to reduce a step. Generally, BPSG rather than PSG
Since BPSG has a lower melting point and causes viscous flow at a lower temperature, BPSG is more often used.

【0003】図3は従来の半導体装置の製造方法を示す
工程順の断面図である。
FIG. 3 is a sectional view of a conventional semiconductor device in the order of steps showing a method of manufacturing the same.

【0004】先ず、図3aに示すように、各種の素子が
形成されたSi基板(1)上に、SiO2膜(2)を介して1
層目のPoly-Si配線(3)を形成し、このPoly-Si配線
(3)を覆うようにBPSG膜(4)を形成する。このBPS
G膜(4)は、SiH4、B26、PH3及びO2ガス系のC
VD法に依り形成される。次に、図3bに示すように、
900℃程度に加熱してBPSG膜(4)を軟化させ、粘
性流動に依って表面を平坦化させる。このグラスフロー
は、処理温度が900℃以上となるため、Al配線を形
成した後の工程では用いることが出来ない。
First, as shown in FIG. 3A, a silicon substrate (1) on which various elements are formed is placed on a silicon substrate (1) via a SiO 2 film (2).
The poly-Si wiring (3) of the layer is formed, and this poly-Si wiring is formed.
A BPSG film (4) is formed so as to cover (3). This BPS
G film (4) is, C of SiH 4, B 2 H 6, PH 3 and O 2 gas system
It is formed by the VD method. Next, as shown in FIG.
Heating to about 900 ° C. softens the BPSG film (4) and flattens the surface by viscous flow. This glass flow cannot be used in the process after forming the Al wiring because the processing temperature is 900 ° C. or higher.

【0005】グラスフローを用いた後、図3cに示すよ
うに、PBSG膜(4 )上にフォトレジスト(5)を塗布
し、上層配線を接続しようとする領域に間隙(6)を形成
する。続いて、図3dに示すように、フォトレジスト
(5)をマスクとしてBPSG膜(4)をエッチングし、Si
基板(1)に達するコンタクトホール(7)を形成する。この
コンタクトホール(7)の形成は、テーパー状を得るた
め、最初に等方的なウェットエッチングを施してBPS
G膜(4)の途中までコンタクトホール(7)を形成し、その
後に反応性イオンエッチング等の異方性エッチングに依
って残りのBPSG膜(4)をエッチングしてSi基板(1)
まで達するコンタクトホール(7)を形成する。従って、
コンタクトホール(7)は、BPSG膜(4)の表面に向って
広がるテーパー状を成すことになる。
After using a glass flow, as shown in FIG. 3C, a photoresist (5) is applied on the PBSG film (4), and a gap (6) is formed in a region where an upper wiring is to be connected. Subsequently, as shown in FIG.
Etching the BPSG film (4) using (5) as a mask,
A contact hole (7) reaching the substrate (1) is formed. The contact hole (7) is formed by first performing isotropic wet etching to obtain a tapered shape.
A contact hole (7) is formed halfway through the G film (4), and then the remaining BPSG film (4) is etched by anisotropic etching such as reactive ion etching to form a Si substrate (1).
A contact hole (7) that reaches the contact hole is formed. Therefore,
The contact hole (7) has a tapered shape extending toward the surface of the BPSG film (4).

【0006】尚、ここでは、グラスフローの後にコンタ
クトホール(7)を設けているが、コンタクトホール(7)を
設けた後にグラスフローを行って段差の緩和を行う場合
もある。この場合、コンタクトホール(7)の周辺部のB
PSG膜(4)も粘性流動を起すために、コンタクトホー
ル(7)部分の段差も緩和されることになる。ただし、コ
ンタクトホール(7)の底面に露出するSi基板(1)が熱酸
化される場合や、BPSG膜(4)がコンタクトホール(7)
の底面を覆う場合も考えられるため、グラスフローの後
にコンタクトホール(7)内を新たにエッチングする必要
が生じる。
In this case, the contact hole (7) is provided after the glass flow. However, there is a case where the glass flow is performed after the contact hole (7) is provided to reduce the step. In this case, B around the contact hole (7)
Since the PSG film (4) also causes viscous flow, the step at the contact hole (7) is also reduced. However, when the Si substrate (1) exposed at the bottom of the contact hole (7) is thermally oxidized, or when the BPSG film (4) is exposed to the contact hole (7).
Since the bottom of the contact hole may be covered, it is necessary to newly etch the inside of the contact hole (7) after the glass flow.

【0007】そして、図3eに示すように、BPSG膜
(4)上に2層目のAl配線(8)を形成し、コンタクトホー
ル(7)を通してSi基板(1)に接続する。ここで、コンタ
クトホール(7)については、Si基板(1)に達するものに
限らず、必要に応じてPoly-Si配線(3)に達するものも
形成され、Poly-Si配線(3)にAl配線(8)が接続され
る。
[0007] Then, as shown in FIG.
(4) A second-layer Al wiring (8) is formed on the substrate and connected to the Si substrate (1) through the contact hole (7). Here, the contact hole (7) is not limited to the one that reaches the Si substrate (1), and one that reaches the Poly-Si wiring (3) is also formed if necessary. The wiring (8) is connected.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、1層目
と2層目の層間絶縁膜として用いられるBPSG膜(4)
は、フォトレジスト(5)との密着性が良くないために、
ウェットエッチング時に、BPSG膜(4)とフォトレジ
スト(5)との間にエッチング液が侵入し、BPSG膜(4)
が必要以上にエッチングされるおそれがある。このた
め、コンタクトホール(7)の形状が崩れ、BPSG膜(4)
の破損やAl配線(8)またはPoly-Si配線(3)からの電
流のリークを招いて信頼性を低下させるという問題が生
じる。
However, the BPSG film used as the first and second interlayer insulating films (4)
Has poor adhesion to the photoresist (5),
At the time of wet etching, an etching solution penetrates between the BPSG film (4) and the photoresist (5), and the BPSG film (4)
May be etched more than necessary. As a result, the shape of the contact hole (7) collapses, and the BPSG film (4)
This causes a problem that the reliability of the semiconductor device is reduced due to breakage of the semiconductor device or leakage of current from the Al wiring (8) or the Poly-Si wiring (3).

【0009】そこで本発明は、1層目と2層目との間の
層間絶縁膜とこの層間絶縁膜上に塗布されるフォトレジ
ストとの密着性をBPSGの熱流動性を損なうことなく
向上し、コンタクトホールを形成する際の不要なエッチ
ングを防止することを目的とする。
Accordingly, the present invention improves the adhesion between the interlayer insulating film between the first and second layers and the photoresist applied on the interlayer insulating film without impairing the thermal fluidity of BPSG. It is another object of the present invention to prevent unnecessary etching when forming a contact hole.

【0010】[0010]

【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された第1の配線が、ボロンを含む
低融点ガラスを主成分とする絶縁膜で覆われ、この絶縁
膜上に第2の配線が形成されると共に、この第2の配線
が上記絶縁膜に形成されるコンタクトホールを介して上
記半導体基板の各領域に接続される半導体装置に於い
て、上記絶縁膜のボロン濃度を表面近傍で上記半導体基
板側よりも低下せしめたことを特徴としている。
According to the present invention, there is provided a semiconductor device comprising:
A first wiring formed on a semiconductor substrate is covered with an insulating film mainly composed of low-melting glass containing boron, a second wiring is formed on the insulating film, and the second wiring is formed on the insulating film. In a semiconductor device connected to each region of the semiconductor substrate via a contact hole formed in the insulating film, the boron concentration of the insulating film is reduced near the surface from the semiconductor substrate side. Features.

【0011】そして、本発明の半導体装置の製造方法
は、半導体基板の一主面に第1の配線を形成する工程、
ボロンの供給を途中で停止或いは減少させてボロンを含
む低融点ガラスを上記半導体基板上に積層し、表面近傍
でボロンの濃度が低下する絶縁膜を形成する工程、上記
第1の絶縁膜上に所定の間隙を有するフォトレジスタ膜
を形成する工程、このフォトレジスト膜をマスクとして
上記第1及び第2の絶縁膜をエッチングし、上記半導体
基板或いは上記第1の配線に達するコンタクトホールを
形成する工程、このコンタクトホールを介して上記半導
体基板の各領域或いは上記第1の配線に接続される第2
の配線を形成する工程、を含むことを特徴としている。
The method of manufacturing a semiconductor device according to the present invention comprises the steps of: forming a first wiring on one main surface of a semiconductor substrate;
Stopping or reducing the supply of boron in the middle, laminating a low-melting glass containing boron on the semiconductor substrate, and forming an insulating film in which the concentration of boron decreases near the surface; Forming a photoresist film having a predetermined gap, etching the first and second insulating films using the photoresist film as a mask, and forming a contact hole reaching the semiconductor substrate or the first wiring; A second wiring connected to each region of the semiconductor substrate or the first wiring through the contact hole.
The step of forming the wiring described above.

【0012】本発明に依れば、第1の配線と第2の配線
との間の層間絶縁膜のボロン濃度を第2の配線側で低下
させることで、層間絶縁膜のフォトレジストに対する密
着性が向上する。これにより、層間絶縁膜にコンタクト
ホールを形成する際のエッチングマスクとしてフォトレ
ジストを用いるとき、層間絶縁膜とフォトレジストとの
間にエッチング液が浸入しにくくなる。
According to the present invention, the adhesion of the interlayer insulating film to the photoresist is reduced by reducing the boron concentration of the interlayer insulating film between the first wiring and the second wiring on the second wiring side. Is improved. Thus, when a photoresist is used as an etching mask when forming a contact hole in the interlayer insulating film, an etchant does not easily enter between the interlayer insulating film and the photoresist.

【0013】[0013]

【発明の実施の形態】図1は、本発明の半導体装置の実
施形態を示す断面図であり、図2は、層間絶縁膜内の膜
厚方向(図1X−X線上)ボロン濃度のプロファイル図
である。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device according to the present invention, and FIG. 2 is a profile diagram of the boron concentration in the thickness direction (on the line XX in FIG. 1) in an interlayer insulating film. It is.

【0014】本発明の半導体装置は、各種素子の形成さ
れSi基板(1)上に、SiO2膜(2)を介して1層目のPol
y-Si配線(3)が形成され、このPoly-Si配線(3)を覆
うように層間絶縁膜となるが形成される。そして、BP
SG膜(4')に設けられたテーパー状のコンタクトホール
7を通してSi基板(1)の特定領域に接続されるAl配
線(8)が形成される。
In the semiconductor device of the present invention, a first layer of Pol is formed on an Si substrate (1) on which various elements are formed via an SiO 2 film (2).
A y-Si wiring (3) is formed, and an interlayer insulating film is formed so as to cover the poly-Si wiring (3). And BP
An Al wiring (8) connected to a specific region of the Si substrate (1) is formed through a tapered contact hole 7 provided in the SG film (4 ').

【0015】本実施形態において、Si基板(1)、Si
2膜(2)、Poly-Si配線(3)及びAl配線(8)について
は、図3と同一であり同一符号を付してある。本願発明
の特徴とするところは、図2に示すように、BPSG膜
(4')内のボロン濃度を表面側で低くなるようにしたこと
にある。SiO2膜(2)からの距離が0のときには、BP
SG膜(4')内のボロン濃度が所定の値B0を示し、この
値B0がBPSG膜(4')の中間付近まで維持される。そ
して、BPSG膜(4')の表面に近くなるに従い低下し
て、SiO2膜(2)までの距離がBPSG膜(4')の膜厚T
0になったとき、即ち、BPSG膜(4')の表面で、ほぼ
0となるように設定される。
In this embodiment, the Si substrate (1)
The O 2 film (2), the Poly-Si wiring (3) and the Al wiring (8) are the same as those in FIG. A feature of the present invention is that, as shown in FIG.
The reason is that the boron concentration in (4 ′) is reduced on the surface side. When the distance from the SiO 2 film (2) is 0, BP
SG film (4 ') the boron concentration in the indicates a predetermined value B 0, the value B 0 is BPSG film (4' are kept to near the middle of). Then, the distance decreases toward the surface of the BPSG film (4 ′), and the distance to the SiO 2 film (2) is reduced to the film thickness T of the BPSG film (4 ′).
When it becomes 0 , that is, on the surface of the BPSG film (4 ′), it is set to be almost 0.

【0016】BPSG膜に対するフォトレジストの密着
性は、BPSG膜内のボロン濃度に大きく影響されるこ
とを確認できており、このボロン濃度が低くなると、フ
ォトレジストとの良好な密着性を得られることが分かっ
ている。そこで、BPSG膜(4')のボロン濃度を膜厚方
向に対して図2に示すような分布をさせることで、フォ
トレジストとの良好な密着性を得ると共に、BPSGの
特徴である低温でのグラスフローを可能にしている。こ
のようなBPSG膜(4')は、膜の深部ではボロン濃度が
高く、低温でのグラスフローが可能である。これと共
に、表面ではボロン濃度が低く、フォトレジストとの良
好な密着性が得られる。従って、ウェットエッチングの
際、エッチング液の不要な浸入を防止でき、コンタクト
ホール(7)を所望の形状に形成できる。
It has been confirmed that the adhesiveness of the photoresist to the BPSG film is greatly affected by the boron concentration in the BPSG film. When the boron concentration is reduced, good adhesiveness with the photoresist can be obtained. I know. Therefore, by making the boron concentration of the BPSG film (4 ′) have a distribution as shown in FIG. 2 in the film thickness direction, good adhesion to the photoresist is obtained, and the characteristic of BPSG at a low temperature is obtained. Enables glass flow. Such a BPSG film (4 ') has a high boron concentration in a deep portion of the film, and enables glass flow at a low temperature. At the same time, the surface has a low boron concentration, and good adhesion to the photoresist is obtained. Therefore, during the wet etching, unnecessary intrusion of the etchant can be prevented, and the contact hole (7) can be formed in a desired shape.

【0017】次に、製造方法について説明する。Next, the manufacturing method will be described.

【0018】本発明の製造方法は、BPSG膜(4')を形
成する工程を除いて、図3(a)〜(e)に示す工程と
同一である。本発明の特徴は、BPSG膜(4')の積層工
程にある。
The manufacturing method of the present invention is the same as the steps shown in FIGS. 3A to 3E except for the step of forming the BPSG film (4 '). The feature of the present invention lies in the step of laminating the BPSG film (4 ').

【0019】BPSG膜(4')は、CVD法によってBP
SGを積層する際、ボロン濃度を積層途中で減少させる
ようにして形成される。即ち、BPSG膜(4')は、Si
4、B26、PH3及びO2系ガスを用いたCVD法に
より形成されるため、ボロンの供給源となるB26の流
量を積層の途中で減少あるいは停止することで、反応管
内のボロン濃度が低下し、積層されるBPSGのボロン
濃度が低下する。この結果、図2に示すようなボロン濃
度の分布を有するBPSG膜(4')を得ることができる。
The BPSG film (4 ') is made of BPSG by CVD.
When laminating SG, it is formed such that the boron concentration is reduced during lamination. That is, the BPSG film (4 ′) is made of Si
Since it is formed by the CVD method using H 4 , B 2 H 6 , PH 3 and O 2 -based gas, the flow rate of B 2 H 6 , which is a supply source of boron, is reduced or stopped in the middle of the lamination, The boron concentration in the reaction tube decreases, and the boron concentration of the BPSG to be laminated decreases. As a result, a BPSG film (4 ′) having a boron concentration distribution as shown in FIG. 2 can be obtained.

【0020】尚、コンタクトホール(7)の形成について
は、BPSG膜(4')をグラスフローによって平坦化する
前に行うようにしてもよい。
The formation of the contact hole (7) may be performed before the BPSG film (4 ') is flattened by a glass flow.

【0021】[0021]

【発明の効果】本発明に依れば、BPSG膜とフォトレ
ジストとの間へのエッチング液の侵入が防止できるた
め、フォトレジストのパターンに従った所定の形状のコ
ンタクトホールを得ることができ、配線の破損を防止し
て、信頼性の向上が望める。
According to the present invention, it is possible to prevent the etchant from entering between the BPSG film and the photoresist, so that a contact hole having a predetermined shape according to the pattern of the photoresist can be obtained. Prevention of wiring breakage can improve reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の実施形態を示す断面図で
ある。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.

【図2】本発明の半導体装置の層間絶縁膜のボロン濃度
のプロファイル図である。
FIG. 2 is a profile diagram of a boron concentration of an interlayer insulating film of the semiconductor device of the present invention.

【図3】従来の半導体装置の製造方法を示す工程断面図
である。
FIG. 3 is a process sectional view showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 Si基板 2 SiO2膜 3 Poly-Si配線 4、4’ BPSG膜 5 フォトレジスト 6 間隙 7 コンタクトホール 8 Al配線1 Si substrate 2 SiO 2 film 3 Poly-Si wiring 4, 4 'BPSG film 5 photoresist 6 gap 7 contact hole 8 Al wiring

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/31 H01L 21/312 - 21/3205 H01L 21/3213 H01L 21/768 Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/31 H01L 21/312-21/3205 H01L 21/3213 H01L 21/768

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に形成された第1の配線
が、ボロンを含む低融点ガラスを主成分とする絶縁膜で
覆われ、この絶縁膜上に第2の配線が形成されると共
に、この第2の配線が上記絶縁膜に形成されるコンタク
トホールを介して上記半導体基板の各領域に接続される
半導体装置に於いて、上記絶縁膜のボロン濃度は、上記
絶縁膜の厚さ方向の、少なくとも実質中心より上記半導
体基板側では一定であり、かつ、上記絶縁膜の表面近傍
ほぼ0であることを特徴とする半導体装置。
1. A first wiring formed on a semiconductor substrate is covered with an insulating film mainly containing low-melting glass containing boron, and a second wiring is formed on the insulating film. In a semiconductor device in which the second wiring is connected to each region of the semiconductor substrate through a contact hole formed in the insulating film, the boron concentration of the insulating film is
The semiconductor is at least substantially at the center in the thickness direction of the insulating film.
A semiconductor device characterized by being constant on the body substrate side and substantially zero near the surface of the insulating film .
【請求項2】 半導体基板の一主面に第1の配線を形成
する工程、ボロンを含むガスを供給して所定濃度のボロ
ンを含有する絶縁膜を少なくとも所定厚さの半分形成
し、ボロンの供給を途中で停止或いは減少させて残りの
前記絶縁膜を形成することによって、ボロン濃度が前記
絶縁膜の厚さの実質中心より上記半導体基板側では一定
であり、かつ、上記絶縁膜の表面近傍では上記半導体基
板側よりも低下している絶縁膜を形成する工程、上記第
1の絶縁膜上に所定の間隙を有するフォトレジスト膜を
形成する工程、このフォトレジスト膜をマスクとして上
記第1及び第2の絶縁膜をエッチングし、上記半導体基
板或いは上記第1の配線に達するコンタクトホールを形
成する工程、このコンタクトホールを介して上記半導体
基板の各領域或いは上記第1の配線に接続される第2の
配線を形成する工程、を含むことを特徴とする半導体装
置の製造方法。
2. A process of forming a first wiring on one main surface of the semiconductor substrate, a predetermined concentration by supplying a gas including boron boro
At least half of the specified thickness
And the rest of stopped or reduced in the course of the supply of boron
By forming the insulating film, the boron concentration becomes
Constant on the semiconductor substrate side from the substantial center of the insulating film thickness
And near the surface of the insulating film, the semiconductor substrate
Forming an insulating film lower than the plate side ; forming a photoresist film having a predetermined gap on the first insulating film; using the photoresist film as a mask to form the first and second insulating films; Forming a contact hole reaching the semiconductor substrate or the first wiring by etching an insulating film, and a second wiring connected to each region of the semiconductor substrate or the first wiring through the contact hole Forming a semiconductor device.
【請求項3】 ボロンを含む低融点ガラスからなる上記
絶縁膜を加熱して粘性流動させ、上記第1の配線による
表面の段差を緩和する工程を含むことを特徴とする請求
項2に記載の半導体装置の製造方法。
3. The method according to claim 2, further comprising the step of heating the insulating film made of a low-melting glass containing boron to cause a viscous flow of the insulating film so as to reduce a step on the surface due to the first wiring. A method for manufacturing a semiconductor device.
JP10177123A 1998-06-24 1998-06-24 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2975930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10177123A JP2975930B2 (en) 1998-06-24 1998-06-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10177123A JP2975930B2 (en) 1998-06-24 1998-06-24 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29831189A Division JPH03159157A (en) 1989-11-16 1989-11-16 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPH10313055A JPH10313055A (en) 1998-11-24
JP2975930B2 true JP2975930B2 (en) 1999-11-10

Family

ID=16025579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10177123A Expired - Lifetime JP2975930B2 (en) 1998-06-24 1998-06-24 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2975930B2 (en)

Also Published As

Publication number Publication date
JPH10313055A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
JPH063804B2 (en) Semiconductor device manufacturing method
JP2975930B2 (en) Semiconductor device and manufacturing method thereof
JP2000228444A (en) Semiconductor device and its manufacture
JP2000049113A (en) Manufacture of semiconductor device
JP2002190518A (en) Semiconductor device and fabricating method
JPH1167908A (en) Semiconductor device and manufacture thereof
JPH03159157A (en) Semiconductor device and manufacture thereof
JPS61187251A (en) Manufacture of semiconductor device
JPS61214449A (en) Manufacture of semiconductor element
JPS6059737A (en) Manufacture of semiconductor device
JPS60217644A (en) Manufacture of semiconductor device
JPS6197945A (en) Formation of multilayer interconnection
JPH06244180A (en) Semiconductor device and its manufacture
JP3413697B2 (en) Wiring formation method
JPH08274066A (en) Formation of contact window
KR0172542B1 (en) Method of forming metal interconnector
JPH04369853A (en) Semiconductor device
JPH0330295B2 (en)
JPH1117004A (en) Semiconductor device and manufacture thereof
JPH06151613A (en) Manufacture of semiconductor device
JPH0621053A (en) Manufacture of semiconductor device
JPH01145835A (en) Manufacture of semiconductor device
JPH0621095A (en) Manufacture of semiconductor device
JPS61260638A (en) Manufacture of semiconductor device
JPS6059738A (en) Manufacture of semiconductor device