JPH1167755A - 半導体の構造 - Google Patents
半導体の構造Info
- Publication number
- JPH1167755A JPH1167755A JP22515397A JP22515397A JPH1167755A JP H1167755 A JPH1167755 A JP H1167755A JP 22515397 A JP22515397 A JP 22515397A JP 22515397 A JP22515397 A JP 22515397A JP H1167755 A JPH1167755 A JP H1167755A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating
- silicon dioxide
- many grooves
- breaking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】半導体装置の絶縁膜の構造に関する。ＩＣチッ
プの最上層の絶縁被覆膜としてのポリイミド膜は耐瑕疵
性、ストレス緩和に優れるが、チップ当たりのコストが
高いという問題がある。また、製膜に要する時間も他の
膜に比べて多く必要とする。樹脂との密着性に関しては
逆に密着性が低下すると言う報告もあり、あまり本来の
目的を満足していない。 【解決手段】絶縁被覆膜を、格子状もしくは多数の溝を
有する構造とした。これにより外部からの圧力や突起物
による突撞を自らの膜が毀損することで吸収する。ま
た、膜自体の応力は無視できるため、下層の金属配線へ
の影響を及ぼさない。ＩＣチップの表面積が増加するの
でモールド樹脂との密着性も向上する。
プの最上層の絶縁被覆膜としてのポリイミド膜は耐瑕疵
性、ストレス緩和に優れるが、チップ当たりのコストが
高いという問題がある。また、製膜に要する時間も他の
膜に比べて多く必要とする。樹脂との密着性に関しては
逆に密着性が低下すると言う報告もあり、あまり本来の
目的を満足していない。 【解決手段】絶縁被覆膜を、格子状もしくは多数の溝を
有する構造とした。これにより外部からの圧力や突起物
による突撞を自らの膜が毀損することで吸収する。ま
た、膜自体の応力は無視できるため、下層の金属配線へ
の影響を及ぼさない。ＩＣチップの表面積が増加するの
でモールド樹脂との密着性も向上する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の絶縁膜
の構造ならびにデザインに関するものである。
の構造ならびにデザインに関するものである。
【０００２】
【従来の技術】絶縁被覆膜としては、耐湿性、熱膨張係
数、耐クラック性、耐瑕疵性そしてパッケージに用いる
モールド樹脂との密着性向上のために二酸化シリコン、
燐添加二酸化シリコン、窒化シリコン、そしてポリイミ
ドが用いられてきた。特にポリイミドは二酸化シリコ
ン、燐添加二酸化シリコン、窒化シリコン上に追加する
形で専ら微細化の進んだ製品に用いられ、その目的はモ
ールド樹脂中のフィラーストレス緩和、ＣＯＢ（Ｃｈｉ
ｐ ｏｎ ｂｏａｒｄ）実装時の耐瑕疵性向上、そして
樹脂との密着性向上である。
数、耐クラック性、耐瑕疵性そしてパッケージに用いる
モールド樹脂との密着性向上のために二酸化シリコン、
燐添加二酸化シリコン、窒化シリコン、そしてポリイミ
ドが用いられてきた。特にポリイミドは二酸化シリコ
ン、燐添加二酸化シリコン、窒化シリコン上に追加する
形で専ら微細化の進んだ製品に用いられ、その目的はモ
ールド樹脂中のフィラーストレス緩和、ＣＯＢ（Ｃｈｉ
ｐ ｏｎ ｂｏａｒｄ）実装時の耐瑕疵性向上、そして
樹脂との密着性向上である。
【０００３】
【発明が解決しようとする課題】ポリイミド膜は前述し
た問題を解決する一つの手段であったが、チップ当たり
のコストが高いという問題がある。また、成膜に要する
時間も他の膜に比べて多く必要とする。樹脂との密着性
に関しては逆に密着性が低下すると言う報告もあり、あ
まり本来の目的を満足していない。
た問題を解決する一つの手段であったが、チップ当たり
のコストが高いという問題がある。また、成膜に要する
時間も他の膜に比べて多く必要とする。樹脂との密着性
に関しては逆に密着性が低下すると言う報告もあり、あ
まり本来の目的を満足していない。
【０００４】ポリイミドを有しない構造のＩＣチップは
比較的デザインルールの緩いプロセスに用いられてき
た。古い製造ラインの延命化のため、新規装置を導入す
ることなく、ポリイミド膜無しで微細プロセスへ移行す
る動きがあり、フィラーストレスや耐瑕疵性の面で信頼
性の低下が懸念される。
比較的デザインルールの緩いプロセスに用いられてき
た。古い製造ラインの延命化のため、新規装置を導入す
ることなく、ポリイミド膜無しで微細プロセスへ移行す
る動きがあり、フィラーストレスや耐瑕疵性の面で信頼
性の低下が懸念される。
【０００５】
【課題を解決するための手段】本発明によるＩＣチップ
の構造は最上層の絶縁被覆膜上に形成される絶縁膜の構
造、デザインに関するものである。本発明による絶縁被
覆膜の構造は格子状もしくは多数の溝を有しており、外
部からの圧力や突起物による突撞を自らの膜が毀損する
ことで吸収する。また、膜自体の応力は無視できるた
め、下層の金属配線への影響を及ぼさない。ＩＣチップ
の表面積が増加するのでモールド樹脂との密着性も向上
する。
の構造は最上層の絶縁被覆膜上に形成される絶縁膜の構
造、デザインに関するものである。本発明による絶縁被
覆膜の構造は格子状もしくは多数の溝を有しており、外
部からの圧力や突起物による突撞を自らの膜が毀損する
ことで吸収する。また、膜自体の応力は無視できるた
め、下層の金属配線への影響を及ぼさない。ＩＣチップ
の表面積が増加するのでモールド樹脂との密着性も向上
する。
【０００６】
【発明の実施の形態】本発明を図を用いて説明する。
【０００７】図1は本発明に基づくＩＣチップの断面図
である。１はシリコン基板で、２はゲート電極、３は層
間絶縁膜、４は金属配線、５は最上層の絶縁被覆膜、６
は本発明に基づく構造を有する絶縁膜である。絶縁膜６
は、特に限定されることはないが、本発明では、二酸化
シリコン、燐添加二酸化シリコン、窒化シリコン及びポ
リイミドを用いる。最上層の膜、すなわち絶縁膜６は、
互いに独立しており、横方向への引っ張り、圧縮応力は
極めて微少である。
である。１はシリコン基板で、２はゲート電極、３は層
間絶縁膜、４は金属配線、５は最上層の絶縁被覆膜、６
は本発明に基づく構造を有する絶縁膜である。絶縁膜６
は、特に限定されることはないが、本発明では、二酸化
シリコン、燐添加二酸化シリコン、窒化シリコン及びポ
リイミドを用いる。最上層の膜、すなわち絶縁膜６は、
互いに独立しており、横方向への引っ張り、圧縮応力は
極めて微少である。
【０００８】図2は本発明に基づくＩＣチップを斜上か
ら見た図である。
ら見た図である。
【０００９】本発明の製造方法を説明する。本構造の絶
縁被覆膜は成膜後、従来技術であるフォトリソグラフィ
ーを用いてパターニングされ、ウェットまたはドライエ
ッチングで目的の構造を得る。本発明による絶縁被覆膜
の構造は、図２に示すような格子状の他ランダムに多数
の溝を有する場合でも良い。このような格子状あるいは
多数の溝を有することにより、外部からの圧力や突起物
による突撞を自らの膜が毀損することで吸収することが
でき、また、膜自体の応力は無視できるので、下層の金
属配線への影響を及ぼさないからである。
縁被覆膜は成膜後、従来技術であるフォトリソグラフィ
ーを用いてパターニングされ、ウェットまたはドライエ
ッチングで目的の構造を得る。本発明による絶縁被覆膜
の構造は、図２に示すような格子状の他ランダムに多数
の溝を有する場合でも良い。このような格子状あるいは
多数の溝を有することにより、外部からの圧力や突起物
による突撞を自らの膜が毀損することで吸収することが
でき、また、膜自体の応力は無視できるので、下層の金
属配線への影響を及ぼさないからである。
【００１０】
【発明の効果】第一に現在用いられている半導体製造装
置および製造方法をそのまま利用できるため新たな投資
は特に必要としない。
置および製造方法をそのまま利用できるため新たな投資
は特に必要としない。
【００１１】第二にデザインルールによって、高価なポ
リイミド膜を使用せずとも済むため、製品の製造コスト
の削減に寄与する。
リイミド膜を使用せずとも済むため、製品の製造コスト
の削減に寄与する。
【００１２】第三に本発明はモールド樹脂中のフィラー
ストレス緩和、ＣＯＢ（Ｃｈｉｐｏｎ ｂｏａｒｄ）実
装時の耐瑕疵性向上、そして樹脂との密着性向上すべて
の面で有効であり、製品の信頼性の向上に貢献するもの
である。
ストレス緩和、ＣＯＢ（Ｃｈｉｐｏｎ ｂｏａｒｄ）実
装時の耐瑕疵性向上、そして樹脂との密着性向上すべて
の面で有効であり、製品の信頼性の向上に貢献するもの
である。
【図１】本発明は実施例で、ＩＣチップの断面図。
【図２】本発明の実施例で、ＩＣチップを斜上から見た
図。
図。
１ シリコン基板 ２ ゲート電極 ３ 層間絶縁膜 ４ 金属配線 ５ 最上層の絶縁被覆膜 ６ 本発明に基づく構造を有する絶縁膜
Claims (1)
- 【請求項１】ＩＣチップの最上層の絶縁被覆膜上に格子
状もしくは複数の溝を有する絶縁被覆膜構造を特徴とす
る半導体の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22515397A JPH1167755A (ja) | 1997-08-21 | 1997-08-21 | 半導体の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22515397A JPH1167755A (ja) | 1997-08-21 | 1997-08-21 | 半導体の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167755A true JPH1167755A (ja) | 1999-03-09 |
Family
ID=16824784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22515397A Withdrawn JPH1167755A (ja) | 1997-08-21 | 1997-08-21 | 半導体の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167755A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100558A (ja) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006196899A (ja) * | 2005-01-12 | 2006-07-27 | Samsung Electronics Co Ltd | ダイの反りが抑制された半導体素子及びその製造方法 |
| JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1997
- 1997-08-21 JP JP22515397A patent/JPH1167755A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100558A (ja) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006196899A (ja) * | 2005-01-12 | 2006-07-27 | Samsung Electronics Co Ltd | ダイの反りが抑制された半導体素子及びその製造方法 |
| JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176061B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6025277A (en) | Method and structure for preventing bonding pad peel back | |
| CN101383303A (zh) | 半导体装置及其制造方法 | |
| KR100403619B1 (ko) | 열적/기계적 스트레스에 저항성이 강한 반도체 소자의 본드패드 및 그 형성방법 | |
| TWI590331B (zh) | 藉由多孔與非多孔層所強化的電子結構及製造方法 | |
| JPH10223698A (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| JP3339485B2 (ja) | 半導体装置 | |
| KR0170316B1 (ko) | 반도체 장치의 패드 설계 방법 | |
| JPH1167755A (ja) | 半導体の構造 | |
| US5572067A (en) | Sacrificial corner structures | |
| JP2002367956A (ja) | 半導体装置の電極パッド及びその製造方法 | |
| US7812451B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006222258A (ja) | 半導体ウエハと半導体素子およびその製造方法 | |
| US7223630B2 (en) | Low stress semiconductor device coating and method of forming thereof | |
| JPH0567689A (ja) | 多層配線部材及び半導体装置の製造方法 | |
| KR100529468B1 (ko) | 반도체 소자의 패시베이션막 형성방법 | |
| JPH11121265A (ja) | 薄膜磁気素子の製造方法 | |
| KR100372649B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
| KR20060084649A (ko) | 반도체 칩 | |
| JPH0541377A (ja) | 半導体装置 | |
| JP2797929B2 (ja) | 半導体装置 | |
| KR20090047130A (ko) | 반도체 소자의 제조방법 | |
| JPH0778818A (ja) | 半導体装置 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |