JPH1167054A - 半導体装置の製造方法および検査方法 - Google Patents
半導体装置の製造方法および検査方法Info
- Publication number
- JPH1167054A JPH1167054A JP9229177A JP22917797A JPH1167054A JP H1167054 A JPH1167054 A JP H1167054A JP 9229177 A JP9229177 A JP 9229177A JP 22917797 A JP22917797 A JP 22917797A JP H1167054 A JPH1167054 A JP H1167054A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- insulating film
- stopper
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ヒューズ回路上に一定膜厚の絶縁膜を形成す
る。 【解決手段】 半導体基板１上に導電膜からなるＬＳＩ
配線３ａおよびヒューズ回路を構成するヒューズ配線３
ｂ、３ｃを形成し（ａ）、この上に絶縁膜４と、導電膜
からなるＬＳＩ配線５ａおよびヒューズ回路全域をカバ
ーするストッパ膜５ｂとを形成する（ｂ）。次に絶縁膜
６とＬＳＩ配線７と保護膜８を形成し、保護膜８上にヒ
ューズ開口部１０を有するホトレジストパターン９を形
成する（ｃ）。次にヒューズ開口部１０内の保護膜８と
絶縁膜６とをストッパ膜５ｂに対してエッチング選択比
が２以上となる条件でエッチングし（ｄ）、そのあとヒ
ューズ開口部１０内のストッパ膜５ｂを除去する。スト
ッパ膜５ｂにより、絶縁膜４をエッチングすることなく
保護膜８および絶縁膜６を確実に除去することができ、
ヒューズ回路上に一定膜厚の絶縁膜４を残すことができ
る。
る。 【解決手段】 半導体基板１上に導電膜からなるＬＳＩ
配線３ａおよびヒューズ回路を構成するヒューズ配線３
ｂ、３ｃを形成し（ａ）、この上に絶縁膜４と、導電膜
からなるＬＳＩ配線５ａおよびヒューズ回路全域をカバ
ーするストッパ膜５ｂとを形成する（ｂ）。次に絶縁膜
６とＬＳＩ配線７と保護膜８を形成し、保護膜８上にヒ
ューズ開口部１０を有するホトレジストパターン９を形
成する（ｃ）。次にヒューズ開口部１０内の保護膜８と
絶縁膜６とをストッパ膜５ｂに対してエッチング選択比
が２以上となる条件でエッチングし（ｄ）、そのあとヒ
ューズ開口部１０内のストッパ膜５ｂを除去する。スト
ッパ膜５ｂにより、絶縁膜４をエッチングすることなく
保護膜８および絶縁膜６を確実に除去することができ、
ヒューズ回路上に一定膜厚の絶縁膜４を残すことができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の電気
的な不具合を修正するためのヒューズ回路を有する半導
体装置の製造方法、およびヒューズ部の構造が正常であ
るか否かを判定する検査方法に関するものである。
的な不具合を修正するためのヒューズ回路を有する半導
体装置の製造方法、およびヒューズ部の構造が正常であ
るか否かを判定する検査方法に関するものである。
【０００２】
【従来の技術】半導体装置（ＬＳＩ）の製造工程におい
て発生する電気的な不具合は、製造工程中に発見するこ
とは難しく、製造工程のあとに実施される電気試験工程
において明確になる。このためＬＳΙには上記の不具合
を修復するためのヒューズ回路が形成される。電気試験
工程で発見された電気的な不具合は、このヒューズ回路
をレーザー光線で切断加工（ヒューズブロー）すること
により、修復が可能となる。
て発生する電気的な不具合は、製造工程中に発見するこ
とは難しく、製造工程のあとに実施される電気試験工程
において明確になる。このためＬＳΙには上記の不具合
を修復するためのヒューズ回路が形成される。電気試験
工程で発見された電気的な不具合は、このヒューズ回路
をレーザー光線で切断加工（ヒューズブロー）すること
により、修復が可能となる。
【０００３】図３はＬＳＩにおける従来のヒューズ部の
断面構造図である。図３（ａ）に示すように、半導体基
板１上にＬＳＩ配線３ａおよびヒューズ回路を構成する
ヒューズ配線３ｂ、３ｃが形成され、その上に絶縁膜４
が成膜されている。絶縁膜４の上にはＬＳＩ配線５ａが
形成され、その上には絶縁膜６が成膜されている。絶縁
膜６の上にはＬＳＩ配線７が形成され、その上には絶縁
膜２１が成膜されている。さらに絶縁膜２１の上にはＬ
ＳＩ配線２３が形成され、その上には保護膜８が形成さ
れている。絶縁膜２１にはヴィアホール２２が形成され
ており、このヴィアホール２２においてＬＳＩ配線７と
２３とがコンタクトしている。また保護膜８およびヒュ
ーズ回路上の絶縁膜６および２１にはヒューズ開口部１
０が形成されており、ヒューズ開口部１０の底部には絶
縁膜４が露出している。ヒューズ回路と、その上の絶縁
膜４と、ヒューズ開口部１０とはヒューズ部を構成して
いる。
断面構造図である。図３（ａ）に示すように、半導体基
板１上にＬＳＩ配線３ａおよびヒューズ回路を構成する
ヒューズ配線３ｂ、３ｃが形成され、その上に絶縁膜４
が成膜されている。絶縁膜４の上にはＬＳＩ配線５ａが
形成され、その上には絶縁膜６が成膜されている。絶縁
膜６の上にはＬＳＩ配線７が形成され、その上には絶縁
膜２１が成膜されている。さらに絶縁膜２１の上にはＬ
ＳＩ配線２３が形成され、その上には保護膜８が形成さ
れている。絶縁膜２１にはヴィアホール２２が形成され
ており、このヴィアホール２２においてＬＳＩ配線７と
２３とがコンタクトしている。また保護膜８およびヒュ
ーズ回路上の絶縁膜６および２１にはヒューズ開口部１
０が形成されており、ヒューズ開口部１０の底部には絶
縁膜４が露出している。ヒューズ回路と、その上の絶縁
膜４と、ヒューズ開口部１０とはヒューズ部を構成して
いる。
【０００４】図３（ａ）においては、ヒューズ開口部１
０の側壁に絶縁膜６および２１が露出しており、保護膜
８で被覆されていない。絶縁膜６または２１には吸水性
を有する絶縁膜が用いられることがあるので、図３
（ａ）のような構造の場合には、絶縁膜６または２１、
あるいは絶縁膜６または２１と絶縁膜４または保護膜８
との界面から水分が侵入し、ＬＳＩ配線５ａ、７、また
は２３が腐食してしまうことがあった。これを解決する
ために図３（ｂ）に示す構造が採用された。図３（ｂ）
においては、絶縁膜６および２１に第１ヒューズ開口部
１０ａを形成してから保護膜８を成膜し、第１ヒューズ
開口部１０ａの側壁に保護膜８を残すように、保護膜８
に第１ヒューズ開口部１０ａよりも一回り小さな第２ヒ
ューズ開口部１０ｂを形成する。図３（ｂ）の構造で
は、第１ヒューズ開口部１０ａ側壁の絶縁膜６および２
１が保護膜８で被覆されているために、層間絶縁膜６お
よび２１が露出していないので、ヒューズ開口部１０か
ら水分が侵入することがなく、従ってＬＳＩ配線の腐食
を防止できる。
０の側壁に絶縁膜６および２１が露出しており、保護膜
８で被覆されていない。絶縁膜６または２１には吸水性
を有する絶縁膜が用いられることがあるので、図３
（ａ）のような構造の場合には、絶縁膜６または２１、
あるいは絶縁膜６または２１と絶縁膜４または保護膜８
との界面から水分が侵入し、ＬＳＩ配線５ａ、７、また
は２３が腐食してしまうことがあった。これを解決する
ために図３（ｂ）に示す構造が採用された。図３（ｂ）
においては、絶縁膜６および２１に第１ヒューズ開口部
１０ａを形成してから保護膜８を成膜し、第１ヒューズ
開口部１０ａの側壁に保護膜８を残すように、保護膜８
に第１ヒューズ開口部１０ａよりも一回り小さな第２ヒ
ューズ開口部１０ｂを形成する。図３（ｂ）の構造で
は、第１ヒューズ開口部１０ａ側壁の絶縁膜６および２
１が保護膜８で被覆されているために、層間絶縁膜６お
よび２１が露出していないので、ヒューズ開口部１０か
ら水分が侵入することがなく、従ってＬＳＩ配線の腐食
を防止できる。
【０００５】図３に示したようなヒューズ回路を有する
ＬＳＩにおいては、ヒューズ部の構造が正常であり、ヒ
ューズブローを正常に実施することができ、ヒューズ回
路が正常に動作するか否かが、ＬＳΙの生産数量（歩留
まり）を決める要因の１つとなる。ヒューズ部が正常で
あるためには、以下の条件を満たす必要がある。 （１） 製造工程中も含めてヒューズ配線が絶縁膜によ
り全面的に被覆されていること。ヒューズ配線を露出さ
せたまま製造工程を進めたり、空気中に放置すると、ヒ
ューズ配線の抵抗値が変化してしまう。ヒューズ配線の
抵抗値が変化してしまうと、ヒューズブローをしていな
いヒューズ配線がヒューズブローされた配線のような動
作をすることがあり、ＬＳΙの回路動作が不安定とな
る。 （２） ヒューズ回路上の絶縁膜がウェハ全面において
ヒューズブローのときにレーザー光によりヒューズ配線
を切断加工することが可能な膜厚以下であること。
ＬＳＩにおいては、ヒューズ部の構造が正常であり、ヒ
ューズブローを正常に実施することができ、ヒューズ回
路が正常に動作するか否かが、ＬＳΙの生産数量（歩留
まり）を決める要因の１つとなる。ヒューズ部が正常で
あるためには、以下の条件を満たす必要がある。 （１） 製造工程中も含めてヒューズ配線が絶縁膜によ
り全面的に被覆されていること。ヒューズ配線を露出さ
せたまま製造工程を進めたり、空気中に放置すると、ヒ
ューズ配線の抵抗値が変化してしまう。ヒューズ配線の
抵抗値が変化してしまうと、ヒューズブローをしていな
いヒューズ配線がヒューズブローされた配線のような動
作をすることがあり、ＬＳΙの回路動作が不安定とな
る。 （２） ヒューズ回路上の絶縁膜がウェハ全面において
ヒューズブローのときにレーザー光によりヒューズ配線
を切断加工することが可能な膜厚以下であること。
【０００６】また吸水性を有する絶縁膜６または２１が
ヒューズ開口部１０の底部にエッチングされずに残って
いると、図３（ｂ）に示した構造を採用しても絶縁膜６
または２１の露出部ができるので、ＬＳＩ配線が腐食し
てしまうことがあった。従って、ヒューズ部は、上記
（１）、（２）の条件に加え、以下の条件を満たす必要
がある。 （３） ヒューズ開口部１０内の吸水性を有する絶縁膜
が完全に除去されていること。
ヒューズ開口部１０の底部にエッチングされずに残って
いると、図３（ｂ）に示した構造を採用しても絶縁膜６
または２１の露出部ができるので、ＬＳＩ配線が腐食し
てしまうことがあった。従って、ヒューズ部は、上記
（１）、（２）の条件に加え、以下の条件を満たす必要
がある。 （３） ヒューズ開口部１０内の吸水性を有する絶縁膜
が完全に除去されていること。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
のヒューズ部の製造工程においては、ヒューズ開口部を
形成するための絶縁膜２１および６のエッチングにおい
て、層間絶縁膜２１および６のエッチング速度を絶縁膜
４のエッチング速度よりも大きい、すなわち絶縁膜４に
対する層間絶縁膜２１の選択比が１よりも大きいエッチ
ング条件を設定することが難しかった。また絶縁膜６お
よび２１をウェハ全面で一定膜厚に成膜することが難し
かった。このため、絶縁膜６および２１が薄くなってい
るウェハ領域においては絶縁膜４がエッチングされてし
まい、また絶縁膜６および２１が厚くなっているウェハ
領域においては絶縁膜２１または６がエッチングされず
に残ってしまい、ウェハ全面においてヒューズ回路上に
上記（１）および（２）の条件を満たす一定膜厚の絶縁
膜を残すことができず、ヒューズ回路が誤動作したり、
ヒューズブローができなくなることがあった。また絶縁
膜６および２１の膜残りにより上記（３）の条件を満た
すことができない場合があった。
のヒューズ部の製造工程においては、ヒューズ開口部を
形成するための絶縁膜２１および６のエッチングにおい
て、層間絶縁膜２１および６のエッチング速度を絶縁膜
４のエッチング速度よりも大きい、すなわち絶縁膜４に
対する層間絶縁膜２１の選択比が１よりも大きいエッチ
ング条件を設定することが難しかった。また絶縁膜６お
よび２１をウェハ全面で一定膜厚に成膜することが難し
かった。このため、絶縁膜６および２１が薄くなってい
るウェハ領域においては絶縁膜４がエッチングされてし
まい、また絶縁膜６および２１が厚くなっているウェハ
領域においては絶縁膜２１または６がエッチングされず
に残ってしまい、ウェハ全面においてヒューズ回路上に
上記（１）および（２）の条件を満たす一定膜厚の絶縁
膜を残すことができず、ヒューズ回路が誤動作したり、
ヒューズブローができなくなることがあった。また絶縁
膜６および２１の膜残りにより上記（３）の条件を満た
すことができない場合があった。
【０００８】以上のように従来の製造方法では上記
（１）〜（３）の条件を同時にかつ確実に満たすことが
できなかった。従ってヒューズ回路を有するＬＳＩの製
造方法では、上記（１）〜（３）の条件を同時にかつ確
実に満たすような製造方法を確立することが現在の課題
となっている。
（１）〜（３）の条件を同時にかつ確実に満たすことが
できなかった。従ってヒューズ回路を有するＬＳＩの製
造方法では、上記（１）〜（３）の条件を同時にかつ確
実に満たすような製造方法を確立することが現在の課題
となっている。
【０００９】さらに従来の製造工程においては、ヒュー
ズ回路上の残存絶縁膜の膜厚を非破壊に確認する好適な
検査方法がなかった。ヒューズ開口部の残存絶縁膜の膜
厚を直接測定することができないので、ヒューズ開口部
の絶縁膜２１および６のエッチングのときにモニタ部の
絶縁膜２１および６もエッチングし、モニタ部の残存絶
縁膜の膜厚を光学式の膜厚計で測定し、この測定値から
ヒューズ開口部の残存絶縁膜の膜厚を推定し、この推定
値からヒューズ部が正常に形成されているか否かを判定
していた。ヒューズ回路を有するＬＳＩの検査方法で
は、ヒューズ部が正常に形成されたか否かを簡単に確認
することができる検査方法を確立することが現在の課題
となっている。
ズ回路上の残存絶縁膜の膜厚を非破壊に確認する好適な
検査方法がなかった。ヒューズ開口部の残存絶縁膜の膜
厚を直接測定することができないので、ヒューズ開口部
の絶縁膜２１および６のエッチングのときにモニタ部の
絶縁膜２１および６もエッチングし、モニタ部の残存絶
縁膜の膜厚を光学式の膜厚計で測定し、この測定値から
ヒューズ開口部の残存絶縁膜の膜厚を推定し、この推定
値からヒューズ部が正常に形成されているか否かを判定
していた。ヒューズ回路を有するＬＳＩの検査方法で
は、ヒューズ部が正常に形成されたか否かを簡単に確認
することができる検査方法を確立することが現在の課題
となっている。
【００１０】本発明はこのような従来の課題を解決する
ものであり、ヒューズ回路上に一定膜厚の絶縁膜を形成
することができる半導体装置の製造方法を提供すること
を目的とする。またヒューズ開口部周辺のＬＳＩ配線の
腐食を防止することができる半導体装置の製造方法を提
供することを目的とする。さらにヒューズ部が正常に形
成されたか否かを簡単に確認することができる半導体装
置の検査方法を提供することを目的とする。
ものであり、ヒューズ回路上に一定膜厚の絶縁膜を形成
することができる半導体装置の製造方法を提供すること
を目的とする。またヒューズ開口部周辺のＬＳＩ配線の
腐食を防止することができる半導体装置の製造方法を提
供することを目的とする。さらにヒューズ部が正常に形
成されたか否かを簡単に確認することができる半導体装
置の検査方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の半導体装置の製造方法は、半導体装置の電
気的な不具合を修正するためのヒューズ回路を設け、第
１の絶縁膜を成膜した半導体基板の前記ヒューズ回路上
に前記第１の絶縁膜を介して導電膜からなるストッパ膜
を形成する工程と、ストッパ膜を形成した半導体基板上
に第２の絶縁膜を成膜し、ストッパ膜上の第２の絶縁膜
をエッチングし、ヒューズ開口部を形成する工程と、前
記ヒューズ開口部内のストッパ膜をエッチングする工程
とを含むことを特徴とするものである。
めに本発明の半導体装置の製造方法は、半導体装置の電
気的な不具合を修正するためのヒューズ回路を設け、第
１の絶縁膜を成膜した半導体基板の前記ヒューズ回路上
に前記第１の絶縁膜を介して導電膜からなるストッパ膜
を形成する工程と、ストッパ膜を形成した半導体基板上
に第２の絶縁膜を成膜し、ストッパ膜上の第２の絶縁膜
をエッチングし、ヒューズ開口部を形成する工程と、前
記ヒューズ開口部内のストッパ膜をエッチングする工程
とを含むことを特徴とするものである。
【００１２】また本発明の他の半導体装置の製造方法
は、ストッパ膜をエッチングする前記工程の前に、第２
の絶縁膜にヒューズ開口部を形成した半導体基板上に保
護膜を成膜する工程を含み、ストッパ膜をエッチングす
る前記工程が、ヒューズ開口部の側壁に保護膜を残すよ
うに、ヒューズ開口部内の保護膜およびストッパ膜をエ
ッチングするものであることを特徴とするものである。
は、ストッパ膜をエッチングする前記工程の前に、第２
の絶縁膜にヒューズ開口部を形成した半導体基板上に保
護膜を成膜する工程を含み、ストッパ膜をエッチングす
る前記工程が、ヒューズ開口部の側壁に保護膜を残すよ
うに、ヒューズ開口部内の保護膜およびストッパ膜をエ
ッチングするものであることを特徴とするものである。
【００１３】次に本発明の半導体装置の検査方法は、ス
トッパ膜をエッチングする前記工程のあとに、ヒューズ
開口部内のストッパ膜が除去されているか否かを観察す
ることにより、ヒューズ部が正常に形成されているか否
かを判定することを特徴とするものである。
トッパ膜をエッチングする前記工程のあとに、ヒューズ
開口部内のストッパ膜が除去されているか否かを観察す
ることにより、ヒューズ部が正常に形成されているか否
かを判定することを特徴とするものである。
【００１４】
実施の形態１ 図１は実施の形態１のＬＳＩの製造工程を説明する断面
構造図である。まず図１（ａ）に示すように、所定領域
にフィールド酸化膜２を形成したシリコン半導体基板１
上に導電膜を成膜し、この導電膜をパターニングするこ
とにより導電膜パターン３を形成する。導電膜パターン
３は、ＬＳＩを機能させるための配線であるＬＳＩ配線
３ａと、ヒューズ回路を構成するヒューズ配線３ｂ、３
ｃからなる。図１では、ヒューズ回路はフィールド酸化
膜２上の所定領域に形成されている。導電膜パターン３
となる導電膜は、例えばスパッタ法による多結晶シリコ
ン膜、あるいは多結晶シリコン膜と高融点金属シリサイ
ド膜（タングステン、モリブデン、チタン等の高融点金
属とシリコンとの共晶膜）との多層膜であり、１０００
〜３０００［Å］の膜厚を有する。
構造図である。まず図１（ａ）に示すように、所定領域
にフィールド酸化膜２を形成したシリコン半導体基板１
上に導電膜を成膜し、この導電膜をパターニングするこ
とにより導電膜パターン３を形成する。導電膜パターン
３は、ＬＳＩを機能させるための配線であるＬＳＩ配線
３ａと、ヒューズ回路を構成するヒューズ配線３ｂ、３
ｃからなる。図１では、ヒューズ回路はフィールド酸化
膜２上の所定領域に形成されている。導電膜パターン３
となる導電膜は、例えばスパッタ法による多結晶シリコ
ン膜、あるいは多結晶シリコン膜と高融点金属シリサイ
ド膜（タングステン、モリブデン、チタン等の高融点金
属とシリコンとの共晶膜）との多層膜であり、１０００
〜３０００［Å］の膜厚を有する。
【００１５】次に図１（ｂ）に示すように、導電膜パタ
ーン３を形成した半導体基板１上に、絶縁膜４（第１の
絶縁膜）と導電膜とをこの順に成膜し、この導電膜をパ
ターニングすることにより導電膜パターン５を形成す
る。導電膜パターン５はＬＳＩ配線５ａと、ヒューズ回
路全域をカバーするように形成されたストッパ膜５ｂか
らなる。ストッパ膜５ｂは配線としての機能はなく、ヒ
ューズ回路上に絶縁膜４を介してアイランド状に形成さ
れている。絶縁膜４は、例えばＳｉＨ4 ガスを用いたＣ
ＶＤ法によるＢＰＳＧ膜（リンまたはホウ素をドープし
たＳｉＯ2 膜）あるいはＳｉＯ2 膜とＢＰＳＧ膜との多
層膜であり、５０００〜１５０００［Å］の膜厚を有す
る。また導電膜パターン５となる導電膜は、例えば多結
晶シリコン膜あるいは多結晶シリコン膜と高融点金属シ
リサイド膜との多層膜であり、１０００〜３０００
［Å］の膜厚を有する。
ーン３を形成した半導体基板１上に、絶縁膜４（第１の
絶縁膜）と導電膜とをこの順に成膜し、この導電膜をパ
ターニングすることにより導電膜パターン５を形成す
る。導電膜パターン５はＬＳＩ配線５ａと、ヒューズ回
路全域をカバーするように形成されたストッパ膜５ｂか
らなる。ストッパ膜５ｂは配線としての機能はなく、ヒ
ューズ回路上に絶縁膜４を介してアイランド状に形成さ
れている。絶縁膜４は、例えばＳｉＨ4 ガスを用いたＣ
ＶＤ法によるＢＰＳＧ膜（リンまたはホウ素をドープし
たＳｉＯ2 膜）あるいはＳｉＯ2 膜とＢＰＳＧ膜との多
層膜であり、５０００〜１５０００［Å］の膜厚を有す
る。また導電膜パターン５となる導電膜は、例えば多結
晶シリコン膜あるいは多結晶シリコン膜と高融点金属シ
リサイド膜との多層膜であり、１０００〜３０００
［Å］の膜厚を有する。
【００１６】次に図１（ｃ）に示すように、導電膜パタ
ーン５を形成した半導体基板１上に絶縁膜６（第２の絶
縁膜）と導電膜とをこの順に成膜し、この導電膜をパタ
ーニングすることによりＬＳＩ配線７を形成する。さら
にこの上に保護膜（パッシベーション膜）８を成膜し、
この保護膜８上にヒューズ回路上を開口するヒューズ開
口部１０を有するホトレジストパターン９を形成する。
絶縁膜６は、例えばＳｉＨ4 ガスを用いたＣＶＤ法によ
るＢＰＳＧ膜であり、７０００〜２００００［Å］の膜
厚を有する。ＬＳＩ配線７となる導電膜は、例えばスパ
ッタ法によるアルミニウムを主成分とする合金膜（Ａｌ
合金膜）あるいはタングステン膜（Ｗ膜）である。保護
膜８は、例えばＣＶＤ法によるシリコン窒化膜（ＳｉＮ
膜）であり、７０００〜１００００［Å］の膜厚を有す
る。ヒューズ開口部１０は、ストッパ膜５ｂよりも一回
り小さい寸法を有し、ストッパ膜５ｂと同様にアイラン
ド状に形成されている。
ーン５を形成した半導体基板１上に絶縁膜６（第２の絶
縁膜）と導電膜とをこの順に成膜し、この導電膜をパタ
ーニングすることによりＬＳＩ配線７を形成する。さら
にこの上に保護膜（パッシベーション膜）８を成膜し、
この保護膜８上にヒューズ回路上を開口するヒューズ開
口部１０を有するホトレジストパターン９を形成する。
絶縁膜６は、例えばＳｉＨ4 ガスを用いたＣＶＤ法によ
るＢＰＳＧ膜であり、７０００〜２００００［Å］の膜
厚を有する。ＬＳＩ配線７となる導電膜は、例えばスパ
ッタ法によるアルミニウムを主成分とする合金膜（Ａｌ
合金膜）あるいはタングステン膜（Ｗ膜）である。保護
膜８は、例えばＣＶＤ法によるシリコン窒化膜（ＳｉＮ
膜）であり、７０００〜１００００［Å］の膜厚を有す
る。ヒューズ開口部１０は、ストッパ膜５ｂよりも一回
り小さい寸法を有し、ストッパ膜５ｂと同様にアイラン
ド状に形成されている。
【００１７】次に図１（ｄ）に示すように、ホトレジス
トパターン９をマスクにしたドライエッチング法によ
り、ヒューズ開口部１０内の保護膜８と絶縁膜６とを除
去する。保護膜８のエッチングには例えば流量１０００
［ｓｃｃｍ］のＡｒと、流量３０［ｓｃｃｍ］のＣＨＦ
3 と、流量５０［ｓｃｃｍ］ＣＦ4 と、流量３０［ｓｃ
ｃｍ］のＯ2 からなるエッチングガスを用いる。
トパターン９をマスクにしたドライエッチング法によ
り、ヒューズ開口部１０内の保護膜８と絶縁膜６とを除
去する。保護膜８のエッチングには例えば流量１０００
［ｓｃｃｍ］のＡｒと、流量３０［ｓｃｃｍ］のＣＨＦ
3 と、流量５０［ｓｃｃｍ］ＣＦ4 と、流量３０［ｓｃ
ｃｍ］のＯ2 からなるエッチングガスを用いる。
【００１８】絶縁膜６のエッチングには、下地となるス
トッパ膜５ｂに対する選択比（絶縁膜６のエッチング速
度／ストッパ膜５ｂのエッチング速度）が２以上となる
エッチング条件を用いる。ストッパ膜５ｂは絶縁膜では
なく導電膜なので、このようなエッチング条件を設定す
ることが可能である。さらに保護膜８の膜残りが発生し
たときのことを考慮して保護膜８に対する選択比ができ
るだけ小さいエッチング条件を用いる。そして絶縁膜６
のエッチング時間を絶縁膜６の膜厚に対しオーバーエッ
チングとなるように設定することにより、絶縁膜６およ
び保護膜８の膜厚ばらつきと、それらの膜のエッチング
ばらつきとをストッパ膜５ｂにより吸収し、絶縁膜４を
エッチングすることなく、ヒューズ開口部１０内の保護
膜８および絶縁膜６を確実に除去することができる。
トッパ膜５ｂに対する選択比（絶縁膜６のエッチング速
度／ストッパ膜５ｂのエッチング速度）が２以上となる
エッチング条件を用いる。ストッパ膜５ｂは絶縁膜では
なく導電膜なので、このようなエッチング条件を設定す
ることが可能である。さらに保護膜８の膜残りが発生し
たときのことを考慮して保護膜８に対する選択比ができ
るだけ小さいエッチング条件を用いる。そして絶縁膜６
のエッチング時間を絶縁膜６の膜厚に対しオーバーエッ
チングとなるように設定することにより、絶縁膜６およ
び保護膜８の膜厚ばらつきと、それらの膜のエッチング
ばらつきとをストッパ膜５ｂにより吸収し、絶縁膜４を
エッチングすることなく、ヒューズ開口部１０内の保護
膜８および絶縁膜６を確実に除去することができる。
【００１９】絶縁膜６のエッチングには、例えば流量１
０００［ｓｃｃｍ］のＡｒと、流量３０［ｓｃｃｍ］の
ＣＨＦ3 と、流量５０［ｓｃｃｍ］ＣＦ4 からなるエッ
チングガスを用い、放電圧力を０．２５［Ｔｏｒｒ］、
投入電力を１３００［Ｗ］とする。このとき、ストッパ
膜５ｂがタングステンシリサイド膜（ＷＳｉ膜）の場合
には上記の選択比は２０〜３０程度となり、ストッパ膜
５ｂが多結晶シリコン膜の場合には上記の選択比は３〜
６程度となる。
０００［ｓｃｃｍ］のＡｒと、流量３０［ｓｃｃｍ］の
ＣＨＦ3 と、流量５０［ｓｃｃｍ］ＣＦ4 からなるエッ
チングガスを用い、放電圧力を０．２５［Ｔｏｒｒ］、
投入電力を１３００［Ｗ］とする。このとき、ストッパ
膜５ｂがタングステンシリサイド膜（ＷＳｉ膜）の場合
には上記の選択比は２０〜３０程度となり、ストッパ膜
５ｂが多結晶シリコン膜の場合には上記の選択比は３〜
６程度となる。
【００２０】次に図１（ｅ）に示すように、ホトレジス
トパターン９（図１（ｄ）参照）をマスクにしたドライ
エッチング法により、ヒューズ開口部１０内のストッパ
膜５ｂを除去し、そのあとホトレジスト９を除去する。
これにより、ヒューズ配線３ｂ、３ｃからなるヒューズ
回路と、ヒューズ回路上の絶縁膜４（第１の絶縁膜）
と、絶縁膜４を露出させるヒューズ開口部１０とにより
構成されるヒューズ部が形成される。
トパターン９（図１（ｄ）参照）をマスクにしたドライ
エッチング法により、ヒューズ開口部１０内のストッパ
膜５ｂを除去し、そのあとホトレジスト９を除去する。
これにより、ヒューズ配線３ｂ、３ｃからなるヒューズ
回路と、ヒューズ回路上の絶縁膜４（第１の絶縁膜）
と、絶縁膜４を露出させるヒューズ開口部１０とにより
構成されるヒューズ部が形成される。
【００２１】ストッパ膜５ｂのエッチングには、下地と
なる絶縁膜４に対するストッパ膜５ｂの選択比が１より
も大きいエッチング条件を用いる。これにより、ヒュー
ズ開口部１０内のストッパ膜５ｂを確実に除去し、ウェ
ハ全面において、ヒューズ配線３ｂ、３ｃを露出させる
ことなく、ヒューズ回路上にヒューズブローが可能な一
定膜厚の絶縁膜４を残すことができる。
なる絶縁膜４に対するストッパ膜５ｂの選択比が１より
も大きいエッチング条件を用いる。これにより、ヒュー
ズ開口部１０内のストッパ膜５ｂを確実に除去し、ウェ
ハ全面において、ヒューズ配線３ｂ、３ｃを露出させる
ことなく、ヒューズ回路上にヒューズブローが可能な一
定膜厚の絶縁膜４を残すことができる。
【００２２】ストッパ膜５ｂのエッチングには、例えば
流量１０００［ｓｃｃｍ］のＡｒと、流量７５［ｓｃｃ
ｍ］のＳＦ6 と、流量３０［ｓｃｃｍ］のＯ2 からなる
エッチングガスを用い、放電圧力を１［Ｔｏｒｒ］、投
入電力を１３００［Ｗ］とする。このとき上記の選択比
は１．５〜２程度となる。なおヒューズ開口部１０の寸
法をストッパ膜５ｂよりも小さくしてあるために、ヒュ
ーズ開口部１０外にあるストッパ膜外周部５ｂ’がエッ
チングされずに残る。しかしストッパ膜外周部５ｂ’が
残存することにより、ヒューズブローおよびＬＳＩの動
作に悪影響を及ぼすことはない。
流量１０００［ｓｃｃｍ］のＡｒと、流量７５［ｓｃｃ
ｍ］のＳＦ6 と、流量３０［ｓｃｃｍ］のＯ2 からなる
エッチングガスを用い、放電圧力を１［Ｔｏｒｒ］、投
入電力を１３００［Ｗ］とする。このとき上記の選択比
は１．５〜２程度となる。なおヒューズ開口部１０の寸
法をストッパ膜５ｂよりも小さくしてあるために、ヒュ
ーズ開口部１０外にあるストッパ膜外周部５ｂ’がエッ
チングされずに残る。しかしストッパ膜外周部５ｂ’が
残存することにより、ヒューズブローおよびＬＳＩの動
作に悪影響を及ぼすことはない。
【００２３】もしもヒューズ開口部１０内にストッパ膜
５ｂの膜残りが発生した場合には、ヒューズブローがで
きなくなるが、導電膜からなるストッパ膜５ｂと絶縁膜
４とは色彩および明度の違いから光学顕微鏡で判別可能
なので、図１（ｅ）に示すヒューズ開口部１０を光学顕
微鏡で観察することにより、ストッパ膜５ｂの膜残りの
有無を破壊検査によらず簡単に判別することができる。
ヒューズ開口部１０内のストッパ膜５ｂが除去されてい
れば、ヒューズ開口部１０内の保護膜８や絶縁膜６も除
去されていると考えられる。またストッパ膜５ｂの機能
により絶縁膜４がエッチングされ、ヒューズ配線３ｂ、
３ｃが露出することはないと考えられる。従って光学顕
微鏡でヒューズ開口部１０内のストッパ膜５ｂの膜残り
の有無を観察することによりヒューズ部が正常に形成さ
れているか否かを簡単に検査することができる。
５ｂの膜残りが発生した場合には、ヒューズブローがで
きなくなるが、導電膜からなるストッパ膜５ｂと絶縁膜
４とは色彩および明度の違いから光学顕微鏡で判別可能
なので、図１（ｅ）に示すヒューズ開口部１０を光学顕
微鏡で観察することにより、ストッパ膜５ｂの膜残りの
有無を破壊検査によらず簡単に判別することができる。
ヒューズ開口部１０内のストッパ膜５ｂが除去されてい
れば、ヒューズ開口部１０内の保護膜８や絶縁膜６も除
去されていると考えられる。またストッパ膜５ｂの機能
により絶縁膜４がエッチングされ、ヒューズ配線３ｂ、
３ｃが露出することはないと考えられる。従って光学顕
微鏡でヒューズ開口部１０内のストッパ膜５ｂの膜残り
の有無を観察することによりヒューズ部が正常に形成さ
れているか否かを簡単に検査することができる。
【００２４】このように実施の形態１によれば、ヒュー
ズ回路上の絶縁膜４と６の間に導電膜からなるストッパ
膜５ｂを形成し、このストッパ膜５ｂを下地にして絶縁
膜６をエッチングしてからストッパ膜５ｂをエッチング
することにより、ヒューズ回路上の絶縁膜６を確実に除
去し、ウェハ全面においてヒューズ回路上に一定膜厚の
絶縁膜４を残すことができるので、誤動作がなくヒュー
ズブローを確実に実施できるヒューズ部を形成すること
ができる。またストッパ膜５ｂはＬＳＩ配線５ａを形成
する工程において形成することができるので、実施の形
態１の工程数は従来と同じである。またヒューズ開口部
内のストッパ膜５ｂの膜残りを光学顕微鏡で観察するこ
とにより、ヒューズ部が正常に形成されているか否かを
非破壊で簡単に検査することができる。
ズ回路上の絶縁膜４と６の間に導電膜からなるストッパ
膜５ｂを形成し、このストッパ膜５ｂを下地にして絶縁
膜６をエッチングしてからストッパ膜５ｂをエッチング
することにより、ヒューズ回路上の絶縁膜６を確実に除
去し、ウェハ全面においてヒューズ回路上に一定膜厚の
絶縁膜４を残すことができるので、誤動作がなくヒュー
ズブローを確実に実施できるヒューズ部を形成すること
ができる。またストッパ膜５ｂはＬＳＩ配線５ａを形成
する工程において形成することができるので、実施の形
態１の工程数は従来と同じである。またヒューズ開口部
内のストッパ膜５ｂの膜残りを光学顕微鏡で観察するこ
とにより、ヒューズ部が正常に形成されているか否かを
非破壊で簡単に検査することができる。
【００２５】なお、上記実施の形態１においては、配線
層を３層（ＬＳＩ配線３ａ、５ａ、７）、層間絶縁層を
２層（絶縁膜４、６）としたが、配線層は４層以上（従
って層間絶縁層は３層以上）であっても良い。また絶縁
膜６およびＬＳＩ配線７の上にさらに層間絶縁層および
配線層を多層形成する場合には、例えば導電膜パターン
５となる導電膜によりヒューズ配線を形成し、ＬＳＩ配
線７となる導電膜によりストッパ膜を形成しても良い。
この場合には絶縁膜６がヒューズ回路上に残されるべき
第１の絶縁膜となり、ストッパ膜上から保護膜下までの
絶縁膜がヒューズ回路上から除去されるべき第２の絶縁
膜となる。
層を３層（ＬＳＩ配線３ａ、５ａ、７）、層間絶縁層を
２層（絶縁膜４、６）としたが、配線層は４層以上（従
って層間絶縁層は３層以上）であっても良い。また絶縁
膜６およびＬＳＩ配線７の上にさらに層間絶縁層および
配線層を多層形成する場合には、例えば導電膜パターン
５となる導電膜によりヒューズ配線を形成し、ＬＳＩ配
線７となる導電膜によりストッパ膜を形成しても良い。
この場合には絶縁膜６がヒューズ回路上に残されるべき
第１の絶縁膜となり、ストッパ膜上から保護膜下までの
絶縁膜がヒューズ回路上から除去されるべき第２の絶縁
膜となる。
【００２６】実施の形態２ 図２は実施の形態２のＬＳＩの製造工程を説明する断面
構造図である。図２において図１と同じものには同一符
号を付してある。まず図２（ａ）に示すように、図１
（ａ）〜（ｃ）と同じ手順により、フィールド酸化膜２
を形成した半導体基板１上にヒューズ配線３ｂ、３ｃを
含む導電膜パターン３を形成し、この上に絶縁膜４（第
１の絶縁膜）を成膜し、絶縁膜４上にストッパ膜５ｂを
含む導電膜パターン５を形成し、この上に絶縁膜６を成
膜し、絶縁膜６上にＬＳＩ配線７を形成する。
構造図である。図２において図１と同じものには同一符
号を付してある。まず図２（ａ）に示すように、図１
（ａ）〜（ｃ）と同じ手順により、フィールド酸化膜２
を形成した半導体基板１上にヒューズ配線３ｂ、３ｃを
含む導電膜パターン３を形成し、この上に絶縁膜４（第
１の絶縁膜）を成膜し、絶縁膜４上にストッパ膜５ｂを
含む導電膜パターン５を形成し、この上に絶縁膜６を成
膜し、絶縁膜６上にＬＳＩ配線７を形成する。
【００２７】さらにＬＳＩ配線７を形成した半導体基板
１上に、ＬＳＩ配線７に達するビアホール２２を有する
絶縁膜２１を形成し、この絶縁膜２１上に導電膜を成膜
し、この導電膜をパターニングすることによりＬＳＩ配
線２３を形成し、この上に第１ヒューズ部開口部１０ａ
を有するホトレジストパターン２４を形成する。実施の
形態２ではヒューズ回路上から除去されるべき第２の絶
縁膜は絶縁膜６および２１である。ＬＳＩ配線７と２３
とはビアホール２２においてコンタクトしている。第１
ヒューズ開口部１０ａは、ストッパ膜５ｂよりも一回り
小さい寸法を有し、ストッパ膜５ｂと同様にアイランド
状に形成されている。ＬＳＩ配線２３となる導電膜は、
例えばスパッタ法によるＡｌ合金膜あるいはＷ膜であ
る。絶縁膜２１は、例えばＴＥＯＳ（Tetraethoxysilan
e ）とＯ3 とを反応させるＣＶＤ法によるＴＥＯＳ／Ｏ
3 −ＳｉＯ2 膜であり、５０００〜１００００［Å］の
膜厚を有する。このＴＥＯＳ／Ｏ3 −ＳｉＯ2 膜は、Ｌ
ＳＩ配線のエレクトロマイグレーション耐性を向上にさ
せる等の利点がある反面、吸水性が高いという欠点があ
る。
１上に、ＬＳＩ配線７に達するビアホール２２を有する
絶縁膜２１を形成し、この絶縁膜２１上に導電膜を成膜
し、この導電膜をパターニングすることによりＬＳＩ配
線２３を形成し、この上に第１ヒューズ部開口部１０ａ
を有するホトレジストパターン２４を形成する。実施の
形態２ではヒューズ回路上から除去されるべき第２の絶
縁膜は絶縁膜６および２１である。ＬＳＩ配線７と２３
とはビアホール２２においてコンタクトしている。第１
ヒューズ開口部１０ａは、ストッパ膜５ｂよりも一回り
小さい寸法を有し、ストッパ膜５ｂと同様にアイランド
状に形成されている。ＬＳＩ配線２３となる導電膜は、
例えばスパッタ法によるＡｌ合金膜あるいはＷ膜であ
る。絶縁膜２１は、例えばＴＥＯＳ（Tetraethoxysilan
e ）とＯ3 とを反応させるＣＶＤ法によるＴＥＯＳ／Ｏ
3 −ＳｉＯ2 膜であり、５０００〜１００００［Å］の
膜厚を有する。このＴＥＯＳ／Ｏ3 −ＳｉＯ2 膜は、Ｌ
ＳＩ配線のエレクトロマイグレーション耐性を向上にさ
せる等の利点がある反面、吸水性が高いという欠点があ
る。
【００２８】次に図２（ｂ）に示すように、ホトレジス
トパターン２４をマスクにしたドライエッチング法によ
り、第１ヒューズ開口部１０ａ内の絶縁膜２１および６
を除去し、このあとホトレジストパターン２４を除去す
る。この第２の絶縁膜をエッチングする工程は、吸水性
を有する絶縁膜２１を保護膜８で被覆するために、上記
実施の形態１とは異なり、保護膜８を成膜する前に実施
される。絶縁膜２１および６のエッチングには、上記実
施の形態１における絶縁膜６のエッチング工程と同じエ
ッチング条件を用いる。ストッパ膜５ｂにより、第１ヒ
ューズ開口部１０ａ内において、絶縁膜４をエッチング
することなく、吸水性を有する絶縁膜２１を含む第２の
絶縁膜を確実に除去することができる。
トパターン２４をマスクにしたドライエッチング法によ
り、第１ヒューズ開口部１０ａ内の絶縁膜２１および６
を除去し、このあとホトレジストパターン２４を除去す
る。この第２の絶縁膜をエッチングする工程は、吸水性
を有する絶縁膜２１を保護膜８で被覆するために、上記
実施の形態１とは異なり、保護膜８を成膜する前に実施
される。絶縁膜２１および６のエッチングには、上記実
施の形態１における絶縁膜６のエッチング工程と同じエ
ッチング条件を用いる。ストッパ膜５ｂにより、第１ヒ
ューズ開口部１０ａ内において、絶縁膜４をエッチング
することなく、吸水性を有する絶縁膜２１を含む第２の
絶縁膜を確実に除去することができる。
【００２９】次に図２（ｃ）に示すように、第１ヒュー
ズ開口部１０ａ内の絶縁膜２１および６を除去した半導
体基板１上に保護膜８を成膜し、ヒューズ開口部の側壁
に露出していた絶縁膜２１を保護膜８で被覆する。さら
にこの上に第１ヒューズ開口部１０ａよりも一回り小さ
な寸法の第２ヒューズ開口部１０ｂを有するホトレジス
トパターン２６を形成する。第１ヒューズ開口部１０ａ
の側壁に形成された保護膜８はホトレジストパターン２
６により被覆され、第１ヒューズ開口部１０ａの底部に
形成された保護膜８は第２ヒューズ開口部１０ｂにより
露出する。
ズ開口部１０ａ内の絶縁膜２１および６を除去した半導
体基板１上に保護膜８を成膜し、ヒューズ開口部の側壁
に露出していた絶縁膜２１を保護膜８で被覆する。さら
にこの上に第１ヒューズ開口部１０ａよりも一回り小さ
な寸法の第２ヒューズ開口部１０ｂを有するホトレジス
トパターン２６を形成する。第１ヒューズ開口部１０ａ
の側壁に形成された保護膜８はホトレジストパターン２
６により被覆され、第１ヒューズ開口部１０ａの底部に
形成された保護膜８は第２ヒューズ開口部１０ｂにより
露出する。
【００３０】次に図２（ｄ）に示すように、ホトレジス
トパターン２６をマスクにしたドライエッチング法によ
り、第２ヒューズ開口部１０ｂ内の保護膜８およびスト
ッパ膜５ｂを除去し、このあとホトレジストパターン２
６を除去する。保護膜８およびストッパ膜５ｂのエッチ
ングには、上記実施の形態１と同じエッチング条件を用
いる。以上により、ヒューズ配線３ｂ、３ｃからなるヒ
ューズ回路と、ヒューズ回路上の絶縁膜４（第１の絶縁
膜）と、絶縁膜４を露出させるヒューズ開口部１０とに
より構成されるヒューズ部が形成される。
トパターン２６をマスクにしたドライエッチング法によ
り、第２ヒューズ開口部１０ｂ内の保護膜８およびスト
ッパ膜５ｂを除去し、このあとホトレジストパターン２
６を除去する。保護膜８およびストッパ膜５ｂのエッチ
ングには、上記実施の形態１と同じエッチング条件を用
いる。以上により、ヒューズ配線３ｂ、３ｃからなるヒ
ューズ回路と、ヒューズ回路上の絶縁膜４（第１の絶縁
膜）と、絶縁膜４を露出させるヒューズ開口部１０とに
より構成されるヒューズ部が形成される。
【００３１】図２（ｄ）に示すヒューズ開口部１０を光
学顕微鏡で観察することにより、ストッパ膜５ｂの膜残
りの有無を破壊検査によらず簡単に判別することができ
る。ヒューズ開口部１０内のストッパ膜５ｂが除去され
ていれば、ヒューズ開口部１０内の保護膜８や絶縁膜２
１および６も除去されていると考えられる。従って上記
実施の形態１と同様に、光学顕微鏡でヒューズ開口部１
０内のストッパ膜５ｂの膜残りの有無を観察することに
よりヒューズ部が正常に形成されているか否かを簡単に
検査することができる。
学顕微鏡で観察することにより、ストッパ膜５ｂの膜残
りの有無を破壊検査によらず簡単に判別することができ
る。ヒューズ開口部１０内のストッパ膜５ｂが除去され
ていれば、ヒューズ開口部１０内の保護膜８や絶縁膜２
１および６も除去されていると考えられる。従って上記
実施の形態１と同様に、光学顕微鏡でヒューズ開口部１
０内のストッパ膜５ｂの膜残りの有無を観察することに
よりヒューズ部が正常に形成されているか否かを簡単に
検査することができる。
【００３２】このように実施の形態２によれば、ストッ
パ膜５ｂを下地にして第２の絶縁膜をエッチングしてか
らストッパ膜５ｂをエッチングすることにより、ウェハ
全面においてヒューズ回路上に一定膜厚の絶縁膜４を残
すことができるので、誤動作がなくヒューズブローを確
実に実施できるヒューズ部を形成することができる。さ
らにストッパ膜５ｂを下地にしたエッチングにより吸水
性を有する絶縁膜２１を含む第２の絶縁膜を確実に除去
してから保護膜８を成膜し、ヒューズ開口部の側壁に露
出する第２の絶縁膜を保護膜８で被覆することにより、
第２の絶縁膜の露出部を確実に保護膜８で被覆すること
ができるので、ＬＳＩ配線の腐食を防止することができ
る。またヒューズ開口部内のストッパ膜５ｂの膜残りを
光学顕微鏡で観察することにより、ヒューズ部が正常に
形成されているか否かを非破壊で簡単に検査することが
できる。
パ膜５ｂを下地にして第２の絶縁膜をエッチングしてか
らストッパ膜５ｂをエッチングすることにより、ウェハ
全面においてヒューズ回路上に一定膜厚の絶縁膜４を残
すことができるので、誤動作がなくヒューズブローを確
実に実施できるヒューズ部を形成することができる。さ
らにストッパ膜５ｂを下地にしたエッチングにより吸水
性を有する絶縁膜２１を含む第２の絶縁膜を確実に除去
してから保護膜８を成膜し、ヒューズ開口部の側壁に露
出する第２の絶縁膜を保護膜８で被覆することにより、
第２の絶縁膜の露出部を確実に保護膜８で被覆すること
ができるので、ＬＳＩ配線の腐食を防止することができ
る。またヒューズ開口部内のストッパ膜５ｂの膜残りを
光学顕微鏡で観察することにより、ヒューズ部が正常に
形成されているか否かを非破壊で簡単に検査することが
できる。
【００３３】なお、上記実施の形態２において、絶縁膜
６として吸水性を有する絶縁膜を用いた場合にも、絶縁
膜６の露出部を完全に保護膜８で被覆することができる
ので、ＬＳＩ配線の腐食を防止することができる。また
導電膜パターン５となる導電膜によりヒューズ配線を形
成し、ＬＳＩ配線７となる導電膜によりストッパ膜を形
成しても良い。この場合には絶縁膜６がヒューズ回路上
に残されるべき第１の絶縁膜となり、絶縁膜２１がヒュ
ーズ回路上から除去されるべき第２の絶縁膜となる。ま
た上記実施の形態２においては、配線層を４層（ＬＳＩ
配線３ａ、５ａ、７、２３）、層間絶縁層を３層（絶縁
膜４、６、２１）としたが、配線層は５層以上（従って
層間絶縁層は４層以上）であっても良い。
６として吸水性を有する絶縁膜を用いた場合にも、絶縁
膜６の露出部を完全に保護膜８で被覆することができる
ので、ＬＳＩ配線の腐食を防止することができる。また
導電膜パターン５となる導電膜によりヒューズ配線を形
成し、ＬＳＩ配線７となる導電膜によりストッパ膜を形
成しても良い。この場合には絶縁膜６がヒューズ回路上
に残されるべき第１の絶縁膜となり、絶縁膜２１がヒュ
ーズ回路上から除去されるべき第２の絶縁膜となる。ま
た上記実施の形態２においては、配線層を４層（ＬＳＩ
配線３ａ、５ａ、７、２３）、層間絶縁層を３層（絶縁
膜４、６、２１）としたが、配線層は５層以上（従って
層間絶縁層は４層以上）であっても良い。
【００３４】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、ストッパ膜を下地にして第２の絶
縁膜をエッチングすることによりヒューズ回路上の第２
の絶縁膜を確実に除去してからストッパ膜をエッチング
することにより、ウェハ全面においてヒューズ回路上に
一定膜厚の第１の絶縁膜を残すことができるので、誤動
作がなくヒューズブローを確実に実施できるヒューズ部
を形成することができるという効果がある。
の製造方法によれば、ストッパ膜を下地にして第２の絶
縁膜をエッチングすることによりヒューズ回路上の第２
の絶縁膜を確実に除去してからストッパ膜をエッチング
することにより、ウェハ全面においてヒューズ回路上に
一定膜厚の第１の絶縁膜を残すことができるので、誤動
作がなくヒューズブローを確実に実施できるヒューズ部
を形成することができるという効果がある。
【００３５】また本発明の他の製造方法によれば、スト
ッパ膜を下地にして第２の絶縁膜をエッチングすること
によりヒューズ回路上の第２の絶縁膜を確実に除去し、
その上に保護膜を成膜することによりヒューズ開口部に
おける第２の絶縁膜の露出部を保護膜で完全に被覆する
ことができ、第２の絶縁膜が吸湿性を有するものであっ
ても半導体装置内部に水分が侵入することがないので、
内部に形成された配線の腐食を防止することができると
いう効果がある。
ッパ膜を下地にして第２の絶縁膜をエッチングすること
によりヒューズ回路上の第２の絶縁膜を確実に除去し、
その上に保護膜を成膜することによりヒューズ開口部に
おける第２の絶縁膜の露出部を保護膜で完全に被覆する
ことができ、第２の絶縁膜が吸湿性を有するものであっ
ても半導体装置内部に水分が侵入することがないので、
内部に形成された配線の腐食を防止することができると
いう効果がある。
【００３６】次に本発明の半導体装置の検査方法によれ
ば、ヒューズ開口部内のストッパ膜が除去されているか
否かを観察することにより、ヒューズ部が正常に形成さ
れているか否かを簡単に確認することができるという効
果がある。
ば、ヒューズ開口部内のストッパ膜が除去されているか
否かを観察することにより、ヒューズ部が正常に形成さ
れているか否かを簡単に確認することができるという効
果がある。
【図１】本発明の実施の形態１の半導体装置の製造工程
を示す断面図である。
を示す断面図である。
【図２】本発明の実施の形態２の半導体装置の製造工程
を示す断面図である。
を示す断面図である。
【図３】従来の半導体装置の構造を示す断面図である。
１ 半導体基板、 ３ｂ，３ｃ ヒューズ配線、 ４，
６，２１ 絶縁膜、５ｂ ストッパ膜、 １０ ヒュー
ズ開口部。
６，２１ 絶縁膜、５ｂ ストッパ膜、 １０ ヒュー
ズ開口部。
Claims (7)
- 【請求項１】 半導体装置の電気的な不具合を修正する
ためのヒューズ回路を設け、第１の絶縁膜を成膜した半
導体基板の前記ヒューズ回路上に前記第１の絶縁膜を介
して導電膜からなるストッパ膜を形成する工程と、 ストッパ膜を形成した半導体基板上に第２の絶縁膜を成
膜し、ストッパ膜上の第２の絶縁膜をエッチングし、ヒ
ューズ開口部を形成する工程と、 ヒューズ開口部内のストッパ膜をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 ヒューズ開口部を、ストッパ膜よりも一
回り小さく形成することを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 第２の絶縁膜をエッチングする前記工程
におけるストッパ膜に対する第２の絶縁膜のエッチング
選択比が、２以上であることを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項４】 第２の絶縁膜が、ＢＰＳＧ膜またはＳｉ
Ｏ2 膜を含み、 ストッパ膜が、高融点金属シリサイド膜または多結晶シ
リコン膜を含み、 第２の絶縁膜をエッチングする前記工程が、ＡｒとＣＨ
Ｆ3 とＣＦ4 からなるエッチングガスを用いたドライエ
ッチング法によることを特徴とする請求項３記載の半導
体装置の製造方法。 - 【請求項５】 ストッパ膜をエッチングする前記工程の
前に、第２の絶縁膜にヒューズ開口部を形成した半導体
基板上に保護膜を成膜する工程を含み、 ストッパ膜をエッチングする前記工程は、 ヒューズ開口部の側壁に保護膜を残すように、ヒューズ
開口部内の保護膜およびストッパ膜をエッチングするも
のであることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項６】 第２の絶縁膜が、ＴＥＯＳ／Ｏ3 −Ｓｉ
Ｏ2 膜を含むことを特徴とする請求項５記載の半導体装
置の製造方法。 - 【請求項７】 請求項１記載の半導体装置の製造方法に
おいて、 ストッパ膜をエッチングする前記工程のあとに、ヒュー
ズ開口部内のストッパ膜が除去されているか否かを観察
することにより、ヒューズ部が正常に形成されているか
否かを判定することを特徴とする半導体装置の検査方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22917797A JP3907279B2 (ja) | 1997-08-26 | 1997-08-26 | 半導体装置の製造方法および検査方法 |
| US09/135,553 US6168977B1 (en) | 1997-08-26 | 1998-08-18 | Method of manufacturing a semiconductor device having conductive patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22917797A JP3907279B2 (ja) | 1997-08-26 | 1997-08-26 | 半導体装置の製造方法および検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167054A true JPH1167054A (ja) | 1999-03-09 |
| JP3907279B2 JP3907279B2 (ja) | 2007-04-18 |
Family
ID=16888010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22917797A Expired - Lifetime JP3907279B2 (ja) | 1997-08-26 | 1997-08-26 | 半導体装置の製造方法および検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6168977B1 (ja) |
| JP (1) | JP3907279B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001050528A1 (en) * | 1999-12-30 | 2001-07-12 | Koninklijke Philips Electronics N.V. | A backend process for fuse link opening |
| US7402887B2 (en) | 2004-09-13 | 2008-07-22 | Oki Electric Industry Co., Ltd. | Semiconductor device having fuse area surrounded by protection means |
| US7550817B2 (en) | 2004-09-13 | 2009-06-23 | Oki Semiconductor Co., Ltd. | Semiconductor device having fuse with protection capacitor |
| US7566594B2 (en) | 2006-08-31 | 2009-07-28 | Oki Semiconductor Co., Ltd. | Fabricating method of semiconductor device |
| US7816761B2 (en) | 2004-09-06 | 2010-10-19 | Oki Semiconductor Co., Ltd. | Semiconductor device having fuse and protection circuit |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3630999B2 (ja) * | 1998-08-19 | 2005-03-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3178438B2 (ja) * | 1998-11-20 | 2001-06-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100335498B1 (ko) * | 1999-12-22 | 2002-05-08 | 윤종용 | 반도체 소자의 퓨즈부 구조 및 그 형성방법 |
| US6372652B1 (en) * | 2000-01-31 | 2002-04-16 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage |
| KR100425452B1 (ko) * | 2001-07-04 | 2004-03-30 | 삼성전자주식회사 | 반도체 소자의 리페어 퓨즈 개구 방법 |
| US6964906B2 (en) * | 2002-07-02 | 2005-11-15 | International Business Machines Corporation | Programmable element with selectively conductive dopant and method for programming same |
| US7150780B2 (en) * | 2004-01-08 | 2006-12-19 | Kronos Advanced Technology, Inc. | Electrostatic air cleaning device |
| US7238620B1 (en) * | 2004-02-18 | 2007-07-03 | National Semiconductor Corporation | System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique |
| JP4504791B2 (ja) * | 2004-11-24 | 2010-07-14 | パナソニック株式会社 | 半導体回路装置及びその製造方法 |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| KR20140010268A (ko) * | 2012-07-16 | 2014-01-24 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235205A (en) * | 1991-04-23 | 1993-08-10 | Harris Corporation | Laser trimmed integrated circuit |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US6011286A (en) * | 1997-10-31 | 2000-01-04 | Texas Instruments | Double stair-like capacitor structure for a DRAM cell |
-
1997
- 1997-08-26 JP JP22917797A patent/JP3907279B2/ja not_active Expired - Lifetime
-
1998
- 1998-08-18 US US09/135,553 patent/US6168977B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001050528A1 (en) * | 1999-12-30 | 2001-07-12 | Koninklijke Philips Electronics N.V. | A backend process for fuse link opening |
| US6306746B1 (en) | 1999-12-30 | 2001-10-23 | Koninklijke Philips Electronics | Backend process for fuse link opening |
| US7816761B2 (en) | 2004-09-06 | 2010-10-19 | Oki Semiconductor Co., Ltd. | Semiconductor device having fuse and protection circuit |
| US7402887B2 (en) | 2004-09-13 | 2008-07-22 | Oki Electric Industry Co., Ltd. | Semiconductor device having fuse area surrounded by protection means |
| US7550817B2 (en) | 2004-09-13 | 2009-06-23 | Oki Semiconductor Co., Ltd. | Semiconductor device having fuse with protection capacitor |
| US7763952B2 (en) | 2004-09-13 | 2010-07-27 | Oki Semiconductor Co., Ltd. | Semiconductor device having fuse with protection capacitor |
| US7566594B2 (en) | 2006-08-31 | 2009-07-28 | Oki Semiconductor Co., Ltd. | Fabricating method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3907279B2 (ja) | 2007-04-18 |
| US6168977B1 (en) | 2001-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3907279B2 (ja) | 半導体装置の製造方法および検査方法 | |
| JP2001015403A (ja) | 半導体装置 | |
| US5296094A (en) | Process for etching silicon dioxide layer without micro masking effect | |
| US5900644A (en) | Test site and a method of monitoring via etch depths for semiconductor devices | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| US7893465B2 (en) | Semiconductor device and method of manufacturing same | |
| US6221752B1 (en) | Method of mending erosion of bonding pad | |
| US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
| US6261949B1 (en) | Method for manufacturing semiconductor device | |
| US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
| US7371678B2 (en) | Semiconductor device with a metal line and method of forming the same | |
| US6687973B2 (en) | Optimized metal fuse process | |
| KR100648634B1 (ko) | 반도체 장치의 제조 방법 | |
| US6210980B1 (en) | Inspection pattern and method for semiconductor device | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100929627B1 (ko) | 반도체 소자의 퓨즈박스 및 그의 형성방법 | |
| US20010014528A1 (en) | Method of manufacturing unlanded via plug | |
| KR100762874B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| JPH11111693A (ja) | コンタクトホール形成方法 | |
| KR100807596B1 (ko) | 반도체 소자 제조방법 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JPH08250481A (ja) | 半導体装置及び絶縁膜ドライエッチング方法 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| KR100718803B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |