JPH1154757A - 薄膜トランジスタの製造方法並びに製造装置 - Google Patents
薄膜トランジスタの製造方法並びに製造装置Info
- Publication number
- JPH1154757A JPH1154757A JP20446297A JP20446297A JPH1154757A JP H1154757 A JPH1154757 A JP H1154757A JP 20446297 A JP20446297 A JP 20446297A JP 20446297 A JP20446297 A JP 20446297A JP H1154757 A JPH1154757 A JP H1154757A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating substrate
- film transistor
- plasma
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 絶縁性基板上に薄膜形成、加工を施す際に生
じる基板の帯電によるデバイス特性の劣化、基板の割
れ、欠け等を防止し、生産性を向上させ、信頼性の高い
薄膜トランジスタを得る。 【解決手段】 ガラス基板２上に形成された導電性薄膜
配線１に電極１４を介して外部から直流電流を供給し、
磁場１０を生成する。プラズマ中のイオン、電子は磁場
１０から受けるローレンツ力のために運動方向に制約を
受け、この同心円状の磁場１０の中に閉じこめられる。
このため、プロセス条件を変更することなく、ガラス基
板２近傍でのプラズマ密度を増加させることができ、ガ
ラス基板２に蓄積された電荷が中和され、大きな除電効
果が得られる。
じる基板の帯電によるデバイス特性の劣化、基板の割
れ、欠け等を防止し、生産性を向上させ、信頼性の高い
薄膜トランジスタを得る。 【解決手段】 ガラス基板２上に形成された導電性薄膜
配線１に電極１４を介して外部から直流電流を供給し、
磁場１０を生成する。プラズマ中のイオン、電子は磁場
１０から受けるローレンツ力のために運動方向に制約を
受け、この同心円状の磁場１０の中に閉じこめられる。
このため、プロセス条件を変更することなく、ガラス基
板２近傍でのプラズマ密度を増加させることができ、ガ
ラス基板２に蓄積された電荷が中和され、大きな除電効
果が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置、半
導体等の薄膜トランジスタの製造方法並びに製造装置に
関し、特に、ガラス等の絶縁性基板上に薄膜形成、加工
を施す際に基板に蓄積される電荷の除電方法に関するも
のである。
導体等の薄膜トランジスタの製造方法並びに製造装置に
関し、特に、ガラス等の絶縁性基板上に薄膜形成、加工
を施す際に基板に蓄積される電荷の除電方法に関するも
のである。
【０００２】
【従来の技術】従来、液晶表示装置、半導体等の薄膜ト
ランジスタの製造装置において、プラズマＣＶＤ装置、
スパッタ装置、ドライエッチング装置等、プラズマを用
いて絶縁性基板上に薄膜を形成、加工するプロセスで
は、処理中の基板の帯電により、基板と装置内部治具間
に強い静電引力が働き、処理後の基板回収時に基板の割
れ、欠け等を引き起こすことがあった。また、割れ、欠
けにならずとも、蓄積された電荷が薄膜トランジスタの
破壊または特性劣化を引き起こす可能性があった。静電
引力に関しては、処理完了した基板を装置内部のプレー
ト、ステージ、サセプター等の治具から引き離す際に大
きく、この時、場合によっては剥離帯電により更に電荷
量が増えることがあり、基板の割れ、欠け等の悪影響が
及ぶ危険性もあった。そこで、従来は、プラズマプロセ
ス中の帯電による基板およびデバイスへの悪影響を防ぐ
方法として、プロセス終了後または終了間際に密度の高
いプラズマを生成させ、基板上に蓄積された電荷を中和
させる方法があった。
ランジスタの製造装置において、プラズマＣＶＤ装置、
スパッタ装置、ドライエッチング装置等、プラズマを用
いて絶縁性基板上に薄膜を形成、加工するプロセスで
は、処理中の基板の帯電により、基板と装置内部治具間
に強い静電引力が働き、処理後の基板回収時に基板の割
れ、欠け等を引き起こすことがあった。また、割れ、欠
けにならずとも、蓄積された電荷が薄膜トランジスタの
破壊または特性劣化を引き起こす可能性があった。静電
引力に関しては、処理完了した基板を装置内部のプレー
ト、ステージ、サセプター等の治具から引き離す際に大
きく、この時、場合によっては剥離帯電により更に電荷
量が増えることがあり、基板の割れ、欠け等の悪影響が
及ぶ危険性もあった。そこで、従来は、プラズマプロセ
ス中の帯電による基板およびデバイスへの悪影響を防ぐ
方法として、プロセス終了後または終了間際に密度の高
いプラズマを生成させ、基板上に蓄積された電荷を中和
させる方法があった。
【０００３】また、エッチング装置等のプラズマ発生装
置において、磁石を用い、磁束密度または磁界強度を制
御することにより、プラズマ密度を制御できることは周
知の技術であり、従来より提案されている。例えば、特
開平５−３１５２９１号公報では、プラズマ発生装置処
理室内に保持された半導体基板の表面における磁束密度
が変化するように、反応室およびプラズマ発生室内の磁
界を制御する第２の磁気コイルを設け、ノッチングを発
生することなく微細パターンをエッチングする方法が示
されている。また、特開昭６３−１０２３２１号公報で
は、プラズマを発生させる電極対間に形成される磁界と
直角な方向に、制御可能な磁界を形成する複数の磁石を
備え、磁界の強度を制御することによりプラズマ密度を
均一にし、エッチング等の処理を均一に行う方法が示さ
れている。
置において、磁石を用い、磁束密度または磁界強度を制
御することにより、プラズマ密度を制御できることは周
知の技術であり、従来より提案されている。例えば、特
開平５−３１５２９１号公報では、プラズマ発生装置処
理室内に保持された半導体基板の表面における磁束密度
が変化するように、反応室およびプラズマ発生室内の磁
界を制御する第２の磁気コイルを設け、ノッチングを発
生することなく微細パターンをエッチングする方法が示
されている。また、特開昭６３−１０２３２１号公報で
は、プラズマを発生させる電極対間に形成される磁界と
直角な方向に、制御可能な磁界を形成する複数の磁石を
備え、磁界の強度を制御することによりプラズマ密度を
均一にし、エッチング等の処理を均一に行う方法が示さ
れている。
【０００４】
【発明が解決しようとする課題】このように、従来のプ
ラズマを用いた薄膜の形成、加工プロセスにおいては、
処理中の絶縁性基板の帯電および処理完了した基板を治
具から引き離す際の剥離帯電により、デバイス特性の劣
化、基板の割れ、欠け等を引き起こすという問題があっ
た。これらの問題を解決するために従来行われていた、
プロセス終了後または終了間際に密度の高いプラズマを
生成させ、基板上に蓄積された電荷を中和させる方法で
は、電荷を中和させるプラズマガスとして、成膜ガスや
エッチングガスを用いているが、より大きな除電効果を
得るために、ガス流量比を変える、ガス圧力をあげる
等、通常のプロセス条件とは異なる条件で処理を行うこ
とが多かった。このため、トータルの処理時間が余分に
かかり、装置のスループットが落ちるという問題があっ
た。また、スパッタやＣＶＤ等の薄膜形成プロセスの場
合には、薄膜の最上層のみ下地部分と成膜条件が異なる
ため、最終的に得られる膜質が目的とするものと異なる
ものになる可能性があり、膜質の信頼性に問題があっ
た。
ラズマを用いた薄膜の形成、加工プロセスにおいては、
処理中の絶縁性基板の帯電および処理完了した基板を治
具から引き離す際の剥離帯電により、デバイス特性の劣
化、基板の割れ、欠け等を引き起こすという問題があっ
た。これらの問題を解決するために従来行われていた、
プロセス終了後または終了間際に密度の高いプラズマを
生成させ、基板上に蓄積された電荷を中和させる方法で
は、電荷を中和させるプラズマガスとして、成膜ガスや
エッチングガスを用いているが、より大きな除電効果を
得るために、ガス流量比を変える、ガス圧力をあげる
等、通常のプロセス条件とは異なる条件で処理を行うこ
とが多かった。このため、トータルの処理時間が余分に
かかり、装置のスループットが落ちるという問題があっ
た。また、スパッタやＣＶＤ等の薄膜形成プロセスの場
合には、薄膜の最上層のみ下地部分と成膜条件が異なる
ため、最終的に得られる膜質が目的とするものと異なる
ものになる可能性があり、膜質の信頼性に問題があっ
た。
【０００５】また、従来技術として、プラズマ発生装置
において、磁石を用い、磁束密度または磁界強度を制御
することにより、プラズマ密度を制御し、ノッチングを
発生することなく微細パターンをエッチングする方法
や、エッチング処理を均一に行う方法は提案されている
が、絶縁性基板上に蓄積された電荷を中和させる方法は
提案されておらず、効率的な除電方法の考案が望まれて
いた。
において、磁石を用い、磁束密度または磁界強度を制御
することにより、プラズマ密度を制御し、ノッチングを
発生することなく微細パターンをエッチングする方法
や、エッチング処理を均一に行う方法は提案されている
が、絶縁性基板上に蓄積された電荷を中和させる方法は
提案されておらず、効率的な除電方法の考案が望まれて
いた。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、絶縁性基板上に薄膜形成、加工
を施す際に生じる、基板の帯電によるデバイス特性の劣
化、基板の割れ、欠け等を防止し、生産性を向上させ、
信頼性の高い薄膜トランジスタが得られる製造方法およ
び製造装置を提供することを目的とする。
ためになされたもので、絶縁性基板上に薄膜形成、加工
を施す際に生じる、基板の帯電によるデバイス特性の劣
化、基板の割れ、欠け等を防止し、生産性を向上させ、
信頼性の高い薄膜トランジスタが得られる製造方法およ
び製造装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係わる薄膜トラ
ンジスタの製造方法は、絶縁性基板上に導電性薄膜を形
成し、この導電性薄膜に対し電極を設ける工程と、絶縁
性基板をプラズマ処理装置内に保持し、電極を介して導
電性薄膜に電流を流し磁場を生成させ、絶縁性基板表面
近傍のプラズマ密度を制御しながら、絶縁性基板上に所
望の薄膜形成、加工を施す工程を含んで製造するように
したものである。また、絶縁性基板上に導電性薄膜を形
成し、この導電性薄膜に対し電極を設ける工程と、絶縁
性基板を保持し、電極を介して導電性薄膜に外部より電
荷を供給しながら、絶縁性基板上に所望の薄膜形成、加
工を施す工程を含んで製造するようにしたものである。
また、絶縁性基板に薄膜形成、加工を施す際に蓄積され
る電荷と逆の極性を有する電荷を供給するようにしたも
のである。さらに、導電性薄膜として、薄膜トランジス
タのゲート電極および配線を用いるようにしたものであ
る。
ンジスタの製造方法は、絶縁性基板上に導電性薄膜を形
成し、この導電性薄膜に対し電極を設ける工程と、絶縁
性基板をプラズマ処理装置内に保持し、電極を介して導
電性薄膜に電流を流し磁場を生成させ、絶縁性基板表面
近傍のプラズマ密度を制御しながら、絶縁性基板上に所
望の薄膜形成、加工を施す工程を含んで製造するように
したものである。また、絶縁性基板上に導電性薄膜を形
成し、この導電性薄膜に対し電極を設ける工程と、絶縁
性基板を保持し、電極を介して導電性薄膜に外部より電
荷を供給しながら、絶縁性基板上に所望の薄膜形成、加
工を施す工程を含んで製造するようにしたものである。
また、絶縁性基板に薄膜形成、加工を施す際に蓄積され
る電荷と逆の極性を有する電荷を供給するようにしたも
のである。さらに、導電性薄膜として、薄膜トランジス
タのゲート電極および配線を用いるようにしたものであ
る。
【０００８】また、プラズマ処理装置内に設けられ、下
方に磁石が配置された保持部に絶縁性基板を載置し、磁
石が形成するアーチ状の磁力線により絶縁性基板表面近
傍のプラズマ密度を増加させ、絶縁性基板に蓄積される
電荷を中和しながら、絶縁性基板上に所望の薄膜形成、
加工を施す工程を含んで製造するようにしたものであ
る。また、本発明に係わる薄膜トランジスタの製造装置
は、プラズマ生成手段、ガス導入手段および真空発生手
段等を有するチャンバーと、チャンバー内に設けられ、
被処理体である絶縁性基板を載置する保持部と、保持部
下方に配置され、絶縁性基板近傍に磁力線を形成する磁
石を備えたものである。また、磁石は、複数個、固定し
て設けられているものである。また、磁石は、絶縁性基
板面に対して平行および垂直のいずれかまたは両方に移
動可能に設けられているものである。
方に磁石が配置された保持部に絶縁性基板を載置し、磁
石が形成するアーチ状の磁力線により絶縁性基板表面近
傍のプラズマ密度を増加させ、絶縁性基板に蓄積される
電荷を中和しながら、絶縁性基板上に所望の薄膜形成、
加工を施す工程を含んで製造するようにしたものであ
る。また、本発明に係わる薄膜トランジスタの製造装置
は、プラズマ生成手段、ガス導入手段および真空発生手
段等を有するチャンバーと、チャンバー内に設けられ、
被処理体である絶縁性基板を載置する保持部と、保持部
下方に配置され、絶縁性基板近傍に磁力線を形成する磁
石を備えたものである。また、磁石は、複数個、固定し
て設けられているものである。また、磁石は、絶縁性基
板面に対して平行および垂直のいずれかまたは両方に移
動可能に設けられているものである。
【０００９】
実施の形態１．以下に、本発明の実施の形態１である薄
膜トランジスタの製造方法を図について説明する。図１
（ａ）は、本発明の実施の形態１である薄膜トランジス
タの製造に用いられる直流スパッタ装置を示す断面図で
ある。図において、１は導電性薄膜配線、２は被処理体
であり、薄膜トランジスタが形成される絶縁性基板であ
るガラス基板、３はガラス基板２を載置する保持部であ
るサセプター、４はターゲット（カソード）、５はアノ
ード、６は直流電源、７はチャンバー壁、８はＡｒガス
流、９は排気ガス流、１０は磁場をそれぞれ示す。本実
施の形態では、ターゲット４に対向するガラス基板２上
に、導電性薄膜配線１が形成されており、この導電性薄
膜配線１には外部から直流電流が供給され、磁場１０が
生じる。この例では、電流は紙面に対して垂直に上から
下へ流れている。この電流の生成する磁場１０の向き
は、導電性薄膜配線１を中心とした時計方向の同心円状
であり、プラズマ中のイオン、電子は磁場１０から受け
るローレンツ力のために運動方向に制約を受け、この同
心円状磁場の中に閉じこめられる。すなわち、本実施の
形態によれば、導電性薄膜配線１に電流を流し磁場を生
成させることにより、ガラス基板２表面近傍のプラズマ
密度を制御しながら、ガラス基板２上に所望の薄膜形
成、加工を施すことが可能となる。
膜トランジスタの製造方法を図について説明する。図１
（ａ）は、本発明の実施の形態１である薄膜トランジス
タの製造に用いられる直流スパッタ装置を示す断面図で
ある。図において、１は導電性薄膜配線、２は被処理体
であり、薄膜トランジスタが形成される絶縁性基板であ
るガラス基板、３はガラス基板２を載置する保持部であ
るサセプター、４はターゲット（カソード）、５はアノ
ード、６は直流電源、７はチャンバー壁、８はＡｒガス
流、９は排気ガス流、１０は磁場をそれぞれ示す。本実
施の形態では、ターゲット４に対向するガラス基板２上
に、導電性薄膜配線１が形成されており、この導電性薄
膜配線１には外部から直流電流が供給され、磁場１０が
生じる。この例では、電流は紙面に対して垂直に上から
下へ流れている。この電流の生成する磁場１０の向き
は、導電性薄膜配線１を中心とした時計方向の同心円状
であり、プラズマ中のイオン、電子は磁場１０から受け
るローレンツ力のために運動方向に制約を受け、この同
心円状磁場の中に閉じこめられる。すなわち、本実施の
形態によれば、導電性薄膜配線１に電流を流し磁場を生
成させることにより、ガラス基板２表面近傍のプラズマ
密度を制御しながら、ガラス基板２上に所望の薄膜形
成、加工を施すことが可能となる。
【００１０】図１（ｂ）は、ガラス基板２上に形成され
た導電性薄膜配線１の一例を示す断面図である。図にお
いて、導電性薄膜配線１は、例えば逆スタガー型の薄膜
トランジスタ（ＴＦＴ：Thin Film Transistor）のゲ
ート電極および配線であり、その上を覆う層間絶縁膜１
１は窒化シリコン（ＳｉＮ）である。本装置で形成する
薄膜１２は、最上層に位置することになる。このよう
に、導電性薄膜配線１として、ＴＦＴの製造工程にて形
成される配線を利用することにより、除電の目的のため
に別途異なる配線を形成する必要は生じない。
た導電性薄膜配線１の一例を示す断面図である。図にお
いて、導電性薄膜配線１は、例えば逆スタガー型の薄膜
トランジスタ（ＴＦＴ：Thin Film Transistor）のゲ
ート電極および配線であり、その上を覆う層間絶縁膜１
１は窒化シリコン（ＳｉＮ）である。本装置で形成する
薄膜１２は、最上層に位置することになる。このよう
に、導電性薄膜配線１として、ＴＦＴの製造工程にて形
成される配線を利用することにより、除電の目的のため
に別途異なる配線を形成する必要は生じない。
【００１１】図１（ｃ）は、ガラス基板２上に形成され
た導電性薄膜配線１への電流の供給方法を示す図であ
る。図において、１３は直流電源、１４は導電性薄膜配
線１に対して設けられた電極である。図に示すように、
電極１４を導電性薄膜配線１の両端に取り付け、電極１
４を介して直流電源１３から導電性薄膜配線１へ電流が
供給され、その周りに磁場１０が形成される。なお、導
電性薄膜配線１は、ガラス基板２全体が均一かつ効率的
に中和されるように、その間隔および本数を決定するこ
とが望ましい。また、本実施の形態では、直流スパッタ
装置について示したが、本発明はこれに限られるもので
はなく、例えばプラズマＣＶＤ装置、プラズマエッチン
グ装置等にも応用できる。
た導電性薄膜配線１への電流の供給方法を示す図であ
る。図において、１３は直流電源、１４は導電性薄膜配
線１に対して設けられた電極である。図に示すように、
電極１４を導電性薄膜配線１の両端に取り付け、電極１
４を介して直流電源１３から導電性薄膜配線１へ電流が
供給され、その周りに磁場１０が形成される。なお、導
電性薄膜配線１は、ガラス基板２全体が均一かつ効率的
に中和されるように、その間隔および本数を決定するこ
とが望ましい。また、本実施の形態では、直流スパッタ
装置について示したが、本発明はこれに限られるもので
はなく、例えばプラズマＣＶＤ装置、プラズマエッチン
グ装置等にも応用できる。
【００１２】以上のように、本実施の形態によれば、薄
膜トランジスタの製造に用いられるプラズマ処理装置に
おいて、プロセス条件を変更することなく、ガラス基板
２近傍でのプラズマ密度を増加させ、ガラス基板２に蓄
積された電荷を中和することができ、大きな除電効果が
得られる。その結果、ガラス基板２の帯電によるデバイ
ス特性劣化、基板の割れ、欠け等を防止することができ
る。さらに、この方法によれば、プロセス条件を変更す
ることによって生じるロスタイムや膜質の変質がないた
め、スループットが向上し、薄膜トランジスタの信頼性
が向上する効果がある。
膜トランジスタの製造に用いられるプラズマ処理装置に
おいて、プロセス条件を変更することなく、ガラス基板
２近傍でのプラズマ密度を増加させ、ガラス基板２に蓄
積された電荷を中和することができ、大きな除電効果が
得られる。その結果、ガラス基板２の帯電によるデバイ
ス特性劣化、基板の割れ、欠け等を防止することができ
る。さらに、この方法によれば、プロセス条件を変更す
ることによって生じるロスタイムや膜質の変質がないた
め、スループットが向上し、薄膜トランジスタの信頼性
が向上する効果がある。
【００１３】実施の形態２．以下に、本発明の実施の形
態２である薄膜トランジスタの製造方法を説明する。図
２は、本発明の実施の形態２である薄膜トランジスタの
製造に用いられる直流スパッタ装置を示す断面図であ
る。図において、１５は電荷供給源、１６は電極を示
す。なお、図中、同一、相当部分には同一符号を付し、
説明を省略する。本実施の形態によれば、ターゲット４
に対向するガラス基板２上には導電性薄膜配線１が形成
されており、この導電性薄膜配線１は、電極１６を介し
て外部の電荷供給源１５に接続されている。ガラス基板
２に蓄積される電荷は、電極１６を通じ、外部に逃がす
ことができる。または、外部の電荷供給源１５から、ガ
ラス基板２に蓄積された電荷と逆の極性を有する電荷を
供給し、相殺することにより中和し、除電効果を得るこ
とができる。
態２である薄膜トランジスタの製造方法を説明する。図
２は、本発明の実施の形態２である薄膜トランジスタの
製造に用いられる直流スパッタ装置を示す断面図であ
る。図において、１５は電荷供給源、１６は電極を示
す。なお、図中、同一、相当部分には同一符号を付し、
説明を省略する。本実施の形態によれば、ターゲット４
に対向するガラス基板２上には導電性薄膜配線１が形成
されており、この導電性薄膜配線１は、電極１６を介し
て外部の電荷供給源１５に接続されている。ガラス基板
２に蓄積される電荷は、電極１６を通じ、外部に逃がす
ことができる。または、外部の電荷供給源１５から、ガ
ラス基板２に蓄積された電荷と逆の極性を有する電荷を
供給し、相殺することにより中和し、除電効果を得るこ
とができる。
【００１４】導電性薄膜配線１としては、例えば逆スタ
ガー型のＴＦＴのゲート電極および配線を用いることが
できる。このように、ＴＦＴの製造工程にて形成される
配線を利用することにより、除電の目的のために別途異
なる配線を形成する必要は生じない。また、本実施の形
態では、直流スパッタ装置について示したが、本発明は
これに限られるものではなく、例えばプラズマＣＶＤ装
置、プラズマエッチング装置等にも応用できる。さら
に、プラズマ使用の有無に関わりなく、どのような装置
にも応用できる。
ガー型のＴＦＴのゲート電極および配線を用いることが
できる。このように、ＴＦＴの製造工程にて形成される
配線を利用することにより、除電の目的のために別途異
なる配線を形成する必要は生じない。また、本実施の形
態では、直流スパッタ装置について示したが、本発明は
これに限られるものではなく、例えばプラズマＣＶＤ装
置、プラズマエッチング装置等にも応用できる。さら
に、プラズマ使用の有無に関わりなく、どのような装置
にも応用できる。
【００１５】実施の形態３．以下に、本発明の実施の形
態３である薄膜トランジスタの製造装置を図について説
明する。図３（ａ）は、本発明の実施の形態３である薄
膜トランジスタの製造に用いられる直流スパッタ装置を
示す断面図である。図において、１７ａは永久磁石、１
７ｂは磁力線を示す。なお図中、同一、相当部分には同
一符号を付し、説明を省略する。本実施の形態による薄
膜トランジスタの製造装置は、プラズマ生成手段、ガス
導入手段および真空発生手段（図示せず）等を有するチ
ャンバー７内に、被処理体であるガラス基板２を載置す
る保持部であるサセプター３を有し、ガラス基板２近傍
に磁力線１７ｂを形成する永久磁石１７ａを保持部下
方、本例ではサセプター３の裏面に備えたものである。
態３である薄膜トランジスタの製造装置を図について説
明する。図３（ａ）は、本発明の実施の形態３である薄
膜トランジスタの製造に用いられる直流スパッタ装置を
示す断面図である。図において、１７ａは永久磁石、１
７ｂは磁力線を示す。なお図中、同一、相当部分には同
一符号を付し、説明を省略する。本実施の形態による薄
膜トランジスタの製造装置は、プラズマ生成手段、ガス
導入手段および真空発生手段（図示せず）等を有するチ
ャンバー７内に、被処理体であるガラス基板２を載置す
る保持部であるサセプター３を有し、ガラス基板２近傍
に磁力線１７ｂを形成する永久磁石１７ａを保持部下
方、本例ではサセプター３の裏面に備えたものである。
【００１６】永久磁石１７ａは、ガラス基板２上にアー
チ状の磁力線１７ｂを形成する。プラズマ中のイオン、
電子は磁場から受けるローレンツ力のために、運動方向
に制約を受け、このアーチ状磁力線１７ｂの中に閉じこ
められる。なお、永久磁石１７ａは、電荷の中和効果が
ガラス基板２面内で均一になるように複数個を固定して
配置してもよいし、ガラス基板２面に対して平行方向お
よび垂直方向のいずれかまたは両方に移動可能に設けて
もよい。図３（ｂ）は、永久磁石１７ａの代わりに、電
磁石１８ａを配置した場合を示す。電磁石１８ａを用い
た場合においても、永久磁石１７ａを用いた場合と同様
に、磁力線１８ｂはガラス基板２面に対して、アーチ状
に形成され、同様の効果が得られる。
チ状の磁力線１７ｂを形成する。プラズマ中のイオン、
電子は磁場から受けるローレンツ力のために、運動方向
に制約を受け、このアーチ状磁力線１７ｂの中に閉じこ
められる。なお、永久磁石１７ａは、電荷の中和効果が
ガラス基板２面内で均一になるように複数個を固定して
配置してもよいし、ガラス基板２面に対して平行方向お
よび垂直方向のいずれかまたは両方に移動可能に設けて
もよい。図３（ｂ）は、永久磁石１７ａの代わりに、電
磁石１８ａを配置した場合を示す。電磁石１８ａを用い
た場合においても、永久磁石１７ａを用いた場合と同様
に、磁力線１８ｂはガラス基板２面に対して、アーチ状
に形成され、同様の効果が得られる。
【００１７】以上のように、本実施の形態によれば、ガ
ラス基板２保持部であるサセプター３の下方に永久磁石
１７ａまたは電磁石１８ａを配置することにより、上記
実施の形態１と同様に、プロセス条件を変更することな
く、ガラス基板２近傍でのプラズマ密度を増加させ、処
理中にガラス基板２に蓄積された電荷を中和することが
でき、大きな除電効果が得られる。
ラス基板２保持部であるサセプター３の下方に永久磁石
１７ａまたは電磁石１８ａを配置することにより、上記
実施の形態１と同様に、プロセス条件を変更することな
く、ガラス基板２近傍でのプラズマ密度を増加させ、処
理中にガラス基板２に蓄積された電荷を中和することが
でき、大きな除電効果が得られる。
【００１８】
【発明の効果】以上のように、本発明によれば、絶縁性
基板上に形成した電極に電流を流し磁場を生成させ、基
板近傍のプラズマ密度を制御しながら所望の薄膜形成、
加工を施すようにしたので、処理中に絶縁性基板に蓄積
される電荷を中和することができ、大きな除電効果が得
られる。その結果、デバイス特性の劣化、基板の割れ、
欠け等を防止することができる。
基板上に形成した電極に電流を流し磁場を生成させ、基
板近傍のプラズマ密度を制御しながら所望の薄膜形成、
加工を施すようにしたので、処理中に絶縁性基板に蓄積
される電荷を中和することができ、大きな除電効果が得
られる。その結果、デバイス特性の劣化、基板の割れ、
欠け等を防止することができる。
【００１９】また、プロセス条件を変更せずに絶縁性基
板に蓄積される電荷を中和することができるので、装置
のスループットを低下させることなく、膜質の変質も生
じないため、生産性が向上し、信頼性の高い薄膜トラン
ジスタが得られる効果がある。
板に蓄積される電荷を中和することができるので、装置
のスループットを低下させることなく、膜質の変質も生
じないため、生産性が向上し、信頼性の高い薄膜トラン
ジスタが得られる効果がある。
【図１】 本発明の実施の形態１である薄膜トランジス
タの製造方法を説明するための直流スパッタ装置を示す
断面図である。
タの製造方法を説明するための直流スパッタ装置を示す
断面図である。
【図２】 本発明の実施の形態２である薄膜トランジス
タの製造方法を説明するための直流スパッタ装置を示す
断面図である。
タの製造方法を説明するための直流スパッタ装置を示す
断面図である。
【図３】 本発明の実施の形態３である薄膜トランジス
タの製造装置を示す断面図である。
タの製造装置を示す断面図である。
１ 導電性薄膜配線、２ ガラス基板、３ サセプタ
ー、４ ターゲット（カソード）、５ アノード、６
直流電源、７ チャンバー壁、８ Ａｒガス流、９ 排
気ガス流、１０ 磁場、１１ 層間絶縁膜、１２ 本装
置で形成する薄膜、１３ 直流電源、１４ 電極、１５
電荷供給源、１６ 電極、１７ａ 永久磁石、１７ｂ
磁力線、１８ａ 電磁石、１８ｂ 磁力線。
ー、４ ターゲット（カソード）、５ アノード、６
直流電源、７ チャンバー壁、８ Ａｒガス流、９ 排
気ガス流、１０ 磁場、１１ 層間絶縁膜、１２ 本装
置で形成する薄膜、１３ 直流電源、１４ 電極、１５
電荷供給源、１６ 電極、１７ａ 永久磁石、１７ｂ
磁力線、１８ａ 電磁石、１８ｂ 磁力線。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｂ // Ｈ０１Ｌ 21/205
Claims (8)
- 【請求項１】 絶縁性基板上に導電性薄膜を形成し、こ
の導電性薄膜に対し電極を設ける工程、上記絶縁性基板
をプラズマ処理装置内に保持し、上記電極を介して上記
導電性薄膜に電流を流し磁場を生成させ、上記絶縁性基
板表面近傍のプラズマ密度を制御しながら、上記絶縁性
基板上に所望の薄膜形成、加工を施す工程を含むことを
特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 絶縁性基板上に導電性薄膜を形成し、こ
の導電性薄膜に対し電極を設ける工程、上記絶縁性基板
を保持し、上記電極を介して上記導電性薄膜に外部より
電荷を供給しながら、上記絶縁性基板上に所望の薄膜形
成、加工を施す工程を含むことを特徴とする薄膜トラン
ジスタの製造方法。 - 【請求項３】 供給する電荷は、絶縁性基板に薄膜形
成、加工を施す際に蓄積される電荷と逆の極性を有する
電荷であることを特徴とする請求項２記載の薄膜トラン
ジスタの製造方法。 - 【請求項４】 導電性薄膜として、薄膜トランジスタの
ゲート電極および配線を用いることを特徴とする請求項
１〜請求項３のいずれか一項に記載の薄膜トランジスタ
の製造方法。 - 【請求項５】 プラズマ処理装置内に設けられ、下方に
磁石が配置された保持部に絶縁性基板を載置し、上記磁
石が形成するアーチ状の磁力線により上記絶縁性基板表
面近傍のプラズマ密度を増加させ、上記絶縁性基板に蓄
積される電荷を中和しながら、上記絶縁性基板上に所望
の薄膜形成、加工を施す工程を含むことを特徴とする薄
膜トランジスタの製造方法。 - 【請求項６】 プラズマ生成手段、ガス導入手段および
真空発生手段等を有するチャンバー、 上記チャンバー内に設けられ、被処理体である絶縁性基
板を載置する保持部、 上記保持部下方に配置され、上記絶縁性基板近傍に磁力
線を形成する磁石を備えたことを特徴とする薄膜トラン
ジスタの製造装置。 - 【請求項７】 磁石は、複数個、固定して設けられてい
ることを特徴とする請求項６記載の薄膜トランジスタの
製造装置。 - 【請求項８】 磁石は、絶縁性基板面に対して平行およ
び垂直のいずれかまたは両方に移動可能に設けられてい
ることを特徴とする請求項６記載の薄膜トランジスタの
製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20446297A JPH1154757A (ja) | 1997-07-30 | 1997-07-30 | 薄膜トランジスタの製造方法並びに製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20446297A JPH1154757A (ja) | 1997-07-30 | 1997-07-30 | 薄膜トランジスタの製造方法並びに製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154757A true JPH1154757A (ja) | 1999-02-26 |
Family
ID=16490944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20446297A Pending JPH1154757A (ja) | 1997-07-30 | 1997-07-30 | 薄膜トランジスタの製造方法並びに製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154757A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016186046A1 (ja) * | 2015-05-15 | 2016-11-24 | 株式会社アルバック | 基板除電機構及びこれを用いた真空処理装置 |
-
1997
- 1997-07-30 JP JP20446297A patent/JPH1154757A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016186046A1 (ja) * | 2015-05-15 | 2016-11-24 | 株式会社アルバック | 基板除電機構及びこれを用いた真空処理装置 |
| KR20170137875A (ko) * | 2015-05-15 | 2017-12-13 | 가부시키가이샤 알박 | 기판 제전 기구 및 이것을 사용한 진공 처리 장치 |
| CN107532291A (zh) * | 2015-05-15 | 2018-01-02 | 株式会社爱发科 | 基板除电机构及使用其的真空处理装置 |
| JPWO2016186046A1 (ja) * | 2015-05-15 | 2018-02-22 | 株式会社アルバック | 基板除電機構及びこれを用いた真空処理装置 |
| CN107532291B (zh) * | 2015-05-15 | 2019-08-20 | 株式会社爱发科 | 基板除电机构及使用其的真空处理装置 |
| TWI673384B (zh) * | 2015-05-15 | 2019-10-01 | 日商愛發科股份有限公司 | 基板除電機構及使用有此之真空處理裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2501948B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| US6979630B2 (en) | Method and apparatus for transferring a thin layer of semiconductor material | |
| US5770098A (en) | Etching process | |
| JP3942672B2 (ja) | 基板処理方法および基板処理装置 | |
| US4968374A (en) | Plasma etching apparatus with dielectrically isolated electrodes | |
| EP0395017A2 (en) | Plasma etching method | |
| JP2000323422A (ja) | プラズマドーピング装置及びプラズマドーピング方法 | |
| JPH04279044A (ja) | 試料保持装置 | |
| KR100547547B1 (ko) | 대전 방지 기능을 갖는 스텐실 마스크 및 그 제조 방법 | |
| JPS6136589B2 (ja) | ||
| JPH1154757A (ja) | 薄膜トランジスタの製造方法並びに製造装置 | |
| JPH0982787A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH11162946A (ja) | 半導体製造装置および基板処理方法 | |
| JPS61190944A (ja) | ドライエツチング装置 | |
| JPH09252047A (ja) | 静電吸着電極 | |
| JPH04186863A (ja) | 静電吸着装置 | |
| JPH02130915A (ja) | プラズマ処理装置 | |
| JPH05275350A (ja) | 半導体製造装置 | |
| JP2658535B2 (ja) | アクティブマトリクス液晶ディスプレイパネルの製造方法 | |
| JPS61264174A (ja) | 直流バイアススパツタリング法 | |
| KR100286333B1 (ko) | 플라즈마식각장치 | |
| JP4106914B2 (ja) | 半導体パネルの製造方法 | |
| JPH10229118A (ja) | 半導体装置の製造装置 | |
| JPH0670986B2 (ja) | 真空処理装置の試料保持方法 | |
| KR20240050244A (ko) | 기판 처리 방법 및 기판 처리 장치 |