JPH1154520A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH1154520A
JPH1154520A JP20790797A JP20790797A JPH1154520A JP H1154520 A JPH1154520 A JP H1154520A JP 20790797 A JP20790797 A JP 20790797A JP 20790797 A JP20790797 A JP 20790797A JP H1154520 A JPH1154520 A JP H1154520A
Authority
JP
Japan
Prior art keywords
layer
base
semiconductor substrate
emitter
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20790797A
Other languages
Japanese (ja)
Inventor
Hiroshi Naruse
宏 成瀬
Hiroyuki Sugaya
弘幸 菅谷
Hidenori Zaihara
英憲 材原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20790797A priority Critical patent/JPH1154520A/en
Publication of JPH1154520A publication Critical patent/JPH1154520A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device such as a bipolar transistor which can be effectively applied to a sound circuit, and to provide a manufacturing method of the semiconductor device. SOLUTION: A polycrystalline silicon base electrode layer 15 is formed on the surface of the semiconductor substrate 11, excluding an emitter region, where an element formation region is provided using a LOCOS oxide film 12. The base electrode layer 15 is covered by a first insulating layer 16 in such a manner that the surface and the side face of the layer 15 are surrounded by perforating an aperture on the emitter region, and an aperture part 114 is formed by isotropic etching the semiconductor substrate 11 using the first insulating layer 16 as a mask. A base layer 13 is formed in the aperture part 114 by performing an epitaxial growth method, and besides, an emitter layer 14 is formed by epitaxial growth. To be more precise, as a prescribed base layer 13 and an emitter layer 14 are formed by the epitaxial growth in a self- matching manner, a burst noise free bipolar transistor can be formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えば音響系統
において使用される高精度のアナログバイポーラトラン
ジスタである半導体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which is a high-precision analog bipolar transistor used in, for example, an acoustic system and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来より、音響回路においてバイポーラ
トランジスタが使用されており、この様な高精度アナロ
グバイポーラアナログ回路を有するオーディオ系統で使
用される半導体装置にあっては、バーストノイズの発生
ができるだけ抑制されることが要求される。
2. Description of the Related Art Hitherto, bipolar transistors have been used in acoustic circuits. In a semiconductor device used in an audio system having such a high-precision analog bipolar analog circuit, the generation of burst noise is suppressed as much as possible. Is required.

【0003】バイポーラトランジスタを形成するに際し
て、エミッタおよびベース領域等を形成するための不純
物を導入する手段として、一般的に使用されているイオ
ン注入技術が採用されている。この様なイオン注入技術
を、エミッタおよびベース領域の形成のために用いた場
合、不純物の注入量の再現性が良好である特徴を有する
ものであるため、半導体素子特性の高精度化に対しては
有効である。しかし、イオン注入に伴うイオン注入ダメ
ージによって、バーストノイズが発生するようになり、
これがオーディオ系に使用するに際して大きな問題とな
る。
In forming a bipolar transistor, a commonly used ion implantation technique is employed as a means for introducing impurities for forming an emitter and a base region and the like. When such an ion implantation technique is used for forming the emitter and base regions, it has a feature that the reproducibility of the implantation amount of the impurity is good, so that the accuracy of the semiconductor element characteristics is improved. Is valid. However, due to the ion implantation damage caused by the ion implantation, burst noise is generated,
This is a major problem when used in audio systems.

【0004】これに対して、エミッタおよびベース領域
を形成するために、固相拡散法を用いて所定の不純物の
拡散層を形成することが考えられる。しかし、この様な
固相拡散法を用いるようにすると、バーストノイズの発
生は確実に抑制できるものであるが、固相拡散源の濃度
にばらつきの大きいものであり、また半導体基板との界
面状態のばらつきによって、熱処理後のエミッタおよび
ベース領域の不純物濃度のばらつきが大きく、これが半
導体素子の特性のばらつきの悪化を招くようになる。
On the other hand, it is conceivable to form a diffusion layer of a predetermined impurity using a solid phase diffusion method in order to form the emitter and base regions. However, when such a solid-phase diffusion method is used, the generation of burst noise can be surely suppressed, but the concentration of the solid-phase diffusion source has a large variation, and the interface state with the semiconductor substrate is increased. Causes a large variation in the impurity concentration of the emitter and base regions after the heat treatment, which leads to deterioration in the variation in the characteristics of the semiconductor element.

【0005】[0005]

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、バーストノイズの発生が確
実に抑制されるようにして、特に音響系のバイポーラ回
路に効果的に応用できるバイポーラトランジスタである
半導体装置およびその製造方法を提供しようとするもの
である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and can be effectively applied to an acoustic bipolar circuit, in particular, in such a manner that the occurrence of burst noise is reliably suppressed. An object of the present invention is to provide a semiconductor device which is a bipolar transistor and a method for manufacturing the same.

【0006】[0006]

【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板に第1の導電型のベース層を形成する
と共に、このベース層内に第2の導電型のエミッタ層を
形成し、このベース層に対応する半導体基板の表面部に
ベース電極層を形成し、このベース電極層の表面部、さ
らに側面部を保護するように第1の絶縁層を形成する。
ここで、ベース層およびエミッタ層は、半導体基板の表
面にエッチングによる開口内に形成されたエピタキシャ
ル成長層によって構成され、このエピタキシャル成長層
に第1および第2の不純物を拡散して形成される。
In a semiconductor device according to the present invention, a base layer of a first conductivity type is formed on a semiconductor substrate, and an emitter layer of a second conductivity type is formed in the base layer. A base electrode layer is formed on the surface of the semiconductor substrate corresponding to the base layer, and a first insulating layer is formed so as to protect the surface and the side surface of the base electrode layer.
Here, the base layer and the emitter layer are composed of an epitaxially grown layer formed in an opening by etching on the surface of the semiconductor substrate, and are formed by diffusing first and second impurities into the epitaxially grown layer.

【0007】またこの半導体装置の製造方法は、半導体
基板表面に導電性の材料によってベース電極層を形成
し、このベース電極の表面部さらに側面部を覆うと共
に、エミッタ層に対応して開口を形成した第1の絶縁層
を形成する。この第1の絶縁層のエミッタ層に対応する
開口を用いて半導体基板をエッチング開口し、この開口
内にエピタキシャル成長により第1の導電型とされたベ
ース層を形成する。このベース層の内部には半導体基板
の表面に対応してエピタキシャル成長により第2の導電
型とされたエミッタ層を形成するもので、第1の絶縁層
はベース層に接続されるベース電極層を覆い、さらにベ
ース領域を形成する半導体基板のエッチング工程のマス
クとして使用されるようにしている。
In the method of manufacturing a semiconductor device, a base electrode layer is formed on a surface of a semiconductor substrate with a conductive material, and a surface portion and a side portion of the base electrode are covered, and an opening is formed corresponding to the emitter layer. The formed first insulating layer is formed. An opening is formed in the semiconductor substrate by using an opening corresponding to the emitter layer of the first insulating layer, and a base layer of the first conductivity type is formed in the opening by epitaxial growth. An emitter layer of the second conductivity type is formed inside the base layer by epitaxial growth corresponding to the surface of the semiconductor substrate, and the first insulating layer covers a base electrode layer connected to the base layer. Further, it is used as a mask in an etching process of a semiconductor substrate for forming a base region.

【0008】すなわち、この様にして製造される半導体
装置にあっては、ベース層さらにエミッタ層が共にエピ
タキシャル成長によって形成されるものであるため、イ
オン注入によるダメージの影響がないものであり、基本
的にバーストノイズフリーとなると共に、任意のベース
およびエミッタのプロファイルを形成し、固相拡散法と
比較しても高精度に素子特性の制御が可能とされる。さ
らに、ベースおよびエミッタが第1の絶縁層をマスクと
して自己整合的に形成できるため、素子の縮小化に効果
を発揮することができ、小型且つ信頼性に富む半導体装
置が容易に得られる。
That is, in the semiconductor device manufactured as described above, since the base layer and the emitter layer are both formed by epitaxial growth, there is no influence of damage due to ion implantation. In addition to being free from burst noise, arbitrary base and emitter profiles can be formed, and element characteristics can be controlled with higher precision than in the solid phase diffusion method. Furthermore, since the base and the emitter can be formed in a self-aligned manner using the first insulating layer as a mask, the effect of reducing the size of the element can be exhibited, and a small and highly reliable semiconductor device can be easily obtained.

【0009】[0009]

【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態を実施例に基づき説明する。図1はその断
面構造を示すもので、p型のシリコン基板111 の表面に
+ 型の埋込層112 を形成するもので、その表面部にさ
らにn型のエピタキシャル成長層113を形成し、これに
より半導体基板11を構成する。この半導体基板11の表面
部は、LOCOS酸化膜12に囲まれるようにして素子形
成領域が設定され、この素子形成領域の中央部にエピタ
キシャル成長層によるp型のベース層13が形成され、さ
らにこのベース層13の中央部に位置して、同じくエピタ
キシャル成長によるエミッタ層14が形成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a cross-sectional structure of the semiconductor device, in which an n + -type buried layer 112 is formed on the surface of a p-type silicon substrate 111, and an n-type epitaxial growth layer 113 is further formed on the surface. The semiconductor substrate 11 is constituted by the above. An element formation region is set on the surface of the semiconductor substrate 11 so as to be surrounded by the LOCOS oxide film 12, and a p-type base layer 13 of an epitaxial growth layer is formed at the center of the element formation region. An emitter layer 14 is also formed at the center of the layer 13 by epitaxial growth.

【0010】そして、この様にベース層13およびエミッ
タ層14の形成された半導体基板11の表面部には、ベース
層13にその側面部で接続されるようにして、多結晶シリ
コンによるベースで電極層15が形成され、このベース電
極層15の表面部および側面部は、第1の絶縁層16によっ
て覆われている。
The surface of the semiconductor substrate 11 on which the base layer 13 and the emitter layer 14 are formed is connected to the base layer 13 on the side surface thereof, and an electrode is formed on the base of polycrystalline silicon. A layer 15 is formed, and the surface and side surfaces of the base electrode layer 15 are covered with a first insulating layer 16.

【0011】この様にベース層13およびエミッタ層14が
形成され、第1の絶縁層16によって覆われたベース電極
層15が形成された半導体基板11の表面は保護用の絶縁層
17で覆われ、この絶縁層17を貫通してベース電極層15お
よびエミッタ層14に至る導出電極18、19が形成される。
また、この図では示していないが、半導体基板11の埋込
層112 に接続されるようにして、コレクタ電極が導出さ
れる。
The surface of the semiconductor substrate 11 on which the base layer 13 and the emitter layer 14 are formed and the base electrode layer 15 covered with the first insulating layer 16 is formed is a protective insulating layer.
Derivation electrodes 18 and 19 which are covered with 17 and penetrate through the insulating layer 17 to reach the base electrode layer 15 and the emitter layer 14 are formed.
Although not shown in this figure, the collector electrode is led out so as to be connected to the buried layer 112 of the semiconductor substrate 11.

【0012】ここで、ベース層13およびエミッタ層14
は、共に第1の絶縁層16をマスクとして半導体基板11の
表面にエッチングによって形成された開口内に、所定の
不純物を含むエピタキシャル成長層として形成されるも
ので、このため例えばイオン注入によるダメージの影響
が生ずることなく、基本的にバーストノイズフリーとさ
れ、音響用の回路に用いて効果的である。また、任意の
ベース/エミッタプロファイルを形成することが可能と
され、高精度にして素子特性の制御が可能とされる。
Here, the base layer 13 and the emitter layer 14
Are formed as epitaxial growth layers containing predetermined impurities in openings formed by etching on the surface of the semiconductor substrate 11 using the first insulating layer 16 as a mask. And is basically free of burst noise without being generated, and is effective when used in a sound circuit. Further, an arbitrary base / emitter profile can be formed, and element characteristics can be controlled with high accuracy.

【0013】図2は第2の実施例に係る半導体装置の断
面構造を示すもので、この実施例にあっては、ベース電
極層15と半導体基板との間に、第2の絶縁層20が形成さ
れている。この第2の絶縁層20は、ベース層13とエミッ
タ層14の接合容量を形成するようにり、したがってこの
半導体装置(バイホーラトランジスタ)の高速動作を可
能とするようになる。
FIG. 2 shows a sectional structure of a semiconductor device according to a second embodiment. In this embodiment, a second insulating layer 20 is provided between a base electrode layer 15 and a semiconductor substrate. Is formed. The second insulating layer 20 forms a junction capacitance between the base layer 13 and the emitter layer 14, and thus enables a high-speed operation of the semiconductor device (bilateral transistor).

【0014】さらに、図3で示す第3の実施例で示すよ
うに、ベース電極層15と半導体基板との間に、ベース層
13と同じ導電型であるp型の不純物の拡散層21が形成さ
れるようにする。この様に拡散層21を形成することによ
って、ベース抵抗が効果的に低減され、高速動作で且つ
高周波ノイズの低減が可能とされ、音響用に効果的に応
用できる。
Further, as shown in a third embodiment shown in FIG. 3, a base layer is provided between the base electrode layer 15 and the semiconductor substrate.
A diffusion layer 21 of a p-type impurity having the same conductivity type as that of 13 is formed. By forming the diffusion layer 21 in this manner, the base resistance can be effectively reduced, high-speed operation can be performed and high-frequency noise can be reduced, and it can be effectively applied to sound.

【0015】図4は例えば図1で示した第1の実施例に
係る半導体装置の製造工程を順次示しているもので、ま
ず(A)図で示すように、シリコン基板111 の表面に埋
込層112 を形成し、さらにエピタキシャル成長層113 を
形成することによって、半導体基板11が形成される。そ
して、この半導体基板11の表面部には、LOCOS酸化
膜12によって素子分離領域が設定され、LOCOS酸化
膜12で囲まれた領域が素子形成領域とされるもので、こ
の素子形成領域の中央部のベース領域部分を残して、L
OCOS酸化膜12上に至るように多結晶シリコン層によ
るベース電極層15が形成される。
FIG. 4 shows, for example, the manufacturing steps of the semiconductor device according to the first embodiment shown in FIG. 1 in sequence. First, as shown in FIG. The semiconductor substrate 11 is formed by forming the layer 112 and further forming the epitaxial growth layer 113. An element isolation region is set on the surface of the semiconductor substrate 11 by the LOCOS oxide film 12, and a region surrounded by the LOCOS oxide film 12 is an element formation region. Leaving the base region portion of
A base electrode layer 15 of a polycrystalline silicon layer is formed on the OCOS oxide film 12.

【0016】次に、(B)図で示すように多結晶シリコ
ンによるベース電極層15の表面部および側面部を覆うよ
うに、例えば窒化シリコンによる第1の絶縁層16を形成
するもので、この第1の絶縁層16は後工程で使用される
マスクをも兼ねるように形成される。すなわち、ベース
領域中のエミッタ領域に対応して開口161 が形成されて
いる。
Next, as shown in FIG. 1B, a first insulating layer 16 made of, for example, silicon nitride is formed so as to cover the surface and side surfaces of the base electrode layer 15 made of polycrystalline silicon. The first insulating layer 16 is formed so as to also serve as a mask used in a later step. That is, an opening 161 is formed corresponding to the emitter region in the base region.

【0017】そして、(C)図で示すように第1の絶縁
層16をマスクとして、その開口161を介して半導体基板1
1の表面を等方性エッチングし、開口部114 を形成す
る。この開口部114 はベースおよびエミッタの形成部と
されるもので、(D)図で示すようにこの開口部114 の
内部にエピタキシャル成長法によってp型のベース層13
を形成し、さらに同じくエピタキシャル成長法によって
n型のエミッタ層14を形成する。
Then, as shown in FIG. 2C, the semiconductor substrate 1 is passed through the opening 161 using the first insulating layer 16 as a mask.
The surface of 1 is isotropically etched to form an opening 114. The opening 114 serves as a base and emitter forming portion. As shown in FIG. 3D, a p-type base layer 13 is formed inside the opening 114 by an epitaxial growth method.
And an n-type emitter layer 14 is formed by the epitaxial growth method.

【0018】ここで、この様にして形成されたベース層
14は、すでに形成されている多結晶シリコンによるベー
ス電極層15に電気的に接続された状態となるものであ
り、このベース電極層15の表面部を覆うようにして、保
護用の絶縁層17が形成される。その後、適宜この絶縁層
17にベース電極層15およびエミッタ層14に至る開口を形
成し、この開口にアルミニュウム等の導電性材料を埋め
込むことにより、図1で示したような導出電極18および
19が形成されて、バイポーラトランジスタが完成され
る。
Here, the base layer thus formed
Reference numeral 14 denotes a state in which the insulating layer 17 is electrically connected to the base electrode layer 15 made of polycrystalline silicon which has already been formed. Is formed. Then, if necessary, this insulating layer
An opening extending to the base electrode layer 15 and the emitter layer 14 is formed in the opening 17 and a conductive material such as aluminum is buried in the opening, so that the lead-out electrodes 18 and 17 shown in FIG.
19 are formed to complete the bipolar transistor.

【0019】すなわち、この様な製造方法によってバイ
ポーラトランジスタを製造することにより、ベース層13
およびエミッタ層14が第1の絶縁層16の開口161 に対し
て、自己整合的に形成されるようになり、したがって素
子の縮小化に有効となり、特に高周波バイポーラトラン
ジスタの製造に際して有効である。ベース層13およびエ
ミッタ層14を連続的に選択エピタキシャル成長によって
形成した場合、従来のポリエミッタプロセスで問題とさ
れた基板との間の界面不安定性による素子特性のばらつ
きが発生しない。そして、特に複雑な工程が存在しない
ものであり、製造工程数の低減に効果的である。
That is, by manufacturing a bipolar transistor by such a manufacturing method, the base layer 13 is formed.
In addition, the emitter layer 14 is formed in a self-aligned manner with respect to the opening 161 of the first insulating layer 16, which is effective in reducing the size of the element, and is particularly effective in manufacturing a high-frequency bipolar transistor. When the base layer 13 and the emitter layer 14 are successively formed by selective epitaxial growth, variations in device characteristics due to interface instability between the substrate and the substrate, which has been a problem in the conventional polyemitter process, do not occur. Further, since there is no particularly complicated process, it is effective in reducing the number of manufacturing steps.

【0020】[0020]

【発明の効果】以上のようにこの発明に係る半導体装置
およびその製造方法によれば、ベース層およびエミッタ
層が共に連続的なエピタキシャル成長法によって形成さ
れるものであるため、音響用等に適用して効果的なバー
ストノイズフリーとすることができ、高精度な特性と共
に縮小化に効果的なものとすることができ、その製造工
程の簡略化にも大きな効果が発揮される。
As described above, according to the semiconductor device and the method of manufacturing the same according to the present invention, since both the base layer and the emitter layer are formed by a continuous epitaxial growth method, the present invention is applicable to acoustic devices and the like. In this case, it is possible to make the device effective and burst noise-free, to achieve high-precision characteristics and to be effective for downsizing, and to greatly simplify the manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施の形態に係る第1の実施例の
半導体装置を説明する断面構成図。
FIG. 1 is a cross-sectional configuration diagram illustrating a semiconductor device of a first example according to an embodiment of the present invention.

【図2】同じく第2の実施例の半導体装置を説明する断
面構成図。
FIG. 2 is a cross-sectional configuration diagram illustrating a semiconductor device according to a second embodiment.

【図3】同じく第3の実施例の半導体装置を説明する断
面構成図。
FIG. 3 is a cross-sectional configuration diagram illustrating a semiconductor device according to a third embodiment.

【図4】(A)〜(D)は前記第1の実施例に係る半導
体装置の製造工程を順次説明する図。
FIGS. 4A to 4D are diagrams for sequentially explaining manufacturing steps of the semiconductor device according to the first embodiment;

【符号の説明】[Explanation of symbols]

11…半導体基板、111 …シリコン基板、112 …埋込層、
113 …エピタキシャル成長層、114 …開口部、12…LO
COS酸化膜、13…ベース層、 14…エミッタ層、15…
ベース電極層、16…第1の絶縁層、17…絶縁層、18、19
…導出電極、20…第2の絶縁層、21…拡散層。
11 ... semiconductor substrate, 111 ... silicon substrate, 112 ... buried layer,
113: epitaxial growth layer, 114: opening, 12: LO
COS oxide film, 13 ... base layer, 14 ... emitter layer, 15 ...
Base electrode layer, 16: first insulating layer, 17: insulating layer, 18, 19
... Outgoing electrode, 20... Second insulating layer, 21.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の素子形成領域に形成された
第1の導電型のベース層と、 このベース層内に形成された第2の導電型のエミッタ層
と、 前記ベース層に対応する前記半導体基板の表面部に形成
された、導電性材料によるベース電極層と、 このベース電極層の表面部、さらに側面部を保護するよ
うに形成された第1の絶縁層とを具備し、 前記ベース層およびエミッタ層は、前記半導体基板の表
面にエッチングによる開口内に形成されたエピタキシャ
ル成長層によって形成され、このエピタキシャル成長層
に第1および第2の不純物を拡散して構成されるように
したことを特徴とする半導体装置。
A first conductive type base layer formed in an element formation region of a semiconductor substrate; a second conductive type emitter layer formed in the base layer; and a base layer corresponding to the base layer. A base electrode layer made of a conductive material formed on a surface portion of the semiconductor substrate; and a first insulating layer formed to protect a surface portion and a side surface portion of the base electrode layer; The layer and the emitter layer are formed by an epitaxial growth layer formed in an opening formed by etching on the surface of the semiconductor substrate, and are configured by diffusing first and second impurities into the epitaxial growth layer. Semiconductor device.
【請求項2】 前記エピタキシャル成長で形成された前
記ベース層と、前記半導体基板との間に第2の絶縁層が
形成されるようにした請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a second insulating layer is formed between said base layer formed by said epitaxial growth and said semiconductor substrate.
【請求項3】 前記エピタキシャル成長で形成された前
記ベース層に接する前記半導体基板に、第1の導電型の
拡散層が形成されるようにした請求項1記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein a diffusion layer of a first conductivity type is formed on said semiconductor substrate in contact with said base layer formed by said epitaxial growth.
【請求項4】 半導体基板を形成する基板形成工程と、 前記半導体基板表面に、導電性の材料によってベース電
極層を形成するベース電極形成工程と、 前記ベース電極層の表面部さらに側面部を覆い、エミッ
タ領域に対応して開口を形成した第1の絶縁層形成工程
と、 前記第1の絶縁層の前記エミッタ領域に対応する開口か
ら前記半導体基板をエッチングし、この半導体基板に開
口部を形成する開口形成工程と、 前記半導体基板にエッチングにより形成された開口内に
エピタキシャル成長され、第1の導電型とされたベース
層を形成するベース形成工程と、 前記ベース領域の内部に前記半導体基板の表面に対応し
てエピタキシャル成長され、第2の導電型とされたエミ
ッタ層を形成するエミッタ層形成工程とを具備し、 前記第1の絶縁層は前記ベース層に接続されるベース電
極層を覆い、さらに前記ベース層を形成する半導体基板
のエッチング工程のマスクとして使用されるようにした
ことを特徴とする半導体装置の製造方法。
4. A substrate forming step of forming a semiconductor substrate; a base electrode forming step of forming a base electrode layer on the surface of the semiconductor substrate with a conductive material; and covering a surface portion and a side portion of the base electrode layer. A first insulating layer forming step of forming an opening corresponding to the emitter region; and etching the semiconductor substrate from the opening of the first insulating layer corresponding to the emitter region to form an opening in the semiconductor substrate. Forming a base layer epitaxially grown in an opening formed in the semiconductor substrate by etching and forming a first conductive type base layer; and forming a surface of the semiconductor substrate inside the base region. Forming an emitter layer of a second conductivity type, which is epitaxially grown to correspond to the following. A method for manufacturing a semiconductor device, wherein a base electrode layer connected to the base layer is covered and used as a mask in an etching process of a semiconductor substrate on which the base layer is formed.
JP20790797A 1997-08-01 1997-08-01 Semiconductor device and manufacture thereof Pending JPH1154520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20790797A JPH1154520A (en) 1997-08-01 1997-08-01 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20790797A JPH1154520A (en) 1997-08-01 1997-08-01 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1154520A true JPH1154520A (en) 1999-02-26

Family

ID=16547552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20790797A Pending JPH1154520A (en) 1997-08-01 1997-08-01 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1154520A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258686B1 (en) 1998-06-17 2001-07-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258686B1 (en) 1998-06-17 2001-07-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device and semiconductor device

Similar Documents

Publication Publication Date Title
JPH0361337B2 (en)
JPS6252963A (en) Manufacture of bipolar transistor
US4216491A (en) Semiconductor integrated circuit isolated through dielectric material
JPH10294475A (en) Semiconductor device and its manufacture
JPH1154520A (en) Semiconductor device and manufacture thereof
JPS61172346A (en) Semiconductor integrated circuit device
JPS5834943A (en) Semiconductor device and manufacture thereof
JPH03190139A (en) Semiconductor integrated circuit device
EP0724298A2 (en) Semiconductor device with bipolar transistor and fabrication method thereof
JPS632143B2 (en)
JP2000252290A (en) Semiconductor device and its manufacture
JPS6120141B2 (en)
JPS58107645A (en) Manufacture of semiconductor device
JP3753498B2 (en) Semiconductor device
JPH0574794A (en) Semiconductor device and manufacture thereof
JPH0258781B2 (en)
JP3351661B2 (en) Semiconductor device and method of manufacturing the same
JPH10209310A (en) Semiconductor device and its manufacture
JPS58213443A (en) Semiconductor device
JPH0157506B2 (en)
JPS5929458A (en) Semiconductor device
JPH04309232A (en) Bipolar transistor and its manufacture
JPH11283989A (en) Bipolar transistor and manufacture thereof
JPH05160140A (en) Bipolar transistor and manufacture thereof
JPH0240921A (en) Manufacture of bipolar transistor