JPH1153413A - テクノロジ変換方法およびテクノロジ変換装置ならびにテクノロジ変換プログラムを記憶した記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】テクノロジ変換時に自動的にドントタッチ属性
を削除可能とし、生成される回路の遅延時間が問題とな
らないようにする手段を提供すること。 【解決手段】回路中のドントタッチ属性付セルの入力ピ
ンと前記回路の出力ポートとの間の遅延時間を演算した
遅延演算結果を記憶手段に記憶しておくステップと、ド
ントタッチ属性付セルのドントタッチ属性を削除するス
テップと、元ドントタッチ属性付セル、該セルからの経
路が接続された出力ポート、および、経路上に存在する
セルを含む部分をブロック化し、遅延演算結果を参照し
てこれを制約条件として、ターゲットライブラリを用い
て最適化するとともに、ブロック化された部分以外の部
分に存在するセルを、同一機能を有する、ターゲットラ
イブラリ内の１以上のセルで変換するステップとを含む
テクノロジ変換方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路を自動設
計する技術に関わり、より詳しくは、特定のテクノロジ
ライブラリ（リンクライブラリ）を用いて設計した回路
を別のテクノロジライブラリ（ターゲットライブラリ）
を用いた回路に変換する際の変換処理性能向上させるた
めの技術に関する。

【０００２】

【従来の技術】図２を参照して従来のテクノロジ変換方
法について説明する。なお、テクノロジ変換対象となる
回路は、リンクライブラリに記憶されているセルの組み
合わせからなっている。

【０００３】まず、ステップＳ２００において、回路フ
ァイル２５０からテクノロジ変換対象となる回路を読み
込み、ステップＳ２０５においてリンクライブラリ２６
０を読み込み、さらに、ステップＳ２１０において、タ
ーゲットライブラリ２７０を読み込む。そして、ステッ
プＳ２１５では、変換対象となる回路を構成するセルを
１個ずつ、同等の機能を有するターゲットライブラリの
セルまたは複数のセルの組合わせに変換し、変換された
回路を出力ファイル２８０に記憶する。これによって、
出力ファイル２８０には、ターゲットライブラリとリン
クライブラリのセルが混在して生成された回路が記憶さ
れることになる。

【０００４】さて、この変換の際、変換前にドントタッ
チ属性を削除せずに付加されたままのセルについては、
当該セルに関する変換は行われずにそのまま残ることに
なる。このドントタッチ属性とは、例えば、動作速度が
極めて高速なものなど、他のセルで代替不可能なものに
付加される属性である。

【０００５】

【発明が解決しようとする課題】ところで、このような
ドントタッチ属性をテクノロジ変換前に削除しておくこ
とは人間が行っていたため、回路設計者の多くの工数を
必要としていた。

【０００６】また、テクノロジ変換前に人間がドントタ
ッチ属性を削除し、この後、テクノロジ変換を行ったと
しても、変換前のドントタッチ属性付セルの動作速度が
極めて高速だった場合、この機能を実現するセルまたは
セルの組み合わせに変換されるとは限られず、テクノロ
ジ変換後に生成された回路の一部で遅延時間が極端に大
きくなってしまうような事態も生じていた。

【０００７】本発明は、このような従来の問題を解決す
るためになされたもので、その目的は、テクノロジ変換
を行う際に、自動的にドントタッチ属性を削除可能とす
るとともに、変換後に生成される回路の遅延時間が問題
とならないようにする手段を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明によれば、ドントタッチ属性付
セルを含む回路のテクノロジ変換方法であって、前記回
路中のドントタッチ属性付セルの入力ピンと前記回路の
出力ポートとの間の遅延時間を演算した遅延演算結果を
記憶手段に記憶しておくステップと、ドントタッチ属性
付セルのドントタッチ属性を削除するステップと、元ド
ントタッチ属性付セル、該セルからの経路が接続された
出力ポート、および、経路上に存在するセルを含む部分
をブロック化し、前記記憶手段に記憶された遅延演算結
果を参照してこれを制約条件として、ターゲットライブ
ラリを用いて最適化するとともに、ブロック化された部
分以外の部分に存在するセルを、同一機能を有する、タ
ーゲットライブラリ内の１以上のセルで変換するステッ
プと、を含むテクノロジ変換方法が提供される。

【０００９】また、請求項２に係る発明によれば、本発
明の他の態様である装置、即ち、ドントタッチ属性付セ
ルを含む回路のテクノロジ変換装置であって、テクノロ
ジ変換のための情報を記憶する記憶手段と、テクノロジ
変換処理を行う処理手段とを備え、該処理手段は、前記
回路中のドントタッチ属性付セルの入力ピンと前記回路
の出力ポートとの間の遅延時間を演算した遅延演算結果
を前記記憶手段に記憶しておく手段と、ドントタッチ属
性付セルのドントタッチ属性を削除する手段と、元ドン
トタッチ属性付セル、該セルからの経路が接続された出
力ポート、および、経路上に存在するセルを含む部分を
ブロック化し、前記記憶手段に記憶された遅延演算結果
を参照してこれを制約条件として、ターゲットライブラ
リを用いて最適化するとともに、ブロック化された部分
以外の部分に存在するセルを、同一機能を有する、ター
ゲットライブラリ内の１以上のセルで変換する手段と、
を含むテクノロジ変換装置が提供される。

【００１０】さらにまた、請求項３に係る発明によれ
ば、ドントタッチ属性付セルを含む回路のテクノロジ変
換を行うためのプログラムを記憶した記憶媒体におい
て、前記回路中のドントタッチ属性付セルの入力ピンと
前記回路の出力ポートとの間の遅延時間を演算した遅延
演算結果を記憶手段に記憶しておく処理と、ドントタッ
チ属性付セルのドントタッチ属性を削除する処理と、元
ドントタッチ属性付セル、該セルからの経路が接続され
た出力ポート、および、経路上に存在するセルを含む部
分をブロック化し、前記記憶手段に記憶された遅延演算
結果を参照してこれを制約条件として、ターゲットライ
ブラリを用いて最適化するとともに、ブロック化された
部分以外の部分に存在するセルを、同一機能を有する、
ターゲットライブラリ内の１以上のセルで変換する処理
とを、コンピュータに実行されるテクノロジ変換プログ
ラムを記憶したコンピュータ読み取り可能な記憶媒体も
提供される。

【００１１】この場合、記憶媒体としては、ＣＤＲＯ
Ｍ、ＤＶＤＲＯＭ等の光記憶媒体、フレキシブルディス
ク等の磁気記憶媒体、ＲＯＭ、ＩＣカード等の半導体記
憶媒体、ＭＯ等の光磁気記憶媒体が挙げられる。

【００１２】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図３は、本発明の実施の形態にか
かるテクノロジ変換装置のブロック構成図であり、この
テクノロジ変換装置は、必要なデータ、コマンド等を入
力可能な入力装置１と、各ファイルやライブラリを格納
する記憶装置２と、テクノロジ変換処理等を行う処理装
置３と、処理結果等を表示可能な表示装置４とを有して
いて、各装置は互いに必要な情報を送受可能に接続され
ている。

【００１３】また、記憶装置２には、変換対象となる回
路を記憶した回路ファイル２５０、変換前のセルのデー
タを記憶するリンクライブラリ２６０、変換後のセルの
データを記憶するターゲットライブラリ２７０、遅延演
算結果を記憶する遅延時間データファイル２９０と、変
換処理の途中結果を記憶するためのワークファイル２９
６、および、生成された回路の情報を記憶する出力ファ
イル２８０が格納されている。

【００１４】そして、テクノロジ変換を行うためにファ
イルに予め記憶しておくべき情報は入力装置１を介し
て、記憶装置２内のファイルに記憶されているととも
に、表示装置４には、入力装置１を介してコマンドを与
えることによって、ファイルの記憶内容等の情報が表示
可能になっている。

【００１５】なお、入力装置１はキーボード、マウス等
の入力デバイスで、記憶装置２はハードディスク等のス
トレージデバイスで、表示装置４は、ＣＲＴ、液晶ディ
スプレイ等の表示デバイスで実現でき、さらに、処置装
置３は、動作プログラムにしたがった動作を行うＣＰ
Ｕ、ワークエリアとして機能するＲＡＭ、動作プログラ
ムを内蔵したＲＯＭ等の記憶媒体で実現できるため、図
３に示すテクノロジ変換装置は、例えば、１台のコンピ
ュータシステムで実現可能である。

【００１６】次に、図１のフローチャートを参照して、
本発明のテクノロジ変換方法の実施の形態について説明
する。なお、入力装置１を介して記憶装置２が格納する
各ファイルには必要な情報が記憶されているものとし、
変換対象となる回路は、ドントタッチ属性付セルを有し
て構成されているものとする。

【００１７】まず、ステップＳ１００において、処理装
置３は回路ファイル２５０からテクノロジ変換対象とな
る回路を読み込み、ステップＳ１０５においてリンクラ
イブラリ２６０を読み込み、さらに、ステップＳ１１０
において、ターゲットライブラリ２７０を読み込む。

【００１８】次に、ステップＳ１１５において、処理装
置３は、ステップＳ１００において読み込んだ回路の中
からドントタッチ属性付セルを検索する。さらに、処理
装置３は、検索された全てのドントタッチ属性付セルの
入力ピンと、回路の出力ポートとの間の信号の遅延時間
を演算によって求め、求めた遅延時間を遅延時間データ
ファイル２９０に記憶する。なお、遅延時間を求めるア
ルゴリズムは公知手法であるためここでは詳細な説明を
行うことを避ける。さらにまた、処理装置３は、当該セ
ルのドントタッチ属性を削除する。

【００１９】次に、ステップＳ１２０において、処理装
置３は、元ドントタッチ属性付セル（ドントタッチ属性
を削除したセル）、該セルからの経路が接続された出力
ポート、および、経路上に存在するセルを含む部分をブ
ロック化し、さらに、遅延時間データファイル２９０に
記憶しておいた遅延時間の演算結果を獲得し、これを制
約条件として、前記ブロック内の回路部をターゲットラ
イブラリ２７０を用いて最適化し、最適化されたブロッ
クをワークファイル２９５に記憶する。

【００２０】なお、変換前の回路にドントタッチ属性付
セルが複数存在していた場合には、ブロックも複数生成
され、領域が重なったブロックは一体として１つのブロ
ックとして処理するようにする。また、遅延時間を制約
条件としたブロック内の回路部の最適化も公知のアルゴ
リズムで実現可能であるためここでは詳細な説明を行う
ことを避ける。

【００２１】次に、処理装置３は、ブロック化された部
分以外の部分に存在するセル毎に、同等の機能を有する
ターゲットライブラリ２７０のセルまたはセルの組み合
わせに変換し、変換結果をワークファイル２９５に記憶
する。

【００２２】最後に、処理装置３は、ワークファイル２
９５に記憶した最適化されたブロックとブロック化され
た部分以外の部分に存在するセル毎の変換結果（変換さ
れた回路）とを合体して、変換された回路として出
力ファイル２８０に記憶して処理を終了する。

【００２３】図４には、与えられた回路に対してこのよ
うな変換を行った結果と従来技術による変換結果とを比
較して示している。図４（ａ）は、ドントタッチ属性付
高速インバータを備える変換対象となる回路であり、図
４（ｂ）は、従来の技術による変換結果、図４（ｃ）
は、本発明の実施の形態にかかる変換方法による変換結
果を示している。いずれも、ドントタッチ属性付高速イ
ンバータが低速インバータに変換されているものの、図
４（ｂ）では低速インバータの出力信号Ｓ１のＯＲゲー
トへの到達時間が遅れてしまいこのことが回路全体の動
作速度の低下を招いてしまっていた。これに対して、図
４（ｃ）では、入力ピンＳと出力ポートＺの間の信号の
遅延時間を制約条件として、ブロック内を最適化してい
るため、信号Ｓ１のＯＲゲートへの到達時間が遅れても
回路全体の動作速度に影響を与えることはない。

【００２４】以上説明してきたように、この発明の実施
の形態によれば、回路設計者がドントタッチ属性の削除
を行わなくとも、自動的にドントタッチ属性の削除が行
われるので回路設計者の負担が減少する。また、動作速
度が高速度であるセルにドントタッチ属性が付加されて
いる回路においても、テクノロジ変換によって生成され
た回路の一部で信号の遅延時間が大きくなって動作不良
となる回路は生成されない。

【００２５】そして、回路の遅延時間が大きく変化しな
いようにテクノロジ変換を行うために、遅延時間を制約
条件として従来の論理合成ツールを用いる方法もある
が、この方法では回路全体が最適化の対象となるため、
変換不用部分まで変換されてしまう可能性があるが、本
手法によればブロック内での最適化を行うためこのよう
な可能性はない。

【００２６】なお、以上述べてきたテクノロジ変換方法
の手順をプログラム化しておいて、記憶媒体に記憶して
おき、ＣＰＵがこのプログラムを読み込んで実行するよ
うにすることによって実現可能である。

【００２７】

【発明の効果】以上説明したように、請求項１に係る発
明によれば、回路中のドントタッチ属性付セルの入力ピ
ンと回路の出力ポートとの間の遅延時間を演算した遅延
演算結果を記憶手段に記憶しておき、ドントタッチ属性
付セルのドントタッチ属性を削除し、さらに、元ドント
タッチ属性付セル、該セルからの経路が接続された出力
ポート、および、経路上に存在するセルを含む部分をブ
ロック化し、遅延演算結果を制約条件として、ターゲッ
トライブラリを用いて最適化するとともに、ブロック化
された部分以外の部分に存在するセルを、同一機能を有
するターゲットライブラリ内の１以上のセルで変換する
ので、テクノロジ変換を行う際に、自動的にドントタッ
チ属性を削除可能とするとともに、変換後に生成される
回路の遅延時間が問題とならないようにすることが可能
な方法が実現可能となる。

【００２８】また、請求項２に係る発明によれば、処理
手段を構成する各手段が、回路中のドントタッチ属性付
セルの入力ピンと前記回路の出力ポートとの間の遅延時
間を演算した遅延演算結果を記憶手段に記憶しておき、
ドントタッチ属性付セルのドントタッチ属性を削除し、
さらに、元ドントタッチ属性付セル、該セルからの経路
が接続された出力ポート、および、経路上に存在するセ
ルを含む部分をブロック化し、遅延演算結果を制約条件
として、ターゲットライブラリを用いて最適化するとと
もに、ブロック化された部分以外の部分に存在するセル
を、同一機能を有するターゲットライブラリ内の１以上
のセルで変換するので、テクノロジ変換を行う際に、自
動的にドントタッチ属性を削除可能とするとともに、変
換後に生成される回路の遅延時間が問題とならないよう
にすることが可能なシステムが実現可能となる。

【００２９】さらに、請求項３に係る発明によれば、請
求項１に係る方法をコンピューターが読み取って実行可
能なプログラムを記憶した記憶媒体が実現可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるテクノロジ変換方
法を説明するフローチャートである。

【図２】従来技術の説明図である。

【図３】本発明の実施の形態にかかるシステムのブロッ
ク構成図である。

【図４】本発明による変換処理の説明図である。

【符号の説明】

１ 入力装置 ２ 記憶装置 ３ 処理装置 ４ 表示装置 ５ バス ２５０ 回路ファイル ２６０ リンクライブラリ ２７０ ターゲットライブラリ ２８０ 出力ファイル ２９０ 遅延時間データファイル ２９５ ワークファイル

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ドントタッチ属性付セルを含む回路のテ
   クノロジ変換方法であって、 前記回路中のドントタッチ属性付セルの入力ピンと前記
   回路の出力ポートとの間の遅延時間を演算した遅延演算
   結果を記憶手段に記憶しておくステップと、 ドントタッチ属性付セルのドントタッチ属性を削除する
   ステップと、 元ドントタッチ属性付セル、該セルからの経路が接続さ
   れた出力ポート、および、経路上に存在するセルを含む
   部分をブロック化し、前記記憶手段に記憶された遅延演
   算結果を参照してこれを制約条件として、ターゲットラ
   イブラリを用いて最適化するとともに、ブロック化され
   た部分以外の部分に存在するセルを、同一機能を有す
   る、ターゲットライブラリ内の１以上のセルで変換する
   ステップと、を含むテクノロジ変換方法。
2. 【請求項２】 ドントタッチ属性付セルを含む回路の
   テクノロジ変換装置であって、 テクノロジ変換のための情報を記憶する記憶手段と、テ
   クノロジ変換処理を行う処理手段とを備え、 該処理手段は、 前記回路中のドントタッチ属性付セルの入力ピンと前記
   回路の出力ポートとの間の遅延時間を演算した遅延演算
   結果を前記記憶手段に記憶しておく手段と、 ドントタッチ属性付セルのドントタッチ属性を削除する
   手段と、 元ドントタッチ属性付セル、該セルからの経路が接続さ
   れた出力ポート、および、経路上に存在するセルを含む
   部分をブロック化し、前記記憶手段に記憶された遅延演
   算結果を参照してこれを制約条件として、ターゲットラ
   イブラリを用いて最適化するとともに、ブロック化され
   た部分以外の部分に存在するセルを、同一機能を有す
   る、ターゲットライブラリ内の１以上のセルで変換する
   手段と、を含むテクノロジ変換装置。
3. 【請求項３】 ドントタッチ属性付セルを含む回路のテ
   クノロジ変換を行うためのプログラムを記憶した記憶媒
   体において、 前記回路中のドントタッチ属性付セルの入力ピンと前記
   回路の出力ポートとの間の遅延時間を演算した遅延演算
   結果を記憶手段に記憶しておく処理と、 ドントタッチ属性付セルのドントタッチ属性を削除する
   処理と、 元ドントタッチ属性付セル、該セルからの経路が接続さ
   れた出力ポート、および、経路上に存在するセルを含む
   部分をブロック化し、前記記憶手段に記憶された遅延演
   算結果を参照してこれを制約条件として、ターゲットラ
   イブラリを用いて最適化するとともに、ブロック化され
   た部分以外の部分に存在するセルを、同一機能を有す
   る、ターゲットライブラリ内の１以上のセルで変換する
   処理とを、 コンピュータに実行させるテクノロジ変換プログラムを
   記憶した記憶媒体。