JPH11510903A - 電子部品のテスト方法 - Google Patents

電子部品のテスト方法

Info

Publication number
JPH11510903A
JPH11510903A JP9541732A JP54173297A JPH11510903A JP H11510903 A JPH11510903 A JP H11510903A JP 9541732 A JP9541732 A JP 9541732A JP 54173297 A JP54173297 A JP 54173297A JP H11510903 A JPH11510903 A JP H11510903A
Authority
JP
Japan
Prior art keywords
value
test
time
measurement
date
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9541732A
Other languages
English (en)
Other versions
JP3093285B2 (ja
Inventor
ルジェン,フィリップ
Original Assignee
ソフトリンク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソフトリンク filed Critical ソフトリンク
Publication of JPH11510903A publication Critical patent/JPH11510903A/ja
Application granted granted Critical
Publication of JP3093285B2 publication Critical patent/JP3093285B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/04Testing or calibrating of apparatus covered by the other groups of this subclass of instruments for measuring time integral of power or current

Abstract

(57)【要約】 本発明の特徴は、試験装置(2)を制御することができる処理手段(13)を備える装置(1)にあり、この装置(1)は上記テストの段階の少なくともいくつかを、最終基準を満足するまで、上記段階の少なくとも1つの時間を短縮するたびに繰り返し行い、この最終基準は短縮された時間の値ごとに上記装置によって測定された電気的変数の分布を考慮し、新しい時間の値をこの初期値以下に設定し、上記の新しい時間の値に関して上記の測定された電気的変数分布は選択された分布条件を満足する。この装置はさらに、関数発生器(14)を備え、この関数発生器(14)は上記段階のうちの1つの段階で実行された比較の少なくとも1つの項に適用可能な1つの関数を出力することができ、上記関数は上記の新しい時間の後に実行される測定に対して動作する。

Description

【発明の詳細な説明】 電子部品のテスト方法 本発明は電子部品のテストに関するものである。 半導体電子部品が生産ラインから出ると、これらはウエハ上でまだ互いに切り 離されていない状態および/または実装されるか、あるいは実装されていないユ ニット部品の状態、場合によってはストリップの形の状態で試験装置によってテ ストされる。 試験装置は複数の電極を備え、これらの電極はそれぞれ、上記部品の導電領域 (または区域)と接触するように配列されている。信号はこれらの電極に印加さ れ、上記電極により上記装置の試験手段によって構成されたインターフェースに 取り込まれる。 試験装置は一組の電子モジュールとソフトウエアプログラムを備え、一般的に は各測定値と、基準値または基準範囲(または有効範囲)とを比較して、この部 品の良、不良の一般的な決定を行う。例えば類似の部品が一緒に製造されるが異 なる公差ブラケットで保証されるとき、より正確な決定を下すことができる。 特に、上記ソフトウエアプログラムはツールのライブラリと、特に上記基準間 隔のための定数、変数およびデータテーブル(多重項)の定義と、測定値とこの 測定値および上記基準範囲の比較結果を得るための一連の基本テストと、最終決 定機構とに分解することができる。 上記の一連の基本テストはテスト手段のメモリに記憶され、シーケンサによっ て管理された複数の段階に細分される。すなわち、各テストは一般に下記段階を 含む: a) 選択された基本テストを実施するためのインターフェースを構成し(この 段階は選択された電気信号を印加しなければならない電極を選択指定することに よって構成される)、 b) 上記基本テストのために選択された電気信号(1つまたは複数)を印加し た後、上記テストに対応する所定の第1の公称安定化時間(または少なくとも最 長の第1の安定化時間)を待ち、 c) 上記基本テストによって指定され、上記部品の上記選択された電気信号に 対する応答を表す電気的に測定可能な量を上記指定された電極から選択的に取り 込み、 d) 必要な場合には、上記基本テストに対応する所定の第2の安定化時間(ま たは少なくとも最長の第2の安定化時間)を待ち、上記指定された電気的な量の 上記測定値を測定装置内で安定化させてもよく、 e) 上記基本テストによって指定された上記電気的な量の測定値を読取り、 f) 上記の測定された電気的な量と上記基本テストに対応する上記の有効範囲 とを比較する。 実施すべきテスト操作の数が非常に多いため、上記第1および場合によっては 第2の待ち段階(または時間)の累積で生じる全体の待ち時間はかなり長くなる (各待ち段階は少なくとも数ミリ秒続くことがある)。これは、常により高い生 産性を求める工業においては大きな問題である。 この待ち時間は、テスト操作の各基本的待ち段階の時間が、生産性よりも品質 がより重要であるため、やや高い側に固定されているという事実によってさらに 深刻になる。この防止策によってバッチ間の変動の全範囲をカバーすることがで きる。 したがって、本発明の目的は序文に記載した型の電子部品試験装置の上記待ち 段階の時間を短縮可能にすることにある。 この目的ために、本発明は、電子部品のテスト方法を提案し、その方法は: −これらの部品の電極が最初の日に電位を印加され、 −これらの部品の端子に設定された電位の値の測定が測定日に行われ、 −これらの測定値が標準値と比較され、この比較に応じて部品を許容するかま たは拒否し、 この比較に関して: −許容可能な部品のバッチおよび所定のテストについて、公称統計イメージが 、上記最初の日の後で公称待ち時間に対応する公称日に決定され、 −中間統計イメージが、この許容可能なバッチについて、上記公称待ち時間の 終了前または後の少なくとも1つの中間日に決定され、 −上記公称統計イメージと上記中間統計イメージとを1つの基準を用いて比較 することによって、上記測定時間中の最先の中間日が選択され、 −上記の最先の中間日が上記テストの測定日として選択される ことを特徴とする。 本発明では、上記待ち時間は上記公称時間であり、この公称時間の終わりでは 部品の端子で電位は正常に安定化される。この時間は実際には部品の技術的仕様 で示されている。許容可能な部品は許容すべき部品であることがわかっているが 、さらに許容可能であることがわかっている部品である。このような部品は個々 に識別されるかもしれない。より一般的には、許容すべき部品とは仮想であり、 すなわち、その特性は個々に許容可能であると見なせる一組の部品に対して実施 された統計的測定の結果であるといえる。あるいは、上記の許容すべき部品の特 性は異常な測定値を消去した後に、一組の部品に対して実施される統計測定の結 果である。 本発明では、最先の日付を探すための最良の方法は、所定の測定日にサンプル に所定のテストに関する統計的考察を行い、別の測定日に関して互換性のある統 計分布を探索することで実現される。 したがって、好ましい実施例では、所定の母集団、すなわち所定のテストに関 する所定のサンプルに関して、所定の測定日に、初めに上記測定値の平均値Mの 、次いで上記測定値の標準偏差(シグマとして)Sの計算を行う。他の統計要素 、例えばメジアン、第1四分位、第2四分位、第3四分位または第4四分位の平 均値、これらの平均値の差などを選択することができることは既にわかっている 。差し当たり、これらの有効な要素は平均値および標準偏差であることに注意す る。 そして、同一のサンプルおよびテストに関して、中間日とよばれる、別のより 早い(またはより遅い)測定日に測定が行われ、同じ要素、すなわち平均値M’ および標準偏差S’が計算される。 さらに、評価基準CPが定義される。一例では、この評価基準CPは限界値の 差とSとの比に等しい。この例では、上記限界値の差は製造業者の公差Toおよ びCP=To/Sによって与えられる。5ボルトの結果が望まれる測定値に対す る上記限界値の差は例えば±0.5ボルトである。限界値の差はしたがってこの場 合To=1ボルトである。テストを行う点(例えば5ボルト)で得られた値を測 定する代わりに、得られた値と、得られるべき値との間の差を測定すると、高精 度な結果を出すことができる。さらに、この場合は全ての異なるテストに関して 同様であり、同じ選択方法を用いることができる。 本発明では同一の基準の結果、例えばCP’=To/S’である別の測定日( 中間日とよばれる)に関して計算が行われる。製造業者の公差は同じままである 。標準偏差は変わる。本発明では、サンプルの所定の構造について、上記標準偏 差S’、したがって上記基準CP’は測定が行われる日に依存するように計画さ れている。本発明では時間をさかのぼると、標準偏差S’は増加することが見出 されている。中間日の後に進む時間がまるで上記統計的特性を狭める現象として 現れるように、全てのことが起こる。進む時間が上記測定に平滑作用を有するか のように、全てのことが起こる。例えば、早い日T’ではでたらめな出力信号が 、十分に長い時間いかなる場合でもT’より長い時間Tの終わりには許容可能な 信号になる。 これに基づいて、本発明では、最先の日付T’を定義するために、基準CP’ (または標準偏差S’)が上記の基本的基準CP(または基本的標準偏差S)の 所定の比率である日付T’を選択するという考えが生じた。一例では、上記所定 の比率は1%、2%または5%である。 換言すれば、部品のあるバッチは所定の待ち段階でテストされる。次いで、第 1の時間(予め決められた安定化段階)を短縮して同一のテストを部品の同一の バッチに対して行う。その結果に応じて、待ち段階を再度短縮してテストを上記 部品の同一のバッチに対して継続するか、あるいは変更された時間が十分に短く 、したがってテストまたはテストすべき部品のための新しい時間として用いるこ とができると仮定する。 1つの改良例では、準備段階で、以下、漸進的中間値とよばれる、例えば端子 における電位の測定値を得る。電気信号の印加中に、この端子での電位を基本値 (一般に上記基本値は0ボルト)から安定した値(一般にVccまたはVcc/ 2)にまで変更することができるため、この中間値は漸進的と呼ばれる。しかし 、上記の測定値は、電圧または電流測定値(DCまたはAC、電圧または電流の 両方)、周波数、測定温度および計算の結果、または他の任意の値にすることが できる。この電位の値の進行は繰り返す。この履歴は常に同じである。次いで、 公称待ち時間の終了前の中間日で漸進値を得る。この漸進値は安定した値自体と 等しくすることができる:この場合、計画された上記公称待ち時間はかなり単純 に過剰に固定される。しかし、この漸進的値は上記の安定した値と異なるように する(一般に低くする)ことができる。上記の現象の反復性のために、部品にお ける履歴が等しくなることは確実である。 この場合、本発明では上記公称時間および上記標準値の組合せは上記中間日と 上記漸進的または中間的標準値との組合せによって置換される。次いで上記テス トは、テストする部品に対して、上記中間日で電位の初期測定を行い、この測定 された初期値と、許容すべき部品に対して選択された上記の中間漸進的標準値と を比較する。 テストすべき多くの電圧または他の電気的な量の値は0ボルトからVccまで の間で増加するが、値が減少する電圧または他の電気的な量も存在する。これら の電位が発生する上記端子においてもやはり同じ原理を当てはめることができる 。 さらに、本発明では2つの現象が見いだされている。第1の現象は測定現象の 遅れである。第2の現象は揺らぎ現象である。上記の測定現象の遅れでは、上記 製造業者により書き取られた仕様がときに過剰に短い公称時間の選択に至る。本 発明では、測定の上記日付を上記公称時間の終了前の時間ではなくて、逆にこの 公称時間の終了後に変更するという考えが生じた。この場合、予期しえないこと に上記仕様にしたがって誤って評価されたテストのために廃棄された多くの部品 が、上記公称待ち時間(許容可能な遅れを有する)の後で、測定された電位が上 記の所望の安定した値に達して、良品であると考えられることがわかる。この場 合、上記テスト時間を長くすることにより多くの部品が最終的に許容されるので 、従来法とは違って、上記生産高(1時間当たりの良品の数)を増加させる。 上記電気的テスト信号を印加した日と、上記公称時間の終わりとの間の上記測 定日を本発明にしたがって変えることは、当然テストされた端子における電位の 設定の履歴の記録される。この履歴は製造業者のための生きた情報の断片であり 、製造業者は本発明以前はシミュレーションの結果しか利用することができなか った。さらに、この履歴の測定によって適切に安定化されない揺らぎ電位の存在 が明らかになった。これらの電位に関しては公称待ち時間の短縮の基準を見つけ ることは実際にはできない。したがって公称待ち時間は短縮されない。しかし、 この電位が揺らいでいることは現在は知られているが、従来は知られていなかっ た。 公称時間および標準値の組合せを上記中間日および上記漸進的中間標準値の組 合せによって置換することは、上記漸進的値と互換性のある早期の値を測定しな ければならないことを意味する。従来のテスト(すなわち本発明以前に実施され たテスト)と一貫するような測定結果を得るためには、測定された値を編集する ことがさらに選択され、この値は実際に測定された早期の値ではなく、公称時間 の終了を待っているときに得られるであろう安定した仮想値である。この場合、 関数発生器が、上記新しい時間に関して測定された各電気的な量の値に適用すべ き関数を決定することができ、各値は当初計画された時間に関する値にまで減少 される。 上記待ち時間の短縮は自動的に、好ましくは二分法または段階的に行われ、こ れによって時間を稼ぐことができ、したがって電子部品の製造コストが削減され る。二分法による短縮は、上記段階の時間が徐々に短くなるのが好ましい短縮で ある。短縮率は公称時間のパーセンテージで表記される。5%の段階は上記段階 的短縮で計画される。より低いパーセンテージの段階は上記二分法の短縮によっ て考えることができる。 既存の試験装置は、単一の公称待ち時間の終わりに上記の測定を行う手段を備 える。これらの装置はプログラムによって制御され、且つこれらのプログラムは パラメータ表示することができるので、「WAIT 100」型の命令は例えばこれらの プログラム中に見られる。これは上記測定が電気的テスト信号を印加されてから 100ミリ秒後に行われなければならないことを意味する。本発明を簡単な方法で 実施するために、これらの命令はこれらのプログラム中でサブプログラムへの 呼出によって置換され、このサブプログラムは下記の効果を有する:1)上記テ ストの特徴を決定する時に、上記測定は漸進的に減少する待ち時間を用いて繰り 返され、2)テスト時に、上記初期値(100)は所定の中間日に対応するの値に よって置換される。 しかし、将来の試験装置は、端子に現れる信号の完全な履歴を測定するための 測定装置に、1ストロークで接続することができるように計画されている。これ は上記の信号入力を1つの高速サンプルホールド装置および1つのデジタルアナ ログ変換器に接続するだけで十分である。このデジタルアナログ変換器はそれ自 体デジタル信号プロセッサに接続されており、このプロセッサは行われた全ての 測定を一回の動作で記憶する。上記段階的または漸進的短縮はしたがって好まし い実施例であるが本発明に必須ではない。 本発明の別の特徴としては、上記試験装置は上記シーケンサの比較段階を変更 できる手段を含むことができ、上記動作は上記関数発生器によって決定された関 数により永久的に行われる。上記ツールはこのとき、上記待ち段階を変更するこ とはなくしたがって上記シーケンサが上記段階を管理するので、動作しない。 上記ツールの単純化された実施例では、上記処理手段は上記の第2の測定時間 の漸進的短縮により、およびこの第2の時間だけの漸進的短縮により、上記の最 終基準または評価基準に合うまで動作する。 上記ツールの別の実施例では、上記処理手段は上記の第2の測定の時間の短縮 によって、次いで上記の第1の安定化の時間の漸進的短縮によって、上記の最終 基準または評価基準に合うまで繰り返し動作する。 本発明のさらに別の特徴としては、上記処理手段はフィルタリング手段を備え 、このフィルタリング手段はこれらの有効範囲に関する異常な電気的な量を消去 することができ、このようにして上記結果の改良が可能になる。 上記処理手段は適合手段を備えるのが好ましく、この適合手段は、新しく決定 された第1の安定化時間と当初の第1の安定化時間との間の最終的な第1の安定 化時間を、所定の閾値と一連の電子部品に対して行われた比較結果の平均値との 間の比較の関数として固定することができる。 したがって、生産高レベル(良品とみなされる部品の数とテストされた部品の 数との比)を変更可能な閾値以上に維持するか、または部品のバッチに依存する 異なる公差のブラケットにしたがって生産高レベルを変更するためには、一連の 短縮操作中に決定される待ち時間よりも長いかまたは短い待ち時間を選択するこ とを決定することができる。 以下、添付図面を参照して本発明の実施例をさらに詳細に説明する。 図1は、本発明の補助ツールおよびこれと組み合わされた試験装置の機能的ブ ロック図である。 図2は、図1のツールおよび試験装置の一般的モード動作を示すアルゴリズム である。 図3aおよび図3bは、上記測定を実施するための上記待ち時間の関数として 測定された電気的な量(GEM)の展開を示す図である。 図3c〜図3eは、本発明の上記方法を示す。 図4は、図1の上記ツールおよび上記試験装置の学習モードを示すアルゴリズ ムである。 図5は、学習後の上記試験装置および上記ツールの動作モードを示すアルゴリ ズムである。 上記添付図面は特定の特徴を有する複数の要素を含む。したがって、これらの 図面は本明細書の一部を成し、本発明の定義に寄与することができる。 まず最初に図1を参照して試験装置2(点線で示す)と協働する本発明の補助 ツールの好ましい実施例を説明する。 この試験装置2は電子部品3の動作をテストするように設計されている。この ために、上記試験装置2はテストする電子部品の導電領域5にそれぞれ機械的に 接触する複数の電極4を備える。これらの導電領域は、例えば電子チップの場合 は、電気信号用の供給ピンおよび入出力ピンを形成する接続ピンである。 このような試験装置はしたがって電子部品によって提供される全ての機能をテ ストする機能を果たす。各導電領域は、したがって、別々にか、あるいは1つま たは複数の他の導電領域と組み合わせてテストしなければならない。 上記電子部品3の導電領域5をテスト可能にするために、試験装置2はメモリ 7を備えるテスト手段6を有し、このメモリ7には基本テストをそれぞれ形成す る構成パラメータを有する複数の多重項が記憶されている。部品の完全なテスト は一般に一連の複数の基本テストを含む。 各多重項は、電気信号SEを印加すべき少なくとも1つの電極の指定と、この 印加する電気信号SEの値と、電気信号SEに対する電子部品3の応答を形成す る電気的な量を取り込むべき少なくとも1つの電極の指定と、指定された電極( で取り込む電気的な量の型と、上記電気信号SEの印加後に取り込む電気的な量 の安定させるための少なくとも1つの第1の固定安定化時間D1と、場合によっ ては上記取り込まれた電気的な量GECの測定の安定させるための第2の固定測 定時間D2と、上記測定された電気的な量GEMの少なくとも1つの有効範囲と を含む。上記の一連の多重項は例えばデータベースの形で構成されたデータファ イルの形で記憶することができる。 これらのテスト手段6はインターフェース8に接続され、このインターフェー ス自体は電極4を管理するための手段9に接続されている。上記インターフェー ス8は、例えばテスト手段6に収容されたシーケンサ10によって駆動される。こ のシーケンサ10は上記メモリ7の多重項の1つに内蔵された上記パラメータを用 いて上記インターフェース8を構成するためのものである。いったん構成される と、上記インターフェース8は、上記構成多重項に対応して選択されたテストを 、上記多重項によって指定された上記電極に対して実施可能な状態にある。 上記試験装置2は主メモリ11に記憶されたコンピュータプログラムPRGによ って管理され、主メモリ11はさらにこのプログラムPRGの書込みのために用い られる上記計算機言語、例えばC言語に固有のライブラリを内蔵する。当然、こ のプログラムは他の任意の計算機言語で書込むことができる。 特に図2を参照して、図1の上記試験装置2の上記一般的モードの動作を説明 する。 標準的試験装置によって実施されるテストの実行は上記シーケンサ10によって 管理された一連の段階を含む。テストの最初に、ユーザはプログラムPRGを呼 出す。これにより、主メモリ11に記憶されて上記プログラムPRGの有効な動作 に必要なライブラリの導入20が活性化される。次いで、ユーザーは上記プログラ ムPRGによって選択されたリストから、テストする電子部品を選択し、 場合により、プログラムPRGによってテストの型の選択が提供されるとき、テ ストの型も選択する。この選択によってさらに、ユーザーが連続してテストする 同じ型の電子部品の数が上記試験装置に通知される。プログラムが、選択された 電子プログラムに応じて、所定の数のパラメータ、例えば、定数、キーワードを 指定する変数およびデータテーブルを定義するのは段階30である。実際には、こ の段階30(またはa)では、上記プログラムPRGは選択されたテストに対応す る多重項に含まれるパラメータで構成され、上記テスト手段6の上記メモリ7に 記憶される。 そして、上記テスト(図2の段階40、段階b〜d)の実施を開始することがで きる。このような実行は以下で詳細に説明する。 例えば上記の選択された基本テストが電気的な量GEの測定のみを含むと、こ のテストの最後には、測定された電気的な量GEMが得られる。これは段階50( または段階e)である。この結果GEMは、例えば上記テスト手段6の補助メモ リ12に記憶され、次いでこの結果は分析される。これは段階60(段階f)である 。この分析は上記結果GEMと、実施されたテストを構成する多重項における対 応する有効範囲とを比較する。標準的な試験装置では、結果GEMが上記有効範 囲に属する場合、上記電子部品3は良品であると考えられる。それ以外の場合は 、不良品であると考えられる。この動作は次いで次の段階70に進む。この次の段 階70は、次の電子部品3をテストするか、テストする電子部品が1つしかない場 合または終了したテストが一連の部品の最後の部品のテストである場合にこのテ ストを終了するか、再度同一部品に対して別のテストを行うか、で構成される。 一般に、1つの電子部品の分析にはこれら全ての導電領域5をテストするため のテストシーケンスを形成する一連の異なるテストが含まれる。ここで、各テス トの実行には、場合によって、印加された電気信号SE、取り込む電気的な量G E、または取り込まれた電気的な量の測定を安定にするための待ち段階(または 時間)に従う必要のある複数の動作が含まれる。 これらの待ち時間は図2の段階40の一部を形成する。これらは特に段階b)と 段階d)とで構成されている。 段階b)では、上記テストのために選択された電気信号SEが印加され、次い で上記テストに対応する安定化の第1の一定の時間の待ち時間(または待ち段階 )D1が存在する。当然、上記テストが複数の、おそらくは異なる信号をほぼ同 時に各電極に印加することからなる場合は、異なる長さの複数の第1の安定化時 間D1または最長の第1の安定化時間に対応する単一の第1の安定化時間とする ことができる。この段階b)によって、上記電気信号SEを上記電子回路3の対 象となる回路において設定することができる。 段階c)の後に来る任意の段階d)では、上記の選択されたテストによって指 定された電気的な量GEが捕獲される間(この段階は、例えば上記電子部品にお ける対象となる回路を閉じることから、換言すれば出力端子を接続して上記テス トによって指定された上記電気的な量GEを測定することから構成されてもよい )、上記の選択されたテストに対応する第2の測定時間D2とよばれる新しい待 ち段階を備えることができ、この測定手段はこうして指定された電気的な量を測 定するのに利用可能な十分な時間を有する。当然、第1の安定化時間D1の場合 と同様に、複数の電気的な量をほぼ同時に測定しなければならないときは、測定 すべき各電気的な量ごとにそれぞれ複数の第2の測定時間D2を与えるか、最長 の第2の測定時間D2を与えることができる。 各測定段階は数ミリ秒または数十ミリ秒も続くことさえある。これらの待ち段 階は上記テストの品質を保証するために相当過大な時間を有する。 ここで、本出願人は、普及している見解とは違って、各テストごとの待ち段階 の時間(または期間)のうちの少なくともいくつかを「学習」処理によって短縮 できるということを実現した。 そのために、本発明はこれらの動作段階の少なくともいくつかの段階を制御す るために上記試験装置2に接続される補助ツール1を備える。図2のアルゴリズ ムでは、この制御は上記段階60と段階80との間の上記段階70、すなわち上記シー ケンサ10が完全なループ(段階a)〜段階f)を形成した後で行われる。 上記補助ツール1には、特に(図1参照)上記試験装置2のテスト手段6を制 御するための処理手段13が含まれ、上記シーケンサ10の上記段階b)〜e)を繰 り返し実行し、毎回、前回の値よりも小さい第1の安定化時間D1および/ま たは第2の測定時間D2を用いて、所定の最終基準に合うまで繰り返す。この最 終基準は(第1および/または第2の)時間の短縮された各値ごとに上記段階60 (図2参照)で測定され、記憶された電気的な量GEMの分布を考慮に入れる。 さらに、上記処理手段13は、上記最終基準に合った後、第1の安定化時間の新 しい値ND1および/または第2の測定時間の新しい値ND2を設定することが でき、これらの値はこれらの初期値D1およびD2以下である。これらの値に関 して、電気的に測定且つ記憶された変数GEMの分布によって、本発明にしたが って選択された分散の条件が確認される。このようにして、上記補助ツールは、 自動的に、外部の補助なしで各初期値以下の長さを有する1つまたは複数の新し い時間を固定する。これにより場合によって、特にこれらのテストが電子部品の 極めて大きいバッチに対して実施される場合は、テストの時間を大幅に短縮する ことができる。上記補助ツール1が上記テスト手段6を制御するモードについて は以下で説明する。 上記待ち段階が次第に短縮されることによって上記の測定された電気的な量G EMの値が変動するため、それに対応する有効範囲において上記の測定された電 気的な量GEMのメンバシップの検証を可能にするためには、GEMを、上記待 ち段階が初期に計画された時間と同一の時間を有する場合の値にまで減少するこ とができる関数を入手することは不可欠である。 図3aは測定された電気的な量GEMの値の、この測定の実施の待ち時間の関 数として変化を示している。図3aは良品として知られる許容すべき部品の変化 を示している。図3bはテストする部品の進行を示している。上記の対象となる 待ち時間は測定時間Dであると仮定する。初期に計画された公称測定時間D0に は、上記の測定される電気的な量GEMには値Moが対応する。この電気的な量 は例えば電圧にしてもよい。上記の測定時間(または期間)が短縮されると、上 記の測定される電気的な量GEMの値は0以上の期間Dminの時間に対する値0 まで小さくなる。 図3c〜図3eはだんだん早くなる日付T、T’、T”でのテストの結果の統 計分布を示している。このy軸はサンプルの数を示しており、上記測定結果の値 がx軸の値に対応している。このx軸はさらに、mVの値、この実施例では、上 記測定の値が電圧差の測定値:例えば、回路のテストポイントでの測定値と電源 電圧との電圧値の差であることを示している。単純に、図3eの上記統計がかな り広がっていることがわかる:標準偏差S”は大きい。 したがって、公称時間Tを基に、本発明の(M、Sまたは他の値の)統計的測 定をT’=0.95T、T”=0.9T等で同様で行うことができる。 1つの変形例では、上記測定回路にサンプルホールド装置を、および高速アナ ログデジタル変換器を備え、テスト中にテストされた信号の進行の離散的履歴を 、1ストロークおよび各サンプルごとに入手することができる。サンプルの母集 団用のこの履歴を入手できる。 本発明ではいかなる場合でも、この場合各日付(T、T’、T”)で行われた 測定の統計をとる。これらの統計は上記標準偏差の測定であるのが好ましい。他 の統計的要素を考えることもできる。そして、測定された上記統計的要素(S、 Mなど)の変化の曲線をT、T’、T”の関数として描くことができる。こうし て得られた曲線上では、上記の選択された日付の値は、統計的要素が基本的要素 に対する所定の比率にある値である。要するに、T”はS”がS*(1+x%) (xは製造業者の経験上の慣例によって与えられるか、検出される)以下である ときに選択される。一例では、xは2である。 同様に、他の2つの基準CPKl(低)と、CPKh(高)が定義されるのが 好ましい。これらの基準の式は: CPKl=上記値の平均値−下限/S CPKh=上記値の平均値−上限/S 上記の中間項は絶対値に関して取られた項である。 上記の値Mの平均値は所定の日付Tで見られる上記値の平均値である。より早 い日付T’では、上記係数CPKは下記になる: CPKl’=M’−下限/S’ CPKh’=M’−上限/S’ したがって、上記日付Tにおいて、上記平均値が5ボルトで上記上限が4.5ボ ルトで下限が5.5ボルトである場合、 CPKl=0.5/l=0.5 CPKh=0.5/l=0.5 逆に、より早い日付T’では、S’が依然としてSである場合(図3d)でも 、より厳密な基準を望むことができる。実際に上記値M’は4.6ボルトにするこ とができる。この場合は、上記係数CPKlは0.1で、CPKhは0.9である。本 発明では、このような基準を用いて、最初に上記の2つの係数のうち低い方、す なわち最も不利な方を選択することに決める。第2に、上記係数CKP’が所定 の比または上記基本係数CPKに対する所定の差を有する日付である限界の日付 T”を固定する。例えば、T”はCPKの上記値のうちの1つが上記公称CPK に対して変位限界に達する、最も早期の限界日付になるように選択される。 これらの操作の方法はこのとき、(上記テスト中に最長の時間を稼ぐために) 上記測定を行わなければならない上記日付T”(最も早期の日付)が検査した母 集団が均一性をを維持する日であると評価されるという利点を有する。この操作 の方法によってこのとき上記の選択すべき日T”を既に述べた確実な間隔の関数 として選択することができる。この結果、上記テストの速度は、単なる技術的な 基準ではなく効率の基準で調節される。本発明によってテストされた集積回路の バッチは次いで、従来法によってテストされたバッチと同じ条件の信頼性(例え ば100.000部につき1部の不良品は良と判断される)を満たすという確信をもっ て市販される。本発明はしたがってこの生産高の要求を定量化することができる 。実際に、この生産高の要求に応じることは、試験装置の使用に対して直接技術 的効果がある:これらの使用は最適化される。 閾値Ms(図1a)は定義される。この閾値Ms以下では、上記の測定された 電気的な量GEMの値は全く意味がなくなる。この値Msには、第2の測定時間 Dsが対応する。したがって、上記値MsとMoとの間に含まれる全ての測定値 Mjは上記補助ツール1によって利用することができる。この閾値Msのこの低 い方の値と交差するところが最終基準である。一例では、Msは1ボルトである 。別の例では、MsはMoの50%または他のパーセンテージである。 上記関数発生器14は、有効範囲に適用でき、測定時間Djに対して)測定され た電気的な量GEMの値Mjを上記Moの値にまで小さくすることができる関 数を作成することが目的である。値Moは、時間D0を有する期間に対して測定 された場合に測定された電気的な量が有するべき値である。 特に図4および図5を参照して上記補助ツール1の動作のモードを詳細に説明 する。 このツールは2つの異なるモードによって動作する:学習モードとよばれる第 1のモード(図3a)では、待ち段階時間の1つまたは複数の最小値を探索して 試験装置のユーザによって選択された上記テストの時間を短縮する。また、上記 学習モードの後に来る第2のモード(図3b)では、上記動作を上記シーケンサ 10に移行して、上記学習中に決定された時間の期間の新しい構成を用いて上記段 階a)〜f)を実施する。 上記学習段階(図4参照)の目的は上記待ち段階の時間の関数として測定すべ る各電気的な量の応答曲線(図3参照)を得ることにある。 そのために、上記処理手段13は上記シーケンサ10を少なくとも上記段階b)〜 f)のインターセプトによって制御するためのインターセプトモジュール16を備 える。これは実際には、ユーザによって選択された上記テストの通常の実行にお ける割込である。 時間を稼ぐために、上記学習段階は許容すべき同一の電子部品に対して実施さ れるのが好ましい。しかし当然、各学習段階、特に各時間短縮段階は一連の電子 部品に対して実施することができる。上記の学習が同一の部品に対して行われる ときは、上記学習ツール1により、上記試験装置2が上記段階a)〜f)を選択 されたテストに対応する初期の遅れを用いて最初に実施することができるのが好 ましい。以下、本明細書では上記段階a)〜f)(または図2の上記段階20〜60 )は上記試験装置2のプログラムPRGのループを形成すると仮定する。 試験装置2のシーケンサ10は上記段階a)を実施して第2のループ(インター フェース8の構成)を開始する。次いで補助ツール1が動作する。このツールは 下記の2つの時間、上第1の安定化時間D1と、第2の測定時間D2のうちの少 なくとも1つを禁止する。この動作は、選択されたテストに対応する多重項のパ ラメータを任されたプログラムPRGにおける時間を指定するキーワードを探索 することによって行うことができる。実際には、探索はこのプログラム内の命 令”WAIT”に対して行われる。したがって、変更すべき時間に対応する各キ ーワードの前または後に、上記インターセプトモジュール16は(試験装置2のプ ログラムの計算機言語に)割込コマンドを配置し、さらにこれを短縮した時間、 例えばDsより大きいDj(図3a参照)で置換する。この短縮は、例えば上記 段階型または二分型にすることができる。当然、これらの2つの短縮のモードが 全てではない。時間を置換する度、必要な場合にはその後上記プログラムPRG を再コンパイルすることができる。 第2のプログラムループPRGはこの場合上記段階b)〜e)で継続してもよ い。これは図4の段階110である。次いで、上記段階e)とf)の間で1つの段 階120が実施され、この段階120では進行中の上記ループの前の段階で測定された 電気的な量の値は上記補助ツール1の処理手段13の作業メモリ17に記憶されてい る。当然、GEMの値は試験装置2の補助メモリ12に記憶することもできる。次 いで、以前に記憶された変数GEMは所定の閾値Msと比較され、この閾値Ms と例えば処理手段13の比較モジュール18に記憶された上記時間Dsとを組合せる 。これは上記段階130である。 この場合2つのケースが生じる。上記の測定された電気的な量GEMの値が閾 値Msより小さい場合は以下で説明する段階160に直接進み、GEMの値がMs より大きい場合は、この場合上記期間の時間をさらに短縮することができる。こ の動作は段階140で実施され、この段階140ではインターセプトモジュール16はプ ログラムPRGに前に置かれた割込コマンドを探索し、新しい段階によって変更 すべき上記時間を新たに置換する。これによって新しい構成が与えられる。この 段階では、上記学習段階が一連の電子部品に対して行われるとき、段階150が設 けられ、この段階150ではテストされたばかりの部品は次に続く部品によって置 換される。 上記段階110〜140(および場合によっては150)は、次いで以前の値を小さく した上記の新しい時間の値を用いて再開し、上記の測定された電気的な量GEM の値が上記閾値Ms以下になるまで繰り返す。 上記動作が段階160に進んだ場合、この段階160では処理手段13は初期時間、こ の場合はD0と、上記閾値Msに対応する時間Dsとの間の最終的な時間を選 択する。この新しい時間はNDとよばれ、学習段階の各ループで行われた実験的 測定値から処理手段13によってポイント毎に作成された曲線上で、対応するGE Mの値MNと組み合わされる。 この新しい時間NDは次いで処理手段13の作業メモリ17に記憶され、作業メモ リ17はキーワードの探索の初期段階中に、WAIT命令に続く引数の代わりに、 この新しい時間NDを特定の位置に挿入する。次いで、段階170では、補助ツー ル1の関数発生器14は、続いてテストする電子部品について測定された電気的な 量GEMに適用する関数f(GEM)を生成し、上記時間NDに対して測定され たこれらの値が、上記テストに関して初期に選択される時間D0で測定された電 気的な量を処理した場合、この電気的な量が取るべき値にまで小さくなる。この 処理は不可欠なものではない。この処理は従来技術および本発明で行われたテス トを互いに比較するのに有用である。 それに代わる方法として、選択された関数f()の逆関数である関数を、例え ば上記インターセプトモジュール16によって適用することができる上記処理手段 13を備えることができ、測定すべき電気的な量に対応する有効範囲を変更し、次 に続くテストの間、段階170で生成された関数f()を測定された電気的な量の この値に適用して有効性の初期定義域と比較する代わりに、上記の測定された電 気的な量の値が上記逆関数によって修正された有効性の新しい定義域と比較され る。 上記学習段階の一連のループの間に計算された測定値GEMを含むこれら全て の組合せであって上記部品の応答曲線を形成する組合せ、およびそれに対応する 時間は、次いで上記処理手段の上記作業メモリ17内に対応テーブルの形で記憶さ れる。しかしこれらは、関数発生器14内にこの目的のために用意されたメモリま たは試験装置2のメモリに記憶することもできる。本発明の上記要素と、上記方 法と電子部品試験装置のための補助ツールとはこのようにしてテストプログラム 、テストプログラムによって呼出されるライブラリ、テスターのメモリ、または 記憶可能な他の任意の媒体ならびに上記テスターのオペレーティングシステムに 記憶することができる。 当然、対象となる測定された電気的な量GEMの上記値Mjが第1の安定化時 間D1jだけでなく、第2の時間D2jにも依存するときは、この対応テーブル は三重項、より一般的には多重項によって形成することができる。 上記学習段階はこれで終了する。補助ツール1によってテスト機器2は学習段 階中に決定された新しい時間NDを用いてテストを継続することができる。補助 ツール1は次いで第2のモードの動作に進む(図5参照)。このモードでは、上 記学習ツール1はテストする電子部品のバッチの測定された各電気的な量GEM の「理論的」応答曲線を含む。 2つのサブモードを考えることができる。第1のサブモードでは、ツール1は シーケンサ10の上記段階f)に対応するプログラムPRGの一部を変更すること ができるモジュール23を備え、この段階は上記関数f()を用いて、すなわち各 値GEMにf()を体系的に適用し、その後この各値を比較することによって、 あるいは関数f()の逆関数をそれに対応するGEMと比較すべき有効範囲に適 用することによって永久的に動作する。上記ツールは次いで「動作停止」に進み 、シーケンサ10は外部介入なしで動作することができる。 第2のサブモードでは、上記ツール1によって上記シーケンサ10は計算したば かりの新しい構成CCを用いて新しいループを開始することができる。この構成 は上記の新しい時間を含む。この場合予めテストされた部品は次に続く部品によ って置換される。これは段階200である。次いで段階210では、上記テストは上記 の計算された構成CCを用いて実施される。これはシーケンサ10の上記段階b) 〜e)に対応する。測定された電気的な量GEMの値が得られると、段階220で この値に関数(f)が適用される。これによって値f(GEM)が与えられる。 この値f(GEM)は次いで段階230で分析される。この分析はf(GEM)と 、進行中のテストの上記電気的な量に対応する有効範囲とを比較するため、上記 シーケンサ10の上記段階f)に実際には対応する。 上記補助ツール1の処理手段13はフィルタリングモジュール19を備えることが でき、このフィルタリングモジュール19は測定された電気的な量が上記の有効範 囲からあまりに離れているときに、これを消去するためのものであり、これらは 上記分析段階230の後に実施されなければならない。この仮定の下では、上記値 が異常であると認識されると、上記テストは段階210に直接戻って再度開始 される。それ以外の場合は、上記動作は段階240に進み、この段階240では上記値 GEMから上記の新しい時間ND2を用いて予め計算された上記f(GEM)を 例えば上記処理手段13の上記作業メモリ17の1つの領域21に記憶する必要がある 。 段階230では、f(GEM)の上記分析によってテストされた部品が良品か不 良品かを示す結果が生じる。段階250では、上記補助ツール1の処理手段13は、 そのときまでにテストされた電子部品で得られた全ての結果の平均値を、上記作 業メモリ17の領域21に記憶された結果を用いて算出する。 次いでこの平均値と所定の出力閾値とを、例えば上記処理手段13の比較モジュ ール18によって比較する。したがって、テスト中の一連の電子部品がユーザによ って規定された出力閾値以下であるか、それ以上であるかを決定することができ る。必要ならば、基準CP’を適宜調整する。 上記補助ツール1の処理手段13は適合モジュール22を備え、この適合モジュー ル22は第1に、段階250で上記処理手段13によって出された平均値と所定の出力 閾値とを比較し、第2に、この比較の関数として、新たに変更された時間NDが ユーザによって選択された出力閾値に適合されるかどうかを決定する。この場合 、上記適合モジュール22は上記学習段階中に決定された前の時間NDより長い新 たに変更された時間NDMを設定する。この変更された時間NDMは次いで段階 260では以前の時間NDの代わりに、上記プログラム内に配置される。上記動作 は次いで段階200に戻り、次の電子部品をテストする。次いで上記段階200〜260 がテストすべき電子部品がなくなるまで繰り返される。 当然、上記変更段階260は複数の時間、例えば上記第1の時間D1および上記 第2の時間D2、または上記第1の時間D1のみと関連させることができる。こ の第2のサブモードの一変形例を考えることもできる。この変形例では、値Mj と時間Djとを含む測定された実験的な組合せを、対応テーブル17に記憶されて いるこの実験的な組合せと同じ時間Dを有する組合せと比較する。上記の実験値 Mjが、対応テーブル17に記憶された電気的な量の理論値とほぼ同一ならば、こ の場合上記のテストされた電子部品の機能は有効であるとわかる。その結果、唯 一の電気的な量をこの電子部品に対してテストしなければならない場合は良 品であるとみなされる。 上記学習段階の後の時間の変更は上述の第1のサブモードに適合できることは 明らかである。このためには、シーケンサ10によって実施される段階f)の後に 毎回、上記ツール1によって「制御を再開」し、上記部品の結果の平均値を計算 するだけで十分であり、この平均値は上記第2のサブモードを参照して述べた上 記の型の平均値である。 さらに、上記補助ツール1は以下のように構成することができる。学習段階中 に、上記補助ツール1は第1の安定化時間よりも長くてよい第2の測定時間の漸 進的交互短縮を行い、次いで、この第1の安定化時間の漸次的交互短縮を行う。 このモードの動作では、上記手順は下記の通りである:まず第1に、第1のルー プにおいて、例えば第2の時間D2を短縮し、次いで1つまたは複数のループに よって第1の時間D1を変更し、時間D2は最終基準に合う(上記閾値Msと交 差する)まで変更し続け、次いで前に変更された第2の時間D2を短縮すること によって再度1つのループが形成され、その後、記第1の時間D1を短縮するた めの複数のループが再度形成される。上記時間D1およびD2の短縮と組み合わ された他の多くのモードの動作も考えることができる。 本発明は上述の実施例に限定されるものではなく、以下の請求の範囲で当業者 によって開発されうる全ての変形例を包含する。 したがって、上述の各モジュールの構成は上述のものとはかなり異なっていて もよい。特に、補助手段および関数発生器は単一の多機能電子モジュール(また は部品)の形で形成することができる。同様に、上記の各メモリは領域またはレ ジスタに細分された単一のメモリの形で形成することができる。 この補助ツールは上記試験装置に直接導入可能なソフトウエアを用いて完全に 形成することさえできる。この場合、このツールによって用いられる上記メモリ モジュールは試験装置のものであることは明らかである。
【手続補正書】特許法第184条の8第1項 【提出日】1998年6月19日 【補正内容】 上記の一連の基本テストはテスト手段のメモリに記憶され、シーケンサによっ て管理された複数の段階に細分される。すなわち、各テストは一般に下記段階を 含む: a) 選択された基本テストを実施するためのインターフェースを構成し(この 段階は選択された電気信号を印加しなければならない電極を選択指定することに よって構成される)、 b) 上記基本テストのために選択された電気信号(1つまたは複数)を印加し た後、上記テストに対応する所定の第1の公称安定化時間(または少なくとも最 長の第1の安定化時間)を待ち、 c) 上記基本テストによって指定され、上記部品の上記選択された電気信号に 対する応答を表す電気的に測定可能な量を上記指定された電極から選択的に取り 込み、 d) 必要な場合には、上記基本テストに対応する所定の第2の安定化時間(ま たは少なくとも最長の第2の安定化時間)を待ち、上記指定された電気的な量の 上記測定値を測定装置内で安定化させてもよく、 e) 上記基本テストによって指定された上記電気的な量の測定値を読取り、 f) 上記の測定された電気的な量と上記基本テストに対応する上記の有効範囲 とを比較する。 この種の方法は、例えば、ドイツ国特許出願公開第3530308号に記載されてい る。 実施すべきテスト操作の数が非常に多いため、上記第1および場合によっては 第2の待ち段階(または時間)の累積で生じる全体の待ち時間はかなり長くなる (各待ち段階は少なくとも数ミリ秒続くことがある)。これは、常により高い生 産性を求める工業においては大きな問題である。 この待ち時間は、テスト操作の各基本的待ち段階の時間が、生産性よりも品質 がより重要であるため、やや高い側に固定されているという事実によってさらに 深刻になる。この防止策によってバッチ間の変動の全範囲をカバーすることがで きる。 したがって、本発明の目的は序文に記載した型の電子部品試験装置の上記待ち 段階の時間を短縮可能にすることにある。 この目的ために、本発明は、電子部品のテスト方法を提案し、その方法は: −これらの部品の電極が最初の日に電位を印加され、 −これらの部品の端子に設定された電位の値の測定が測定日に行われ、 −これらの測定値が標準値と比較され、この比較に応じて部品を許容するかま たは拒否し、 この比較に関して、予備的学習段階で: −許容可能な部品のバッチおよび所定のテストについて、上記測定値の公称統 計イメージが、上記最初の日の後で公称待ち時間に対応する公称日に決定され、 −上記測定値の中間統計イメージが、この許容可能なバッチについて、上記公 称待ち時間の終了前または後の少なくとも1つの中間日に決定され、 −上記公称統計イメージと上記測定値の中間統計イメージとを1つの基準を用 いて比較することによって、上記測定時間中の最先の中間日が選択され、 −上記の最先の中間日が上記テストの測定日として選択される ことを特徴とする。 上記処理手段は適合手段を備えるのが好ましく、この適合手段は、新しく決定 された第1の安定化時間と当初の第1の安定化時間との間の最終的な第1の安定 化時間を、所定の閾値と一連の電子部品に対して行われた比較結果の平均値との 間の比較の関数として固定することができる。 したがって、生産高レベル(良品とみなされる部品の数とテストされた部品の 数との比)を変更可能な閾値以上に維持するか、または部品のバッチに依存する 異なる公差のブラケットにしたがって生産高レベルを変更するためには、一連の 短縮操作中に決定される待ち時間よりも長いかまたは短い待ち時間を選択するこ とを決定することができる。 以下、添付図面を参照して本発明の実施例をさらに詳細に説明する。 図1は、本発明の補助ツールおよびこれと組み合わされた試験装置の機能的ブ ロック図である。 図2は、図1のツールおよび試験装置の一般的モード動作を示すアルゴリズム である。 図3aおよび図3bは、上記測定を実施するための上記待ち時間の関数として 測定された電気的な量(GEM)の展開を示す図である。 図3c〜図3eは、本発明の上記方法を示す。 図4は、図1の上記ツールおよび上記試験装置の学習モードを示すアルゴリズ ムである。 図5は、学習後の上記試験装置および上記ツールの動作モードを示すアルゴリ ズムである。 基準ではなく効率の基準で調節される。本発明によってテストされた集積回路 のバッチは次いで、従来法によってテストされたバッチと同じ条件の信頼性(例 えば100.000部につき1部の不良品は良と判断される)を満たすという確信をも って市販される。本発明はしたがってこの生産高の要求を定量化することができ る。実際に、この生産高の要求に応じることは、試験装置の使用に対して直接技 術的効果がある:これらの使用は最適化される。 閾値Ms(図3a)は定義される。この閾値Ms以下では、上記の測定された 電気的な量GEMの値は全く意味がなくなる。この値Msには、第2の測定時間 Dsが対応する。したがって、上記値MsとMoとの間に含まれる全ての測定値 Mjは上記補助ツール1によって利用することができる。この閾値Msのこの低 い方の値と交差するところが最終基準である。一例では、Msは1ボルトである 。別の例では、MsはMoの50%または他のパーセンテージである。 上記関数発生器14は、有効範囲に適用でき、測定時間Djに対して)測定され た電気的な量GEMの値Mjを上記Moの値にまで小さくすることができる関数 を作成することが目的である。値Moは、時間D0を有する期間に対して測定さ れた場合に測定された電気的な量が有するべき値である。 特に図4および図5を参照して上記補助ツール1の動作のモードを詳細に説明 する。 このツールは2つの異なるモードによって動作する:学習モードとよばれる第 1のモード(図3a)では、待ち段階時間の1つまたは複数の最小値を探索して 試験装置のユーザによって選択された上記テストの時間を短縮する。また、上記 学習モードの後に来る第2のモード(図3b)では、上記動作を上記シーケンサ 10に移行して、上記学習中に決定された時間の期間の新しい構成を用いて上記段 階a)〜f)を実施する。 請求の範囲 1.電子部品テストの方法であって: −これらの部品の電極が最初の日に電位を印加され、 −これらの部品の端子に設定された電位の値の測定が測定日(ND)に行われ 、 −これらの測定値が標準値(MN)と比較され、この比較に応じて部品を許容 するかまたは拒否し、 この比較に関して、予備的学習段階で: −許容可能な部品のバッチおよび所定のテストについて、上記測定値の公称統 計イメージ(図3c)が、上記最初の日の後で公称待ち時間に対応する公称日( D0)に決定され、 −上記測定値の中間統計イメージ(図3d)が、この許容可能なバッチについ て、上記公称待ち時間の終了前または後の少なくとも1つの中間日(Dj)に決 定され、 −上記公称統計イメージと上記測定値の中間統計イメージとを1つの基準(C PKl、CPKh)を用いて比較することによって、上記測定時間中の最先の中 間日が選択され、 −上記の最先の中間日が上記テストの測定日として選択される ことを特徴とする方法。 2.上記決定された統計的イメージが、許容すべきバッチに対して行われた測定 の平均値(M)の評価を含むことを特徴とする請求項1に記載の方法。 3.上記決定された統計的イメージが、許容すべきバッチに対して行われた測定 の標準偏差(S)の評価を含むことを特徴とする請求項1または2に記載の方法 。 4.上記決定された統計的イメージが、行われた測定の平均値とこの平均値に関 する許容された限界との差の絶対値に等しい第1の量と、許容可能なバッチに 対して行われた測定の標準偏差に等しい第2の量との比の評価を含むことを特徴 とする請求項1または2に記載の方法。 5.−テストされた電子部品のテストイメージとよばれる統計的イメージが決定 され、 −次いで上記測定の日付が、上記公称統計的テストイメージの基準により比較 の関数として変更される ことを特徴とする請求項1または2に記載の方法。 6.−上記標準値が、上記部品の端子で設定された電位の漸進的中間値の測定に よって得られる中間的標準値(Mj)によって、許容可能な部品のバッチに関し て、上記公称待ち時間の終了前の中間日(Ds)で置換され、 −中間的限界がこれらの中間値のために決定され、 −これらの中間的限界と互換性のある、上記測定の日付で測定された値を有す る部品が許容可能なものとして選択される ことを特徴とする請求項1または2に記載の方法。 7.上記標準値が、異なる部品に対して中間日に実施された測定に対して行われ た統計的計算によって得られる中間的標準値によって置換されることを特徴とす る請求項1に記載の方法。 8.上記統計的計算が、異常値を消去するフィルタリング動作である請求項7に 記載の方法。 9.上記統計的計算が、上記測定値の平均であることを特徴とする請求項8に記 載の方法。 10.上記測定値が、上記中間型の値より大きいときに上記部品が良品として許容 されることを特徴とする請求項7〜9のいずれか一項に記載の方法。 11.上記測定値が、上記中間型の値より小さいときに上記部品が良品として許容 されることを特徴とする請求項7〜9のいずれか一項に記載の方法。 12.上記測定値が、所定の公差の範囲内で上記中間型の値に等しいときに上記部 品が良品として許容されることを特徴とする請求項7〜9のいずれか一項に記載 の方法。 13.−最も早期の日付である中間日が、許容可能な部品のバッチを用いて上記方 法を繰り返すことによって選択され、この繰り返しの間に上記中間日が上記公称 待ち時間の終わりから徐々に離れ、 −上記公称中間的統計的イメージが、上記基準にしたがって互換性がなくなる とき上記繰り返しが停止する ことを特徴とする請求項1に記載の方法。 14.上記中間日の上記離隔の進行が、単調に減少することを特徴とする請求項13 に記載の方法。 15.測定する上記電位が、遷移段階に続く安定段階を受け、上記遷移段階に置か れる中間段階が選択されることを特徴とする請求項1または2に記載の方法。 【図4】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG),UA(AM,AZ,BY,KG,KZ ,MD,RU,TJ,TM),AL,AM,AT,AU ,AZ,BB,BG,BR,BY,CA,CH,CN, CU,CZ,DE,DK,EE,ES,FI,GB,G E,HU,IL,IS,JP,KE,KG,KP,KR ,KZ,LK,LR,LS,LT,LU,LV,MD, MG,MK,MN,MW,MX,NO,NZ,PL,P T,RO,RU,SD,SE,SG,SI,SK,TJ ,TM,TR,TT,UA,UG,US,UZ,VN

Claims (1)

  1. 【特許請求の範囲】 1.電子部品テストの方法であって: −これらの部品の電極が最初の日に電位を印加され、 −これらの部品の端子に設定された電位の値の測定が測定日に行われ、 −これらの測定値が標準値と比較され、この比較に応じて部品を許容するかま たは拒否し、 この比較に関して: −許容可能な部品のバッチおよび所定のテストについて、公称統計イメージが 、上記最初の日の後で公称待ち時間に対応する公称日に決定され、 −中間統計イメージが、この許容可能なバッチについて、上記公称待ち時間の 終了前または後の少なくとも1つの中間日に決定され、 −上記公称統計イメージと上記中間統計イメージとを1つの基準を用いて比較 することによって、上記測定時間中の最先の中間日が選択され、 −上記の最先の中間日が上記テストの測定日として選択される ことを特徴とする方法。 2.上記決定された統計的イメージが、許容すべきバッチに対して行われた測定 の平均値の評価を含むことを特徴とする請求項1に記載の方法。 3.上記決定された統計的イメージが、許容すべきバッチに対して行われた測定 の標準偏差の評価を含むことを特徴とする請求項1または2に記載の方法。 4.上記決定された統計的イメージが、行われた測定の平均値とこの平均値に関 する許容された限界との差の絶対値に等しい第1の量と、許容可能なバッチに対 して行われた測定の標準偏差に等しい第2の量との比の評価を含むことを特徴と する請求項1または2に記載の方法。 5.−テストされた電子部品のテストイメージとよばれる統計的イメージが決 定され、 −次いで上記測定の日付が、上記公称統計的テストイメージの基準により比較 の関数として変更される ことを特徴とする請求項1または2に記載の方法。 6.−上記標準値が、上記部品の端子で設定された電位の漸進的中間値の測定に よって得られる中間的標準値によって、許容可能な部品のバッチに関して、上記 公称待ち時間の終了前の中間日で置換され、 −中間的限界がこれらの中間値のために決定され、 −これらの中間的限界と互換性のある、上記測定の日付で測定された値を有す る部品が許容可能なものとして選択される ことを特徴とする請求項1または2に記載の方法。 7.上記標準値が、異なる部品に対して中間日に実施された測定に対して行われ た統計的計算によって得られる中間的標準値によって置換されることを特徴とす る請求項1に記載の方法。 8.上記統計的計算が、異常値を消去するフィルタリング動作である請求項7に 記載の方法。 9.上記統計的計算が、上記測定値の平均であることを特徴とする請求項8に記 載の方法。 10.上記測定値が、上記中間型の値より大きいときに上記部品が良品として許容 されることを特徴とする請求項7〜9のいずれか一項に記載の方法。 11.上記測定値が、上記中間型の値より小さいときに上記部品が良品として許容 されることを特徴とする請求項7〜9のいずれか一項に記載の方法。 12.上記測定値が、所定の公差の範囲内で上記中間型の値に等しいときに上記部 品が良品として許容されることを特徴とする請求項7〜9のいずれか一項に記載 の方法。 13.−最も早期の日付である中間日が、許容可能な部品のバッチを用いて上記方 法を繰り返すことによって選択され、この繰り返しの間に上記中間日が上記公称 待ち時間の終わりから徐々に離れ、 −上記公称中間的統計的イメージが、上記基準にしたがって互換性がなくなる とき上記繰り返しが停止する ことを特徴とする請求項1に記載の方法。 14.上記中間日の上記離隔の進行が、単調に減少することを特徴とする請求項13 に記載の方法。 15.測定する上記電位が、遷移段階に続く安定段階を受け、上記遷移段階に置か れる中間段階が選択されることを特徴とする請求項1または2に記載の方法。
JP09541732A 1996-05-29 1997-05-23 電子部品のテスト方法 Expired - Fee Related JP3093285B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR96/06611 1996-05-29
FR9606611A FR2749396B1 (fr) 1996-05-29 1996-05-29 Outil d'aide pour appareil de test de composants electroniques
PCT/FR1997/000908 WO1997045748A1 (fr) 1996-05-29 1997-05-23 Procede de test de composants electroniques

Publications (2)

Publication Number Publication Date
JPH11510903A true JPH11510903A (ja) 1999-09-21
JP3093285B2 JP3093285B2 (ja) 2000-10-03

Family

ID=9492521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09541732A Expired - Fee Related JP3093285B2 (ja) 1996-05-29 1997-05-23 電子部品のテスト方法

Country Status (9)

Country Link
US (1) US6269326B1 (ja)
EP (1) EP0901637B1 (ja)
JP (1) JP3093285B2 (ja)
CN (1) CN1090325C (ja)
AU (1) AU3037397A (ja)
CA (1) CA2256601C (ja)
DE (1) DE69717270T2 (ja)
FR (1) FR2749396B1 (ja)
WO (1) WO1997045748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020041975A (ja) * 2018-09-13 2020-03-19 株式会社アドバンテスト 装置、方法、およびプログラム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796157B1 (fr) * 1999-07-05 2002-05-31 Softlink Procede de tests de composants electroniques
US6449577B1 (en) * 1999-08-19 2002-09-10 Agere Systems Guardian Corp. Self-optimizing adjustment algorithm
JP3478230B2 (ja) * 2000-03-21 2003-12-15 株式会社村田製作所 圧電トランスの特性選別方法
FR2812401B1 (fr) * 2000-07-28 2002-10-11 Bealach Bo No Finne Teo Ta Gal Procede de test de composants electroniques tenant compte de la derive de la moyenne
US6782297B2 (en) 2001-05-24 2004-08-24 Eric Paul Tabor Methods and apparatus for data smoothing
US6785632B1 (en) 2001-04-12 2004-08-31 Seagate Removable Solutions Llc Real time statistical computation in embedded systems
US6732002B1 (en) 2001-08-23 2004-05-04 Kla-Tencor Corporation Apparatus and methods for predicting multiple product chip yields through critical area matching
US7280945B1 (en) 2001-10-17 2007-10-09 Kla-Tencor Technologies Corporation Apparatus and methods for detection of systematic defects
US6948141B1 (en) 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6918101B1 (en) 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US7529336B2 (en) 2007-05-31 2009-05-05 Test Research, Inc. System and method for laminography inspection
US9654145B1 (en) * 2014-11-24 2017-05-16 Seagate Technology Llc Interleaving code-words
CN106526459B (zh) * 2016-12-28 2024-01-16 深圳市华力宇电子科技有限公司 高性能射频遥控自动化测试系统及其方法
EP3861361B1 (de) 2018-10-01 2022-11-30 Volkswagen Aktiengesellschaft Verfahren und vorrichtung zum überwachen der zuverlässigkeit eines elektronischen systems
FR3138701A1 (fr) * 2022-08-08 2024-02-09 Bealach Na Bo Finne Teoranta Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686628A (en) * 1984-07-19 1987-08-11 Fairchild Camera & Instrument Corp. Electric device or circuit testing method and apparatus
DE3530308A1 (de) * 1985-08-24 1987-02-26 Blaupunkt Werke Gmbh Verfahren zur anpassung eines pruefprogramms fuer elektrische schaltungen
US4926452A (en) * 1987-10-30 1990-05-15 Four Pi Systems Corporation Automated laminography system for inspection of electronics
JP2697861B2 (ja) * 1988-06-28 1998-01-14 三菱電機株式会社 測定プログラム自動作成装置
US5036479A (en) * 1989-04-20 1991-07-30 Trw Inc. Modular automated avionics test system
EP0646802B1 (en) * 1993-09-20 1999-08-11 Hewlett-Packard GmbH High-throughput testing apparatus
IT1272036B (it) * 1993-11-05 1997-06-11 Marelli Autronica Sistema di registraziome per una linea di produzione.
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
US5838568A (en) * 1996-06-28 1998-11-17 International Business Machines Corporation Heated circuit assembly tester and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020041975A (ja) * 2018-09-13 2020-03-19 株式会社アドバンテスト 装置、方法、およびプログラム

Also Published As

Publication number Publication date
FR2749396B1 (fr) 1998-08-07
US6269326B1 (en) 2001-07-31
EP0901637B1 (fr) 2002-11-20
CA2256601C (en) 2002-12-10
WO1997045748A1 (fr) 1997-12-04
EP0901637A1 (fr) 1999-03-17
AU3037397A (en) 1998-01-05
DE69717270D1 (de) 2003-01-02
JP3093285B2 (ja) 2000-10-03
CN1090325C (zh) 2002-09-04
CN1220008A (zh) 1999-06-16
FR2749396A1 (fr) 1997-12-05
DE69717270T2 (de) 2003-07-03
CA2256601A1 (en) 1997-12-04

Similar Documents

Publication Publication Date Title
JP3093285B2 (ja) 電子部品のテスト方法
US7042243B2 (en) Device test apparatus and test method including control unit(s) between controller and test units
JP2010226125A (ja) 半導体テストのための方法および装置
JPH065261B2 (ja) 電子デバイス又は回路テスト方法及び装置
JPH10283398A (ja) 集積回路の電気的振舞い分析法
CN111751702B (zh) 集成电路测试方法与系统
JPH09318713A (ja) 半導体試験装置
TWI414925B (zh) 決定記憶體模組控制訊號之品質參數的方法及其電子裝置
JP2001015398A (ja) 半導体処理工程制御システム、半導体処理工程制御方法、及び、そのための処理を記録した記録媒体
US6490714B1 (en) Apparatus and method for in-system programming of a field programmable logic device using device-specific characterization data
JP2001085490A (ja) 電子部品のテスト方法
US10690719B2 (en) System and method for testing an integrated circuit
US6101458A (en) Automatic ranging apparatus and method for precise integrated circuit current measurements
CN116611378A (zh) 电路模型的仿真模拟方法及装置、计算机设备和存储介质
US5389990A (en) Method for measuring DC current/voltage characteristic of semiconductor device
US20020156610A1 (en) Gate delay calculation apparatus and method thereof using parameter expressing RC model source resistance value
CN115774179A (zh) 老化试验条件的确定方法和装置
JPH10300812A (ja) 半導体試験装置
US6813740B1 (en) Method for the testing of electronic components
US20090055699A1 (en) Semiconductor test apparatus
CN115774175A (zh) 老化时间的确定方法和装置
TWI840019B (zh) 修整裝置、具有該修整裝置的電子裝置及同時對多個待測裝置進行修整的修整方法
CN1820205A (zh) 具有板上表征单元的ic
JP3141846B2 (ja) 半導体の選別装置と選別方法及びこの方法を記録した記録媒体
JP4294127B2 (ja) トリミング方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees