JPH11504742A - データの処理と記憶のための装置 - Google Patents

Abstract

(57)【要約】 本発明は、データの処理と記憶のための装置、例えばチップカードであって、エネルギの受容及び端末装置との通信のためのコンタクト式の第１のインターフェース（１）とコンタクトレスの第２のインターフェース（２）と、不揮発性半導体メモリ（５）と、前記第１又は第２のインターフェース（１，２）を半導体メモリ（５）にアドレス線路、データ線路、制御線路を介して接続させる、制御可能なスイッチ（３）と、前記スイッチ（３）を駆動制御する論理回路（８）とを有しており、この場合前記制御可能なスイッチ（３）とメモリ（５）の間に、制御可能なスイッチング装置（７）が設けられ、該スイッチング装置（７）は少なくとも論理回路（８）とアドレス線路上のアドレス信号（ａｄｄｒ）によって駆動制御可能であることを特徴としている。

Description

【発明の詳細な説明】 データの処理と記憶のための装置 本発明は、データの処理と記憶のための装置、例えばチップカードであって、 エネルギの受容及び端末装置との通信のためのコンタクト式の第１のインター フェースとコンタクトレスの第２のインターフェースと、 不揮発性半導体メモリと、 前記第１又は第２のインターフェースを半導体メモリにアドレス線路、データ 線路、制御線路を介して接続させる、制御可能なスイッチと、 前記スイッチを駆動制御する論理回路とを有している、データの処理と記憶の ための装置に関する。 そのような装置は、ドイツ連邦共和国特許出願DE 39 35 364 C1 明細書から公 知である。ここでのコンビネーションチップカードは、直流的コンタクトを介し たエネルギーの供給や送信ユニットを用いた誘導結合による非接触式のエネルギ ー供給も可能である。データ交換も２つの伝送経路を介して行われる。この場合 エネルギとデータは、コンタクト式インターフェースから直接マルチプレクサを 介して処理ユニットとメモリに供給される。これに対してコンタクトレス式の伝 送経路の場合では、誘導式インターフェースとマルチ プレクサの間に１つの回路が設けられ、この回路が、受信した高周波信号からデ ータと直流電圧を取り出すかないしはデータ信号を伴った送信すべき搬送波信号 に変調し、マルチプレクサを介して処理ユニットとメモリにそれらを供給するか 、あるいはそこから取り出している。 そのようなコンビネーションチップカードの考えられ得る使用形態は、今日で は特にカード形態が普通であるが、しかしながらその他の形態のこの種のデータ の処理及び記憶のための装置も考えられ得る。現在ではキーもよく使われており 、また時計も提案されている。これらはローカル線で用いられている。この場合 は例えば乗客がそのポケットかバックにカードを携帯し、そのメモリには目下の 金額値が記憶されていて、この金額値が非接触式の伝送経路を介して乗り物への 乗車の際に乗車運賃分だけカウントダウンされる。記憶されている全金額を使い 切った後ではメモリが再び、例えばコンタクト式の伝送経路を介して銀行端末か ら“ロード”され、振り替え口座から同額のものが引き出されるかまたは現金分 が入力される。 しかしながら公知のチップカードでは２つの伝送経路が完全に同等のものであ り、さらにマルチプレクサの自動切換も比較的高い給電電圧の同じ伝送経路で行 われる。 少なくとも公知のチップカードの使用形態全般にお いて言えることは、メモリにファイルされたデータが金額に相応して商品やサー ビスに対する支払いに用いられ、さらにカードの再利用に際しては例えば銀行端 末において再びカウントアップすることが可能であるが、しかしながらその“再 ロード（カウントアップ）”に関しては安全上コンタクト式の伝送経路のみに限 定することが望ましい。特にこの種のカードの“再ロード”は非常に神経を使う 操作であり、一連の安全予防措置が必要であって、これは非接触式のコンタクト レスデータ伝送では満たすことができない。なぜならそのような伝送経路では既 に盗聴ないし防諜不能な経路の構築が不可能だからである。これに対してコンタ クト式の伝送経路ではカードと端末機の間で既に次のようなコミュニケーション を構築することが公知である。すなわち、カードが挿入された後で、このカード が端末機の遮蔽可能な挿入口に完全に収容され完全に外部から遮断された状態に なったかどうかを確認するコミュニケーションの構築がなされている。 それ故に本発明の課題は、メモリへの伝送経路における選択的なアクセスが可 能な、種々の伝送経路を備えた、データの処理と記憶のための装置を提供するこ とである。 この課題は請求項１に記載の本発明によって解決される。本発明の別の有利な 実施例は従属請求項に記載されている。 本発明による制御可能なスイッチング装置は、制御可能なスイッチの位置とメ モリアドレスに依存して、この制御可能なスイッチとメモリとの間の接続並びに インターフェースとメモリとの間の接続を中断したりつないだりすることができ る。さらにメモリに対する選択的なアクセスも可能にする。つまり次のようなメ モリ領域を設けることが可能となる。すなわちコンタクト式の第１のインターフ ェースを介してのみアクセスが可能なメモリ領域と、コンタクトレスの第２のイ ンターフェースを介してのみアクセスが可能なメモリ領域を設けることが可能と なる。 本発明の別の実施例によれば、本発明によるスイッチング装置はメモリの制御 線路によっても制御可能である。それにより選択が、実施すべきメモリ操作、例 えば読み取り又は書込みあるいは所定のフォーマットなどに基づいて可能となる 。この場合例えばメモリに記憶されている金額値を引き上げるための書き込みア クセスが、コンタクト式の伝送経路を介してのみ可能となるように構成してもよ い。 さらに有利には、書き込むべきあるいは読み取るべきデータが選択基準として 用いられてもよい。 この場合制御可能なスイッチの位置に関するデータは、論理回路から供給され 、この論理回路はスイッチング装置を同じ信号か又はそこから導出される信号に よって、制御可能なスイッチ自体のように制御する。 有利にはこの論理回路はマイクロプロセッサであってもよい。これは本発明の 実施例によれば第１のインターフェースと制御可能なスイッチの間に配設され得 る。それによりアドレス/データ/制御−信号が第１のインターフェースからマイ クロプロセッサを介してしかメモリに達しなくなる。これによりさらなる選択手 段が与えられる。 本発明によるマクロプロセッサの配置構成によれば、制御可能なスイッチの第 １のインターフェースへの切換を、カードと端末機ないしはユーザとの間で同定 ないし認証手続きが成立した場合にのみ作用するようにすることが可能である。 この場合セキュリティ機能の向上のために特に有利には、制御可能なスイッチが 、給電電圧の印加直後に第２のインタフェースとメモリを接続させ、マイクロプ ロセッサによる制御に基づいてのみ切換られ、給電電圧の遮断の後で初めて再び 初期状態に戻されるスイッチとして構成される。 この制御可能なスイッチは、メモリの構成要素であってもよい。それによりこ れは例えばデュアルポートメモリとして構成される。スイッチング装置も有利に はメモリの一部として構成されてもよい。 このスイッチング装置はスイッチング手段の他にスイッチング論理回路を含ん でいる。これはアドレス/制御/データ−信号や論理回路からの制御信号（特にマ イクロプロセッサ）を評価し、それに依存してスイ ッチング手段を操作する。スイッチング論理回路はハード配線で構成されていて もよい。また有利にはＲＯＭで実現されてもよい。なぜならこれによって適用範 囲に応じた様々な選択基準が簡単に設定可能となるからである。あるいはプログ ラミング可能な不揮発性メモリ、例えばＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭな どの構成も可能である。但しこの場合は、これらのメモリのプログラム変更が不 可能か又は所定の条件のもとでのみ可能となるように考慮する必要がある。 実施例 次に本発明を図面に基づき以下に詳細に説明する。 図には本発明によるデータの処理と記憶のための装置の主要な構成部材が概略 的に示されている。そのような装置は例えばいわゆるチップカード、すなわちク レジットカード形状のプラスチックカードであってもよい。このカードには半導 体チップが埋め込まれ、エネルギやデータをその半導体チップに伝送するインタ ーフェースも備えている。しかしながら本発明は、その他のあらゆる構成のデー タの処理と記憶のための装置でも適用可能である。 図ではコンタクト式の第１のインターフェース１がアドレス線路ａｄｄ、制御 線路ｃｏｎｔｒｏｌ、データ線路ｄａｔａを介して制御可能なスイッチ３に接続 されている。この制御可能なスイッチ３は、ここでは３つの個別スイッチ３ａ， ３ｂ，３ｃで表されている 、この場合は３つの信号線路の１つにそれぞれの個別スイッチが定められている 。前述した各信号線路ａｄｄ，ｃｏｎｔｒｏｌ、ｄａｔａは、しかしながら通常 は数ビット幅であり、それにより個別スイッチ３ａ，３ｂ，３ｃのそれぞれも複 数のスイッチ手段に相応して構成される。第１のインターフェース１を介して図 には示されていない書込み読み取り装置（例えば銀行端末機器）との直流的なコ ンタクトが形成可能である。このコンタクトを介して通常は給電電圧も伝送され るが、ここではわかりやすくするために図示は省く。 この制御可能なスイッチ３を用いて、相応のアドレス線路、制御線路、データ −線路を介したコンタクトレスの第２のインターフェース２の接続も行われる。 この第２のインターフェース２は例えば、誘導結合を介した端末機器とのコンタ クト構築のためにコイルで形成される。このコイルは高周波な変調搬送波信号を 受信し、これは給電電圧と、アドレス信号/制御信号/データ信号を得るために、 ここでは図示されていない回路で処理される。同じようにこの回路はデータの処 理と記憶のための装置から送信されるべきデータを高周波搬送波で変調する。 第１のインターフェースもしくは第２のインターフェースからのアドレス信号 、制御信号、データ信号は、制御可能なスイッチ３を介してそのスイッチング位 置に依存して不揮発性半導体メモリ５に供給される。 スイッチング位置の設定に対してこのスイッチ３は、論理回路８によって制御さ れる。有利な構成ではこのスイッチ３は、給電電圧の印加直後に第２のインタフ ェース２と半導体メモリ５を接続させ、論理回路８からの制御信号が何も存在し ない時も接続されるスイッチとして構成される。そして論理回路８による制御に よって初めてこのスイッチ３は切換可能となる。それにより第１のインターフェ ース１は、半導体メモリ５と接続可能である。このスイッチ自体は給電電圧の遮 断の後で初めて、再びその初期状態に戻される。このようにしてコンタクト式の 第１のインターフェース１を介した半導体メモリ５の制御が、論理回路８を介し て制御可能なスイッチ３の起動制御の後で初めて行われることが保証される。こ の場合は制御信号の形成が、付加的な条件に依存して行われてもよい。 特に有利な構成例では、論理回路８がマイクロプロセッサで形成される。この 場合このマイクロプロセッサは、特に有利な構成では第１のインタフェース１と 制御可能なスイッチ３との間に配設される。それによりアドレス信号、制御信号 、データ信号は、マイクロプロセッサを介してのみスイッチ３に供給され得る。 このようにして、制御可能なスイッチ３の第１のインターフェース１への切換と 、第１のインターフェース１を介して供給されるアドレス信号、制御信号、デー タ信号の伝送が、データの処理と記憶のための当該装 置と端末機（ないし装置ユーザ）の間の識別ないし認証方法が実施された場合に しか行われないことが保証される。 本発明の手法によれば、制御可能なスイッチ３がスイッチング装置７を介して 半導体メモリ５と接続される。この場合このスイッチング装置７は、スイッチン グ手段７ａ，７ｂ，７ｃによって形成されている。これらのスイッチング手段は 、スイッチ３と半導体メモリ５との間の接続線路を遮断したり接続したりする。 スイッチング手段７ａ，７ｂ，７ｃは、スイッチング論理回路４によって線路６ を介して制御可能である。このスイッチング論理回路４は、一方ではスイッチ３ のアドレス信号出力側と制御信号出力側とデータ信号出力側に接続されており、 他方では論理回路８の出力に接続されている。この論理回路８は、制御可能なス イッチ３の制御入力側を制御する。スイッチング論理回路４は、スイッチング手 段７ａ，７ｂ，７ｃをスイッチング位置と、アドレス線路、制御線路、データ線 路上の信号に依存して制御する。このようにして、インターフェース１と２に関 連して半導体メモリ５への異なるアクセス手段が使用者ないしユーザに対する後 からの拡張を強いることなく実現される。 スイッチング装置７のスイッチング論理回路４は、ここではハード配線されて もよく、あるいは有利にはＲＯＭで実現されてもよい。この場合にはこの回路部 分の固有の変更が僅かで済む。また基本的にはプログラミング可能なＲＯＭも適 用可能である。これにより選択基準のさらに簡単な変更が可能となる。しかしな がらこの場合は作為の危険性も拡大されるので、専用のさらなるセキュリティ回 路が必要とされる。 本発明による、コンタクト式（接触式）のアクセス経路とコンタクトレス（非 接触式）のアクセス経路を備えたデータの処理と記憶のための装置によれば、各 アクセス経路毎に専用のアクセス手段が実現可能となる。このことは非常に簡単 な形式で多大な回路技術的コストをかけずに実現できる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴォルフガング エーバー オーストリア国 Ａ―8047 グラーツ ラ ーグニッツタールヴェーク 148―４ (72)発明者 ゲラルト ホルヴェーク オーストリア国 Ａ―8055 グラーツ フ ェルトキルヒナーヴェーク 41 (72)発明者 ハイコ フィブランツ ドイツ連邦共和国 Ｄ―81377 ミュンヘ ン ハバッハーシュトラーセ 67 (72)発明者 ローベルト ライナー ドイツ連邦共和国 Ｄ―82008 ウンター ハッヒング ゾイレン シュトラーセ ２ ―５ (72)発明者 ゲルハルト シュラウト ドイツ連邦共和国 Ｄ―86415 メーリン グ ヨハン―リップ―シュトラーセ 62 (72)発明者 ヴァルター シュトゥルーベル ドイツ連邦共和国 Ｄ―82229 ゼーフェ ルト ライスヴィーゼ 12 (72)発明者 ヨアヒム ヴァイツェル ドイツ連邦共和国 Ｄ―85229 マルクト インダースドルフ クロースターリング 29

Claims (1)

1. 【特許請求の範囲】 １．データの処理と記憶のための装置、例えばチップカードであって、 エネルギの受容及び端末装置との通信のためのコンタクト式の第１のインタ ーフェース（１）とコンタクトレスの第２のインターフェース（２）と、 不揮発性半導体メモリ（５）と、 前記第１又は第２のインターフェース（１，２）を半導体メモリ（５）にア ドレス線路、データ線路、制御線路を介して接続させる、制御可能なスイッチ（ ３）と、 前記スイッチ（３）を駆動制御する論理回路（８）とを有している形式のも のにおいて、 前記制御可能なスイッチ（３）とメモリ（５）の間に、制御可能なスイッチ ング装置（７）が設けられ、該スイッチング装置（７）は、少なくとも論理回路 （８）とアドレス線路上のアドレス信号（ａｄｄｒ）によって駆動制御可能であ ることを特徴とする、データの処理と記憶のための装置。 ２．前記制御可能なスイッチング装置（７）は、制御線路上の制御信号（ｃｏｎ ｔｒｏｌ）によっても駆動制御可能であり、それに依存して前記制御可能なスイ ッチ（３）とメモリ（５）を接続させる、請求項１記載のデータの処理と記憶の ための装置。 ３．前記論理回路（８）は、マイクロプロセッサであり、前記第１のインターフ ェース（１）と制御可能なスイッチ（３）の間に配設されている、請求項１又は ２記載のデータの処理と記憶のための装置。 ４．前記制御可能なスイッチ（３）は、給電電圧の印加直後に前記第２のインタ ーフェース（２）を半導体メモリ（５）に接続させるスイッチであり、マイクロ プロセッサ（８）による駆動制御に基づいてのみ前記第１のインターフェース（ １）をメモリ（５）に接続させ、給電電圧が遮断された後でのみその初期状態に 戻されるものである、請求項１〜３いずれか１項記載のデータの処理と記憶のた めの装置。 ５．前記スイッチング装置（７）は、スイッチング手段（７ａ，７ｂ，７ｃ）と スイッチング論理回路部分（４）によって形成されている、請求項１〜４いずれ か１項記載のデータの処理と記憶のための装置。 ６．前記制御可能なスイッチ（３）は、デュアルポートメモリとして実施される メモリ（５）の構成要素である、請求項１〜５いずれか１項記載のデータの処理 と記憶のための装置。 ７．前記スイッチング装置（７）は、ハード配線されている、請求項１〜６いず れか１項記載のデータの処理と記憶のための装置。 ８．前記スイッチング装置（７）の論理回路部分（４ ）はＲＯＭで形成されている、請求項１〜６いずれか１項記載のデータの処理と 記憶のための装置。 ９．前記スイッチング装置（７）の論理回路部分（４）はプログラミング可能な ＲＯＭで形成されている、請求項１〜６いずれか１項記載のデータの処理と記憶 のための装置。