JPH11503846A - プロセッサにおいて命令セット間の移行を行う方法および装置 - Google Patents

Abstract

(57)【要約】 データ・プロセッサ（１０４）について記載する。このデータ・プロセッサ（１０４）は、第１の命令セットの第１の命令（２１２）と第２の命令セットの第２の命令（２１３〜２１９）のデコードと実行を行うことができ、第１の命令（２１２）と第２の命令（２１３〜２１９）とは単一のコンピュータ・プログラムからのものである（２１０、２１１）。あるいは、データ・プロセッサ（１０４）は、第１の命令セット・モードで第１の命令セットの第１の命令（２１２）を実行し、第１の命令セット・モードで第１の割込み指示を受け取り、第２の命令セット・モードで第１の割込み指示を処理し、第１の命令セット・モードに戻り、第１の命令セット・モードで第２の割込み指示を受け取り、第１の命令セット・モードで第２の割込み指示を処理することもできる。

Description

【発明の詳細な説明】 プロセッサにおいて命令セット間の移行を行う方法および装置発明の分野 本発明は電子データ処理装置の分野に関する。具体的には、本発明はデータ・ プロセッサの動作に係わる。発明の背景 従来、プロセッサは特定のプロセッサ用の命令セットのオペレーティング・シ ステムとアプリケーション・プログラムのみを受け入れることができた。他の命 令セットのオペレーティング・システムやアプリケーション・プログラムを受け 入れることはできなかった。したがって、新しいプロセッサの技術的進歩を組み 込むためにプロセッサ・アーキテクチャと命令セットを修正する場合、オペレー ティング・システムとアプリケーション・プログラムの既存のソフトウェアの基 盤を利用することができなかった。新しいオペレーティング・システムとアプリ ケーション・プログラムを開発しなければならなかった。 １つの従来のプロセッサは、１つの命令セット（ＶＡＸコード）のアプリケー ション・プログラムを受け入れると共に、それ以前の命令セット（ＰＤＰ−１１ コード）のアプリケーション・プログラムも受け入れる能力を備えていた。しか しこの従来のプロセッサは１つの命令セット（ＶＡＸコード）のオペレーティン グ・システムのみを受け入れ、たとえばＰＤＰ−１１コードなどの他の命令セッ トのオペレーティング・システムを受け入れることができなかった。さらに、こ の従来のプロセッサは、完全に１つの命令セット（ＶＡＸコードまたはＰＤＰ− １１コード）のアプリケーション・プログラムのみを受け入れることができ、両 方の命令セットの命令を使用したアプリケーション・プログラムを受け入れるこ とはできなかった。従来のプロセッサには以前には認識されていなかった問題が ２つある。第１に、従来のプロセッサは１つの命令セット（ＶＡＸコード）のオ ペレーティング・システムしか受け入れないため、高いコストをかけてまったく 新しいオペレーティング・システムを開発しなければならなかった。古い方のオ ペレーティング・システムの既存の機能は、技術的進歩がそれらの機能にとって 利点とならない場合であっても、使用することができなかった。第２に、従来の プロセッサは一方の命令セットともう一方の命令セットのいずれかのアプリケー ション・プログラムしか受け入れることができなかったため、ソフトウェア開発 者はまったく新しいアプリケーション・プログラムを開発する高い開発費用をか けるかまたは新しい命令セットによって得られる技術的進歩の利点を捨てるかと いう難しい選択を迫られていた。開発者には、パフォーマンス上の利点によって 必要とされる新しい命令セットを実施すると共にコストの問題によって必要とさ れる既存のソフトウェアを利用するという選択肢がなかった。 したがって、複数のオペレーティング・システムを受け入れる機能を備えたプ ロセッサが必要である。また、複数の命令セットの命令を使用したアプリケーシ ョン・プログラムを受け入れる機能を備えたプロセッサも必要である。発明の概要 新規なデータ・プロセッサについて説明する。このデータ・プロセッサは、第 １の命令セットの第１の命令と第２の命令セットの第２の命令を受け取ることが できるバス・インタフェース・ユニットを備える。第１の命令と第２の命令は、 単一のコンピュータ・プログラムからのものである。このデータ・プロセッサは 、第１の命令セットの第１の命令と第２の命令セットの第２の命令をバス・イン タフェース・ユニットから伝送することができる、バス・インタフェース・ユニ ットに結合された内部バスも備え、第１の命令セットの第１の命令と第２の命令 セットの第２の命令をデコードし、実行することができる内部バスに結合された 命令ユニットも備える。 第１の実施態様では、命令ユニットは、内部バスに結合され、第１の命令と第 ２の命令を格納することができる命令キャッシュと、命令キャッシュに結合され 、第１の命令セットの第１の命令をデコードすることができる第１のデコーダと 、命令キャッシュに結合され、第２の命令セットの第２の命令をデコードするこ とができる第２のデコーダと、第１のデコーダと第２のデコーダとに結合され、 信 号に応答して第１のデコーダと第２のデコーダとのうちから選択することができ るマルチプレクサと、マルチプレクサに結合され、マルチプレクサからの選択さ れたデコード済み命令を実行することができる実行ユニットとを備える。命令ユ ニットは、第１のデコーダと第２のデコーダとマルチプレクサとに結合され、命 令に応答してマルチプレクサに信号を送信して現行モードを第１のデコーダまた は第２のデコーダに切り換えることができる命令セット・モード・セレクタをさ らに備える。 第２の実施態様では、命令ユニットは、内部バスに結合されて第１の命令を格 納することができる第１の命令キャッシュと、第１の命令キャッシュに結合され て第１の命令をデコードすることができる第１のデコーダと、第１のデコーダに 結合されて第１の命令を実行することができる第１の実行ユニットと、内部バス に結合されて第２の命令を格納することができる第２の命令キャッシュと、第２ の命令キャッシュに結合されて第２の命令をデコードすることができる第２のデ コーダと、第２のデコーダに結合されて第２の命令を実行することができる第２ の実行ユニットとを備える。第１の実行ユニットは、信号に応答して実行を開始 し、第２の実行ユニットは信号に応答して実行を開始する。 第３の実施態様では、命令ユニットは、内部バスに結合されて第１の命令セッ トの第１の命令を第２の命令セットの対応する命令に変換することができる変換 機構と、内部バスと変換機構とに結合されて第２の命令セットの第２の命令を格 納することができ、第２の命令セットの対応する命令を格納することができる命 令キャッシュと、命令キャッシュに結合されて第２の命令セットの第２の命令を 実行することができ、第２の命令セットの対応する命令を実行することができる 実行ユニットとを備える。命令ユニットは、命令キャッシュに結合されて第２の 命令セットの第２の命令をデコードすることができ、第２の命令セットの対応す る命令をデコードすることができるデコーダをさらに備えることができる。プロ セッサは、マイクロコード命令を記憶する制御読取り専用メモリ装置をさらに備 えることができる。変換機構はマイクロコード命令を受け取って第１の命令セッ トの第１の命令を第２の命令セットの対応する命令に変換する。 プロセッサでコンピュータ・プログラムの命令を実行する方法について説明す る。この方法は、第１の命令セットの第１の命令を実行するステップと、第１の 切換え命令を実行するステップと、第１の命令セット・モードから第２の命令セ ット・モードに切り換えるステップと、第２の命令セットの第２の命令を実行す るステップとを含む。この方法は、第２の切換え命令を実行するステップと、第 ２の命令セット・モードから第１の命令セット・モードに切り換えるステップと 、第１の命令セットの第２の命令を実行するステップとをさらに含むことができ る。あるいは、この方法は第１の命令セット・モードで第１の命令セットの第１ の命令を実行するステップと、第１の命令セット・モードで第１の割込み指示を 受け取るステップと、第２の命令セット・モードで第１の割込み指示を処理する ステップと、第１の命令セット・モードに戻るステップと、第１の命令セット・ モードで第２の割込み指示を受け取るステップと、第１の命令セット・モードで 第２の割込み指示を処理するステップとを含むことができる。第２の命令セット ・モードで第１の割込み指示を処理するステップは、第１の割込みを判断するス テップと、第１の割込みのディスクリプタ項目番号を判断するステップと、ディ スクリプタ項目番号に関連づけられ、メモリ・アドレスを指す６４ビットのイン タセプト・ゲートを記憶するステップと、メモリ・アドレスから開始する第１の イベントのために６４ビット命令セット・モードでサービス・ルーチンを実行す るステップとを含むことができる。第１の命令セット・モードで前記第２の割込 み指示を処理するステップは、第２の割込みを判断するステップと、第２の割込 みのディスクリプタ項目番号を判断するステップと、ディスクリプタ項目番号に 関連づけられ、メモリ・アドレスを指すディスクリプタ・ゲートを記憶するステ ップと、メモリ・アドレスで始まる第２のイベントのために１６ビットおよび３ ２ビットの命令セット・モードでサービス・ルーチンを実行するステップとを含 む。図面の簡単な説明 本発明を添付図面の図で図示するが、これは例示であって限定的なものではな い。図では同様の参照番号は同様の要素を指す。 第１図は、本発明の一実施形態のコンピュータ・システムを示すブロック図で ある。 第２図は、本発明の第２の実施形態のプロセッサによって実行されるアプリケ ーション・プログラムを示す図である。 第３図は、本発明の第３の実施形態のプロセッサを示すブロック図である。 第４図は、本発明の第４の実施形態のプロセッサを示すブロック図である。 第５図は、本発明の第５の実施形態のプロセッサを示すブロック図である。 第６図は、本発明の第６の実施形態のプロセッサを示すブロック図である。 第７図は、本発明の第７の実施形態のプロセッサを示すブロック図である。詳細な説明 命令セット間で移行を行うことができる新規なデータ・プロセッサについて説 明する。以下の詳細な説明では、本発明を十分に理解することができるように、 多くの特定の詳細を記載する。しかし、当業者なら本発明はそれらの特定の詳細 がなくても本発明を実施可能であることがわかるであろう。他の場合には、本発 明が不明瞭にならないように、周知の方法、手続き、構成要素、および回路につ いては詳述していない。 以下の詳細な説明では、コンピュータ・メモリ内のデータ・ビットに対する操 作のアルゴリズムおよび記号表現を使用して示している部分がある。これらのア ルゴリズム記述および表現は、データ処理の業者が他の同業者に作業の内容を最 も効果的に伝えるために使用する手段である。本明細書において、および一般に 、アルゴリズムは所望の結果に至る一連の一貫性のあるステップとみなされる。 これらのステップは、物理量の物理的操作を必要とするステップである。通常、 これらの数量は記憶、転送、結合、比較、およびその他の方法で操作可能な電気 信号または磁気信号の形をとるが、必ずしもそうであるとは限らない。主として 一般的な用法であるとの理由から、時にはこれらの信号をビット、値、要素、記 号、文字、項、数値などと呼ぶと好都合な場合があることがわかっている。しか し、これらおよび同様の用語はすべて該当する物理数量に関連づけられるべきも のであり、それらの数量に付された便宜上の符号に過ぎないことを銘記されたい 。以下の説明からわかるように特に明記していない限り、本発明全体を通して「 処理」または「演算」または「計算」または「判断」または「表示」などの用語 を使用 した説明は、コンピュータ・システムのレジスタおよびメモリ内の物理（電子） 量として表されたデータを操作し、コンピュータ・システムのメモリまたはレジ スタあるいはその他のそのような情報記憶装置、伝送装置、または表示装置内の 物理量として同様に表された他のデータに変換するコンピュータ・システムまた は同様の電子計算装置の動作および処理を指すものと理解される。 第１図に、本発明の一実施形態のコンピュータ・システムをブロック図で示す 。このコンピュータ・システムはバス１００と、キーボード・インタフェース１ ０１と、外部メモリ１０２と、大容量記憶装置１０３と、プロセッサ１０４とを 備える。バス１００は、単一のバスまたは複数のバスの組合せとすることができ る。たとえば、バス１００は業界標準アーキテクチャ（ＩＳＡ）バス、拡張業界 標準アーキテクチャ（ＥＩＳＡ）バス、システム・バス、Ｘバス、ＰＳ／２バス 、周辺構成要素相互接続（ＰＣＩ）バス、パーソナル・コンピュータ・メモリ・ カード国際協会（ＰＣＭＣＩＡ）バス、またはその他のバスとすることができる 。バス１００はまた、任意のバスの組合せを含むこともできる。バス１００はコ ンピュータ・システム中の構成要素間の通信リンクを提供する。キーボード・コ ントローラ１０１は、専用装置とするか、バス・コントローラやその他のコント ローラなど他の装置内に配置することができる。キーボード・コントローラ１０ １は、キーボードをコンピュータ・システムに結合することができるようにし、 キーボードからコンピュータ・システムに信号を伝送する。外部メモリ１０２は 、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）装置、スタティック ・ランダム・アクセス・メモリ（ＳＲＡＭ）装置、またはその他のメモリ装置を 含むことができる。外部メモリ１０２には、プロセッサ１０４が使用する大容量 記憶装置１０３およびプロセッサ１０４からの情報が記憶される。大容量記憶装 置１０３は、ハード・ディスク・ドライブ、フロッピィ・ディスク・ドライブ、 ＣＤ−ＲＯＭ装置、またはフラッシュ・メモリ装置とすることができる。大容量 記憶装置１０３は外部メモリ１０２に情報を供給する。プロセッサ１０４は、マ イクロプロセッサとすることができ、複数の命令セットの命令を使用したアプリ ケーション・プログラムやオペレーティング・システムなどのコンピュータ・プ ログラムのデコードと実行を行うことができる。 第２図に、本発明の第２の実施形態のプロセッサによって実行されるコンピュ ータ・プログラムを示す。このコンピュータ・プログラムは、第１の命令セット の命令２１０と、第２の命令セットの命令２１１を含む。第１の命令セットは複 雑命令セット・コンピューティング（ＣＩＳＣ）プロセッサ用の命令セットまた は縮小命令セット・コンピューティング（ＲＩＳＣ）プロセッサ用の命令セット とすることができる。第１の命令セットは、１６ビットおよび３２ビット命令セ ットまたは６４ビット命令セットとすることもできる。第２の命令セットは、第 １の命令セットとは異なる命令セットである。これはＲＩＳＣ命令セットまたは ＣＩＳＣ命令セットとすることができる。また、６４ビット命令セットまたは１ ６ビットおよび３２ビット命令セットとすることもできる。第１および第２の命 令セットはその他のタイプの命令とすることもできるものと理解される。 命令２１０は切換え命令２１２を含む。プロセッサ１０４は、命令２１０のう ちの個々の命令のデコードと実行を行う。命令２１０の個々の命令は第１の命令 セットのものである。したがって、プロセッサ１０４は、第１の命令セット・モ ードで個々の命令をデコードし、実行する。プロセッサ１０４は、切換え命令２ １２のデコードと実行を行うとき、第１の命令セット・モードから第２の命令セ ット・モードに切り替わる。この例では、切換え命令２１２はｊｍｐｘの後に値 が続いたものである。プロセッサ１０４はこの値を、プロセッサ１０４がデコー ドと実行を行う次の命令の場所を示すアドレスに変換することができる。この例 では、このアドレスは４０００である。プロセッサは次に、アドレス４０００か ら始まる命令のデコードと実行を行い、アドレス４０００は命令２１１の開始も マークする。 命令２１１は第２の命令セットの個々の命令を含む。プロセッサ１０４はすで に第２の命令セット・モードに切り替わっており、第２の命令セットの命令のデ コードと実行に進む。プロセッサ１０４が命令２１３からの移動をデコードし、 実行すると、プロセッサ１０４は第１の命令セットの指定されたレジスタ内の値 を第２の命令セットの指定されたレジスタに書き込む。以下の説明で使用するｘ ８６という用語はインテル・コーポレイションが開発したインテル・アーキテク チャを指す。 ｘ８６ｍｆ命令は、プロセッサ１０４に対して、指定されたｘ８６整数レジス タ内の値を指定された６４ビット整数レジスタに移動するように命令する。する とプロセッサ１０４は６４ビット整数レジスタ内の値を使用して演算を行う。プ ロセッサ１０４は命令２１４への移動をデコードし、実行すると、第２の命令セ ットの指定されたレジスタ内の値を第１の命令セット内の指定されたレジスタに ロードする。ｘ８６ｍｔ命令は、プロセッサ１０４に対して、指定された６４ビ ット整数レジスタから指定されたｘ８６整数レジスタに値をロードするように命 令する。プロセッサ１０４はｘ８６ｓｍｆ命令２１５をデコードし、実行すると 、指定されたｘ８６セグメント・セレクタまたはディスクリプタ・レジスタから 指定された６４ビット整数レジスタに値をロードする。プロセッサ１０４は次に 、指定されたｘ８６セグメント・セレクタまたはディスクリプタ・レジスタに入 っている値を使用して演算を行う。プロセッサ１０４はｘ８６ｓｍｔ命令２１６ のデコードと実行を行うと、指定された６４ビット整数レジスタから指定された ｘ８６セグメント・セレクタまたはディスクリプタ・レジスタに値をロードする 。プロセッサ１０４は、ｘ８６ｆｍｆ命令２１７をデコードし、実行すると、指 定されたｘ８６浮動小数点レジスタ、浮動小数点制御、状態または例外レジスタ から、第２の命令セットのために指定された浮動小数点レジスタに値をロードす る。プロセッサ１０４は次に、この指定された浮動小数点レジスタ、浮動小数点 制御、状態、または例外レジスタに入っている値を使用して演算を行う。プロセ ッサ１０４はｘ８６ｆｍｔ命令２１８のデコードと実行を行うと、第２の命令セ ットの指定された浮動小数点レジスタから、指定されたｘ８６浮動小数点レジス タ、浮動小数点制御、状態、または例外レジスタに値をロードする。プロセッサ １０４は、切換え命令２１９のデコードと実行を行うと、第１の命令セット・モ ードに切り替わり、指定されたアドレスから始まる命令を実行する。 この例では、切換え命令２１９はｘ８６ｊｍｐであり、指定されたアドレスは １０１１である。表１に、プロセッサ１０４が受け入れることができるプロセッ サ命令をまとめる。表１内の特定の命令およびそれらの機能の詳述は例示に過ぎ ない。本発明の特定の機能を組み込んだその他の命令も使用可能であるものと理 解されたい。 この実施形態では、プロセッサは２つの別々のセットのレジスタを有し、１セ ットは第１の命令セット・モード用でもう１セットは第２の命令セット・モード 用である。ｘ８６ｍｔ、ｘ８６ｍｆ、ｘ８６ｓｍｔ、ｘ８６ｓｍｆ、ｘ８６ｆｍ ｔ、およびｘ８６ｆｍｆ命令を使用して、プロセッサに対してレジスタのこの２ つのセットの間で値を転送するように命令する。他の実施形態では、プロセッサ は１セットのレジスタしか持たず、それが第１の命令セット・モードと第２の命 令セット・モードの両方に使用される。このレジスタが１セットの状況では、ｘ ８６ｍｔ、ｘ８６ｍｆ、ｘ８６ｓｍｔ、ｘ８６ｓｍｆ、ｘ８６ｆｍｔ、およびｘ ８６ｆｍｆ命令は使用しないことになる。 本発明の第２の実施形態では、プロセッサ１０４は第１の命令セットまたは第 ２の命令セットのオペレーティング・システムを受け入れることができる。この 例では、第１の命令セットはｘ８６コードであり、第２の命令セットは６４ビッ ト・コードである。ｘ８６コードという用語は、たとえば８０８６，８０２８６ 、８０３８６、８０４８６、およびペンティアム・マイクロプロセッサなどのイ ンテル・コーポレイション製のインテル・アーキテクチャ・マイクロプロセッサ ・ファミリが使用する命令セットを指す。ｘ８６コードのオペレーティング・シ ステムの例はＭＳ−ＤＯＳである。プロセッサ１０４を最初にオンにすると、プ ロセッサ１０４は第１の命令セット・モードで開始し、第１の命令セットのオペ レーティング・システムを受け入れることができる。ＭＳ−ＤＯＳなどの第１の 命令セットのオペレーティング・システムを使用した場合、プロセッサ１０４は 第１の命令セット・モードのままである。一方、第２の命令セットのオペレーテ ィング・システムを使用した場合、オペレーティング・システムはｊｍｐｘプロ セッサ命令を有することになる。プロセッサ１０４はｊｍｐｘ命令を受け取ると 、第２の命令セット・モードに切り替わる。プロセッサ１０４は次に第２の命令 セット・モードのオペレーティング・システムの残りを実行する。 この実施形態では、プロセッサ１０４は第１の命令セットと第２の命令セット の両方の命令を持つオペレーティング・システムからも動作することができる。 プロセッサ１０４は第１の命令セット・モードを使用して第１の命令セットの命 令を実行することができ、第２の命令セット・モードを使用して第２の命令セッ トの命令を実行することもできる。第１の命令セット・モードから第２の命令セ ット・モードへの切換えと、第２の命令セット・モードから第１の命令セット・ モードへの切換えは、プロセッサ１０４もコンピュータ・システムの他の部分も リブートせずに行うことができる。 プロセッサ１０４に最初に電源が入れられると、プロセッサ１０４は第１の命 令セットのオペレーティング・システムまたは第２の命令セットのオペレーティ ング・システムから動作することができる。プロセッサ１０４は、第１の命令セ ットと第２の命令セットの命令を有する単一の統合型オペレーティング・システ ムからも動作することができる。プロセッサ１０４は次に、第１の命令セットの アプリケーション・プログラムを実行することができる。第１の命令セットのア プリケーション・プログラムを実行している間、プロセッサ１０４はイベント指 示を受け取ることができる。このイベントは、例外、機械チェック、または割込 みである。イベント指示を受け取った後、プロセッサ１０４はその特定のイベン トの性質を判断する。プロセッサ１０４は、イベントを生成した装置の識別情報 をコンピュータ・システムのプログラム可能割込みコントローラに要求すること によってその特定のイベントの性質を判断する。各装置はその装置に関連づけら れたイベント行と番号を持っている。次にプロセッサ１０４はその特定のイベン トのディスクリプタ項目番号を判断する。ｘ８６オペレーティング・システムか 、またはｘ８６オペレーティング・システムのいくつかの機能を第２の命令セッ トのオペレーティング・システムの一部と共に備えたオペレーティング・システ ムでは、ディスクリプタ項目番号は、プログラム可割込みコントローラにその情 報を要求することによって判断する。プログラム可能割込みコントローラは、初 期設定コマンド・ワード・レジスタに格納されている基底アドレスに、割込サー ビス・ルーチン・レジスタ内の最上位アクティブ・ビットの３ビット二進値を加 える。プロセッサ１０４は、ディスクリプタ項目番号を受け取り、ディスクリプ タ・イベント番号に４を乗じることによってイベントの実際の開始メモリ・アド レスを求める。プロセッサ１０４は次にディスクリプタ・テーブルから開始メモ リ・アドレスにあるゲートを取り出し、そのゲート内の命令またはそのゲートが 指す命令を実行する。 ｘ８６オペレーティング・システムのいくつかの機能を第２の命令セットのオ ペレーティング・システムの一部と共に有するオペレーティング・システムでは 、このゲートは６４ビットのインタセプトを有することができる。ゲートが６４ ビットのインタセプトを有する場合、６４ビット・インタセプトはｊｍｐｘプロ セッサ命令と共に第２の命令セットの命令か、または第２の命令セット・モード に切り替わるための特殊なビット・パターンを含むことになる。あるいは、ｊｍ ｐｘ命令と、第２の命令セットのオペレーティング・システム命令または特殊ビ ット・パターンは、６４ビット・インタセプト・ゲート内のアドレス参照によっ てメモリ内の他の場所で探し出すことができる。ｊｍｐｘ命令はプロセッサ１０ ４を第２の命令セット・モードに切り換える。特殊ビット・パターンもプロセッ サ１０４を第２の命令セット・モードに切り換える。次に、プロセッサ１０４は ６４ビット・インタセプトの第２の命令セットの命令を実行する。６４ビット・ インタセプトの第２の命令セットの命令は、イベントのイベント処理ルーチンで あり、このルーチンは第２の命令セットのオペレーティング・システムの一部を 含む。このようにして、プロセッサ１０４は第１の命令セットのオペレーティン グ・システムの部分から第２の命令セットのオペレーティング・システムの部分 に切り替わり、第１の命令セット・モードから第２の命令セット・モードに切り 替わる。イベント処理ルーチンの終わりに、プロセッサ１０４はｅｖｒｅｔ命令 を受け取る。ｅｖｒｅｔ命令はプロセッサ１０４をイベント処理ルーチンからア プリケーション・プログラムに戻し、ターゲット実行環境を復元する。 一方、ゲートが６４ビット・インタセプトを持たず、ｘ８６ゲートである場合 、プロセッサ１０４は第１の命令セット・モードのままで、第２の命令セット・ モードには切り替わらない。この場合、ゲートは第２の命令セット・モードへの 切換えを行わせない。ｘ８６割込み、呼出し、またはタスク切換え機構を使用す る。 プロセッサ１０４は第２の命令セットのアプリケーション・プログラムも実行 することができる。このアプリケーション・プログラムを実行している間、プロ セッサ１０４は上記の例のようにイベント指示を受け取ることができる。このイ ベントは、例外、機械チェック、または割込みである。イベント指示を受け取っ た後、プロセッサ１０４はその特定のイベントの発信源を判断する。プロセッサ １０４はコンピュータ・システム内のプログラム可能割込みコントローラに対し てイベントを生成した装置の識別情報を要求することによってその特定のイベン トの発信源を判断する。各装置はその装置に関連づけられたイベント行と番号を 持っている。プロセッサ１０４は次に、その特定のイベントのディスクリプタ項 目番号を判断する。 ディスクリプタ項目番号は、プログラム可能割込みコントローラにその情報を 要求することによって判断することができる。プログラム可能割込みコントロー ラは、初期設定コマンド・ワード・レジスタに格納されている基底アドレスに、 割込サービス・ルーチン・レジスタ内の最上位アクティブ・ビットの３ビット二 進値を加える。プログラム可能割込みコントローラは、その特定のイベントの性 質を示す情報も送る。この情報はプロセッサ１０４によってプロセッサ１０４の １つまたは複数の制御レジスタに格納される。プロセッサ１０４はディスクリプ タ項目番号を受け取り、ディスクリプタ・イベント番号に４を乗じることによっ てイベントのハンドラ・セレクタの実際の開始メモリ・アドレスを求める。プロ セッサ１０４は次に、ディスクリプタ・テーブルから開始メモリ・アドレスにあ るハンドラ・セレクタを取り出し、そのハンドラ・セレクタ内の命令を実行する 。ハンドラ・セレクタ内の命令を実行する際、プロセッサ１０４はプロセッサ１ ０４内の１つまたは複数の制御レジスタからその特定のイベントの性質を示す１ つまたは複数の値を取り出す。プロセッサ１０４はこの１つまたは複数の値から その特定のイベントのハンドラの実際の開始メモリ・アドレスを判断する。プロ セッサ１０４は次にその開始メモリ・アドレスにあるハンドラを取り出し、その ハンドラ内の命令またはそのハンドラが指す命令を実行する。プロセッサ１０４ はこの命令を第２の命令セット・モードで実行する。 第３図に、本発明の第３の実施態様のプロセッサをブロック図で示す。この実 施態様では、プロセッサ１０４は命令キャッシュ３２０と、デマルチプレクサ３ ２１と、ｘ８６デコーダ３２２と、６４ビット／デコーダ３２３と、マルチプレ クサ３２４と、命令セット・モード・セレクタ３２５と、実行ユニット３２６と 、レジスタ３２７と、レジスタ３２８とを備える。命令キャッシュ３２０は外部 メモリに結合され、外部メモリから命令を受け取る。命令は第１の命令セットの 命 令でも第２の命令セットの命令でもよい。命令は、デコードされて実行されるま で命令キャッシュ３２０に格納される。命令をデコードする適切な時点で、命令 キャッシュ３２０内の個々の命令がデマルチプレクサ３２１を介して送られる。 デマルチプレクサ３２１は、第１の命令セット・モードで命令キャッシュ３２０ からの命令をデコードするためにｘ８６デコーダ３２２を選択するか、または第 ２の命令セット・モードで命令キャッシュ３２０からの命令をデコードするため に６４ビット・デコーダ３２３を選択する。デマルチプレクサ３２１の選択は、 デマルチプレクサ３２１が命令セット・モード・セレクタ３２５から受け取った 信号に基づいて行われる。命令セット・モード・セレクタ３２５からの第１の信 号によって、デマルチプレクサ３２１はｘ８６デコーダ３２２と第１の命令セッ ト・モードを選択する。命令セット・モード・セレクタ３２５からの第２の信号 によって、デマルチプレクサ３２１は６４ビット・デコーダ３２３と第２の命令 セット・モードを選択する。プロセッサ１０４に最初に電源が投入されるとき、 プロセッサ１０４は初期設定プロシージャに応じて、第１の命令セット・モード または第２の命令セット・モードで電源投入されることができる。初期値が命令 セット・モード・セレクタ３２５に送られ、命令セット・モード・セレクタ３２ ５はその値に応答して第１の信号または第２の信号を送る。 この例では、プロセッサ１０４は第１の命令セット・モードで電源投入される 。したがって、デマルチプレクサ３２１は命令セット・モード・セレクタ３２５ から最初に第１の信号を受け取り、ｘ８６デコーダ３２２を選択する。命令キャ ッシュ３２０からデマルチプレクサ３２１を介して送られた命令はｘ８６デコー ダ３２２によってデコードされる。次いでその命令はマルチプレクサ３２４に送 られる。デマルチプレクサ３２１と同様に、マルチプレクサ３２４も命令セット ・モード・セレクタ３２５によって制御される。マルチプレクサ３２４が命令セ ット・モード・セレクタ３２５から第１の信号を受け取った場合、マルチプレク サ３２４はｘ８６デコーダ３２２を入力として選択する。それに対して、マルチ プレクサ３２４が命令セット・モード・セレクタ３２５から第２の信号を受け取 った場合、マルチプレクサ３２４は６４ビット・デコーダ３２３を入力として選 択する。 マルチプレクサ３２４の後、命令は次に実行ユニット３２６に送られる。実行 ユニット３２６はデコードされた命令を実行する。実行ユニット３２６はｘ８６ デコーダ３２２または６４ビット・デコーダ３２３から命令を受け取ることがで きる。実行ユニット３２６はレジスタ３２７にも結合され、レジスタ３２７には プロセッサ１０４が第１の命令セット・モードのときに値が格納される。実行ユ ニット３２６はレジスタ３２８にも結合され、レジスタ３２８にはプロセッサ１ ０４が第２の命令セット・モードのときに値が格納される。したがって、実行ユ ニット３２６は、第２の命令セットのプロセッサ命令を実行している間に、ｘ８ ６ｍｆ、ｘ８６ｓｍｆ、またはｘ８６ｆｍｆ命令に応答してレジスタ３２７から 値を取り出して使用することができる。同様に、実行ユニット３２６はｘ８６ｍ ｔ、ｘ８６ｓｍｔ、またはｘ８６ｆｍｔ命令に応答して、レジスタ３２７に値を 格納することもできる。ｘ８６デコーダ３２２がｊｍｐｘ命令をデコードすると き、ｘ８６デコーダ３２２は命令セット・モード・セレクタ３２５に切換え命令 を送る。命令セット・モード・セレクタ３２５はこの信号に応答してデマルチプ レクサ３２１とマルチプレクサ３２４に第２の信号を送る。この第２の信号によ って、デマルチプレクサ３２１は命令キャッシュ３２０から６４ビット・デコー ダ３２３に命令を送る。またこの第２の信号によって、マルチプレクサ３２４は その入力として６４ビット・デコーダ３２３を選択する。６４ビット・デコーダ ３２３から命令はマルチプレクサ３２４を介して実行ユニット３２６に送られる 。６４ビット・デコーダ３２３がｘ８６ｊｍｐ命令をデコードするとき、６４ビ ット・デコーダ３２３は命令セット・モード・セレクタ３２５に切換え信号を送 る。命令セット・モード・セレクタ３２５はこの信号に応答して、第１の信号を デマルチプレクサ３２１とマルチプレクサ３２４に送る。第１の信号によって、 デマルチプレクサ３２１はｘ８６デコーダ３２２を選択し、マルチプレクサ３２ ４はｘ８６デコーダ３２２を入力として選択する。このようにして、プロセッサ １０４は第１の命令セット・モードに戻る。 プロセッサ１０４は、ｊｍｐｘディスエーブル・レジスタをさらに備えること ができる。ｊｍｐｘディスエーブル・レジスタは、ｘ８６デコーダ３２２または 命令セット・モード・セレクタ３２５に結合されている。ｊｍｐｘディスエーブ ル・レジスタが設定されている場合、ｊｍｐｘ命令は無効化される。ｊｍｐｘ命 令があるとディスエーブル６４ビットＩＳＡ障害になる。プロセッサ１０４はｊ ｍｐｘ命令に応答して第２の命令セット・モードに切り替わらない。同様に、プ ロセッサ１０４はｘ８６ｊｍｐディスエーブル・レジスタも備えることができる 。ｘ８６ｊｍｐディスエーブル・レジスタは６４ビット・デコーダ３２３または 命令セット・モード・セレクタ３２５に結合されている。ｘ８６ｊｍｐディスエ ーブル・レジスタが設定されている場合、ｘ８６ｊｍｐ命令は無効化され、ｘ８ ６ｊｍｐ命令があるとディスエーブルｘ８６ＩＳＡ障害になる。プロセッサ１０ ４はｘ８６ｊｍｐ命令に応答して第１の命令セット・モードに切り替わらない。 あるいは、レジスタ３２７には、プロセッサ１０４が第１の命令セット・モー ドのときに値が格納され、プロセッサ１０４が第２の命令セット・モードのとき にも値が格納される。この場合、レジスタ３２７はレジスタ３２８の機能を実行 し、レジスタ３２８がなくなるかまたはレジスタ３２７に統合される。したがっ て、１組のレジスタが使用されているので、ｘ８６ｍｔ、ｘ８６ｍｆ、ｘ８６ｓ ｍｔ、ｘ８６ｓｍｆ、ｘ８６ｆｍｔ、ｘ８６ｆｍｆの各命令は使用されないこと になる。 第４図に本発明の第４の実施態様のプロセッサをブロック図で示す。この実施 態様では、プロセッサ１０４は、命令セット・モード・セレクタ状態機械４３０ と、命令キャッシュ４３２と、デコーダ４３３と、実行ユニット４３４と、レジ スタ４３５と、命令キャッシュ４３６と、デコーダ４３７と、実行ユニット４３ ８と、レジスタ４３９とを備える。状態機械４３０は外部メモリから命令を受け 取る。状態機械４３０は、実行ユニット４３４または実行ユニット４３８から受 け取った信号に基づいて命令キャッシュ４３２または命令キャッシュ４３６を選 択する。実行ユニット４３８が状態機械４３０に第１の信号を送った場合、状態 機械４３０は命令キャッシュ４３２を選択し、メモリから命令キャッシュ４３２ に命令を送る。プロセッサ１０４は第１の命令セット・モードで命令をデコード し、実行する。実行ユニット４３６が状態機械４３０に第２の信号を送った場合 、状態機械４３０は命令キャッシュ４３６を選択し、メモリから命令キャッシュ ４３６に命令を送る。この場合、プロセッサ１０４は第２の命令セット・モード で 命令をデコードし、実行する。 第３の実施態様と同様に、プロセッサ１０４は電源投入されるとき、初期設定 プロシージャに応じて第１の命令セット・モードまたは第２の命令セット・モー ドで電源投入されることができる。プロセッサ１０４が第１の命令セット・モー ドで電源投入された場合、最初に実行ユニット４３８から状態機械４３０に第１ の信号が送られる。それに対して、プロセッサ１０４が第２の命令セット・モー ドで電源投入された場合、実行ユニット４３４から状態機械４３０に第２の信号 が送られる。 この実施形態では、プロセッサ１０４は第１の命令セット・モードで電源投入 される。従って、初期値が実行ユニット４３８に送られ、それによって実行ユニ ット４３８が状態機械４３０に第１の信号を送る。外部メモリからの命令が状態 機械４３０を介して命令キャッシュ４３２に送られる。命令がプロセッサ１０４ によってデコードされ、実行されるまで、命令キャッシュ４３２に第１の命令セ ットの命令が格納される。適切な時点で、個々の命令が命令キャッシュ４３２か らデコーダ４３３に送られる。デコーダ４３３は命令キャッシュ４３２から送ら れた命令をデコードする。命令キャッシュ４３２から送られる命令は第１の命令 セットの命令である。第１の命令セットの命令のデコード後、実行ユニット４３ ４がそれらの命令を実行する。実行ユニット４３４はレジスタ４３５に結合され ており、レジスタ４３５に値を格納する。 実行ユニット４３４がｊｍｐｘ命令を実行するとき、実行ユニット４３４は状 態機械４３０に第２の信号を送る。状態機械４３０は第２の信号に応答し、それ 以降の個々の命令の宛先として命令キャッシュ４３６を選択する。以降の個々の 命令は第２の命令セットの命令である。外部メモリからの個々の命令は命令キャ ッシュ４３６に格納される。適切な時点で、デコーダ４３７が命令キャッシュ４ ３６から個々の命令を取り出し、それらの命令をデコードする。次に実行ユニッ ト４３８がデコーダ４３７から送られたデコードされた命令を第２の命令セット ・モードで実行する。実行ユニット４３８はレジスタ４３９に結合されており、 レジスタ４３９に値を格納する。実行ユニット４３８は実行ユニット４３４にも 結合され、実行ユニット４３４はレジスタ４３５に結合されている。したがって 、 実行ユニット４３８は、第２の命令セットのプロセッサ命令を実行している間に 、ｘ８６ｍｆ、ｘ８６ｓｍｆ、またはｘ８６ｆｍｆ命令に応答して、レジスタ４ ３５から値を取り出して使用することができる。同様に、実行ユニット４３８は 、ｘ８６ｍｔ、ｘ８６ｓｍｔ、またはｘ８６ｆｍｔ命令に応答してレジスタ４３ ５に値を格納することもできる。実行ユニット４３８はｘ８６ｊｍｐ命令を実行 するとき、状態機械４３０に第１の信号を送る。次に、状態機械４３０は第１の 信号に応答して外部メモリから送られるそれ以降の命令のために命令キャッシュ ４３２を選択する。このようにして、プロセッサ１０４は第１の命令セット・モ ードに切り替わって戻ることができる。 プロセッサ１０４はｊｍｐｘディスエーブル・レジスタをさらに備えることが できる。ｊｍｐｘディスエーブル・レジスタは実行ユニット４３４に結合されて いる。ｊｍｐｘディスエーブル・レジスタが設定されている場合、ｊｍｐｘ命令 は無効化され、ｊｍｐｘ命令があるとディスエーブル６４ビットＩＳＡ障害にな る。プロセッサ１０４はｊｍｐｘ命令に応答して第２の命令セット・モードに切 り替わらない。同様に、プロセッサ１０４はｘ８６ｊｍｐディスエーブル・レジ スタも備えることができる。ｘ８６ｊｍｐディスエーブル・レジスタは実行ユニ ット４３８に結合されている。ｘ８６ｊｍｐディスエーブル・レジスタが設定さ れている場合、ｘ８６ｊｍｐ命令は無効化され、ｘ８６ｊｍｐ命令があるとディ スエーブルｘ８６ＩＳＡ障害になる。プロセッサ１０４はｘ８６ｊｍｐ命令に応 答して第１の命令セット・モードに切り替わらない。 あるいは、レジスタ４３５は実行ユニット４３４と実行ユニット４３８の両方 に結合されている。レジスタ４３５には、プロセッサ１０４が第１の命令セット ・モードのときに値が格納され、プロセッサ１０４が第２の命令セット・モード のときにも値が格納される。この場合、レジスタ４３５はレジスタ４３９の機能 を実行し、レジスタ４３９がなくなるかまたはレジスタ４３５に統合される。し たがって、使用されるレジスタは１セットであるため、ｘ８６ｍｔ、ｓ８６ｍｆ 、ｘ８６ｓｍｔ、ｘ８６ｓｍｆ、ｘ８６ｆｍｔ、およびｘ８６ｆｍｆ命令は使用 されないことになる。 第５図に、本発明の第５の実施態様のプロセッサをブロック図で示す。この実 施態様では、プロセッサ１０４は、デマルチプレクサ５４０と、変換機構５４１ と、命令キャッシュ５４２と、デコーダ５４３と、実行ユニット５４４と、レジ スタ５４５と、レジスタ５４６とを備える。デマルチプレクサ５４０は外部メモ リに結合され、外部メモリから命令を受け取る。命令は第１の命令セットの命令 でも第２の命令セットの命令でもよい。デマルチプレクサ５４０が、外部メモリ からの命令を第２の命令セットの命令に変換するために変換機構５４１を選択す るか、または外部メモリからの命令をデコードして実行するまで格納するために 命令キャッシュ５４２を選択する。このデマルチプレクサ５４０の選択は、デマ ルチプレクサ５４０がデコーダ５４３から受け取った信号に基づいて行われる。 デコーダ５４３からの第１の信号によってデマルチプレクサ５４０は変換機構５ ４１と第１の命令セット・モードを選択する。デコーダ５４３からの第２の信号 によって、デマルチプレクサ５４０は命令キャッシュ５４２と第２の命令セット ・モードを選択する。プロセッサ１０４が最初に電源投入されたとき、プロセッ サ１０４は初期設定プロシージャに応じて第１の命令セット・モードまたは第２ の命令セット・モードで電源投入される。初期値がデコーダ５４３に送られ、デ コーダ５４３はその値に応答して第１の信号または第２の信号を送る。この例で は、プロセッサ１０４は第１の命令セット・モードで電源投入される。したがっ て、デマルチプレクサ５４０は最初にデコーダ５４３から第１の信号を受け取り 、変換機構５４１を選択する。外部メモリからデマルチプレクサ５４０を介して 送られた命令が変換機構５４１によって第２の命令セットの命令に変換される。 変換機構５４１は、第１の命令セットの命令を第２の命令セットの命令に変換す る回路を備える。変換された命令は次に命令キャッシュ５４２に送られる。命令 キャッシュ５４２には、命令がデコードされて実行されるまで格納される。命令 をデコードする適切な時点で、命令キャッシュ５４２内の命令をデコードするた めに命令キャッシュ５４２内の命令がデコーダ５４３に送られる。命令キャッシ ュ５４２から送られる命令は第２の命令セットの命令である。デコード後、第２ の命令セットの命令は実行ユニット５４４に送られる。実行ユニット５４４はデ コーダ５４３から送られたデコード済み命令を実行する。実行ユニット５４４は 、プロセッサ１０４が第１の命令セット・モードのときに値が格納されるレジス タ ５４５にも結合されている。実行ユニット５４４は、プロセッサ１０４が第２の 命令セット・モードのときに値が格納されるレジスタ５４６にも結合されている 。したがって、実行ユニット５４４は、第２の命令セットのプロセッサ命令を実 行している間にｘ８６ｍｆ、ｘ８６ｓｍｆ、またはｘ８６ｆｍｆ命令に応答して レジスタ５４５から値を取り出すことができる。同様に、実行ユニット５４４は ｘ８６ｍｔ、ｘ８６ｓｍｔ、またはｘ８６ｆｍｔ命令に応答してレジスタ５４５ に値を格納することもできる。 デコーダ５４３がｊｍｐｘ命令をデコードする場合、デコーダ５４３はデマル チプレクサ５４０に第２の信号を送る。この第２の信号によってデマルチプレク サ５４０は命令キャッシュ５４２を選択し、外部メモリからの命令を命令キャッ シュ５４２に送る。このようにして、プロセッサ１０４は第２の命令セット・モ ードに切り替わる。デコーダ５４３がｘ８６ｊｍｐ命令をデコードする場合、デ コーダ５４３はデマルチプレクサ５４０に第１の信号を送る。デマルチプレクサ ５４０はこの第１の信号に応答して変換機構５４１を選択し、外部メモリからの 命令を変換機構５４１に送る。このようにして、プロセッサ１０４は第１の命令 セット・モードに戻ることができる。 プロセッサ１０４は、ｊｍｐｘディスエーブル・レジスタをさらに備えること ができる。ｊｍｐｘディスエーブル・レジスタはデコーダ５４３に結合されてい る。ｊｍｐｘディスエーブル・レジスタが設定されている場合、ｊｍｐｘ命令は 無効化され、ｊｍｐｘ命令があるとディスエーブル６４ビットＩＳＡ障害になる 。プロセッサ１０４はｊｍｐｘ命令に応答して第２の命令セット・モードに切り 替わらない。同様に、プロセッサ１０４はｘ８６ｊｍｐディスエーブル・レジス タをさらに備えることができる。ｘ８６ｊｍｐディスエーブル・レジスタはデコ ーダ５４３に結合されている。ｘ８６ｊｍｐディスエーブル・レジスタが設定さ れている場合、ｘ８６ｊｍｐ命令は無効化され、ｘ８６ｊｍｐ命令があるとディ スエーブルｘ８６ＩＳＡ障害になる。プロセッサ１０４はｘ８６ｊｍｐ命令に応 答して第１の命令セット・モードに切り替わらない。 あるいは、レジスタ５４５にはプロセッサ１０４が第１の命令セット・モード のときに値が格納され、プロセッサ１０４が第２の命令セット・モードのときに も値が格納される。この場合、レジスタ５４５はレジスタ５４６の機能を実行し 、レジスタ５４６をなくすかレジスタ５４５に統合する。したがって、使用され るレジスタは１セットであるため、ｘ８６ｍｔ、ｘ８６ｍｆ、ｘ８６ｓｍｔ、ｘ ８６ｓｍｆ、ｘ８６ｆｍｔ、およびｘ８６ｆｍｆ命令は使用されないことになる 。 第６図に、本発明の第６の実施態様のプロセッサをブロック図で示す。第６の 実施態様のプロセッサは、以下の例外を除いて第５の実施態様のプロセッサと同 様である。命令キャッシュ６４２が外部メモリに結合されている。デマルチプレ クサ６４０が命令キャッシュ６４２に結合されている。変換機構６４１とデコー ダ６４３がデマルチプレクサ６４０に結合されている。デコーダ６４３は変換機 構６４１にも結合されている。実行ユニット６４４がデコーダ６４３に結合され ている。レジスタ６４５とレジスタ６４６が実行ユニット６４４に結合されてい る。 命令キャッシュ６４２が外部メモリから命令を受け取る。この命令は第１の命 令セットの命令でも第２の命令セットの命令でもよい。デマルチプレクサ６４０ が命令キャッシュ６４２から命令を受け取る。デマルチプレクサ６４０は命令キ ャッシュ６４２からの命令を第２の命令セットに変換するように変換機構６４１ を選択するか、または命令キャッシュ６４２からの命令をデコードするようにデ コーダ６４３を選択する。デマルチプレクサ６４０のこの選択は、デマルチプレ クサ６４０がデコーダ６４３から受け取った信号に基づいて行われる。デコーダ ６４３からの第１の信号によって、デマルチプレクサ６４０は変換機構６４１と 第１の命令セット・モードを選択する。デコーダ６４３からの第２の信号によっ てデマルチプレクサ６４０はデコーダ６４３と第２の命令セット・モードを選択 する。プロセッサ１０４が最初に電源投入されるとき、プロセッサ１０４は初期 設定プロシージャに応じて第１の命令セット・モードまたは第２の命令セット・ モードで電源投入される。初期値がデコーダ６４３に送られ、デコーダ６４３は この値に応答して第１の信号または第２の信号を送る。この例では、プロセッサ １０４は第１の命令セット・モードで電源投入される。したがって、デマルチプ レクサ６４０は最初にデコーダ６４３から第１の信号を受け取り、変換機構６４ １を選択する。命令キャッシュ６４２からデマルチプレクサ６４０を介して送ら れた命令が、変換機構６４１によって第２の命令セットの命令に変換される。変 換機構６４１は第１の命令セットの命令を第２の命令セットの命令に変換する回 路を備える。変換された命令は次にデコーダ６４３に送られる。デコード後、第 ２の命令セットの命令は実行ユニット６４４に送られる。実行ユニット６４４は デコーダ６４３から送られたデコード済み命令を実行する。実行ユニット６４４ は、プロセッサ１０４が第１の命令セット・モードのときに値が格納されるレジ スタ６４５にも結合されている。実行ユニット６４４は、プロセッサ１０４が第 ２の命令セット・モードのときに値が格納されるレジスタ６４６にも結合されて いる。したがって、実行ユニット６４４は、第２の命令セットのプロセッサ命令 を実行している間に、ｘ８６ｍｆ、ｘ８６ｓｍｆ、またはｘ８６ｆｍｆ命令に応 答して使用されているレジスタ６４５から値を取り出すことができる。同様に、 実行ユニット６４４はｘ８６ｍｔ、ｘ８６ｓｍｔ、またはｘ８６ｆｍｔ命令に応 答してレジスタ６４５に値を格納することもできる。 デコーダ６４３がｊｍｐｘ命令をデコードするとき、デコーダ６４３はデマル チプレクサ６４０に第２の信号を送る。この第２の信号によって、デマルチプレ クサ６４０はデコーダ６４３を選択し、命令キャッシュ６４２からデコーダ６４ ３に命令を送る。このようにして、プロセッサ１０４は第２の命令セット・モー ドに切り替わる。デコーダ６４３がｘ８６ｊｍｐ命令をデコードするとき、デコ ーダ６４３はデマルチプレクサ６４０に第１の信号を送る、デマルチプレクサ６ ４０はこの第１の信号に応答して、変換機構６４１を選択し、命令キャッシュ６ ４２から変換機構６４１に命令を送る。このようにして、プロセッサ１０４は第 １の命令セット・モードに戻ることができる。 プロセッサ１０４は、ｊｍｐｘディスエーブル・レジスタも備える。ｊｍｐｘ ディスエーブル・レジスタはデコーダ６４３に結合されている。ｊｍｐｘディス エーブル・レジスタが設定されている場合、ｊｍｐｘ命令が無効化され、ｊｍｐ ｘ命令があるとディスエーブル６４ビットＩＳＡ障害になる。プロセッサ１０４ はｊｍｐｓ命令に応答して第２の命令セット・モードに切り替わらない。同様に 、プロセッサ１０４はｘ８６ｊｍｐディスエーブル・レジスタも備えることがで きる。ｘ８６ｊｍｐディスエーブル・レジスタはデコーダ６４３に結合されてい る。 ｘ８６ｊｍｐディスエーブル・レジスタが設定されている場合、ｘ８６ｊｍｐ命 令が無効化され、ｘ８６ｊｍｐ命令があるとディスエーブルｘ８６ＩＳＡ障害に なる。プロセッサ１０４はｘ８６ｊｍｐ命令に応答して第１の命令セット・モー ドに切り替わらない。 あるいは、レジスタ６４５にはプロセッサ１０４が第１の命令セット・モード のときに値が格納され、プロセッサ１０４が第２の命令セット・モードのときに も値が格納される。この場合、レジスタ６４５はレジスタ６４６の機能を実行し 、レジスタ６４６はなくすかレジスタ６４５に統合される。したがって、使用さ れるレジスタは１セットであるため、ｘ８６ｍｔ、ｘ８６ｍｆ、ｘ８６ｓｍｔ、 ｘ８６ｓｍｆ、ｘ８６ｆｍｔ、およびｘ８６ｆｍｆ命令は使用されないことにな る。 第７図に本発明の第７の実施態様のプロセッサをブロック図で示す。第７の実 施態様のプロセッサは、以下の例外を除いて第６の実施態様のプロセッサと同様 である。命令キャッシュ７４２が外部メモリに結合されている。デマルチプレク サ７４０が命令キャッシュ７４２に結合されている。変換機構７４１とデコーダ ７４３がデマルチプレクサ７４０に結合されている。実行ユニット７４４がデコ ーダ７４３と変換機構７４１に結合されている。レジスタ７４５とレジスタ７４ ６が実行ユニット７４４に結合されている。 命令キャッシュ７４２が外部メモリから命令を受け取る。この命令は第１の命 令セットの命令でも第２の命令セットの命令でもよい。デマルチプレクサ７４０ は命令キャッシュ７４２から命令を受け取る。デマルチプレクサ７４０は、命令 キャッシュ７４２からの命令を変換してデコードするように変換機構７４１を選 択するか、または命令キャッシュ７４２からの命令をデコードするようにデコー ダ７４３を選択する。このデマルチプレクサ７４０の選択は、デマルチプレクサ ７４０がデコーダ７４３と変換機構７４１から受け取った信号に基づいて行われ る。デコーダ７４３からの第１の信号によって、デマルチプレクサ７４０は変換 機構７４１と第１の命令セット・モードを選択する。変換機構７４１からの第２ の信号によって、デマルチプレクサ７４０はデコーダ７４３と第２の命令セット ・モードを選択する。プロセッサ１０４が最初に電源投入されるとき、プロセッ サ１０４は初期設定プロシージャに応じて第１の命令セット・モードまたは第２ の命令セット・モードで電源投入される。初期値がデコーダ７４３および変換機 構７４１に送られる。この値に応答してデコーダ７４３または変換機構７４１が 第１の信号または第２の信号を送る。この例では、プロセッサ１０４は第１の命 令セット・モードで電源投入される。したがって、デマルチプレクサ７４０は最 初にデコーダ７４３から第１の信号を受け取り、変換機構７４１を選択する。命 令キャッシュ７４２からデマルチプレクサ７４０を介して送られた命令が変換機 構７４１によって変換され、デコードされる。変換機構７４１は第１の命令セッ トの命令の変換とデコードを行う回路を備える。変換され、デコードされた命令 は次に実行ユニット７４４に送られ、実行ユニット７４４はデコード済み命令を 実行する。実行ユニット７４４は、プロセッサ１０４が第１の命令セット・モー ドのときに値が格納されるレジスタ７４５にも結合されている。実行ユニット７ ４４は、プロセッサ１０４が第２の命令セット・モードのときに値が格納される レジスタ７４６にも結合されている。したがって、実行ユニット７４４は、第２ の命令セットのプロセッサ命令を実行している間に、ｘ８６ｍｆ、ｘ８６ｓｍｆ 、またはｘ８６ｆｍｆ命令に応答して、使用されているレジスタ７４５から値を 取り出すことができる。同様に、実行ユニット７４４はｘ８６ｍｔ、ｘ８６ｓｍ ｔ、またはｘ８６ｆｍｔ命令に応答してレジスタ７４５に値を格納することもで きる。 変換機構７４１がｊｍｐｘ命令を受け取る場合、変換機構７４１はデマルチプ レクサ７４０に第２の信号を送る。この第２の信号によってデマルチプレクサ７ ４０はデコーダ７４３を選択し、命令キャッシュ７４２からデコーダ７４３に命 令を送る。このようにして、プロセッサ１０４は第２の命令セット・モードに切 り替わる。デコーダ７４３がｘ８６ｊｍｐ命令をデコードする場合、デコーダ７ ４３はデマルチプレクサ７４０に第１の信号を送る。デマルチプレクサ７４０は この第１の信号に応答して変換機構７４１を選択し、命令キャッシュ７４２から 変換機構７４１に命令を送る。このようにして、プロセッサ１０４は第１の命令 セット・モードに戻ることができる。 プロセッサ１０４はｊｍｐｘディスエーブル・レジスタをさらに備えることが できる。ｊｍｐｘディスエーブル・レジスタは変換機構７４１に結合されている 。ｊｍｐｘディスエーブル・レジスタが設定されている場合、ｊｍｐｘ命令は無 効 化され、ｊｍｐｘ命令があるとディスエーブル６４ビットＩＳＡ障害になる。プ ロセッサ１０４はｊｍｐｘ命令に応答して第２の命令セット・モードに切り替わ らない。同様に、プロセッサ１０４はｘ８６ｊｍｐディスエーブル・レジスタを さらに備えることができる。ｘ８６ｊｍｐディスエーブル・レジスタはデコーダ ７４３に結合される。ｘ８６ｊｍｐディスエーブル・レジスタが設定されている 場合、ｘ８６ｊｍｐ命令は無効化され、ｘ８６ｊｍｐ命令があるとディスエーブ ルｘ８６ＩＳＡ障害になる。プロセッサ１０４はｘ８６ｊｍｐ命令に応答して第 １の命令セット・モードに切り替わらない。 あるいは、レジスタ７４５にはプロセッサ１０４が第１の命令セット・モード のときに値を格納することができ、プロセッサ１０４が第２の命令セット・モー ドのときにも値を格納することができる。この場合、レジスタ７４５はレジスタ ７４６の機能を実行し、レジスタ７４６はなくすかレジスタ７４５に統合する。 したがって、使用されるレジスタは１セットであるため、ｘ８６ｍｔ、ｘ８６ｍ ｆ、ｘ８６ｓｍｔ、ｘ８６ｓｍｆ、ｘ８６ｆｍｔ、およびｘ８６ｆｍｆ命令は使 用されないことになる。 以上の説明では、本発明について特定の実施形態を参照しながら説明した。し かし、請求の範囲に記載されている本発明のより広い精神および範囲から逸脱す ることなく、本発明に様々な修正および変更を加えることができることは明らか であろう。したがって、本明細書および図面は限定的なものではなく例示的なも のとみなされるべきである。 当業者なら以上の説明を読めば本発明の多くの変更および修正がわかるであろ が、図示し、例示のために説明した特定の実施態様は決して限定的なものとみな されることを意図したものではない。したがって、特定の実施態様の詳細に関す る言及は、請求の範囲を限定することを意図したものではなく、請求の範囲は本 質的に本発明にとって不可欠であるとみなされる特徴のみを記載したものである 。 以上、プロセッサにおいて命令セット間で移行を行う方法および装置について 説明した。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９６年１２月６日 【補正内容】補正請求の範囲 １．第１および第２の命令セット・アーキテクチャ（ＩＳＡ）の命令を含むプロ グラムを実行するデータ・プロセッサであって、 前記プログラムの命令のシーケンスを格納する１つまたは複数のキャッシュ・ メモリと、 前記１つまたは複数のキャッシュ・メモリに結合され、前記第１のＩＳＡから の前記シーケンス内の第１の命令および前記第２のＩＳＡからの前記シーケンス 内の第２の命令のデコードおよび実行を行う命令処理ユニットと、 前記第１の命令の実行に付随するデータが第１のレジスタ・ファイルに格納さ れ、前記第２の命令に付随するデータが第２のレジスタ・ファイルに格納される 、前記第１および第２のＩＳＡに関連づけられた前記第１および第２のレジスタ ・ファイルと を含むデータ・プロセッサ。 ２．前記第１のＩＳＡが複雑命令セット・コンピュータ・アーキテクチャ（ＣＩ ＳＣ）タイプであり、前記第２のＩＳＡが縮小命令セット・コンピュータ・アー キテクチャ（ＲＩＳＣ）タイプであることを特徴とする、請求項１に記載のデー タ・プロセッサ。 ３．前記第２のＩＳＡが６４ビット対応であることを特徴とする、請求項１に記 載のデータ・プロセッサ。 ４．前記命令処理ユニットが、 前記１つまたは複数のキャッシュ・メモリに結合され、前記第１の命令をデコ ードする第１のデコーダと、 前記１つまたは複数のキャッシュ・メモリに結合され、前記第２の命令をデコ ードする第２のデコーダと、 前記第１および第２のデコーダに結合された入力と、出力とを有するマルチプ レクサと、 前記マルチプレクサの前記出力に結合され、第１および第２の命令を実行し、 前記第１の命令の第１の結果が前記第１のレジスタ・ファイルに書き込まれ、前 記第２の命令の第２の結果が前記第２のレジスタ・ファイルに書き込まれる実行 ユニットとを備えることを特徴とする、請求項１に記載のデータ・プロセッサ。 ５．前記命令処理ユニットが、 前記第１および第２のデコーダと前記マルチプレクサとに結合され、ＩＳＡ切 換え命令に応答して前記マルチプレクサの前記出力を選択する選択信号を生成す る命令セット・モード・セレクタ（ＩＳＭＳ）をさらに備えることを特徴とする 、請求項４に記載のデータ・プロセッサ。 ６．コンピュータ・システムが、 コンピュータ・システム内の構成要素間の通信リンクを行うバスと、 前記バスに結合され、情報を記憶する外部メモリと、 前記外部メモリと前記バスとに結合され、前記第１の命令と前記第２の命令が 単一のコンピュータ・プログラムからのものである第１の命令セットの第１の命 令および第２の命令セットの第２の命令のデコードと実行を行うマイクロプロセ ッサとを備え、前記マイクロプロセッサは、 第１および第２のレジスタ・ファイルと、 前記第１の命令と前記第２の命令とを格納する命令キャッシュと、 前記命令キャッシュに結合され、前記第１の命令をデコードする第１のデコー ダと、 前記命令キャッシュに結合され、前記第２の命令をデコードする第２のデコー ダと、 前記第１および第２のデコーダに結合された入力と、出力とを有するマルチプ レクサと、 前記マルチプレクサの前記出力に結合され、第１および第２の命令を実行し、 前記第１の命令の第１の結果が前記第１のレジスタ・ファイルに書き込まれ、前 記第２の命令の第２の結果が前記第２のレジスタ・ファイルに書き込まれる実行 ユニットと を備えるコンピュータ・システム。 ７．前記第１の命令セットが複雑命令セット・コンピュータ（ＣＩＳＣ）アーキ テクチャ用に調整され、前記第２の命令セットが縮小命令セット・コンピュータ （ＲＩＳＣ）アーキテクチャ用に調整されていることを特徴とする、請求項６に 記載のコンピュータ・システム。 ８．前記実行ユニットが、 前記第１のデコーダに結合され、前記第１の命令を実行する第１の実行ユニッ トと、 前記第２のデコーダに結合され、前記第２の命令を実行する第２の実行ユニッ トとを備えることを特徴とする、請求項７に記載のコンピュータ・システム。 ９．前記マイクロプロセッサが、 前記命令キャッシュに結合され、前記第１の命令セットの前記第１の命令を前 記第２の命令セットの対応する命令に変換するように調整され、前記命令キャッ シュに前記第２の命令セットの前記対応する命令が格納される変換ユニットとを さらに備えることを特徴とする、請求項６に記載のコンピュータ・システム。 １０．プロセッサでコンピュータ・プログラムの命令を実行する方法であって、 （ａ）第１の命令セットの第１の命令を実行するステップと、 （ｂ）前記プロセッサを第１の命令セット動作モードから第２の命令セット動 作モードに変える第１の切換え命令を実行するステップと、 （ｃ）第２の命令セットの第２の命令を実行するステップと を含む方法。 １１．（ｄ）前記プロセッサを前記第２の命令セット動作モードから前記第１の 命令セット動作モードに変える第２の切換え命令を実行するステップと、 （ｅ）前記第１の命令セットの第２の命令を実行するステップとをさらに含む 、請求項１０に記載の方法。 １２．ステップ（ｅ）によって前記第１の命令セットに関連づけられたレジスタ から前記第２の命令セットに関連づけられたレジスタにデータ値が移動すること を特徴とする、請求項１１に記載の方法。 １３．第１と第２の命令セット・アーキテクチャ（ＩＳＡ）の命令を含むコンピ ュータ・プログラムを実行するデータ・プロセッサであって、 前記第１のＩＳＡに対応する第１の動作モードになっている間に前記第１の命 令を実行し、前記第２のＩＳＡに対応する第２の動作モードになっている間に前 記第２の命令を実行する手段と、 前記第２のモードが前記第２のＩＳＡに対応する、前記第１の動作モードと前 記第２の動作モードとを切り換える手段と を備えるデータ・プロセッサ。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＵＡ(ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＲＵ，ＴＪ，ＴＭ )，ＡＬ，ＡＭ，ＡＴ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＣＺ，ＤＥ， ＤＥ，ＤＫ，ＤＫ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，Ｇ Ｂ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ， ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，Ｐ Ｔ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＫ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者 アルパート，ドナルド・ビィ アメリカ合衆国・95051・カリフォルニア 州・サンタクララ・クレアモント アヴェ ニュ・73

Claims (1)

1. 【特許請求の範囲】 １．第１の命令と第２の命令とが単一のコンピュータ・プログラムからのもので ある、第１の命令セットの前記第１の命令と第２の命令セットの前記第２の命令 とを受け取ることができるバス・インタフェース・ユニットと、 前記バス・インタフェース・ユニットに結合され、前記バス・インタフェース ・ユニットから前記第１の命令セットの前記第１命令と前記第２の命令セットの 前記第２の命令を伝送することができる内部バスと、 前記内部バスに結合され、前記第１の命令セットの前記第１の命令および前記 第２の命令セットの前記第２の命令のデコードと実行を行うことができる命令ユ ニットとを備えるデータ・プロセッサ。 ２．前記第１の命令セットが複雑命令セットであり、前記第２の命令セットが縮 小命令セットであることを特徴とする、請求項１に記載のプロセッサ。 ３．前記第１の命令セットが１６ビットおよび３２ビット命令セットであり、前 記第２の命令セットが６４ビット命令セットであることを特徴とする、請求項１ に記載のプロセッサ。 ４．前記命令ユニットが、 前記内部バスに結合され、前記第１の命令と前記第２の命令を格納することが できる命令キャッシュと、 前記命令キャッシュに結合され、前記第１の命令セットの前記第１の命令をデ コードすることができる第１のデコーダと、 前記命令キャッシュに結合され、前記第２の命令セットの前記第２の命令をデ コードすることができる第２のデコーダと、 前記第１のデコーダと前記第２のデコーダとに結合され、信号に応答して前記 第１のデコーダと前記第２のデコーダとのうちから選択することができるマルチ プレクサと、 前記マルチプレクサに結合され、前記マルチプレクサからの選択されたデコー ド済み命令を実行することができる実行ユニットとを備えることを特徴とする、 請求項１に記載のプロセッサ。 ５．前記命令ユニットが、 前記第１のデコーダと前記第２のデコーダと前記マルチプレクサとに結合され 、現行モードを前記第１のデコーダまたは前記第２のデコーダから切り換える命 令に応答して前記信号を前記マルチプレクサに送ることができる命令セット・モ ード・セレクタをさらに備えることを特徴とする、請求項４に記載のプロセッサ 。 ６．前記命令ユニットが、前記命令キャッシュに結合され、前記信号に応答して 前記第１のデコーダまたは前記第２のデコーダを選択することができるデマルチ プレクサをさらに備え、前記命令セット・モード・セレクタが現行モードを前記 第１のデコーダまたは前記第２のデコーダから切り換える命令に応答して前記デ マルチプレクサに前記信号を送ることができることを特徴とする、請求項５に記 載のプロセッサ。 ７．前記命令ユニットが、 前記内部バスに結合され、前記第１の命令を格納することができる第１の命令 キャッシュと、 前記第１の命令キャッシュに結合され、前記第１の命令をデコードすることが できる第１のデコーダと、 前記第１のデコーダに結合され、前記第１の命令を実行することができ、信号 に応答して実行を開始する第１の実行ユニットと、 前記内部バスに結合され、前記第２の命令を格納することができる第２の命令 キャッシュと、 前記第２の命令キャッシュに結合され、前記第２の命令をデコードすることが できる第２のデコーダと、 前記第２のデコーダに結合され、前記第２の命令を実行することができ、前記 信号に応答して実行を開始する第２の実行ユニットとを備えることを特徴とする 、請求項１に記載のプロセッサ。 ８．前記第１の実行ユニットが、第１の切換え命令に応答して実行を開始するよ うに前記第２の実行ユニットに前記信号を送り、前記第１の実行ユニットが前記 第１の切換え命令に応答して実行を中断することを特徴とする、請求項７に記載 のプロセッサ。 ９．前記第２の実行ユニットが、第２の切換え命令に応答して実行を開始するよ うに前記第１の実行ユニットに前記信号を送り、前記第２の実行ユニットが前記 第２の切換え命令に応答して実行を中断することを特徴とする、請求項７に記載 のプロセッサ。 １０．前記命令ユニットが、 前記内部バスに結合され、前記第１の命令セットの前記第１の命令を前記第２ の命令セットの対応する命令に変換することができる変換機構と、 前記内部バスと前記変換機構とに結合され、前記第２の命令セットの前記第２ の命令を格納することができ、前記第２の命令セットの前記対応する命令を格納 することができる命令キャッシュと、 前記命令キャッシュに結合され、前記第２の命令セットの前記第２の命令を実 行することができ、前記第２の命令セットの前記対応する命令を実行することが できる実行ユニットとを備えることを特徴とする、請求項１に記載のプロセッサ 。 １１．前記命令ユニットが、 前記命令キャッシュに結合され、前記第２の命令セットの前記第２の命令をデ コードすることができ、前記第２の命令セットの前記対応する命令をデコードす ることができるデコーダをさらに備えることを特徴とする、請求項１０に記載の プロセッサ。 １２．前記変換機構が状態機械を備えることを特徴とする、請求項１０に記載の プロセッサ。 １３．前記変換機構が論理装置を備えることを特徴とする、請求項１０に記載の プロセッサ。 １４．前記プロセッサが、マイクロコード命令を記憶する制御読取り専用メモリ 装置をさらに備え、前記変換機構が前記マイクロコード命令を受け取って前記第 １の命令セットの前記第１の命令を前記第２の命令セットの対応する命令に変換 することを特徴とする、請求項１０に記載のプロセッサ。 １５．前記命令ユニットが、 前記内部バスと前記変換機構とに結合され、前記第２の命令セットの前記第２ の命令を格納することができ、前記第１の命令セットの前記第１の命令を格納す ることができる命令キャッシュと、 前記命令キャッシュに結合され、前記第１の命令セットの前記第１の命令を前 記第２の命令セットの対応する命令に変換することができる変換機構と、 前記命令キャッシュと前記変換機構とに結合され、前記第２の命令セットの前 記第２の命令をデコードすることができ、前記第２の命令セットの前記対応する 命令をデコードすることができるデコーダと、 前記デコーダに結合され、前記第２の命令セットの前記第２の命令を実行する ことができ、前記第２の命令セットの前記対応する命令を実行することができる 実行ユニットとを備えることを特徴とする、請求項１に記載のプロセッサ。 １６．コンピュータ・システム内の構成要素間に通信リンクを提供するバスと、 前記バスに結合され、キーボードと前記コンピュータ・システムとの結合を可 能にするキーボード・コントローラと、 前記バスに結合され、情報を記憶することができる外部メモリと、 前記外部メモリと前記バスとに結合され、前記第１の命令と前記第２の命令が 単一のコンピュータ・プログラムからのものである第１の命令セットの第１の命 令および第２の命令セットの第２の命令のデコードと実行を行うことができるマ イクロプロセッサとを備えるコンピュータ・システム。 １７．前記第１の命令セットが複雑命令セットで、前記第２の命令セットが縮小 命令セットであることを特徴とする、請求項１６に記載のコンピュータ・システ ム。 １８．前記マイクロプロセッサが、 前記第１の命令と前記第２の命令を格納することができる命令キャッシュと、 前記命令キャッシュに結合され、前記第１の命令セットの前記第１の命令をデ コードすることができる第１のデコーダと、 前記命令キャッシュに結合され、前記第２の命令セットの前記第２の命令をデ コードすることができる第２のデコーダと、 前記第１のデコーダと前記第２のデコーダとに結合され、信号に応答して前記 第１のデコーダと前記第２のデコーダとのうちから選択することができる第１の マルチプレクサと、 前記マルチプレクサに結合され、前記マルチプレクサからの選択された命令を 実行することができる実行ユニットとを備えることを特徴とする、請求項１６に 記載のコンピュータ・システム。 １９．前記マイクロプロセッサが、 前記第１の命令を格納することができる第１の命令キャッシュと、 前記第１の命令キャッシュに結合され、前記第１の命令をデコードすることが できる第１のデコーダと、 前記第１のデコーダに結合され、前記第１の命令を実行することができ、信号 に応答して実行を開始する第１の実行ユニットと、 前記第２の命令を格納することができる第２の命令キャッシュと、 前記第２の命令キャッシュに結合され、前記第２の命令をデコードすることが できる第２のデコーダと、 前記第２のデコーダに結合され、前記第２の命令を実行することができ、前記 信号に応答して実行を開始する第２の実行ユニットとを備えることを特徴とする 、請求項１６に記載のコンピュータ・システム。 ２０．前記マイクロプロセッサが、 前記第１の命令セットの前記第１の命令を前記第２の命令セットの対応する命 令に変換することができる変換機構と、 前記変換機構に結合され、前記第２の命令セットの前記第２の命令を格納する ことができ、前記第２の命令セットの前記対応する命令を格納することができる 命令キャッシュと、 前記命令キャッシュに結合され、前記第２の命令セットの前記第２の命令を実 行することができ、前記第２の命令セットの前記対応する命令を実行することが できる実行ユニットとを備えることを特徴とする、請求項１６に記載のコンピュ ータ・システム。 ２１．前記マイクロプロセッサが、 前記命令キャッシュに結合され、前記第２の命令セットの前記第２の命令をデ コードすることができ、前記第２の命令セットの前記対応する命令をデコードす ることができるデコーダをさらに備えることを特徴とする、請求項２０に記載の コンピュータ・システム。 ２２．プロセッサにおいて、コンピュータ・プログラムの命令を実行する方法で あって、 第１の命令セットの第１の命令を実行するステップと、 第１の切換え命令を実行するステップと、 第１の命令セット・モードから第２の命令セット・モードに切り替わるステッ プと、 第２の命令セットの第２の命令を実行するステップとを含む方法。 ２３．前記第１の切換え命令がｊｍｐｘであることを特徴とする、請求項２２に 記載の方法。 ２４．前記第１の切換え命令がｘ８６ｊｍｐであることを特徴とする、請求項２ ２に記載の方法。 ２５．第２の切換え命令を実行するステップと、 前記第２の命令セット・モードから前記第１の命令セット・モードに切り替わ るステップと、 前記第１の命令セットの第２の命令を実行するステップとをさらに含む、請求 項２２に記載の方法。 ２６．前記第２の命令セットの前記第２の命令が前記第１の命令セットのレジス タから前記第２の命令セットのレジスタに値を移動する命令であることを特徴と する、請求項２２に記載の方法。 ２７．値を移動する前記命令がｘ８６ｍｆであることを特徴とする、請求項２６ に記載の方法。 ２８．値を移動する前記命令がｘ８６ｓｍｆであることを特徴とする、請求項２ ６に記載の方法。 ２９．値を移動する前記命令がｘ８６ｆｍｆであることを特徴とする、請求項２ ６に記載の方法。 ３０．値を移動する前記命令がｘ８６ｍｔであることを特徴とする、請求項２６ に記載の方法。 ３１．値を移動する前記命令がｘ８６ｓｍｔであることを特徴とする、請求項２ ６に記載の方法。 ３２．値を移動する前記命令がｘ８６ｆｍｔであることを特徴とする、請求項２ ６に記載の方法。 ３３．プロセッサにおいて、コンピュータ・プログラムの命令を実行する方法で あって、 第１の命令セット・モードで第１の命令セットの第１の命令を実行するステッ プと、 前記第１の命令セット・モードで第１の割込み指示を受け取るステップと、 第２の命令セット・モードで前記第１の割込み指示を処理するステップと、 前記第１の命令セット・モードに戻るステップと、 前記第１の命令セット・モードで第２の割込み指示を受け取るステップと、 前記第１の命令セット・モードで前記第２の割込み指示を処理するステップと を含む方法。 ３４．前記第１の命令セット・モードが複雑命令セット・モードであり、前記第 ２の命令セット・モードが縮小命令セット・モードであることを特徴とする、請 求項３３に記載の方法。 ３５．前記第１の命令セット・モードが縮小命令セット・モードであり、前記第 ２の命令セット・モードが複雑命令セット・モードであることを特徴とする、請 求項３３に記載の方法。 ３６．前記第１の命令セット・モードが６４ビット命令セット・モードであり、 前記第２の命令セット・モードが１６ビットおよび３２ビット命令セット・モー ドであることを特徴とする、請求項３３に記載の方法。 ３７．前記第１の命令セット・モードに戻るステップが、ＩＲＥＴ命令を実行す るステップを含むことを特徴とする、請求項３３に記載の方法。 ３８．前記第１の命令セット・モードが１６ビットおよび３２ビット命令セット ・モードであり、前記第２の命令セット・モードが６４ビット命令セット・モー ドであることを特徴とする、請求項３３に記載の方法。 ３９．第２の命令セット・モードで前記第１の割込み指示を処理するステップが 、 前記第１の割込みを判断するステップと、 前記第１の割込みのディスクリプタ項目番号を判断するステップと、 前記ディスクリプタ項目番号に関連づけられ、メモリ・アドレスを指す６４ビ ット・インタセプト・ゲートを記憶するステップと、 前記メモリ・アドレスから始まる前記第１のイベントのために前記６４ビット 命令セット・モードでサービス・ルーチンを実行するステップとを含むことを特 徴とする、請求項３３に記載の方法。 ４０．前記第１の命令セット・モードで前記第２の割込み指示を処理するステッ プが、 前記第２の割込みを判断するステップと、 前記第２の割込みのディスクリプタ項目番号を判断するステップと、 前記ディスクリプタ項目番号に関連づけられ、メモリ・アドレスを指すディス クリプタ・ゲートを記憶するステップと、 前記メモリ・アドレスから始まる前記第２のイベントのために前記１６ビット および３２ビット命令セット・モードでサービス・ルーチンを実行するステップ とを含むことを特徴とする、請求項３３に記載の方法。 ４１．前記第１の命令セット・モードに戻るステップが、ＥＶＲＥＴ命令を実行 するステップを含むことを特徴とする、請求項３３に記載の方法。 ４２．コンピュータ・プログラムの命令を実行するデータ・プロセッサであって 、 第１の命令セットの第１の命令を実行する手段と、 第１の切換え命令を実行する手段と、 第１の命令セット・モードから第２の命令セット・モードに切り替わる手段と 、 第２の命令セットの第２の命令を実行する手段とを備えるデータ・プロセッサ 。 ４３．コンピュータ・プログラムの命令を実行するデータ・プロセッサであって 、 第１の命令セット・モードで第１の命令セットの第１の命令を実行する手段と 、 前記第１の命令セット・モードで第１のイベント指示を受け取る手段と、 第２の命令セット・モードで前記第１のイベント指示を処理する手段と、 前記第１の命令セット・モードに戻る手段と、 前記第１の命令セット・モードで第２のイベント指示を受け取る手段と、 前記第１の命令セット・モードで前記第２のイベント指示を処理するステップと を備えるデータ・プロセッサ。