JPH11503258A

JPH11503258A - ディジタル的にプログラム可能な閾値を有するマイクロコントローラ起立機能

Info

Publication number: JPH11503258A
Application number: JP9512826A
Authority: JP
Inventors: ノラン，ジェームス，ビー; デラクロース，ブリアン
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 1995-09-19
Filing date: 1996-09-13
Publication date: 1999-03-23
Also published as: KR100272472B1; EP0792487A1; KR970707495A; EP0792487A4; US6047380A; WO1997011428A1

Abstract

(57)【要約】本発明により提供されるマイクロコントローラ（１０）は、バッテリ充電及びバッテリ監視アプリケーションに用いられ、マイクロプロセッサ（１２）及び前置アナログ回路（３０，３２）を具備しており、複数のアナログ入力信号を対応する信号レベルを表すディジタル計数値に変換することができるようにしている。アナログ回路には、また、２つの充電率制御チャネル（５０，５１）が備えられ、これらのチャネルは、入力信号がディジタル的にプログラム可能な閾値レベルを超過したときを決定するためのレベル検出器として使用することができる。このレベル検出器は、アナログ入力信号がディジタル的にプログラム可能な閾値レベルを超過する（或いは逆に、下回る）と、フラグをセットし、マイクロプロセッサ（１２）に割込みをかける。従って、この割込みは、マイクロプロセッサ（１２）を非作動（スリープ）モードから「起立（ウェイクアップ）」させるのに用いることができる。

Description

【発明の詳細な説明】ディジタル的にプログラム可能な閾値を有するマイクロコントローラ起立機能関係する先行参照出願本出願は、整理記号Attorney Docket No.26324-557、発明の名称「オンチップアナログ要素のディジタル微調整」をもって1995年９月11日に出願した特許出願〔PCT/US96/14141：平成９年５月１２日翻訳文提出〕に関係する。発明の技術的背景本発明は、ディジタル的にプログラム可能な閾値を有するマイクロコントローラ起立（wae-up：ウエィクアップ）機能に関し、より詳細には、アナログ入力信号がディジタル的にプログラム可能な閾値を超過することに基づいて、マイクロコントローラを非作動（sleep ：スリープ）モードから起立させる技術に関する。マイクロコントローラは、マイクロプロセッサコア、並びに、タイマ回路・ＲＯＭ・ＲΛＭを具備しており、これらは全て単一の半導体集積回路（ＩＣ）上に理め込まれている。マイクロコントローラは、広く多様なアプリケーションにおいて使用され、これには、ほとんど毎日のようにみられる新しい利用技術が伴う。ちっぽけなポケットベルのような可搬式機器においては、マイクロコントローラは、受信される文字に応答して、機器に割込み、到来メッセージをユーザに通知し、例えば液晶ディスプレイ（ＬＣＤ）のようなディスプレイに敵した多数のメッセージを生成するようにする。マイクロコントローラは、また、パーソナルコンピュータ用キーボードを制御するために用いられ、プロセッサにより形式的に取り扱われる多くのタスクを押しつける(offload)役目を果たす。さらに、マイクロコントローラは、また、コマンド割込み及びデータ伝送用モデムにおいて、非常に低い動作速度でプリンタを駆動するための用意にデータを高速ダンプするためのプリントバッファにおいて、カラー複写機、電子タイプライタ、ケーブルテレビジョン端末装置、芝生散水機制御器、クレジットカード電話機、更には、エンジン制御器、アンチロックシステム、自動車サスベンション等の、ユーザの好みに応じた乗車の柔軟性や厳格性といった所望の目的のための自動車応用技術、並びに、産業上及び消費上の顧客により日常的に用いられるその他のアプリケーションにおいても、使用されている。マイクロコントローラは、概して、複雑で精巧な電子部品であり、そこでは、マイクロプロセッサコアにより、多数の内部的命令が実行され、供給クロック速度に従い秒毎の多数の操作が遂行される。従って、マイクロプロセッサは、クロックが切り換わり種々の命令を実行するとき、多大の電力を消費する。しかしながら、マイクロプロセッサが使用されないときにマイクロプロセッサの電力を浪費しないようにすることは、いつも望ましいことである。電力を浪費しないための一つの方法は、マイクロプロセッサが使用されない期間中に電力を節減するために、或る期間の間マイクロプロセッサの操作を一時停止することである。このようなモードは、一般に、「非作動（スリープ）」モードといわれ、その際、マイクロプロセッサコアのクロックは、非作動モードに投入されると消勢される。いったん非作動モードに入ると、マイクロプロセッサは、１乃至それ以上の条件に応じて非作動モードからの脱出、即ち、「起立（ウエィクアップ）」を行うことができる。例えば、マイクロプロセッサは、(a)外部リセット信号が予め定められた論理状態にあること、(b)ウオッチドッグタイマ又は任意の所定タイマがタイムアウトすること、又は、(c)割込み信号が外部ピンに生じること、又は、(d)ユーザにより手動で始動されることに応答して起立することができる。従来の技術マイクロプロセッサを起立するための一つの技術が、シャーペンバーグ(Scher penberg)他の米国特許第５，３１５，５４９号明細書に開示されており、この明細書には、外部論理信号に応答して非作動モードを交互に可能化（付勢）及び不能化（消勢）することが記載されている。より詳細には、バックアップバッテリ電力を供給するためのメモリ制御器操作が記載されており、これによって、非作動モードは、ＦＥＴ３８をターンオフするために論理「ロー」であり電力出力ノードVCCOを切り離す論理信号SLEEPBによって可能化される。一方、論理信号SLEE PBが「ハイ」になると、ＦＥＴ３０８がターンオンしノードVBATが電力出力ノードVCCOに接続されるので、非作動モードが不能化される。また、コール(Cole)他の米国特許第５，２４１，６８０号明細書に開示されている方法及び装置では、コンピュータを低電力モードに構成しておき、ユーザによって全電力モードに投入すると、低電力モードに投入する直前のアプリケーションをユーザが継続することができるようにしている。この低電力モードは、割込みマスクを退避（save：セーブ）し割込みを不能化することによって投入され、これに続いて、ダイレクトメモリアクセス（ＤＭＡ）状態を退避し、ＤＭＡ操作を終了し、そして、ＤＭＡを不能化する。これらのステップの後、機械のＩ／Ｏ状態が、種々のＩ／Ｏレジスタ及びポートを退避することによって退避される。さらに、システムリフレッシュ操作が切断される前に、メモリのリフレッシュが強制的に行われる。従って、低電力から脱出時に、ユーザは、低電力モードに入る前の時点でユーザのアプリケーションを継続することができるように、全電力モードに投入することができる。デイビス他の米国特許第５，１１７，５００号明細書に開示されているバッテリ給電式受信機には、エネルギー節減手段をを有する適応信号デコーダを備えており、この手段によって、バッテリのエネルギーを節減するようにしている。より詳細には、このエネルギー節減装置は、ゲートされるクロック信号を不能化し、従って、ビット速度探索手順によって何回か試みて適当なディジタル信号を見つけることができなかった場合、デコーダの大部分を不能化するように動作する。このデコーダはＣＭＯＳ論理要素内に実装されるので、このクロック信号の不能化によって、デコーダによる電力低下を減少し、従って、バッテリ内のエネルギーを節減するように動作される。しかしながら、どの先行技術においても、アナログ入力信号がディジタル的にプログラム可能な閾値を超過するのに応答して、マイクロプロセッサを非作動モードから起立することについは触れられていない。発明が解決しようとする課題従って、本発明の手段たる目的は、アナログ入力信号がディジタル的にプログラム可能な閾値を超過するのに応答して、マイクロプロセッサを非作動モードから起立することができるようにしたバッテリ監視及びバッテリ充電アプリケーション用マイクロコントローラを提供することにある。課題を解決するための手段本発明では、マイクロコントローラがバッテリ充電及び監視に使用される。このマイクロコントローラは、マイクロプロセッサ、及び、傾斜アナログ−ディジタル（Ａ／Ｄ）変換器及びマルチプレクサを有する多機能の前置（front-end ）アナログ回路を備えており、これによって、複数のアナログ入力信号をその信号レベルを表すディジタル計数値に変換することができ、この信号レベルは選択されたアナログ入力の精確な電圧計測値を得るために用いられる。選択されたアナログ入力の計測値をより精確にするために、マイクロコントローラは独特の較正手順を利用し、これによって、変動及び変化に従属的な選択されたパラメータ／電圧が試験中に計測され、それから、対応する較正定数が計算される。これらの較正定数は、フォーマット化されてプログラムメモリに格納され、その後、アナログ入力電圧に対するより精確な値を計算するのにマイクロプロセッサにより使用される。マイクロプロセッサのアナログ回路は、また、外部バッテリの充電／放電率を制御するのに用いられる２つの充電率制御チャネルを備えている。各充電率制御チャネルは、比較器と共に使用されるディジタル的にプログラム可能なディジタル−アナログ変換器（ＤＡＣ）を有している。このＤＡＣによりプログラム可能な電圧が比較器の第１入力に供給され、一方、比較器の第２入力にはバッテリの電流を表す電圧が与えられる。変化率制御器は、ＤＡＣのプログラム可能な出力電圧に実質的に等しい感知バッテリ電流を表す電圧を作成するように機能し、これによって、バッテリの充電／放電率を制御する外部トランジスタに制御信号を供給する。各充電制御器は、また、入力信号がディジタル的にプログラム可能な閾値レベルを超過するか或いは下回るときを決定するためのレベル検出器として使用される。このプログラム可能な閾値レベルは、ＤＡＣを介して比較器の第１入力に所望閾値電圧をプログラムすることによって、ディジタル的にセットされ、これに従って、比較器の他方の入力にはバッテリ電流を表す電圧のようなアナログ入力信号が与えられる。アナログ入力信号がプログラム可能な閾値電圧を超過するか（或いは、逆に、下回る）ときに、レベル検出器は、フラグをセットしマイクロプロセッサに割込みをかける。それで、この割込みは、マイクロプロセッサを非活動（sleeping）モードから「起立(wake-up)」させ、これに関して、マイクロプロセッサを起立させるためにディジタル的にプログラム可能な閾値を提供するのに用いられる。これとは逆に、反対の極性を検出するように２つのレベル検出器をプログラムすることによって、単一ウインドウ検出器を実現することができ、この場合、アナログ入力信号が第１閾値レベルを超過するか或いは第２閾値レベルを下回るときに、マイクロプロセッサへの割込みが行われる。これによって、検出されるべき予め定められた絶対値を超過する正負両バッテリ電流を許可する。従って、このようなウインドウ検出器は、目下使用状態にないバッテリが、その後、バッテリ電流からの電流の引出し／放電を行う装置内に配置されたり、バッテリに充電電流を供給するバッテリ充電器内に配置されたりするときに、バッテリ検出用として有用である。マイクロプロセッサは、また、双方向性２ワイヤバスをサポートするためのＩ² Ｃ（“Inter-Integrated Circuit”）インターフェース、及び、他の周辺機器やマイクロコントローラとシリアルに通信するのに有用なデータ伝送プロトコルを備えている。このＩ²Ｃインターフェースは、信頼性のあるデータ送受信を保障するために、包括的なプロトコルを使用している。データを伝送しているとき、一方の装置がマスタとなってクロック信号を発生し、他方の装置はスレープとして動作する。Ｉ²Ｃインターフェース内の各装置は、関連する特定アドレスを有しており、これによって、マスタがデータ転送を起動しようとするとき、マスタは、通話しようとする装置のアドレスを先ず送信し、マスタにより送られたアドレスがスレープ装置のアドレスと一致した場合には、スレープ装置がデータ転送のために選択されるようにする。データ伝送を達成するために、マスタ装置はスタート条件及びストップ条件を発生しでデータ伝送の開始及び停止を決定し、これによって、スタート条件とストップ条件との間にデータが伝送される。Ｉ²Ｃインターフェースを使用することにより、マイクロコントローラは、端末利用回路においてにシリアルにプログラムすることができる。このような特徴によって、顧客は、プログラムされていない装置を備えたボードを製造し、それから、製品を出荷する直前に、マイクロコントローラをプログラムすることができる。このことにより、いちばん最新のファームウェア即ち顧客ファームウェアをプログラムすることができる。マイクロコントローラをプログラムモードにおくには、装置のシリアルクロックピン及びシリアルデータピンを「ロー（low ）」に保持する一方、電圧プログラミングピンを必要なプログラミング電圧に上昇させる。いったんプログラムモードになると、ユーザプログラムメモリは、試験プログラムメモリと同様に、最終利用においてアクセス及びシリアルプログラミングを行うことができる。以下、添付した図を参照してなされる詳細な説明により、本発明をよりよく理解することができよう。図面の簡単な説明図１は、本発明を具体化するマイクロコントローラの概要的システムを表すブロック図であり、図２は、マイクロコントローラのクロックサイクルを表す図であり、図３は、図１に示された傾斜アナログ−ディジタル変換器の詳細なブロック線図であり、図４は、図１のＥＰＲＯＭメモリに格納される較正定数についてのアドレス位置及びデータフォーマットを表すテーブルであり、図５は、Ａ／Ｄ変換のためにアナログ信号の標本化インターリーブシーケンスを器であり、図６は、Ａ／Ｄデータフローを示す流れ線図であり、図７は、図１のゼロ化回路の詳細なブロック線図であり、図８は、マイクロコントローラの第１の充電制御器／レベル検出器の詳細なブロック図であり、図９は、ログＤＡＣレジスタの上位５ビットによる図１のＤＡＣの追跡同調された電流出力を表すテーブルであり、図１０は、ログＤＡＣレジスタの下位３ビットによる図１のＤＡＣの追跡同調された電流出力を表すテーブルであり、図１１は、充電／レベル検出制御（ＣＨＧＣＯＮ）レジスタのビットを表すテーブルであり、図１２は、第２の充電制御器／レベル検出器を表す詳細なブロック図であり、図１３は、Ｉ²Ｃインターフェースプロトコルに従うスタート条件及びストップ条件を表すグラフ的線図であり、図１４，１５は、それぞれ、Ｉ²Ｃ装置をアドレッシングするための７ビット及び１０ビットフォーマットを表し、図１６は、スレープ装置による肯定応答の発生を表すグラフ的線図であり、図１７は、７ビットアドレスフォーマットを用いるＩ²Ｃデータ転送の一例を表すグラフ的線図であり、図１８は、図２のＩ²Ｃインターフェースを表す詳細なブロック線図であり、図１９は、データの受信のためのＩ²Ｃインターフェースに関連する典型的な波形を表すグラフ的線図であり、図２０は、データの送信のためのＩ²Ｃインターフェースに関連する典型的な波形を表すグラフ的線図であり、図２１は、図１のマイクロコントローラの典型的な回路内シリアルプログラミング接続を表すブロック図であり、図２２は、シリアルプログラム操作に使用可能な異なるコマンドを表すテーブルであり、図２３，２４は、それぞれ、シリアルプログラム操作のための負荷（load）データコマンド及び読出データコマンドを表すグラフ的線図であり、そして、図２５は、外部バッテリを監視するのに形成される図１のマイクロコントローラを表すブロック図である。発明の実施の形態図１を参照すると、そこには、本発明を実現するマイクロコントローラ集積回路１０を表す詳細なブロック図が示されている。マイクロコントローラ１０は、マイクロチップテクノロジーインコーポレイテッドにより製造されておりバッテリ充電及びバッテリ監視のようなアプリケーションに用いられる“ＭＴＡ 140xx ／Callisto”プログラム可能制御集積回路の形式を採用することきができる。マイクロコントローラ１０は、バッテリ充電及び監視制御が望まれる箇所における可搬式の計算、細胞電話、カムコーダ(camcorder)及び他の低価格製品などの非常に多数のアプリケーションに向いている。しかしながら、マイクロコントローラ１０及び本発明は、このようなアプリケーションに限定されず、以下の詳細な説明から明らかになるように、（入力アナログ電圧を精密に計測することが望まれる各種装置のような）他のアプリケーションで使用することができる。マイクロコントローラ１０に備えられるマイクロコントローラコア１２には、これ又マイクロチップテクノロジーインコーポレイテッドにより製造されている “ＰＩＣ１６Ｃ６Ｘ／７Ｘ”マイクロコントローラを採用することきができる。マイクロコントローラコア１２は、８レベル深度（deep）スタック並びに多重の内部及び外部割込み源を有する８ビット縮小命令セットコンピュータ（ＲＩＳＣ：Reduced Instruction Set Computer）ＣＰＵを備えている。このマイクロコントローラコアは、分離命令をもつハーバードアーキテクチャ、及び、分離８ビット長データをもつ１４ビット長命令語を許可するためのデータバスを有している。さらに、２ステージ命令パイプラインによって、２サイクルを要求するプログラム分岐を除き、全ての命令（３５トータル）を単一サイクル内で実行することができる。図２を参照すると、そこには、マイクロコントローラコア１２のクロックサイクルを表すグラフ的線図が示されている。ピンＯＳＣ１或いは内部発振器からのクロック入力は４つの位相Ｑ１，Ｑ２，Ｑ３，Ｑ４に内部分割され、これらの４位相によって、全プロセッサクロックサイクルが生成される。２つのクロックサイクルは命令を完遂するのに必要であり、これによって、命令は、１つのクロックサイクルの間にフェッチされ、次のクロックサイクルの間に実行される。しかしながら、２ステージパイプラインによって、１命令サイクルの実行が次の命令サイクルのフェッチに重なり、これにより、命令について１クロックサイクルに対するサイクル時間を実効的に減少する。しかし、或る命令が、“ＧＯＴＯ”命令のように、プログラムカウンタを変化させる場合は、その命令を完遂するのに２サイクルが必要である。端的にいうと、クロックサイクルのＱ１部分の間に、プログラムカウンタが増分する操作を伴いつつフェッチが始まる。フェッチ命令は、命令レジスタ内にラッチされ、クロックサイクルのＱ２〜Ｑ４部分の間にデコードされ実行される。マイクロコントローラコア１２は、何ら外部要素を必要としない自由動作オンチップＲＣ発振器として実際化されるウォッチドッグタイマ１４を備えている。このウォッチドッグタイマは、典型的には、18ミリ秒〔ｍｓ〕の名目タイムアウトを有する。しかしながら、より長いタイムアウトが望まれる場合、ウォッチドッグタイマには、１：１２８にまでの分周比をもつ前置スケーラ（prescaler）をソフトウエア制御の下で割り当てることができる。従って、2 .3 秒〔ｓ〕までのタイムアウト期間を実際化することができる。マイクロプロセッサコア１２は、また、実時間クロック／カウンタ（ＲＴＣＣ：Real-Time Clock/Counter ）１６及び計算を遂行するための算術論理ユニット（ＡＬＵ：Arithmatic Logic Unit ）１８を備え、さらに、種々の較正定数を格納するために64語の較正メモリ空間を含む消去可能プログラム可能読出専用メモリ（ＥＰＲＯＭ：Erasable Programmable Read-Only Memory）２０を備える。マイクロプロセッサコア１２は、さらにまた、一時的格納のためのランダムアクセスメモリ（ＲＡＭ：Random Access Memory）２２、汎用入出力（Ｉ／Ｏ：Input/ Output）を提供するためのＩ／Ｏ制御器２４、及び、割込みを受けてこれに応答する割込み制御器２６を備えている。数個のアナログ周辺機器がマイクロコントローラコア１２のためのアナログ前置手段を構成する。このようなアナログ周辺機器は、バッテリ充電及び監視制御のような数多くの応用に有用な信号条件付け及びアナログ−ディジタル変換動作を行う。全てのアナログ機能は、マイクロコントローラコアにより直接的に制御されて、柔軟性を最大にししかもファームウェアを介してカスタマイズすることができる。前置アナログ周辺機器には、傾斜Ａ／Ｄ変換器３０及びマルチプレクサ（ＭＵＸ）３２があり、これによって、複数の外部アナログ入力をその信号レベルを表すディジタル計数値に変換することができるようにする。傾斜Ａ／Ｄ変換器３０は、中間速度の高精度変換器であって、ＤＣ信号及び低周波数ＡＣ信号を監視するのに理想的である。アナログ前置回路に含まれるバンドギャップ基準３４は、外部電圧源の必要性をなくする。バンドギャップ基準ブロック３４は、また、電圧を分圧器ブロック３８に供給し、このブロックは、傾斜Ａ／Ｄ変換器３０による使用のために、精度のよい高・低の傾斜基準電圧を発生する。高い傾斜基準電圧は、典型的には1. 23ボルトであり、Ａ／Ｄ変換における傾斜検出上限のために用いられる。低い傾斜基準電圧は、典型的には、高い傾斜基準電圧の１／９即ち約0.14ボルトである。バンドギャップ基準ブロック３４は、さらに、低い電圧条件を検出するための低電圧検出器３８に電圧を供給する。発振器選択ブロック４０は、外部発振信号(OSC1)、或いは、内部発振器４２より供給される内部４ＭＨｚ発振信号を選択する。選択された信号は、傾斜Ａ／Ｄ変換器３０へのクロック信号を提供すると共に、外部クロック信号(CLKOUT)を提供する。マイクロコントローラ１０は、さらに、調整された外部用電圧ＶＲＥＧを提供するためのオンチップ電圧調整制御器４４を備えており、これによって、外部電圧調整器の必要性をなくする。電圧調整制御器４４は、また、３又は５ボルト動作の選択ができる。２つの充電制御チャネルを形成するために、２つの３デケード（decade）８ビットディジタル−アナログ変換器（ＤＡＣｓ）が２つの比較器に接続されている。これらの二重ＤＡＣｓ及び比較器は、単一ウインドウ検出器或いは２分離形レベル検出器のように、複数のレベル検出器として機能するように、二者択一的に構成することができる。さらに、これらのレベル検出器は、起立や制限検出動作を行うために、マイクロコントローラコアへの割込みを発生するのに用いることができる。内部温度監視を要求するアプリケーションのために、オンチップ温度センサ５４も設けられている。ゼロ電流条件を模擬することにより低値のアナログ入力計測値の精度を高めるために、平滑化及びゼロ化回路５６が使用される。この「ゼロ化（zeroing ）」技術は、低バッテリ電流の計測精度を向上するのに用いられる。マイクロコントローラ１０がシリアルデータピン（ＳＤＡＡ）及びシリアルクロックピン（ＳＣＬＡ）を介して他のＩ²Ｃ互換性装置と通信することができるようにするために、さらに、Ｉ²Ｃインターフェース制御器５８が設けられている。このようなインターフェースは、また、端末利用装置においてマイクロコントローラ１０をプログラムするのに用いることができる。〔傾斜Ａ／Ｄ変換器〕図３を参照すると、そこには、傾斜Ａ／Ｄ変換器３０のより詳細なブロック線図が示されている。傾斜Ａ／Ｄ変換器３０は、アナログ前置回路の心臓部であり、ＭＵＸ３２の入力に現れる複数のアナログ入力のうちの選択された一つをディジタル計数値に変換して、選択された入力の電圧計測値を得るようにする。例えば、Ａ／Ｄ変換器３０は、バッテリ監視及び充電両制御のために、バッテリ電圧、電流及び温度をディジタル計数値に変換する。ＭＵＸ３２によるアナログ −ディジタル変換のために選択される複数のアナログ入力には、バッテリ電圧(B ATV)、バッテリ電流(BATI)、バッテリ温度(BATT)、外部アナログ電圧(RA3／AN3) 、バンドギャップ基準ブロック３４からのバンドギャップ基準電圧、分圧器３８からの高・低の傾斜基準信号(SREFHI，SREFLO)、温度センサ５４からの内部温度電圧、及び、二重ＤＡＣブロック４８からの２つのＤＡＣ出力（CHARGE DAC A， CHARGE DAC B）を含ませることができる。ＲＣ低域フィルタ１０３は、アナログＭＵＸ３２の出力と比較器１０１の非反転端子との間に介挿される。ＲＣフィルタ１０３の典型的な時定数は５ミリ秒〔ｍｓ〕である。傾斜Ａ／Ｄ変換器３０の心臓部である精密比較器１０１は、非反転入力が選択された複数のアナログ入力の一つを受信するように接続され、反転入力が外部ピン（ＲＡＭＰピン）１０５に接続される。ピン１０５には外部コンデンサ１０４が接続され、この端子にランプ電圧が発生されるようにする。４ビットプログラム可能傾斜制御ＤＡＣ１０２には複数のスイッチング可能な電流源が設けられて、４ビットディジタル制御信号ＡＤＤＡＣによって、外部コンデンサ１０４への充電電流を 2.5μＡ刻みで値域０〜37.5μＡに選択的に制御する。この外部コンデンサは、例えば、0.1 μＦの値を有し、最適な結果を得るために低い温度係数をもつようにすべきである。比較器１０１の出力はカウンタ／捕獲タイマ１０６の入力に供給され、このカウンタの出力は捕獲レジスタ１０８の入力に供給される。トランジスタ１０９は、信号ＡＤＲＳＴが論理“１”の場合に全ての電流源を消勢するために、ＤＡＣ１０２に接続される。動作について説明すると、各アナログチャネルは、ＭＵＸ３２からの複数アナログ入力のうちの一つを選択することによって、独立的にディジタル計数値に変換される。変換動作は、先ずカウンタ１０６をリセットすると同時に、外部コンデンサ１０４を、予め定められた最少時間、例えば、200ミリ秒〔ｍｓ〕の間、大地に放電ことによって行われる。それから、リセットは解除され、カウンタ１０６が計数を始め、同時にコンデンサ１０４がＤＡＣ１０２により供給される充電電流に基づいて充電を始める。コンデンサ１０４を放電するのに必要な時間量が、リセット時に結果として残る中間的なゼロでないコンデンサ電圧の効果を相殺するために、マイクロコントローラ１０の能力によって正確である必要がないことは、注目するだけの価値がある。同様に、コンデンサ１０４が充電を始めると同時に正確に計数を始めることは重要ではない。外部コンデンサ１０４の端子電圧が選択されたアナログ入力の電圧を超過するとき、比較器１０１は論理「ハイ（high）」から論理「ロー」に切り換える。この遷移によってマイクロコントローラコア１２への割込みが起動され、割込み制御信号によって、カウンタ１０６の計数値を捕獲レジスタ１０８内にラッチ（捕獲）するという捕獲事象を引き起すようにする。レジスタ１０８に格納された計数値は、コンデンサ１０４が充電完了し選択されたアナログ入力電圧を超過するのに要した時間を表し、選択されたアナログ入力の電圧計測値に対応する。そして、この計数値は、この後に説明されるように、独特の較正手順及び平滑化アルゴリズムを用いることによって選択されたアナログ入力に対するより精確な電圧計測値を得るのに用いられる。同様の方法で、各アナログ入力に対するディジタル計数値は、ＭＵＸ３２からの各アナログ入力を独立的に選択することによって得ることができ、これによって、複数のアナログ入力の各々の電圧をディジタル的に計測することができる。〔較正手順〕選択されたアナログ入力の計測値をより精確にするために、本発明では、以下に説明されるように、独特の較正手順が利用される。一般的に、最小セットのパラメータが、試験の間、調整即ち「微調整（トリミング）」がなされる必要があり、従って、較正定数が較正されてＥＰＲＯＭユーザ空間内に格納されるようにされる。微調整が必要なこれらの最小セットのパラメータには、傾斜Ａ／Ｄ変換器の高位傾斜基準電圧に対する低位傾斜基準電圧の比、バンドギャップ電圧、内部温度センサ（サーミスタ）電圧、及び、選択された発振器周波数がある。それ故、本発明では、以下に示されるように、これらのパラメータが試験の間計測され較正定数が計算されるが、較正定数は、すべて、その後の検索及び使用のために、ＥＰＲＯＭ２０のユーザ空間に格納され、これらの定数の多くがＡ／Ｄ計測精度をより精密に高めるのに使用される。Ａ．Ａ／Ｄ傾斜基準較正定数（Ｋref ）オンチップ傾斜Ａ／Ｄ変換器３０には、線形伝達関数の係数を決定するために、２つの電圧点間の既知の比が必要である。（図１の）傾斜基準発生器３６は、バンドギャップ基準回路３４から供給されるバンドギャップ電圧より、高位傾斜電圧及び低位傾斜電圧を発生する。高位傾斜基準電圧に対する低位傾斜基準電圧の比は、これらの電圧の夫々の計測値から計算される。より詳細にいうと、Ａ／Ｄ傾斜基準較正定数を計算するのに用いられる手順は次のとおりである。アナログＭＵＸ３２は、傾斜基準発生器３６により供給される電圧の一つである高位傾斜基準電圧(SREFHI)を選択するようにセットされる。精密電圧計測回路を用いて、高位傾斜基準電圧が計測されその値が記録される。この精密電圧計測回路は、ＭＵＸ３２の出力に接続されており、分離形試験負荷ボード上に配置することができる。さて、アナログＭＵＸ３２を切り換えて低位傾斜基準電圧(SREFLO)が選択され、この電圧が傾斜基準発生器３６の他の出力となる。精密電圧計測回路を用いて、低位傾斜基準電圧が計測されその値が記録される。そして、比“SREFLO/(SREFHI-SREFLO)”に等しい較正定数Ｋref が計算される。Ｂ．バンドギャップ基準電圧較正定数（Ｋbg）バンドギャップ基準回路３４により供給されるバンドギャップ電圧は、およそ 1.23ボルトにすべきである。しかしながら、この電圧は電源電圧（１ｍＶ以下）及び温度（典型的には10ｍＶ以下）にやや依存する性質がある（電源電圧で１ｍＶ以下、温度で典型的には10ｍＶ以下）。従って、バンドギャップ基準回路３４により供給される実際電圧が計測され、その値がＥＰＲＯＭ２０に格納されるべきである。バンドギャップ基準回路３４により供給される電圧の実際計測値を得るために、次の手順が実行される。先ず、アナログＭＵＸ３２が、バンドギャップ基準回路３４の出力を選択するようにセットされる。精密電圧計測回路を用いて、ＭＵＸ３２の出力に現れるバンドギャップ電圧が精密に計測される。この計測電圧がバンドギャップ基準電圧較正定数Ｋhgとなる。Ｃ．サーミスタ較正定数（Ｋthrm）内部温度センサ／サーミスタ５４の温度係数は温度に関して比較的一定であるが、その電圧出力の絶対値はプロセスに伴い十分に変化する。それ故、サーミスタ５４の出力電圧の絶対値は予め定められた温度にて計測すべきであり、この測定値が較正ＥＰＲＯＭに格納される。サーミスタ電圧の計測する手順は、ＭＵＸ３２がサーミスタ５４を選択するようにプログラムされる点を除いて、バンドギャップ電圧を計測するための上述した手順と同一である。Ｄ．温度係数較正定数（Ｋtc）サーミスタの温度係数は温度に関して比較的一定であると考えられている。しかしながら、この温度係数はプロセスにやや依存的であるという性質がある。この依存性は、先ず（ＭＵＸ３２の出力における）サーミスタ電圧を計測し、それから、計測された電圧値に基づいて温度係数較正定数（Ｋtc）を調整することによって、外挿することができる。温度係数較正定数は、典型的には、サーミスタ出力電圧とその傾斜との間に相関が存在する種々の温度に関するサーミスタ出力電圧の特性データから得ることができる。従って、サーミスタの温度係数は、所定温度での出力電圧に基づいて、精密性を改良するように補償することができる。次の２つの定数は、Ａ／Ｄ変換の精密性を高めるためのにそれほど重要ではないが、精密な時間ベースの計測値／事象を作成するのに重要である。Ｅ．内部発振器較正定数（Ｋin）プロセス変動による内部クロックの周波数のための較正には高い精度を得ることが要求される。この較正ファクターＫinは内部クロックの計測された周波数Ｆ osc から計算され、この周波数は外部“OSC2/CLKOUT”ピンにて計測される。より詳細には、この較正定数Ｋinは、〔（計測された周波数−3.00ＭＨｚ）／10ｋＨｚ〕の整数部になるように計算される。これは、計測された周波数が3.0 ＭＨｚより大きいと仮定していることに注意すべきである。Ｆ．ウオッチドッグタイマ較正定数（Ｋwdt ）プロセス変動によるウオッチドッグタイマの周波数のための較正にも高い精度を得ることが要求される。この較正ファクターＫwdt は、図１のウオッチドッグタイマ１４の動作周波数を計測することにり計算される。ウオッチドッグタイマの周波数は外部ピンに供給されないが、ウオッチドッグタイマの周波数は、状態レジスタ内の予め定められたビットの論理状態を監視することによって計測することができ、この場合、そのビットの論理状態はウオッチドッグタイマ信号の論理レベルを表している。この較正定数Ｋwdt は〔（計測された周波数）／１Ｈｚ〕の整数部に等しい。上述した諸較正定数／ファクターを得た後、各較正定数は、フォーマット化され、ＥＰＲＯＭメモリ２０内の所定アドレス位置に、図４に示されるようなデータフォーマットでプログラムされる。〔格納された較正定数を用いるＡ／Ｄ変換〕Ａ／Ｄ変換器３０により得られたＡ／Ｄ計数値を対応する入力電圧値に変換する操作は、マイクロコントローラコア１２により次式（１）に従って実行される：ここで、Ｃoffset＝Ｃreflo-Ｋref(Ｃrefhi-Ｃreflo)；Ｖin =選択された入力の結果的（ディジタル）電圧絶対値、Ｃin =選択された入力についてのＡ／Ｄ計数値、Ｃreflo = Ａ／Ｄ低位基準点についてのＡ／Ｄ計数値、Ｃrefhi = Ａ／Ｄ高位基準点についてのＡ／Ｄ計数値、Ｃbg =バンドギャップ基準についてのＡ／Ｄ計数値。オフセット項（Ｃoffset）は、傾斜Ａ／Ｄ変換器の電圧ランプを開始するのに生じることがあるターンオン遅延即ち電圧オフセットに対して補償を行う。例えば、ランプ電圧が増大する前にこのランプが計数を開始した場合、或いは、ランプ電圧が正確に０ボルトから開始しなかった場合、オフセットが変換ごとに生じる。従って、このオフセット項は、ターンオン遅延即ち電圧オフセットの計数値である。種々のアナログ入力についてＡ／Ｄ変換を実行するとき、本発明では、バッテリ電流のような高優先順位の信号に対するサンプリング率を最大化するために、そして、温度入力のように比較的低速度で変化する優先順位の信号に対する低サンプリング率を減少するために、Ａ／Ｄ変換用アナログ入力の選択がインターリーブされる。図５を参照すると、そこには、種々のアナログ入力信号をサンプリングするためのインターリーブ優先順位スキームが示されている。バッテリ電流は、最高優先順位にあり、16Ａ／Ｄサイクルにつき８回サンプリングされる。バッテリ電圧は、次の優先順位にあり、16Ａ／Ｄサイクルにつき２回サンプリングされる。外部サーミスタ入力からのバッテリ温度及び内部温度は、16Ａ／Ｄサイクルの間にそれぞれ１回サンプリングされる。同様に、電流回路網ゼロ電圧、バンドギャップ電圧、並びに、高位及び低位Ａ／Ｄ基準電圧は、毎16変換サイクルについて１回サンプリングされる。基準値を安定化しさらにＡ／Ｄ精密度を高めるために、Ａ／Ｄアナログ入力について実際電圧値を計算するのに先立って、Ａ／Ｄ変換器から得られる所定アナログ入力の生計数データが平滑化される。図６を参照すると、そこには、Ａ／Ｄデータフローを示すフロー図が示されており、このＡ／Ｄフローには平滑化アルゴリズム１１２〜１１４及び平均化アルゴリズム１１５〜１１６が含まれ、これらのアルゴリズムはＡ／Ｄ計数値から実際電圧値を計算するために用いられる。バンドギャップ電圧（Ｃbg）の計数値は、最後に得られた16個の計数値の総平均（rolling average ）を計算することによって平滑化される。バンドギャップ計数値の平滑化された値（Ｃfbg ）は次式（２）に示されるように計算される：ここで、添字“ｉ”はインターリーブシーケンス番号を表す。このバンドギャップ計数値の平滑化値は、それから、マイクロプロセッサコア１２に供給され、後述するように、ブロック１１８の出力における電圧を計算するのに用いられる。計数オフセット値（Ｃoffset）は、次式（３）に示されるように最後に得られた16個の計数値の総平均を計算することによって平滑化される：ここで、Ｃoffset_i= Creflo_i- Ｋref（Crefhi_i- Creflo_i）。このオフセット計数値の平滑化された値（Ｃfoffset ）も、マイクロプロセッサコア１２に供給され、Ａ／Ｄ入力電圧を計算するのに用いられる。電流入力ゼロオフセット計数値（ＣＩzero）は、次式（４）に示されるように最後に得られた16個の計数値の総平均を計算することによって平滑化される：ここで、Ｃoffset_i= Creflo_i- Ｋref（Crefhi_i- Creflo_i）。この電流入力ゼロオフセット計数値の平滑化された値（ＣＩzero）も、入力電圧を計算するために、マイクロプロセッサコア１２に供給される。本発明では、さらに、バッテリ電圧及びバッテリ電流チャネルから得られる生データが平滑化／平均化される。バッテリ電流計数値（ＣIbat）は、次式（５）に示されるようにインターリーブシーケンスから入力チャネルの８サンプルの平均をとることによって、平滑化される：この平滑化されたバッテリ電流計数値（ＣfIbat ）は、バッテリ容量を追跡するディジタル積分器に送られる数量データである。同様に、バッテリ電圧についての計数値（ＣVbat）が、次式（６）に示されるようにインターリーブシーケンスから入力チャネルの２サンプルの平均をとることによって、平滑化される：後で平滑化された計数値は、ＥＰＲＯＭ２０に格納される較正定数に関係して、次式（７），（８）に示されるように、バッテリ電流及びバッテリ電圧についての入力電圧に対応して、より正確なディジタル値をそれぞれ計算するのに用いられる：注意すべきことは、式（７）の分子には、入力ゼロ電流条件に対応する計数値である項（ＣfIzero）があり、後でさらに詳細に説明されるように、この項が低電流値についての計測値の精密性を向上するのに使用されることである。さらに、内部及び外部温度電圧についてのより正確なディジタル値は、それぞれ、次式（９），（１０）に示されるように計算することができる：従って、本発明は、種々の較正定数及び種々の平滑化アルゴリズムにより計測しメモリに格納する操作により、これらの外部バッテリの電圧、電流及び温度を表すこのような選択されたアナログ入力の非常に精確な計測値を得るようにしている。〔ゼロ化回路〕低レベルアナログ信号を計測しようとするとき、精密な結果を得るために重要なことは、ゼロ基準点が存在する箇所を正確に知ることである。従って、本発明には、低電流値の計測の精密性を向上するためのゼロ化技術が備えられる。図７を参照すると、そこには、（図１の）ブロック５６のゼロ化回路１３８の詳細なブロック線図が示されている。このゼロ化回路には、ゼロ電流条件を模擬するために、２つの整合された通過ゲート１４０，１４２が備えられている。電界効果トランジスタの形式が採用されるスイッチ１４０，１４２は、精確には整合されておらず、非整合は、たとえあるとしても、計測しＥＰＲＯＭ内の付加的較正定数として格納して、Ａ／Ｄ精密性を改良するために用いることができる。スイッチ１４２はマイクロコントローラコア１２の信号ADZEROに応答し、また、スイッチ１４０はインバータ１４１を介してその反転信号に応答する。ゼロ化回路には、さらに、入力保護回路１４７及びスイッチング可能な電流バイアス源１４９が備えられている。動作について述べると、スイッチ１４０が開路しスイッチ１４２が閉路しているときは、ゼロ電流条件に対応する電圧がＭＵＸ３２（及び比較器５０又は５１）に供給される。従って、ピン１４３に生じるゼロ電流条件が模擬される。これによって、傾斜Ａ／Ｄ変換器が可能化されてピン１４３上のゼロ電流に対応するディジタル計数値が得られるようにする。従って、スイッチ１４０が閉路しスイッチ１４２が開路しているときは、ピン１４３上のその後のアナログ電流計測値に対応するその後のディジタル計数値がこのゼロ計測値に関係して計算される。このゼロ化技術は、このような高精度が非常に必要とされる際、低電流値での極めて高い精度を提供する。さらに小さい電流パルスを捕獲するためには、オプションとして、フィルタコンデンサ１５２を電流平均化ピン（ＩＡＶＧ）１５４及び大地に接続してもよい。コンデンサ１５２及び内部抵抗１５６はＲＣ回路網を形成してＤＣ平均化フィルタとして動作するようにし、その際、コンデンサ１５２は、所望の時定数が得られるように調整することができる。ゼロ化回路１３８とIAVGピ１５４との間に接続されたスイッチ１５８は、Ａ／Ｄサンプリングの間は閉路され、ゼロ化操作の間は信号ADZEROの反転信号により自動的に開路される。バッテリ監視アプリケーションにおいて、ゼロ化回路138 は、バッテリ146 により供給される計測電流の精度を高めるのに使用され、その際、外部感知抵抗をバッテリに直列接続することによって、ピン１４３にて電流が計測される。より詳細には、バッテリ１４６の出力に接続された回路ノード１４８は、ピン１４３に接続される一方、感知抵抗１５０を介して大地に回帰的に接続される。感知抵抗１５０は、典型的には、例えば0.05Ωオーダの低抵抗である。従って、抵抗１５０の両端には概して低い電圧が発生する。±５Ａのバッテリパック及び0.05Ω の感知抵抗に対して、値域−0.25〜＋0.25ボルトの電圧（極性は、バッテリが充電されているのか、或いは、出力電流を供給しているのかに応じる）がピン１４３に現れる。さらに、低いバッテリ電流のケースでは、抵抗１５０の端子電圧が非常に小さく、例えば、数ｍＶのオーダである。それ故、このような低い電流に対してバッテリ電流の精密計測値を得るためには、ゼロ電流条件に対応するＡ／Ｄディジタル計数値を知ることが重要である。例えば、ゼロ電流条件がＡ／Ｄディジタル計数値“100”に対応する場合には、特に、比較的低いディジタル計数値を与える低電流で、バッテリ電流に対応する電圧を計測する際に、このようなオフセットを考慮しなければならない。上述したように、ゼロ化回１３８は、スイッチ１４０，１４２によりゼロ電流条件を模擬することによって、このようなゼロ電流を提供する。〔充電制御／電流フロー検出器〕システムの概要で述べたように、マイクロコントローラ１０に接続される２つの３デケード８ビットＤＡＣｓ４８は、比較器５０，５１に接続されて、２つの充電率制御チャネルを牽制するようにすることができる。これらの二重ＤＡＣｓ及び比較器は、これに代わって、レベル検出器として、つまり、２つの分離したレベル検出器として、或いは、単一のウインドウ検出器として動作するように構成することができる。図８を参照すると、そこには、比較器の一方（５０に関連して使用され、第１の充電制御チャネル（チャネルＡ）を構成する二重ＤＡＣｓの一方（２０１）を表す詳細なブロック図が示されている。端的にいうと、ＤＡＣ２０１は、その出力（ＭＵＸ２０８の出力）及び比較器５０の非反転入力にプログラム可能な電圧を供給する。比較器５０の他の（反転）入力は、ゼロ化回路５６から、例えば、外部バッテリから感知される電流を表す電圧を受けるように接続されている。充電制御モードで動作しているときは、比較器５０の出力はＸＯＲゲート２１２に接続されピン２１４に充電制御信号を供給し、これによって、ピン２１４は、バッテリ充電電流を制御するための外部電界効果トランジスタ（ＦＥＴ）に接続される。この充電制御モードでは、図８の充電制御回路は、（感知される電流に対応する）電圧をＤＡＣ２０１の出力電圧に実質的に等しくさせるようにフィードバックを行い、バッテリにより起こされる充電の量を効果的に制御する。レベル検出器として動作するときは、この回路はバッテリ電流モニタとして動作して、（バッテリ感知電流に対応する）電圧が低下するか、或いは、逆に上昇するかした場合に、ＤＡＣ２０１の出力電圧により比較器５０の状態を切り換え、起立割込みフラグ（WUIF）をセットすることによって、マイクロコントローラコア１２に割込みをかけるようにする。ＤＡＣ２０１は、より詳しく述べると、２つの抵抗ラダー２０３，２０４、電流源２０５及び或いは、マルチプレクサ２０７，２０８を備えている。抵抗ラダー２０３は出力電圧の追跡（course）調整に使用され、抵抗ラダー２０４は、このラダーの中央点がゼロ電流フローにほぼ等しくなるように、電流感知バイアス抵抗に整合される。従って、これにより、ＤＡＣ２０１によって電流フローの充電及び放電の双方、即ち、正負両電流フローを制御し監視することができる。抵抗ラダー２０３は、３２のタップを備え２つのデケード／領域に分割される。第１デケードは、細流（trickle ）又は最高充電率を制御するために定められ、分解能５ｍＶ及び値域±50ｍＶを有する。これは、0.05Ωの外部感知抵抗の使用に伴う電流分解能100 ｍＡ及び値域±１ｍＡに対応している。第２デケードは、高速充電アプリケーションのために定めら ±、分解能は50ｍＶであり最大値域±0.35Ｖを有する。これは、0.05Ωの外部感知抵抗の使用に伴う電流分解能１Ａ及び値域±７ｍＡに対応している。微細同調抵抗ラダーは、８つのタップを有し追跡ラダーからのバッファード出力電圧を分圧するのに使用される。これによって、ほぼ 0.714の全域最小電圧分解能、即ち、0.05Ω感知抵抗の場合の約14.3の電流分解能がもたらされる。ＤＡＣ２０１の電圧細分及び値域は、ＤＡＣＡレジスタ（ＬＤＡＣＡ）内に格納されている論理ビットの値に依存する。ＬＤＡＣＡレジスタは、ＤＡＣ２０１の出力電圧を制御するためのデータレジスタであり、ここで、ＬＤＡＣＡレジスタの上位５ビット（ビット３〜７）は、図９に示されるテーブルに従って追跡ラダー２０３を介して電圧出力値域を選択するために、ＭＵＸ２０７を制御する。図９には、0.05Ω抵抗を使用する対応感知電流が示されており、そこでは、電流値域テーブルの下半部に示される電流値域は、バッテリの充電に対応する負電流を表している。また、ＬＤＡＣＡレジスタの下位３ビット（ビット０〜２）は、図１０に示されるテーブルに従ってラダー２０４を介して電圧出力値域を選択するために、ＭＵＸ２０８を制御する。一つの例としては、340 ｍＡの正の／放電電流が望まれるとき、ＬＤＡＣＡレジスタは、２進値“00011010”にセットされるようになっている。上位５ビット (“00011”)は、図９に示されるように、追跡値域 300〜400 ｍＡをもたらし、下位３ビット(“010”)は、図１０に示されるように、追跡値域最大値の３／８倍、つまり、37.5ｍＡという微細同調設定を選択する。注意すべきことは、負の／充電電流 340ｍＡが望まれる場合には、ＬＤＡＣＡが“10011010”にセットされるようになっていることである。アナログＭＵＸ２０８の出力は、ＤＡＣ２０１のアナログ電圧出力であって、Ａ／Ｄ変換器３０の複数の入力に供給され、外部ピン２１０を介して外部フィルタコンデンサに接続することができる。アナログＭＵＸ２０８の出力は、また、比較器５０の非反転入力に接続することができ、この比較器の反転入力は、ゼロ化回路５６を通過した後の外部バッテリ感知電流（BATI）に対応する電流感知電圧を受けるように接続されている。比較器５０の出力はＸＯＲゲート２１２の第１入力に接続され、このゲートの第２入力は、充電制御極性ビットCPOLA を受けるように接続されており、論理“ １”にセットされたとき比較器５０の出力を反転させるようにする。従って、ＸＯＲゲート２１２は、感知電圧がＣＨＧＣＯＮレジスタ内のCPOLビットによりＤＡＣ電圧を超えるか或いは下回るかした場合に割込みをかけるようにプログラムされている。ＸＯＲゲート２１２の出力は、充電制御信号（CCTRLA）を提供し、外部バッテリへの充電電流を制御するために、ピン２１４を介して外部ＦＥＴに供給される。充電制御モードを可能化するためには、充電／レベル検出制御（ＣＨＧＣＯＮ）レジスタの充電制御機能可能ビット（CCAEN）が論理“１”がセットされ、ピン２１０，２１４はそれらの通常のポートＩ／Ｏ機能をとるようになる。ＣＨＧＣＯＮレジスタの諸ビットは図１１に詳細に示されている。ビットCCAEN が論理 “１”である場合、充電制御回路は、比較器５０の反転入力に現れる電流感知電圧を比較器５０の非反転入力に現れるプログラム可能なＤＡＣ出力電圧に等しくするように動作し、これによって、バッテリにより起こされる充電電流の量を効果的に制御する。充電制御比較器５０の状態（ビットCCOM PA）及び充電制御極性ビットＡ(CPOLA)は、ＣＨＧＣＯＮレジスタより読み出すことができる。ＣＨＧＣＯＮレジスタは、また、対応する比較器及びチャネルＢに組み合わされる極性ビット(CCOMB，CPOLB)を備える。図１２を参照すると、そこには、比較器５１に関連してブロック４８の第２のＤＡＣを使用する第２の充電制御／レベル検出チャネル（チャネルＢ）２０１’ を表す詳細なブロック図が示されている。充電制御チャネルＢは、図８の充電制御チャネルＡと非常に類似しており、ここでは、図８に示された要素と同一の図１２の要素は、前の参照番号が使われている。チャネルＢの比較器５１の入力は、図８の比較器５０に対して転換されており、従って、比較器５１の非反転入力はＤＡＣ２０１’の出力に接続され、比較器５１の反転入力は、感知されたバッテリ電流（BATI）に対応するゼロ化回路よりの電圧をうける。また、ＤＡＣ２０１’の出力に供給される電圧は、ＬＤＡＣＡレジスタがＤＡＣ２０１の出力における電流を図９，１０に示されるテーブルに従って制御するのと同様の方法で、ＤＡＣＢ（ＬＤＡＣＢ）レジスタの８ビットにより制御される。当初述べたように、これらの二重の充電制御／レベル検出器は、また、入力信号がプログラム可能な閾値レベルを超過するか或いは下回ったときを検出するのに使用することができる。これらのレベル検出器は、充電制御が実行されていないときでさえ使用することができる。このようなケースでは、ＣＨＧＣＯＮレジスタの充電制御可能化ビット(CCAEN)は論理“０”に留まっている。図８のチャネルＡに戻ると、プログラム可能な閾値レベルは、ＤＡＣに対する所望の電圧出力をＬＤＡＣＡレジスタによりプログラムすることによって、ディジタル的にセットされる。このことは、予め定められたプログラム可能な閾値電圧が比較器５０の非反転入力に供給されて、比較器５０の反転入力に現れる信号がプログラム可能な閾値電圧を超過したとき、比較器５０が論理状態を切り換えることを意味する。この論理切換によって、フラグをセットしマイクロプロセッサコア１２に割込みをかけることができ、これによって、直ちにとられるべき作業を求めるようにする。さらに、比較器５０の出力の論理状態は、上述したように、ＣＨＧＣＯＮレジスタ（ビット２）を読み出すことによって監視することができる。〔ディジタル的にプログラム可能な閾値をもつ起立機能〕マイクロコントローラ１０は、特定の非活動命令の実行により投入される非活動モードを備えている。この非活動モードにおいては、オンチップ発振器はターンオフされるがウオッチドッグタイマは運行を続ける。さらに、マイクロコントローラ１０は、ウオッチドッグタイマがターンオフされることを除いて、非活動モードと同一である不動（hihernate ）モードを備えている。これらのモードは、発振器が消勢され実質的に電力節減をもたらすので、低電力消費という結果をもたらす。マイクロコントローラ１０は、外部リセット入力、ウオッチドッグタイマのタイムアウト（可能ならば）、Ｉ²Ｃシリアルラインでのスタート／ストップビットの検出、或いは、Ａ／Ｄ変換の完了のような事象の発生に応答して、非活動モードからの脱出即ち「起立」を行うようになっている。また、マイクロコントローラ１０がバッテリ監視及び充電アプリケーションに使用される場合には、感知されたバッテリ電流がマイクロプロセッサコア１２を起立するためのプログラム可能な閾値を超過するか下回るときを検出するのに使用することができる。図８を再び参照すると、バッテリの感知電流（BATI）を表す感知電圧がＤＡＣ２０１によりセットされたプログラム可能な閾値電圧を超過すると、比較器５０が論理「ハイ」から論理「ロー」に切り換わり、これによって、起立割込みフラグ（WUIF:Wake-Up Interrupt Fla g ）をセットしマイクロコントローラコア１２に割込みをかける。従って、マイクロコントローラコアは非活動モードから脱出することができ、バッテリからの増大する電流出力は、真に精密でタイムリーなバッテリレベルの正確測定のために、適切に監視することができる。上述したのと同様に、（図１２の）チャネルＢのレベル検出器は、別の入力信号がディジタル的にプログラム可能な閾値レベルを超過するときを検出するために、独立的なレベル検出器として使用することができる。例えば、ゼロ化回路よりの電圧がＤＡＣ２０１’によりセットされたプログラム可能な閾値電圧を超過すると、比較器５１が論理「ロー」から論理「ハイ」に切り換わり、これによって、起立割込みフラグ（WUIF）をセットしマイクロコントローラコア１２に割込みをかける。この代わりに、反対極性を検出するように２つのＤＡＣをプログラムすることによって、ウインドウ検出器を実現することができ、この場合、プログラム可能な閾値を超過する正のバッテリ電流及びにプログラム可能な閾値を下回る負のバッテリ電流の双方によって、マイクロコントローラコアに割込みをかけることができ、この際、比較器５０，５１の出力を表す論理ビット（CCOMPA，CCOMPB）をそれぞれ読み出して、２つの検出器の何方かにより割込みが生じるようにすることができる。このようなウインドウ検出器は、目下使用状態にないバッテリが、後になって、カムコーダのように、バッテリ電流から電流の引出／放電を行う装置に配備されたり、或いは、バッテリに充電電流を供給するバッテリ充電器に配備されたりしたときの検出用バッテリ応用に有用である。どちらの状況においても、マイクロプロセッサコアを直ちに起立してバッテリ電力の真に精密な正確測定のための電流フローを検出するようにすることが肝要である。〔Ｉ²Ｃ（Inter-Integrated Ciccuit）インターフェース〕マイクロコントローラ１０は双方向２ワイヤバス及びデータ伝送プロトコルをサポートしている。特に、Ｉ²Ｃインターフェース５８は、シリアルなＥＥＰＲＯＭ、シフトレジスタ、ディスプレイ駆動器、Ａ／Ｄ変換器などのような他の周辺機器或いはマイクロコントローラ装置と通信するのに有用なシリアルインターフェースである。Ｉ²Ｃインターフェースは、また、Ｉ²Ｃ（Inter-Integrated C iccuit）仕様、システム管理バス（SMBUS ）及びアクセスバスと互換性がある。Ｉ²Ｃバスは、Philips/Signetics により開発された２ワイヤシリアルインターフェースである。そのオリジナル仕様即ち標準モードは、100 キロビット／秒（Ｋｂｐｓ）までのデータ転送に対して指定され、拡張仕様即ち高速モードは、 400Ｋｂｐｓまでのデータ転送をサポートしており、標準及び高速の両モード装置は、同一バスに結合した場合相互動作を行うようになっている。Ｉ²Ｃインターフェースは、データの信頼性ある送受信を確実にするための包括的なプロトコルを実現する。データを伝送する際には、一方の装置がマスタとなってクロック信号を発生し、他方の装置がスレープとして動作する。Ｉ²Ｃインターフェースにおける各装置は、それに関連する特定アドレスを有しており、マスタは、データ転送を望むとき、先ず、会話を望む装置のアドレスを送信し、マスタにより送られたアドレスがスレープ装置のアドレスに一致した場合に、そのスレープ装置がデータ転送のために選択される。データ転送がない期間には、クロックライン（SCLA）及びデータライン（SDAA ）が外部プルアップ抵抗により「ハイ」に引き上げられる。データ転送を完遂するためには、マスタ装置がスタート及びストップの両条件を発生して、データ転送の開始及び停止を決定するようにする。図１３を参照すると、そこには、スタート条件は、クロックラインが「ハイ」にあるとき、データライン上での「ハイ」から「ロー」への遷移として定義され、ストップ条件は、クロックラインが「ハイ」にあるとき、データライン上での「ロー」から「ハイ」への遷移として定義される。さらに、スタート及びストップ条件の定義の故に、データが伝送されているとき、データラインは、図１３に示されるようにクロックラインが「ロー」にあるときに変化するだけである。Ｉ²Ｃ装置をアドレスするために、２つのアドレッシングフォーマットが存在する。第１のフォーマットは、図１４に示されるように、書込／読出ビットを有する７ビットアドレスフォーマットである。簡単にいうと、スタートビット（Ｓ）の後、マスタにより８ビットが発生され、その最初の７ビットがスレープ装置のアドレスであり、最後のビットが書込／読出ビットである。第２のフォーマットは、図１５に示されるように、書込／読出ビットを有する 10ビットアドレスフォーマットである。簡単にいうと、スタートビットの後、マスタにより２バイトが発生されなければならず、第１バイトの最初の５ビットがそのアドレスを10ビットアドレスであるように特定する。次の10ビットがスレープ装置のアドレスであり、最後のビットが書込／読出ビットである。伝送データの各バイトの後には、スレープ／受信装置により肯定応答ビットが発生される。図１６を参照すると、そこには、スレープ装置による肯定応答の発生を表すグラフ的線図が示されている。より詳細には、スレープ装置は、肯定応答のためのクロックパルスの間、データ出力ラインを「ロー」に保持することによって、データ最後のバイトの受信に対して肯定応答を行う。例えば、７ビットアドレスフォーマットについては、毎第９クロックパルスが肯定応答クロックパルスに対応している。図１７を参照すると、そこには、７ビットアドレスフォーマットを用いるＩ² Ｃデータ転送の一例を表すグラフ的線図が示されている。簡単にいうと、スタートビット（Ｓ）の後、マスタによりスレープ装置の７ビットアドレス並びに書込／読出ビットが発生される。このアドレスが受信されたとすると、スレープ装置は、データ出力を「ロー」に引下げアドレス受信の肯定応答を行う。それから、マスタは１バイトのデータを発生し、その受信についてスレープ装置により肯定応答が行われる。データ転送が完了すると、マスタはストップビット（Ｐ）を発生する。図１８を参照すると、そこには、Ｉ²Ｃインターフェース５８の詳細なブロック図が示されている。Ｉ²Ｃインターフェース５８は、全てのスレープ機能を完全に実現し、マスタ機能のソフトウエア実施を容易にするためにハードウエアでのサポートを提供する。Ｉ²Ｃインターフェースは、標準及び高速モード仕様、並びに、７ビット及び10ビットの両アドレッシングを実行する。データ転送のために、２つのライン／外部ピン、つまり、Ｉ²ＣクロックであるＲＣ６／ＳＣＬＡピン、及び、Ｉ²ＣデータであるＲＣ７／ＳＤＡＡピンが使用される。Ｉ²Ｃインターフェース５８は、Ｉ²Ｃ操作のために５つのレジスタを有している：[1]Ｉ²Ｃ制御（Ｉ²ＣＣＯＮ）レジスタ、[2]Ｉ²Ｃ状態（Ｉ²ＣＳＴＡＴ）レジスタ、〔これらのレジスタ（Ｉ²ＣＣＯＮ，Ｉ²ＣＳＴＡＴ）はファイルレジスタ（データ）空間に位置している〕、[3]シリアル受信／送信バッファー（Ｉ²ＣＢＵＦ）３０１、[4]Ｉ²Ｃシフトレジスタ（Ｉ²ＣＳＲ）３０３、及び、[5]アドレス（Ｉ²ＣＡＤＤ）レジスタ３０５。Ｉ²Ｃインターフェース５８には、さらに、比較器／一致検出器３０７及びスタート及びストップビット検出回路３０９が備えられている。Ｉ²ＣＣＯＮレジスタはＩ²Ｃ操作を制御し、このレジスタによって、次のＩ² Ｃモードの１つを選択することができる：１）７ビットアドレッシングを伴うＩ² Ｃスレープモード、２） 10ビットアドレッシングを伴うＩ²Ｃスレープモード、３）７ビットアドレッシング及びマスタモードサポートを伴うＩ²Ｃスレープモード、４）10ビットアドレッシング及びマスタモードサポートを伴うＩ²Ｃスレープモード、及び、５）Ｉ²Ｃマスタモード、ここでスレープはアイドル状態である。Ｉ²ＣＳＴＡＴレジスタは読み出されるだけであり、データ転送の状態を与える。これは、受信されたバイトがデータ又はアドレスである場合、次のバイトが完全な10ビットアドレスである場合、及び、これが読出及び書込データ転送であろう場合のスタート及びストップビットの検出のうような情報を含んでいる。Ｉ²ＣＢＵＦレジスタは、転送データが書き込まれたり読み出されたりするレジスタ／バッファーである。Ｉ²ＣＳＲレジスタは、マイクロコントローラ１０へのデータ或いはマイクロコントローラ１０からのデータをシフトする。Ｉ²ＣＡＤＤレジスタは、スレープのアドレスを格納する。図１９を参照すると、そこには、７ビットアドレスフォーマットを伴うデータ受信のためのＩ²Ｃインターフェース５８に関係する典型的な波形を表すグラフ的線図が示されている。Ｉ²Ｃインターフェース５８は、いったん可能化されてしまうと、スタート条件が生じるのを待つ。スタート条件続いて、７ビットのアドレス及び書込／読出ビットがＩ²ＣＳＲレジスタ３０３内にシフトされてくる。全ての到来ビットがシリアルクロックの立ち上がりエッジ（前縁）でサンプリングされる。Ｉ²ＣＳＲレジスタの内容が、第８クロックパルスの立ち下がりエッジ（後縁）で、Ｉ²ＣＡＤＤレジスタの内容と比較される。両アドレスが一致する場合、Ｉ²ＣＳＲレジスタの内容が、Ｉ² ＣＢＵＦレジスタにロードされ、Ｉ²ＣＳＴＡＴレジスタの書込／読出ビットがクリアされる（データはインターフェース５８に書き込まれつつあることを表す）。さらに、肯定応答パルスが発生され、各データバイトの転送後、Ｉ²Ｃ割込みビット(I2CIF)がセットされ、その際、割込みビットはソフトウエアにおいてクリアされ、Ｉ²ＣＳＴＡＴレジスタは、そのバイトの状態を決定するのに使用される。しかしながら、Ｉ²ＣＢＵＦレジスタが以前の受信から読み出されてしまわなかった場合は、アドレスバイトオーバフロー条件が存在する。このような状況においては、非肯定応答パルスが発生され、Ｉ²ＣＣＯＮレジスタ内のオーフロービット(I2COV)をセットすることにより、オーバフロー条件が示される。図２０を参照すると、そこには、７ビットアドレスフォーマットを伴うデータ送信のためのＩ²Ｃインターフェース５８に関係する典型的な波形を表すグラフ的線図が示されている。アドレス一致が生じアドレスバイトの書込／読出ビットがセットされると（データはインターフェース５８に書き込まれつつあることを表す）、Ｉ²ＣＳＴＡＴレジスタの書込／読出ビットもまたセットされる。受信されたアドレスは、Ｉ²ＣＢＵＦレジスタ内にロードされ、肯定応答パルスが第９クロックパルス上で発生される。送信すべきデータは、Ｉ²ＣＳＲレジスタをさらにロードするＩ²ＣＢＵＦレジスタ内にロードされなければならない。８ビットのデータはシリアルクロックの後縁でシフトアウトされる。データ受信と同様に、各データ転送バイトについてＩ²Ｃ割込みフラグ(I2CIF)が発生され、その際、I2CIF ビットはソフトウエアにおいてクリアされ、Ｉ²ＣＳＴＡＴレジスタが、そのバイトの状態を決定するのに使用される。〔マイクロコントローラの回路内プログラミング〕Ｉ²Ｃインターフェース５８を使用することによって、マイクロコントローラ１０は、端末応用回路においてシリアルにプログラムすることができる。この様な特徴によって、顧客はプログラムされていない装置を備えるボードを製造し、その後、製品を出荷する直前に、マイクロコントローラをプログラムすることができる。このことによって、最も最新のファームウェア即ち顧客ファームウェアをプログラムすることができる。マイクロコントローラ１０は、シリアルクロック及びシリアルデータピンを「ロー」に保持すると共に電圧プログラムピンを、Ｖssに対して電圧Ｖpp、例えば、１２ボルトに高めることによって、プログラム／検証モードにおくことができる。一旦プログラムモードになると、ユーザプログラムメモリ並びに試験プログラムメモリは、シリアル又はパラレル手法のいずれかでアクセス及びプログラムを行うことができ、その際、操作の初期モードはシリアルであり、アクセスされるメモリはユーザプログラムメモリである。本発明では、マイクロコントローラ１０へのクロック及びデータ並びにマイクロコントローラ１０からのクロック及びデータを提供するために、マイクロコントローラ１０の２つの外部ピン（ＳＣＬＡピン及びＳＤＡＡピン）を利用することによって、回路内シリアルプログラミングが完遂される。さらに、回路内プログラミングを実行する際、電力、アース、及び、マイクロコントローラ１０へのプログラミング電圧（Ｖpp）を供給するのに３つの他のピンが利用される。図２１を参照すると、そこには、マイクロコントローラ１０の典型的な回路内シリアルプログラミング構成が示されている。例示的な目的だけのために、図２１のマイクロコントローラ１０は、端末回路／バッテリパック４０３の内側に存在しており、バッテリ（図２１には示されていない）の充電監視を制御するのに使用される。図２１に示されるマイクロコントローラ１０の一部には、バッテリパック４０３の外部コネクタ４０１に接続するための外部ピンの一部が備えられており、マイクロコントローラ１０が既にバッテリパック４０３内に組み込まれている場合にマイクロコントローラ１０をプログラミングするのに使用される。外部コネクタ４０１は、クロック及びシリアルデータ信号を、マイクロコントローラ１０のＳＣＬＡ及びＳＤＡＡピンに夫々供給するために、外部信号を受ける。クロックピンはマイクロコントローラにクロックを供給するのに使用され、データピンは、コマンドビットを入力し、シリアル操作の間、データをシリアルニ入出力するのに使用される。コネクタ４０１は、また、プログラミング電圧、例えば、 12ボルトを受け、これをマイクロコントローラ１０のマスタクリア（MCLR）／電圧プスグラミングピンに供給して、マイクロコントローラ１０を可能化し、シリアルプログラミングモードに投入するようにする。そして、コネクタ４０１は、マイクロコントローラ１０の外部電力ピンＶＤＤ，ＶＳＳ（大地）間に、＋５Ｖを夫々供給する。図２２を参照すると、そこにはシリアルプログラミングに利用可能な種々のコマンドを表すテーブルが示されている。「試験ロード」コマンドは、試験プログラムメモリ内に14ビット語をロードするのに用いられ，その際、このコマンドの受信に基づいて、プログラムカウンタが試験プログラムメモリ内の予め定められた位置にセットされる。「データロード」コマンドは、 14ビット語をユーザプログラムメモリ内にロードするのに用いられる。「データ読出」コマンドは、14ビット語をユーザプログラムメモリから伝送するのに用いられる。「アドレス増分」コマンドは、受信に基づき、マイクロコントローラ１０のプログラムカウンタを増分するのに用いられる。「プログラミング開始」コマンドは、試験プログラムメモリ或いはユーザプログラムメモリの何れかのプログラミングを開始するのに用いられ，その際、このコマンドに先立って試験ロード又はデータロードコマンドが与えられなければならない。「パラレルモード投入」コマンドは、パラレルモードでデータを受容するようにマイクロコントローラ１０をプログラムするのに用いられる。このパラレルモードは、バッテリパックに典型的には外部コネクタがほんの僅かしかそなえられていないので、マイクロコントローラの回路内プログラミングには、一般的に適用することができない。最後に、「プログラミング終了」コマンドは、プログラムメモリのプログラミングを停止するのに用いられる。図２３，２４を参照すると、そこには、シリアルプログラミングのための試験ロード及びデータロードコマンドを夫々表すグラフ的線図が示されている。コマンドを入力するために、クロックピンにはサイクルが６回与えられ、その際、各コマンドビットが初めに入力されているコマンドの最下位ビット（ＬＳＢ）に伴うクロックの後縁でラッチされる。ＳＤＡＡピン上のデータは、図２３，２４に示されるように、クロックの後縁に関して、最小のセットアップ（ｔset0，ｔse t1）及び保持時間（ｔhld0，ｔhld1）を有するように要求されており、このセットアップ及び保持時間は、例えば100 ナノ秒〔ｎｓ〕である。さらに、これに関連するデータ読出及びデータロードコマンドのようなコマンドは、図２３，２４に示されるように、コマンドとデータとの間に、最小の遅延（ｔdly1）を有するように特定されており、この遅延は、例えば１マイクロ秒〔μｓ〕である。この遅延の後、クロックピンにはサイクルが16回与えられ、第１サイクルはスタートビットであり最後のサイクルはストップビットであり、また、データは、中間の14クロックサイクルに伴い最下位ビットを最初にして、入力又は出力がなされる。特に、読出操作の間には、最下位ビットは、第２サイクルの前縁でＳＤＡＡピン上に伝送され、ロード操作の間には、最下位ビットは、第２サイクルの後縁でラッチされるようになっている。要するに、本発明によって、マイクロコントローラ１０の回路内シリアルプログラミングを行われる。このことによって、エンドユーザはマイクロコントローラ１０を、バッテリ充電及び監視制御用バッテリパックのようなエンドユーザアプリケーションにおかれたときに、プログラムすることができる。〔バッテリ監視アプリケーション〕図２５を参照すると、そこには、外部バッテリ４５０を監視するためのアプリケーションにおいて構成されるマイクロコントローラ１０を表すブロック図が示されている。バッテリ４５０の電圧は、分圧回路４５２を介してマイクロコントローラ１０のＡＮ０／ＢＡＴＶアナログ入力に供給される。バッテリ４５０の電流は感知抵抗４５４を介して通流し、マイクロコントローラ１０のＡＮ１／ＢＡＴＩアナログ入力に、バッテリ電流を表す電圧を供給する。マイクロコントローラ１０のＲＡＭＰピンは、外部コンデンサ４５６を介して大地に接続され、このコンデンサ両端にプログラム可能なランプ電圧を発生するようになっている。マイクロコントローラ１０のＩＡＶＧピンは、オプションとして外部コンデンサ４５８を介して大地に接続され、短持続時間電流パルスを捕獲するのに使用される。電圧調整器ピン（ＶＲＥＧ）は、電圧調整を行うために、外部ＮチャネルＦＥＴ４６０のゲート電極に接続される。このＦＥＴ４６０は、ドレイン電極がバッテリ電圧を受けるように接続され、ソース電極からマイクロコントローラ１０に調整された電圧ＶＤＤを供給する。さらに、この調整された電圧は、外部アナログ入力ＡＮ２を介して計測することができる。ここでは所定の好ましい実施例について説明してきたが、説明された実施例及び方法の種々の変形及び変更が本発明の真の精神及び範囲から逸脱しないで作られ得ることは、当業者に明らかであろう。従って、本発明は、添付された請求の範囲並びに適用される法律の規則及び原則によって要求される範囲にのみに限定されるべきであると考えられる。

Claims

【特許請求の範囲】１．半導体チップ上に作製されたバッテリ充電及びバッテリ監視アプリケーション用マイクロコントローラであって、外部可調整システムを選択的に制御するために、プログラム及び命令を実行し、且つ、マイクロコントローラによるプログラム及び命令の実行結果として制御信号を発生するようになっており、命令を実行するためのマイクロプロセッサ手段を備え、割込み信号を受信し且つこの信号に応答するための割込み制御手段、マイクロコントローラにより実行されるべきプログラムを格納するためのプログラムメモリ手段、及び、データを格納するためのデータメモリ手段を備え、さらに、外部バッテリからの複数のアナログ入力信号を計測するのに用いられる複数のアナログ要素を備え、さらにまた、マイクロプロセッサ手段に組み合わされるオンチップ発振器が停止される非作動モードに置かれる能力を有し、この能力により電力消費を減少させる結果をもたらすようにするマイクロコントローラにおいて、マイクロコントローラを非作動モードから起立するためのプログラム可能な手段を具備し、このプログラム可能な手段は、ディジタル的にプログラム可能な閾値レベルを提供するための手段、及び、複数のアナログ入力信号のうちの一つのベルがこのディジタル的にプログラム可能な閾値レベルを超過したとき、マイクロプロセッサ手段の割込み制御器に対して割込みを発生するための手段を備え、この割込みは、マイクロコントローラを非作動モードから起立させるのに用いられることを特徴とするマイクロコントローラ。２．前記ディジタル的にプログラム可能な閾値レベルを提供するための手段は、プログラム可能な出力電圧を供給するするためにディジタル制御信号に応答するディジタル的にプログラム可能なディジタル−アナログ変換器（ＤＡＣ）を備えることを特徴とする請求項１に記載のマイクロコントローラ。３．前記割込みを発生するための手段は、第１及び第２の入力及び１つの出力を有し、第１入力が、前記ディジタル的にプログラム可能な閾値レベルを受けるように接続され、第２入力が、前記複数のアナログ入力信号のうちの一つを受けるように接続され、出力が、割込み信号を供給するようにマイクロプロッセサ手段に接続された比較器を備えることを特徴とする請求項１に記載のマイクロコントローラ。４．半導体チップ上に作製されたを非作動モードから起立させるための方法であって、このマイクロコントローラは、外部可調整システムを選択的に制御するために、プログラム及び命令を実行し、且つ、マイクロコントローラによるプログラム及び命令の実行結果として制御信号を発生するようになっており、命令を実行するためのマイクロプロセッサ手段を備え、割込み信号を受信し且つこの信号に応答するための割込み制御手段、マイクロコントローラにより実行されるべきプログラムを格納するためのプログラムメモリ手段、及び、データを格納するためのデータメモリ手段を備え、さらに、外部バッテリからの複数のアナログ入力信号を計測するのに用いられる複数のアナログ要素を備え、さらにまた、マイクロプロセッサ手段に組み合わされるオンチップ発振器が停止される非作動モードに置かれる能力を有し、この能力により電力消費を減少させる結果をもたらすようにする方法において、ディジタル的にプログラム可能な閾値レベルを確立するステップ、複数のアナログ入力信号のうちの選択された一つがこのディジタル的にプログラム可能な閾値レベルを超過したとき、マイクロプロセッサ手段に対して割込みを生起するステップ、及び、この割込みに応答してマイクロコントローラを起立させて、マイクロコントローラを非作動モードから起立させるためにプログラム可能な閾値を提供するステップから成ることを特徴とする方法。５．半導体チップ上に作製されたバッテリ充電及びバッテリ監視アプリケーション用マイクロコントローラであって、外部可調整システムを選択的に制御するために、プログラム及び命令を実行し、且つ、マイクロコントローラによるプログラム及び命令の実行結果として制御信号を発生するようになっており、命令を実行するためのマイクロプロセッサ手段を備え、割込み信号を受信し且つこの信号に応答するための割込み制御手段、マイクロコントローラにより実行されるべきプログラムを格納するためのプログラムメモリ手段、及び、データを格納するためのデータメモリ手段を備え、さらに、外部バッテリからの複数のアナログ入力信号を計測するのに用いられる複数のアナログ要素を備え、さらにまた、マイクロプロセッサ手段に組み合わされるオンチップ発振器が停止される非作動モードに置かれる能力を有し、この能力により電力消費を減少させる結果をもたらすようにするマイクロコントローラにおいて、マイクロコントローラを非作動モードから起立するためのプログラム可能な手段を具備し、このプログラム可能な手段は、第１のディジタル的にプログラム可能な閾値レベルを提供するための第１の手段、及び、第２のディジタル的にプログラム可能な閾値レベルを提供するための第２の手段、及び、複数のアナログ入力信号のうちの一つのレベルが、第１のディジタル的にプログラム可能な閾値レベルを超過するか、或いは、第２のディジタル的にプログラム可能な閾値レベルを下回ったしたとき、マイクロプロセッサ手段の割込み制御器に対して割込みを発生するための手段を備え、この割込みは、マイクロコントローラを非作動モードから起立させるのに用いられて、マイクロコントローラを起立させるためのウインドウ検出器を提供するようになっていることを特徴とするマイクロコントローラ。６．第１及び第２のディジタル的に手段プログラム可能な閾値レベルを提供するための第１及び第２の手段は、それぞれ、プログラム可能な出力電圧を供給するするためにディジタル制御信号に応答するディジタル的にプログラム可能なディジタル−アナログ変換器（ＤＡＣ）を備えることを特徴とする請求項５に記載のマイクロコントローラ。７．前記割込みを発生するための手段は、第１及び第２の入力及び１つの出力をそれぞれ有し、第１入力が、それぞれ、第１及び第２のディジタル的にプログラム可能な閾値レベルを受けるように接続され、第２入力が、それぞれ、前記複数のアナログ入力信号のうちの第１及び第２の一つを受けるように接続され、出力が、それぞれ、割込み信号を供給するようにマイクロプロセッサ手段に接続された比較器を備えることを特徴とする請求項５に記載のマイクロコントローラ。