KR102535954B1 - 반도체 장치 및 반도체 장치의 동작 방법 - Google Patents

반도체 장치 및 반도체 장치의 동작 방법 Download PDF

Info

Publication number
KR102535954B1
KR102535954B1 KR1020180103236A KR20180103236A KR102535954B1 KR 102535954 B1 KR102535954 B1 KR 102535954B1 KR 1020180103236 A KR1020180103236 A KR 1020180103236A KR 20180103236 A KR20180103236 A KR 20180103236A KR 102535954 B1 KR102535954 B1 KR 102535954B1
Authority
KR
South Korea
Prior art keywords
mode
low power
address
semiconductor device
module
Prior art date
Application number
KR1020180103236A
Other languages
English (en)
Other versions
KR20200025612A (ko
Inventor
권민규
오형석
김현수
정태진
조대웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180103236A priority Critical patent/KR102535954B1/ko
Priority to US16/381,240 priority patent/US11209896B2/en
Priority to CN201910639333.1A priority patent/CN110875618A/zh
Publication of KR20200025612A publication Critical patent/KR20200025612A/ko
Application granted granted Critical
Publication of KR102535954B1 publication Critical patent/KR102535954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0019—Circuits for equalisation of charge between batteries using switched or multiplexed charge circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

반도체 장치 및 반도체 장치의 동작 방법이 제공된다. 반도체 장치는 배터리에 의해 동작하는 시스템이 저전력 모드의 진입 및 탈출 조건을 만족하는지 여부를 결정하는 저전력 조건 모듈(low power condition module); 미리 결정된 자신의 어드레스를 확인하는 어드레스 모듈(address module); 상기 어드레스 모듈에서 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드를 설정하는 저전력 모드 설정 모듈(low power set module); 저전력 모드의 진입 전에 디바운스 동작(debounce operation)을 수행하는 디바운스 모듈(debounce module); 및 저전력 모드의 진입 및 탈출을 수행하는 저전력 진입/탈출 모듈(low power enter/exit module)을 포함한다.

Description

반도체 장치 및 반도체 장치의 동작 방법{SEMICONDUCTOR DEVICE AND METHOD FOR OPERATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 반도체 장치의 동작 방법에 관한 것이다.
모바일 시스템의 성능이 고도화되고 사용자에게 제공하는 기능이 더욱 다양해짐에 따라, 모바일 시스템에 충분한 용량의 전원을 안정적으로 제공하는 것이 중요한 문제로 대두된다. 충분한 용량의 전원을 확보하기 위해, 모바일 시스템의 전원으로 다중 배터리가 채택될 수 있다.
그런데 하나의 모바일 시스템에 설치되는 다중 배터리들 사이에는 규격 차이가 존재할 수 있으며, 이로 인한 다중 배터리들 사이의 에너지 차이로 인해, 다중 배터리가 전기적으로 접속되는 경우 셀 밸런싱(cell balancing)이 발생하게 된다. 셀 밸런싱이 발생하게 되면, 어느 하나의 배터리로부터 다른 배터리로 밸런싱 전류(balancing current)가 흐르게 되는데, 밸런싱 전류가 갑작스럽게 과도한 양으로 발생될 경우, 다중 배터리의 적어도 일부가 손상될 위험이 있다.
따라서, 다중 배터리를 사용하는 모바일 시스템에게 안정적인 전원을 공급하기 위해, 다중 배터리 사이에 발생하는 밸런싱 전류를 제어하는 기술이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는, 다중 배터리에 의해 동작하는 시스템에 대해, 안전한 저전력 모드의 진입 및 탈출을 제공할 수 있는 반도체 장치 및 반도체 장치의 동작 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 과도한 밸런싱 전류에 의한 다중 배터리의 손상을 방지할 수 있는 반도체 장치 및 반도체 장치의 동작 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 배터리에 의해 동작하는 시스템이 저전력 모드의 진입 및 탈출 조건을 만족하는지 여부를 결정하는 저전력 조건 모듈(low power condition module); 미리 결정된 자신의 어드레스를 확인하는 어드레스 모듈(address module); 어드레스 모듈에서 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드를 설정하는 저전력 모드 설정 모듈(low power set module); 저전력 모드의 진입 전에 디바운스 동작(debounce operation)을 수행하는 디바운스 모듈(debounce module); 및 저전력 모드의 진입 및 탈출을 수행하는 저전력 진입/탈출 모듈(low power enter/exit module)을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는, 배터리에 의해 동작하는 시스템이 저전력 모드의 진입 및 탈출 조건을 만족하는지 여부를 결정하는 저전력 조건 모듈; 미리 결정된 자신의 어드레스를 확인하는 어드레스 모듈; 어드레스 모듈에서 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드를 설정하는 저전력 모드 설정 모듈; 저전력 모드의 탈출 전에 딜레이 동작(delay operation)을 수행하는 딜레이 모듈(delay module); 및 저전력 모드의 진입 및 탈출을 수행하는 저전력 진입/탈출 모듈을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 장치는, 배터리와 시스템 사이에 배치된 제1 전류 제어 IC 및 제2 전류 제어 IC를 포함하고, 제1 전류 제어 IC는, 저전력 모드에 대한 세부 동작 모드가 제1 모드로 설정되고, 제1 모드는 시스템과 배터리 사이의 전기적 접속을 유지하고, 제2 전류 제어 IC는, 세부 동작 모드가 제1 모드로 설정된 경우, 저전력 모드의 진입 전에 디바운스 동작을 수행하고, 세부 동작 모드가, 시스템과 배터리 사이의 전기적 접속을 단절하는 제2 모드로 설정된 경우, 디바운스 동작을 미수행한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 방법은, 배터리에 의해 동작하는 시스템이 저전력 모드의 진입 및 탈출 조건을 만족하는지 여부를 결정하고, 미리 결정된 자신의 어드레스를 확인하고, 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드를 설정하고, 저전력 모드의 진입 전에 디바운스 동작을 수행하고, 저전력 모드의 진입 및 탈출을 수행하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 개략도이다.
도 2a는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2b는 본 발명의 일 실시예에 따른 반도체 장치의 컨트롤러를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 9a는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 9b는 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도이다.
도 10은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 11은 본 발명의 일 실시예에 따른 반도체 시스템의 구현례를 설명하기 위한 개략도이다.
도 12는 본 발명의 일 실시예에 따른 반도체 시스템의 구현례를 설명하기 위한 개략도이다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 개략도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(1)은 전류 제어 IC(Integrated Circuit)(10), 배터리(20) 및 시스템(30)을 포함한다.
먼저, 배터리(20)에 관하여 설명하면, 배터리(20)는 다중 배터리로서 복수의 배터리(200, 210, 220, 230)를 포함한다. 즉, 본 명세서에서 반도체 시스템(30)은 다중 배터리 환경에서 동작하는 것으로 가정한다. 복수의 배터리(200, 210, 220, 230)는 서로 병렬로 연결되어 시스템(30)에 높은 용량의 전원을 공급할 수 있다.
복수의 배터리(200, 210, 220, 230)는 서로 동일한 규격을 가질 수도 있지만, 복수의 배터리(200, 210, 220, 230) 중 일부는 다른 일부와 서로 다른 규격을 가질 수도 있다. 그리고 복수의 배터리(200, 210, 220, 230)는 동일한 규격이라고 할 지라도, 서로 다른 전기적 특성을 가질 수 있다. 이와 같은 규격 및 전기적 특성의 차이로 인해, 복수의 배터리(200, 210, 220, 230) 사이에는 에너지 차이가 발생되고, 에너지 차이로 인한 전류가 복수의 배터리(200, 210, 220, 230)와 시스템(30) 사이, 또는 복수의 배터리들(200, 210, 220, 230) 사이에 흐를 수 있다.
예를 들어, 서로 다른 규격 및 전기적 특성을 갖는 배터리(200, 210)가 시스템(30)에 전기적으로 접속되는 경우, 만일 배터리(200)의 에너지가 배터리(210)의 에너지보다 높다면, 그 차이로 인해 배터리(200)에서 배터리(210)로 흐르는 전류가 발생된다. 이와 같이 셀 밸런싱(cell balancing)이 발생하게 되어 배터리(200)에서 배터리(210)로 흐르는 밸런싱 전류(balancing current)가 갑작스럽게 과도한 양으로 발생되는 경우, 배터리(210)가 손상될 위험이 있다.
전류 제어 IC(10)는 배터리(20) 및 시스템(30) 사이에 배치되어, 이들 사이에 흐르는 전류를 제어하는 반도체 장치이다. 구체적으로, 전류 제어 IC(10)는 다중 배터리를 형성하는 복수의 배터리(200, 210, 220, 230)에 각각 대응하는 복수의 전류 제어 IC(100, 110, 120, 130)를 포함할 수 있다. 단일 배터리 환경에서는, 본 실시예에서와 같은 셀 밸런싱이 발생하지 않기 때문에 배터리(20)와 시스템(30) 사이에 전류 제어 IC(10)가 구현될 필요가 없었으나, 다중 배터리 환경에서는 복수의 전류 제어 IC(100, 110, 120, 130)가 앞에서 설명한 과도한 밸런싱 전류가 발생되지 않도록 제어하여 배터리(210)가 손상되는 것을 막을 수 있다.
예를 들어, 배터리(200)에서 배터리(210)로 흐르는 밸런싱 전류가 갑작스럽게 과도한 양으로 발생되는 경우, 배터리(210)와 배터리(200) 사이에 배치된 전류 제어 IC(110)는 전류 제어 기능을 동작하여, 배터리(210)의 손상을 막을 수 있다.
본 명세서에서는 이와 같은 전류 제어 IC(20) 또는 복수의 전류 제어 IC(100, 110, 120, 130)를 "반도체 장치"로 지칭하기도 할 것이다.
시스템(30)은 배터리(20)로부터 전원을 공급받아 동작하는 컴퓨팅 시스템이다. 예를 들어, 시스템(30)은 배터리(20)에 의해 동작하는 모바일 시스템, 예컨대 스마트폰, 태블릿 컴퓨터, 노트북 컴퓨터 등일 수 있다. 그러나 본 발명의 반도체 장치가 동작하는 환경은 모바일 시스템 환경으로 제한되는 것은 아니고, 배터리(20)를 사용하는 임의의 컴퓨팅 시스템 환경을 포함한다. 앞서 설명한 바와 같이, 시스템(30)은 다중 배터리 환경에서 동작하는 것으로, 복수의 배터리(200, 210, 220, 230)로부터 전원을 공급받을 수 있다.
한편, 시스템(30)에는 전원 공급 장치, 예컨대 전원 어댑터가 연결될 수 있다. 시스템(30)에 전원 어댑터가 연결되지 않은 경우, 시스템(30)은 배터리(20)에 의해 전원을 공급받으므로 배터리(20)는 방전되며, 이 때 전류는 배터리(20)에서 시스템(30) 쪽으로 흐르게 된다. 이와 다르게 시스템(30)에 전원 어댑터가 연결된 경우, 시스템(30)은 전원 공급 장치에 의해 전원을 공급받으며, 배터리(20)는 충전되고, 이 때 전류는 시스템(30)에서 배터리(20) 쪽으로 흐르게 된다.
이제 도 2a 및 도 2b를 참조하여, 본 발명의 일 실시예에 따른 반도체 장치(즉, 전류 제어 IC)에 대해 더욱 상세히 설명하도록 한다.
도 2a는 본 발명의 일 실시예에 따른 반도체 장치(100, 110)를 설명하기 위한 블록도이다.
도 2a를 참조하면, 반도체 시스템(2)은 복수의 반도체 장치(100, 110)를 포함한다. 반도체 장치(100, 110)는 배터리(200, 210)와 시스템(30) 사이에 배치되어 전류 제어 기능을 제공한다. 이를 위해 반도체 장치(100)는 트랜지스터(TR1, TR2), 컨트롤러(102), 제1 게이트 컨트롤러(104) 및 제2 게이트 컨트롤러(106)를 포함할 수 있고, 반도체 장치(110)는 트랜지스터(TR1, TR2), 컨트롤러(112), 제1 게이트 컨트롤러(114) 및 제2 게이트 컨트롤러(116)를 포함할 수 있다.
본 도면에 표시한 다이오드(D1, D2)는 각각 트랜지스터(TR1, TR2)의 바디 다이오드를 나타낸 것이다. 본 실시예에서 트랜지스터(TR1, TR2)는 n 채널 MOSFET으로 구현될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
제1 게이트 컨트롤러(104, 114)는 각각 컨트롤러(102, 112)의 제어 하에, 트랜지스터(TR1)를 턴 온 또는 턴 오프하기 위한 신호를 트랜지스터(TR1)의 게이트에 제공할 수 있다. 그리고 제2 게이트 컨트롤러(106, 116)는 각각 컨트롤러(102, 112)의 제어 하에, 트랜지스터(TR2)을 턴 온 또는 턴 오프하기 위한 신호를 트랜지스터(TR2)의 게이트에 제공할 수 있다.
컨트롤러(102, 112)는, 반도체 장치(100, 110)가 전류 제어 기능을 수행하여 과도한 밸런싱 전류에 의한 다중 배터리의 손상을 방지하기 위해 제1 게이트 컨트롤러(104, 114) 및 제2 게이트 컨트롤러(106, 116)를 제어할 수 있다. 예를 들어, 배터리(200)의 에너지가 배터리(210)의 에너지보다 높다면, 그 차이로 인해 배터리(200)로부터 제공되는 전류(i1) 중 적어도 일부는 밸런싱 전류(i2)로서 배터리(210)를 향해 흐르게 된다. 이 때, 컨트롤러(112)는 반도체 장치(110)가 전류 제어 기능을 수행할 수 있도록 제1 게이트 컨트롤러(114) 및 제2 게이트 컨트롤러(116)를 제어하게 된다.
한편, 컨트롤러(102, 112)는 배터리(200, 210)의 충전 및 방전 시 제1 게이트 컨트롤러(104, 114) 및 제2 게이트 컨트롤러(106, 116)를 제어할 수 있다. 예를 들어, 배터리(200)가 충전되는 경우, 컨트롤러(102)는 트랜지스터(TR1)를 제어하여, 충전 전류가 허용 값보다 큰 전류가 되면 제1 게이트 컨트롤러(104)를 이용하여 트랜지스터(TR1)의 게이트 전압을 떨어뜨린다. 이에 따라 트랜지스터(TR1)의 온 저항이 증가하게 되어 전류를 제어할 수 있게 된다. 배터리(200)가 방전되는 경우에도 이와 유사하게, 컨트롤러(102)는 제2 게이트 컨트롤러(104)를 제어하여 트랜지스터(TR2)의 게이트 전압을 조절하는 방식으로 전류를 제어할 수 있다.
또한, 컨트롤러(102, 112)는, 후술하는 바와 같이 시스템(30)에 대한 안정적인 저전력 모드의 진입 및 탈출을 제공하기 위해, 제1 게이트 컨트롤러(104, 114) 및 제2 게이트 컨트롤러(106, 116)를 제어할 수도 있다.
도 2b는 본 발명의 일 실시예에 따른 반도체 장치의 컨트롤러를 설명하기 위한 블록도이다.
도 2b를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(100)의 컨트롤러(102)는 저전력 조건 모듈(1021), 저전력 진입/탈출 모듈(1022), 어드레스 모듈(1023), 저전력 모드 설정 모듈(1025) 및 디바운스 모듈(1027)을 포함할 수 있다. 본 실시예에서는 컨트롤러(102)에 대해 설명하지만, 해당 설명은 본 명세서에서 언급되는 컨트롤러(112, 122)에도 동일하게 적용될 수 있다.
저전력 조건 모듈(1021)은 배터리(20)에 의해 동작하는 시스템(30)이 저전력 모드의 진입 및 탈출 조건을 만족하는지 여부를 결정한다.
예를 들어, 저전력 조건 모듈(1021)은, 시스템(30)의 전원이 오프된 경우 저전력 모드의 진입 조건을 만족한다고 판단할 수 있다. 다른 예로, 저전력 조건 모듈(1021)은, 사용자로부터 저전력 모드의 진입의 명령을 수신한 경우 저전력 모드의 진입 조건을 만족한다고 판단할 수 있다. 그러나 본 발명의 범위가 이에 제한되는 것은 아니고, 저전력 모드의 진입 조건은 구체적인 구현 목적에 따라 달라질 수 있다.
한편, 예를 들어, 저전력 조건 모듈(1021)은, 시스템(30)의 전원이 온된 경우 저전력 모드의 탈출 조건을 만족한다고 판단할 수 있다. 다른 예로, 저전력 조건 모듈(1021)은, 사용자로부터 저전력 모드의 탈출의 명령을 수신한 경우 저전력 모드의 탈출 조건을 만족한다고 판단할 수 있다. 그러나 본 발명의 범위가 이에 제한되는 것은 아니고, 저전력 모드의 탈출 조건은 구체적인 구현 목적에 따라 달라질 수 있다.
저전력 진입/탈출 모듈(1022)은 시스템(30)에 대한 저전력 모드의 진입 및 탈출을 수행한다.
저전력 진입/탈출 모듈(1022)은, 저전력 조건 모듈(1021)에서 저전력 모드의 진입 및 탈출 조건이 만족된 것으로 판단된 경우, 제1 게이트 컨트롤러(104) 및 제2 게이트 컨트롤러(106)를 이용하여 저전력 모드의 진입 및 탈출을 수행한다.
본 발명의 다양한 실시예에서, 저전력 모드는 제1 모드와 제2 모드를 포함하는 2 가지의 세부 동작 모드를 포함할 수 있다. 제1 모드는 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 저전력 모드를 말하며, 제2 모드는 시스템(30)과 배터리(20) 사이의 전기적 접속을 단절하는 저전력 모드를 말한다.
저전력 진입/탈출 모듈(1022)은 세부 동작 모드에 따라 제1 게이트 컨트롤러(104) 및 제2 게이트 컨트롤러(106)를 제어하여, 저전력 모드의 진입 시 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지할 지 또는 단절할 지를 제어할 수 있다. 상기 세부 동작 모드는 후술할 저전력 모드 설정 모듈(1025)에서 결정될 수 있다.
어드레스 모듈(1023)은 미리 결정된 자신의 어드레스를 확인한다.
도 2a를 함께 참조하면, 반도체 장치(100)는 컨트롤러(102) 내부의 어드레스 모듈(1023)을 이용하여 자신의 어드레스가 제1 어드레스(#1)임을 확인할 수 있다. 그리고 반도체 장치(110)는 컨트롤러(112) 내부의 어드레스 모듈을 이용하여 자신의 어드레스가 제2 어드레스(#2)임을 확인할 수 있다. 즉, 반도체 장치(100, 110)는 컨트롤러(102, 112) 내부의 어드레스 모듈을 이용하여 자신이 몇 번째 전류 제어 IC에 해당하는 지를 스스로 판단할 수 있다.
본 발명의 일 실시예에서, 어드레스 모듈(1023)은 예컨대 반도체 장치(100) 어드레스 볼(address ball)에 인가되는 전압 레벨 또는 전류 레벨의 값에 따라 자신의 어드레스를 확인할 수 있다. 예를 들어, 어드레스 볼에 인가되는 전압의 레벨이 제1 레벨인 경우, 어드레스 모듈(1023)은, 반도체 장치(100)의 어드레스가 제1 어드레스(#1)라고 판단할 수 있고, 이와 다르게 어드레스 볼에 인가되는 전압의 레벨이 제2 레벨인 경우, 어드레스 모듈(1023)은, 반도체 장치(100)의 어드레스가 제2 어드레스(#2)라고 판단할 수 있다. 그러나 본 발명의 범위가 이와 같은 구현예에 제한되는 것은 아니며, 어드레스 모듈(1023)이 구현되는 방식은 여러 가지가 있을 수 있다.
저전력 모드 설정 모듈(1025)은 어드레스 모듈(1023)에서 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드를 설정한다.
구체적으로, 저전력 모드 설정 모듈(1025)은, 어드레스 모듈(1023)에서 확인된 반도체 장치(100)의 어드레스가 제1 어드레스(#1)인 경우, 저전력 모드에 대한 세부 동작 모드를 제1 모드로 설정할 수 있다. 이와 달리, 저전력 모드 설정 모듈(1025)은, 어드레스 모듈(1023)에서 확인된 반도체 장치(100)의 어드레스가 제2 어드레스(#2~#n)인 경우, 저전력 모드에 대한 세부 동작 모드를 제1 모드로 설정하거나, 또는 제2 모드로 설정할 수 있다.
본 발명의 몇몇의 실시예에서, 어드레스 모듈(1023)에서 확인된 어드레스가 제2 어드레스(#2~#n)인 경우, 저전력 모드에 대한 세부 동작 모드는 반도체 장치(100)의 동작 전에 제1 모드 또는 제2 모드로 미리 결정될 수 있다. 예를 들어, 반도체 장치(100)는 자신의 어드레스가 제2 어드레스(#2)에 해당하는 경우, 저전력 모드에 대한 세부 동작 모드가 제1 모드가 되도록 미리 결정될 수 있고, 반도체 장치(110)는 자신의 어드레스가 제2 어드레스(#2)에 해당하는 경우, 저전력 모드에 대한 세부 동작 모드가 제2 모드가 되도록 미리 결정될 수 있다.
디바운스 모듈(1027)은 저전력 모드의 진입 전에 디바운스 동작(debounce operation)을 수행한다.
구체적으로, 디바운스 모듈(1027)은, 저전력 모드에 대한 세부 동작 모드가 제1 모드로 결정되고, 반도체 장치(100)가 전류 제어 기능을 수행하는 경우, 즉, 반도체 장치(100)의 내부에서 밸런싱 전류가 검출되면, 미리 결정된 시간 동안 디바운스 동작을 수행한다. 그리고 저전력 진입/탈출 모듈(1022)은, 디바운스 모듈(1207)이 디바운스 동작을 수행하는 경우, 디바운스 동작이 종료된 후 저전력 모드의 진입을 수행한다.
예를 들어, 반도체 장치(100)의 어드레스가 제2 어드레스(#2)이고, 저전력 모드에 대한 세부 동작 모드가 제1 모드로 설정된 경우, 컨트롤러(102)가 충전 전류에 대한 전류 제어를 동작 중이라면, 디바운스 모듈(1027)은 예컨대 100 ms 동안 대기하는 디바운스 동작을 수행한다. 그리고 저전력 진입/탈출 모듈(1022)은 적어도 100 ms가 지난 후, 디바운스 동작이 종료된 후 저전력 모드의 진입을 수행한다.
이와 다르게, 디바운스 모듈(1027)은, 저전력 모드에 대한 세부 동작 모드가 제2 모드로 결정된 경우에는, 디바운스 동작을 수행하지 않는다.
이제 도 3 내지 도 8을 참조하여, 본 발명의 일 실시예에 따른 반도체 장치의 동작에 대해 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은, 배터리(20)에 의해 동작하는 시스템(30)이 저전력 모드의 진입 조건을 만족하는지 여부를 결정(S301)한다.
저전력 모드의 진입 조건을 만족하는 경우(S301, Y), 상기 방법은 미리 결정된 반도체 장치(100) 자신의 어드레스를 확인하고, 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드(S303, S305)를 설정한다.
구체적으로, 확인된 어드레스가 제1 어드레스(#1)인 경우, 저전력 모드에 대한 세부 동작 모드를 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 제1 모드로 설정하고, 확인된 어드레스가 제2 어드레스(#2~#n)인 경우, 저전력 모드에 대한 세부 동작 모드를 제1 모드로 설정하거나, 또는 시스템(30)과 배터리(20) 사이의 전기적 접속을 단절하는 제2 모드로 설정한다.
세부 동작 모드가 제1 모드로 설정된 경우, 전류 제어가 동작 중인지 여부를 확인(S307)한다. 즉, 반도체 장치의 내부에서 밸런싱 전류가 검출되었는지 여부를 확인한다.
만일 전류 제어가 동작 중이라면, 미리 결정된 시간 동안 디바운스 동작을 수행(S309)한다. 이후 디바운스 동작이 종료된 후 저전력 모드의 진입을 수행(S311)한다. 이와 다르게 전류 제어가 동작 중이 아니라면, 디바운스 동작을 수행하지 않고 바로 저전력 모드의 진입을 수행(S311)한다.
세부 동작 모드가 제2 모드로 설정된 경우, 디바운스 동작은 수행되지 않는다. 따라서 바로 저전력 모드의 진입이 수행(S313)된다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(2)에서, 반도체 장치(100)는 제1 어드레스(#1)를 갖고, 반도체 장치(110)는 제2 어드레스(#2)를 갖는다고 가정하고, 저전력 진입 조건도 만족한다고 가정한다.
반도체 장치(100)는 확인된 어드레스가 제1 어드레스(#1)이므로, 저전력 모드에 대한 세부 동작 모드를 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 제1 모드로 설정한다.
반도체 장치(110)는 확인된 어드레스가 제2 어드레스(#2)이고, 저전력 모드 설정 모듈(1025)에 의해 저전력 모드에 대한 세부 동작 모드는 제1 모드로 설정되었다고 가정하자.
배터리(200)와 배터리(210)가 전기적으로 접속하게 되면, 배터리(200)와 배터리(210) 사이의 에너지 차이로 인해 밸런싱 전류(i2)가 발생하게 된다. 이에 따라 반도체 장치(110)는 전류 제어를 수행할 수 있다.
이 경우, 반도체 장치(100)는 디바운스 동작 없이 저전력 모드에 들어가지만, 반도체 장치(110)는 전류 제어를 수행하는 중이므로 미리 결정된 시간 동안 디바운스 동작을 수행한다. 그리고 반도체 장치는(110)는 디바운스 동작이 종료된 후 저전력 모드에 진입한다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(3)에서, 반도체 장치(100)는 제1 어드레스(#1)를 갖고, 반도체 장치(110)는 제2 어드레스(#2)를 갖고, 반도체 장치(120)는 제3 어드레스(#3)를 갖는다고 가정하고, 저전력 진입 조건도 만족한다고 가정한다.
반도체 장치(100)는 확인된 어드레스가 제1 어드레스(#1)이므로, 저전력 모드에 대한 세부 동작 모드를 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 제1 모드로 설정한다.
반도체 장치(110, 120)는 확인된 어드레스가 각각 제2 어드레스(#2) 및 제3 어드레스(#3)이고, 저전력 모드 설정 모듈(1025)에 의해 저전력 모드에 대한 세부 동작 모드는 제1 모드로 설정되었다고 가정하자.
배터리(200)와 배터리(210, 220)가 전기적으로 접속하게 되면, 배터리(200)와 배터리(210, 220) 사이의 에너지 차이로 인해 밸런싱 전류(i2) 및 밸런싱 전류(i3)가 발생하게 된다. 이에 따라 반도체 장치(110, 120)는 전류 제어를 수행할 수 있다.
이 경우, 반도체 장치(100)는 디바운스 동작 없이 저전력 모드에 들어가지만, 반도체 장치(110, 120)는 전류 제어를 수행하는 중이므로 미리 결정된 시간 동안 디바운스 동작을 수행한다. 그리고 반도체 장치는(110, 120)는 디바운스 동작이 종료된 후 저전력 모드에 진입한다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(3)에서, 반도체 장치(100)는 제1 어드레스(#1)를 갖고, 반도체 장치(110)는 제2 어드레스(#2)를 갖고, 반도체 장치(120)는 제3 어드레스(#3)를 갖는다고 가정하고, 저전력 진입 조건도 만족한다고 가정한다.
반도체 장치(100)는 확인된 어드레스가 제1 어드레스(#1)이므로, 저전력 모드에 대한 세부 동작 모드를 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 제1 모드로 설정한다.
반도체 장치(110, 120)는 확인된 어드레스가 각각 제2 어드레스(#2) 및 제3 어드레스(#3)이고, 저전력 모드 설정 모듈(1025)에 의해 저전력 모드에 대한 세부 동작 모드는 제1 모드로 설정되었다고 가정하자.
배터리(200, 220)와 배터리(210)가 전기적으로 접속하게 되면, 배터리(200, 220)와 배터리(210) 사이의 에너지 차이로 인해 밸런싱 전류(i2)가 발생하게 된다. 이에 따라 반도체 장치(110)는 전류 제어를 수행할 수 있다.
이 경우, 반도체 장치(100, 120)는 디바운스 동작 없이 저전력 모드에 들어가지만, 반도체 장치(110)는 전류 제어를 수행하는 중이므로 미리 결정된 시간 동안 디바운스 동작을 수행한다. 그리고 반도체 장치는(110)는 디바운스 동작이 종료된 후 저전력 모드에 진입한다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(2)에서, 반도체 장치(100)는 제1 어드레스(#1)를 갖고, 반도체 장치(110)는 제2 어드레스(#2)를 갖는다고 가정하고, 저전력 진입 조건도 만족한다고 가정한다.
반도체 장치(100)는 확인된 어드레스가 제1 어드레스(#1)이므로, 저전력 모드에 대한 세부 동작 모드를 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 제1 모드로 설정한다.
반도체 장치(110)는 확인된 어드레스가 제2 어드레스(#2)이고, 저전력 모드 설정 모듈(1025)에 의해 저전력 모드에 대한 세부 동작 모드는 제2 모드로 설정되었다고 가정하자.
반도체 장치(110)가 제2 모드로 설정되었다면 시스템(30)과 배터리(210) 사이의 전기적 접속은 단절된 상태이므로 반도체 장치(110)는 전류 제어를 수행하지 않는다. 그러므로 반도체 장치(110)는 별다른 동작 없이 저전력 모드에 진입한다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(3)에서, 반도체 장치(100)는 제1 어드레스(#1)를 갖고, 반도체 장치(110)는 제2 어드레스(#2)를 갖고, 반도체 장치(120)는 제3 어드레스(#3)를 갖는다고 가정하고, 저전력 진입 조건도 만족한다고 가정한다.
반도체 장치(100)는 확인된 어드레스가 제1 어드레스(#1)이므로, 저전력 모드에 대한 세부 동작 모드를 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 제1 모드로 설정한다.
반도체 장치(110, 120)는 확인된 어드레스가 각각 제2 어드레스(#2) 및 제3 어드레스(#3)이고, 저전력 모드 설정 모듈(1025)에 의해 저전력 모드에 대한 세부 동작 모드는 제2 모드로 설정되었다고 가정하자.
반도체 장치(110, 120)가 제2 모드로 설정되었다면 시스템(30)과 배터리(210) 사이의 전기적 접속은 단절된 상태이므로 반도체 장치(110, 120)는 전류 제어를 수행하지 않는다. 그러므로 반도체 장치(110, 120)는 별다른 동작 없이 저전력 모드에 진입한다.
도 9a는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 9a를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(100)의 컨트롤러(102)는 저전력 조건 모듈(1021), 저전력 진입/탈출 모듈(1022), 어드레스 모듈(1023), 저전력 모드 설정 모듈(1025), 디바운스 모듈(1027) 및 딜레이 모듈(1029)을 포함할 수 있다. 본 실시예에서는 컨트롤러(102)에 대해 설명하지만, 해당 설명은 본 명세서에서 언급되는 컨트롤러(112, 122)에도 동일하게 적용될 수 있다.
저전력 조건 모듈(1021), 저전력 진입/탈출 모듈(1022), 어드레스 모듈(1023), 저전력 모드 설정 모듈(1025) 및 디바운스 모듈(1027)의 경우, 도 2b에서 그 내용을 설명한 바 있으므로, 여기서는 중복되는 설명을 생략하도록 한다.
딜레이 모듈(1029)은 저전력 모드의 탈출 전에 딜레이 동작(delay operation)을 수행한다.
구체적으로, 딜레이 모듈(1209)은, 저전력 모드에 대한 세부 동작 모드가 제2 모드인 경우, 미리 결정된 시간 동안 딜레이 동작을 수행한다. 그리고 저전력 진입/탈출 모듈(1022)은, 딜레이 모듈(1209)이 딜레이 동작을 수행하는 경우, 딜레이 동작이 종료된 후 저전력 모드의 탈출을 수행한다.
예를 들어, 반도체 장치(110)의 어드레스가 제2 어드레스(#2)이고, 저전력 모드에 대한 세부 동작 모드가 제2 모드로 설정된 경우, 딜레이 모듈(1029)은 예컨대 10 ms 동안의 딜레이 시간을 갖는 딜레이 동작을 수행한다. 그리고 저전력 진입/탈출 모듈(1022)은 적어도 10 ms가 지난 후, 딜레이 동작이 종료된 후 저전력 모드의 탈출을 수행한다.
그리고 반도체 장치(120)의 어드레스가 제3 어드레스(#2)이고, 저전력 모드에 대한 세부 동작 모드가 제2 모드로 설정된 경우, 딜레이 모듈(1029)은 예컨대 20 ms 동안의 딜레이 시간을 갖는 딜레이 동작을 수행한다. 그리고 저전력 진입/탈출 모듈(1022)은 적어도 20 ms가 지난 후, 딜레이 동작이 종료된 후 저전력 모드의 탈출을 수행한다.
즉, 딜레이 시간은 반도체 장치의 어드레스에 따라 모두 다르게 설정될 수 있다.
도 9b는 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도이다.
도 9b를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 동작 방법에서, S301 내지 S313에 해당하는 내용은 도 3에서 설명한 것과 동일하므로 중복되는 설명은 생략하도록 한다.
세부 동작 모드가 제1 모드로 설정되어 디바운스 동작 단계를 거친 경우, 배터리(20)에 의해 동작하는 시스템(30)이 저전력 모드의 탈출 조건을 만족하는지 여부를 결정(S315)한다.
만일 저전력 모드의 탈출 조건이 만족된 경우, 해당 반도체 장치는 저전력 모드를 탈출하여 일반 모드에 진입(S321)한다.
그러나 이와 달리 세부 동작 모드가 제2 모드로 설정된 경우는, 자신의 어드레스와 관련하여 미리 결정된 시간 동안 딜레이 동작을 수행(S317)한다. 이후 딜레이 동작이 종료된 후 배터리(20)에 의해 동작하는 시스템(30)이 저전력 모드의 탈출 조건을 만족하는지 여부를 결정(S319)한다.
만일 저전력 모드의 탈출 조건이 만족된 경우, 해당 반도체 장치는 저전력 모드를 탈출하여 일반 모드에 진입(S321)한다.
도 10은 본 발명의 일 실시예에 따른 반도체 장치의 동작례를 설명하기 위한 블록도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(3)에서, 반도체 장치(100)는 제1 어드레스(#1)를 갖고, 반도체 장치(110)는 제2 어드레스(#2)를 갖고, 반도체 장치(120)는 제3 어드레스(#3)를 갖는다고 가정하고, 저전력 탈출 조건도 만족한다고 가정한다.
반도체 장치(100)는 확인된 어드레스가 제1 어드레스(#1)이므로, 저전력 모드에 대한 세부 동작 모드를 시스템(30)과 배터리(20) 사이의 전기적 접속을 유지하는 제1 모드로 설정한다. 그리고 반도체 장치(100)는 저전력 모드에 있다고 가정한다.
반도체 장치(110, 120)는 확인된 어드레스가 각각 제2 어드레스(#2) 및 제3 어드레스(#3)이고, 저전력 모드 설정 모듈(1025)에 의해 저전력 모드에 대한 세부 동작 모드는 제2 모드로 설정되었다고 가정하자. 그리고 반도체 장치(110, 120)는 역시 저전력 모드에 있다고 가정한다.
반도체 장치(110)는 예컨대 10 ms 동안의 딜레이 시간을 갖는 딜레이 동작을 수행한다. 그리고 저전력 진입/탈출 모듈(1022)은 적어도 10 ms가 지난 후, 딜레이 동작이 종료된 후 저전력 모드의 탈출을 수행한다.
그리고 반도체 장치(120)는 예컨대 20 ms 동안의 딜레이 시간을 갖는 딜레이 동작을 수행한다. 그리고 저전력 진입/탈출 모듈(1022)은 적어도 20 ms가 지난 후, 딜레이 동작이 종료된 후 저전력 모드의 탈출을 수행한다.
이제까지 설명한 본 발명의 다양한 실시예에 따르면, 다중 배터리에 의해 동작하는 시스템에 대해, 안전한 저전력 모드의 진입 및 탈출을 구현할 수 있다. 이에 따라 과도한 밸런싱 전류에 의한 다중 배터리의 손상을 방지할 수 있다.
도 11은 본 발명의 일 실시예에 따른 반도체 시스템의 구현례를 설명하기 위한 개략도이다.
도 11을 참조하면, 반도체 장치(100)는 시스템(30)과 배터리(200) 사이에 전기적 경로(SP PATH)를 더 포함한다.
전기적 경로(SP PATH)는 일반적인 전류 제어의 동작이나, 저전력 모드 진입 및 탈출의 경우에는 사용되지 않고, 몇몇 특수한 경우에 사용된다. 예를 들어, 배터리(200)가 오랜 시간동안 사용되지 않아 지나치게 과방전된 경우, 배터리(200)의 손상 없이 충전을 하기 위해 먼저 프리차지(precharge)를 할 수 있는데, 이와 같은 경우 프리차지를 위한 경로로서 사용될 수 있다.
반도체 장치(110) 역시 시스템(30)과 배터리(200) 사이에 전기적 경로(SP PATH)를 더 포함할 수 있다.
도 12는 본 발명의 일 실시예에 따른 반도체 시스템의 구현례를 설명하기 위한 개략도이다.
도 12을 참조하면, 반도체 장치(100)는 시스템(30)과 배터리(200) 사이에 트랜지스터(TR3)가 형성된 전기적 경로를 더 포함한다.
본 도면에 표시한 다이오드(D3)는 트랜지스터(TR3)의 바디 다이오드를 나타낸 것이다. 본 실시예에서 트랜지스터(TR3)는 n 채널 MOSFET으로 구현될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
제3 게이트 컨트롤러(108)는 트랜지스터(TR3)를 턴 온 또는 턴 오프하기 위한 신호를 트랜지스터(TR3)의 게이트에 제공할 수 있다.
트랜지스터(TR3)가 형성된 전기적 경로(SP PATH)는 일반적인 전류 제어의 동작이나, 저전력 모드 진입 및 탈출의 경우에는 사용되지 않고, 몇몇 특수한 경우에 사용된다. 예를 들어, 배터리(200)가 오랜 시간동안 사용되지 않아 지나치게 과방전된 경우, 배터리(200)의 손상 없이 충전을 하기 위한 프리차지를 위한 경로로서 사용될 수 있다.
반도체 장치(110) 역시 시스템(30)과 배터리(200) 사이에 트랜지스터(TR3)가 형성된 전기적 경로를 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3, 4, 5: 반도체 시스템 10, 100, 110, 120, 130: 반도체 장치
102, 112: 컨트롤러 1021: 저전력 조건 모듈
1022: 저전력 진입/탈출 모듈 1023: 어드레스 모듈
1025: 저전력 모드 설정 모듈 1027: 디바운스 모듈
1029: 딜레이 모듈 104, 114, 124: 제1 게이트 컨트롤러
106, 116, 126: 제2 게이트 컨트롤러
108, 118: 제3 게이트 컨트롤러 20, 200, 210, 220, 230: 배터리
30: 시스템

Claims (10)

  1. 복수의 반도체 장치를 포함하는 집적 회로에 포함된 반도체 장치에 있어서,
    배터리에 의해 동작하는 시스템이 저전력 모드의 진입 및 탈출 조건을 만족하는지 여부를 결정하는 저전력 조건 모듈(low power condition module);
    상기 복수의 반도체 장치 중 자신이 몇 번째 반도체 장치인지를 나타내는 자신의 어드레스를 확인하는 어드레스 모듈(address module);
    상기 어드레스 모듈에서 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드를 설정하는 저전력 모드 설정 모듈(low power set module);
    저전력 모드의 진입 전에 디바운스 동작(debounce operation)을 수행하는 디바운스 모듈(debounce module); 및
    저전력 모드의 진입 및 탈출을 수행하는 저전력 진입/탈출 모듈(low power enter/exit module)을 포함하고,
    상기 어드레스 모듈은,
    상기 반도체 장치의 어드레스 볼(address ball)에 인가되는 전압 레벨 또는 전류 레벨의 값에 따라 상기 어드레스를 확인하고,
    상기 저전력 모드 설정 모듈은,
    상기 어드레스 모듈에서 확인된 어드레스가 제1 어드레스인 경우, 상기 세부 동작 모드를 제1 모드로 설정하고,
    상기 어드레스 모듈에서 확인된 어드레스가 제2 어드레스인 경우, 상기 세부 동작 모드를 상기 제1 모드 또는 상기 제1 모드와 다른 제2 모드로 설정하고,
    상기 제1 모드는, 상기 시스템과 상기 배터리 사이의 전기적 접속을 유지하는 저전력 모드이고,
    상기 제2 모드는, 상기 시스템과 상기 배터리 사이의 전기적 접속을 단절하는 저전력 모드인 반도체 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 디바운스 모듈은, 상기 세부 동작 모드가 상기 제1 모드인 경우, 상기 반도체 장치의 내부에서 밸런싱 전류(balancing current)가 검출되면, 미리 결정된 시간 동안 상기 디바운스 동작을 수행하는 반도체 장치.
  4. 제1항에 있어서,
    상기 디바운스 모듈은, 상기 세부 동작 모드가 상기 제2 모드인 경우, 상기 디바운스 동작을 미수행하는 반도체 장치.
  5. 제1항에 있어서,
    저전력 모드의 탈출 전에 딜레이 동작(delay operation)을 수행하는 딜레이 모듈(delay module)을 더 포함하고,
    상기 딜레이 모듈은, 상기 세부 동작 모드가 상기 제2 모드인 경우, 미리 결정된 시간 동안 상기 딜레이 동작을 수행하는 반도체 장치.
  6. 반도체 장치에 있어서,
    제1 배터리와 시스템 사이에 배치된 제1 전류 제어 IC; 및
    제2 배터리와 상기 시스템 사이에 배치된 제2 전류 제어 IC를 포함하고,
    상기 제1 전류 제어 IC는, 저전력 모드에 대한 세부 동작 모드가 제1 모드로 설정되고, 상기 제1 모드는 상기 시스템과 상기 배터리 사이의 전기적 접속을 유지하고,
    상기 제2 전류 제어 IC는,
    상기 반도체 장치의 어드레스 볼에 인가되는 전압 레벨 또는 전류 레벨의 값에 따라 복수의 반도체 장치 중 자신이 몇 번째 반도체 장치인지를 나타내는 자신의 어드레스를 확인하고,
    상기 확인된 어드레스에 따라, 저전력 모드에 대한 세부 동작 모드를 설정하고,
    상기 확인된 어드레스가 제1 어드레스인 경우, 상기 세부 동작 모드를 상기 시스템과 상기 제2 배터리 사이의 전기적 접속을 유지하는 상기 제1 모드로 설정되고, 저전력 모드의 진입 전에 디바운스 동작(debounce operation)을 수행하고,
    상기 확인된 어드레스가 제2 어드레스인 경우, 상기 세부 동작 모드를 상기 시스템과 상기 제2 배터리 사이의 전기적 접속을 단절하는 제2 모드로 설정되고, 상기 디바운스 동작을 미수행하는 반도체 장치.
  7. 제6항에 있어서,
    상기 제2 전류 제어 IC는, 상기 세부 동작 모드가 상기 제1 모드인 경우, 상기 제2 전류 제어 IC의 내부에서 밸런싱 전류(balancing current)가 검출되면, 상기 제1 모드의 진입 전 미리 결정된 시간 동안 상기 디바운스 동작을 수행하는 반도체 장치.
  8. 제7항에 있어서,
    상기 제2 전류 제어 IC는, 상기 디바운스 동작이 종료된 후 저전력 모드의 진입을 수행하는 반도체 장치.
  9. 제6항에 있어서,
    상기 제2 전류 제어 IC는, 상기 세부 동작 모드가 상기 제2 모드인 경우, 저전력 모드의 탈출 전 미리 결정된 시간 동안 딜레이 동작을 수행하는 반도체 장치.
  10. 제9항에 있어서,
    상기 제2 전류 제어 IC는, 상기 딜레이 동작이 종료된 후 저전력 모드의 탈출을 수행하는 반도체 장치.
KR1020180103236A 2018-08-31 2018-08-31 반도체 장치 및 반도체 장치의 동작 방법 KR102535954B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180103236A KR102535954B1 (ko) 2018-08-31 2018-08-31 반도체 장치 및 반도체 장치의 동작 방법
US16/381,240 US11209896B2 (en) 2018-08-31 2019-04-11 Semiconductor device and method for operating semiconductor device
CN201910639333.1A CN110875618A (zh) 2018-08-31 2019-07-15 半导体设备和操作半导体设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180103236A KR102535954B1 (ko) 2018-08-31 2018-08-31 반도체 장치 및 반도체 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20200025612A KR20200025612A (ko) 2020-03-10
KR102535954B1 true KR102535954B1 (ko) 2023-05-23

Family

ID=69641216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180103236A KR102535954B1 (ko) 2018-08-31 2018-08-31 반도체 장치 및 반도체 장치의 동작 방법

Country Status (3)

Country Link
US (1) US11209896B2 (ko)
KR (1) KR102535954B1 (ko)
CN (1) CN110875618A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030044689A1 (en) 2001-08-29 2003-03-06 Hideki Miyazaki Battery apparatus for controlling plural batteries and control method of plural batteries
US20110022859A1 (en) * 2009-07-22 2011-01-27 More Grant M Power management apparatus and methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129890B2 (ja) * 1993-09-02 2001-01-31 キヤノン株式会社 電池駆動型電子機器
WO1997011428A1 (en) * 1995-09-19 1997-03-27 Microchip Technology Incorporated Microcontroller wake-up function having digitally programmable threshold
JP4130186B2 (ja) * 2004-11-12 2008-08-06 三洋電機株式会社 パック電池
US7539882B2 (en) * 2005-05-30 2009-05-26 Rambus Inc. Self-powered devices and methods
KR20060131542A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 터치스크린 절전 장치 및 방법
US7629769B2 (en) 2006-03-10 2009-12-08 Atmel Corporation Power surge filtering in over-current and short circuit protection
KR101348170B1 (ko) * 2007-01-31 2014-01-09 재단법인서울대학교산학협력재단 반도체 집적 회로 장치 및 그것의 전력 제어 방법
JP5535656B2 (ja) 2007-03-02 2014-07-02 アナログ・デバイシズ・インコーポレーテッド バッテリ監視のための方法および装置
JP5386075B2 (ja) * 2007-09-28 2014-01-15 株式会社日立製作所 多直列電池制御システム
CN201319516Y (zh) 2008-11-26 2009-09-30 广州西格美信电子科技有限公司 用于移动设备的自适应外挂电池
EP2535218B1 (en) * 2010-02-09 2019-01-09 Toyota Jidosha Kabushiki Kaisha Power supply system for electric vehicle, and control method thereof
US9793889B2 (en) * 2011-03-15 2017-10-17 Infineon Technologies Ag Semiconductor device including a circuit to compensate for parasitic inductance
KR20120118356A (ko) * 2011-04-18 2012-10-26 삼성전자주식회사 반도체 메모리 장치
EP2696465B1 (en) 2012-08-09 2016-12-21 Samsung SDI Co., Ltd. Battery management system and cell balancing method
KR102044808B1 (ko) 2013-04-17 2019-11-15 엘지이노텍 주식회사 배터리 제어 시스템 및 그의 구동 방법
KR20170060406A (ko) 2015-11-24 2017-06-01 삼성에스디아이 주식회사 배터리 팩 및 이를 포함하는 배터리 시스템
KR102096132B1 (ko) 2016-07-29 2020-04-01 주식회사 엘지화학 배터리 셀 밸런싱 장치 및 방법
US10148112B2 (en) 2016-09-28 2018-12-04 Motorola Solutions, Inc. System, method, and apparatus for charging a battery-powered accessory from a primary battery-powered device
CA2982283A1 (en) * 2016-10-14 2018-04-14 Pierre Blanchet Scalable electric provisioning system
CN106877450B (zh) * 2017-03-31 2019-06-28 深圳市电科电源股份有限公司 一种户用储能系统低电量控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030044689A1 (en) 2001-08-29 2003-03-06 Hideki Miyazaki Battery apparatus for controlling plural batteries and control method of plural batteries
US20110022859A1 (en) * 2009-07-22 2011-01-27 More Grant M Power management apparatus and methods

Also Published As

Publication number Publication date
CN110875618A (zh) 2020-03-10
US20200073471A1 (en) 2020-03-05
KR20200025612A (ko) 2020-03-10
US11209896B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
TWI680626B (zh) 受電裝置及其控制電路、電子機器、供電系統之動作方法
KR101146378B1 (ko) 배터리 팩 및 배터리팩의 충전 시스템
KR101182890B1 (ko) 배터리 팩 충전 제어 시스템
US5717937A (en) Circuit for selecting and designating a master battery pack in a computer system
US9035618B2 (en) Battery pack and method of controlling the same
US8880916B2 (en) Circuits and methods for controlling battery management systems
EP1595324B2 (en) Circuit and method of operation for an electrical power supply
CN101167037B (zh) 用于禁用计算机系统中电源管理的系统和方法
US20110133702A1 (en) Circuit and method of operation for an electrical power supply
EP2562618A2 (en) Method and apparatus for handling a charging state in a mobile electronic device
US20070210751A1 (en) Battery system power path configuration and methods for implementing same
JP7059507B2 (ja) バランシング装置、それを含むバッテリー管理システム及びバッテリーパック
US20140268556A1 (en) Detachable computing system having dual batteries
US20090009138A1 (en) Over-voltage protected battery charger with bypass
JPH08308121A (ja) バッテリパックおよびその動作モードの制御方法並びに電子機器
JP4098805B2 (ja) 充放電システムおよび電子機器
JP7076526B2 (ja) 締結認識機能付きバッテリーパック
CN110546846A (zh) 包括双向充电调节器的混合电池组
KR20190048525A (ko) 배터리 팩
KR20110026675A (ko) 배터리 팩의 충전 방법 및 배터리 팩
US20170279285A1 (en) Charging device and control method thereof
US20120091812A1 (en) Power switching device
CN113419617A (zh) 一种可穿戴设备充电复位电路及控制方法
KR102535954B1 (ko) 반도체 장치 및 반도체 장치의 동작 방법
US20080203970A1 (en) Battery-powered apparatus for portable system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant