JPH11503243A - 楽音を合成する際に異なる波形を生成するための方法および装置 - Google Patents

Abstract

(57)【要約】 １つの実施態様において、本発明は、所望の特定の波形に従って、位相角入力(300)を改変するマルチプレクサ/シフタ(304)を提供する。ブーリアン論理ゲート(306、308、310)は、位相角入力(300)の２つの最上位ビットに基づき、所望の特定の波形に従って、マルチプレクサ/シフタ出力をさらに改変する。最後に、乗算器(312)が、マルチプレクサ/シフタ出力にブーリアン論理ゲートの出力を乗じて、所望の波形を生成する。本発明は、ブーリアン論理として、排他的ORゲートおよびANDゲートのバンクを採用し得る。本発明の他の実施態様は、位相角入力から所望の波形を生成する波形整形方法を提供する。位相角入力は、所望の特定の波形に基づいて、多重化/シフトされる。多重化/シフトの結果は、次いで、位相角入力の２つの最上位ビットに基づき、所望の特定の波形に従って、ブーリアン論理ゲートによって改変される。多重化/シフトおよびブーリアン論理の結果を、次いで、互いと乗じて、所望の波形を生成する。

Description

【発明の詳細な説明】 楽音を合成する際に異なる波形を生成するための方法および装置 発明の分野 本発明は、楽音を合成する際に異なる波形を生成するための方法および装置に 関する。発明の背景 デジタル音楽合成において、基本的な機能ユニットの１つは、位相増分発振器 である。位相増分発振器は、「位相のこぎり波」を生成し、次いで、位相のこぎり 波を、正弦波またはその他の所望の波形に形づくるために「波形整形回路」を採用 する。初期のハードウェア実装のほとんどにおいて、位相のこぎり波を所望の波 形に変換するために、RAMまたはROM内のルックアップテーブルが使用されていた 。このアプローチは、少なくとも当時は、任意の形状の波形を生成でき、他の入 手可能な手段と比較して比較的低コストであるという利点を有していた。これら の利点のため、このアプローチは今日も一般的である。 しかし、デジタル音楽シンセサイザの発達において、特定の波形が標準となっ てきたため、任意の波形生成の必要がなくなった。例えば、一般に普及している Yamaha Corporation製の「OPL3」シンセサイザチップは、８つの標準波形を有する 。「OPL3」チップは、IBM互換性ＰＣのための、Creative Technology Ltd製の「SOU ND BLASTER」サウンドカードに使用されているため、これらのサウンドカードの 普及により、これら８つの波形が互換性FM音楽合成の標準となった。 さらに、VLSIの分野において、計算回路の速度は、桁ごとに上昇している。こ れにより、先において使用されていたルックアップテーブルを、特に誤りや歪み を最小にするためにテーブルのサイズを比較的大きくしなければならない場合に (場合によって)改善するものとして、波形生成の計算的方法を使用することが可 能になった。 例えば、コサイン関数の公知のTaylor展開： cos(x) = １-x²/2!＋x⁴/4! x⁶/6!... は、位相がπ/２だけシフトされた、格納された正弦波形について計算により近 似するための基礎を提供する。残念ながら、合計高調波歪みの数パーセントを十 分に下回る正確度(低コストな音楽合成に十分な)を達成するためには、必要とな る範囲が−πからπにわたる場合(コサインの単一サイクル)には、この等式のい くつかの項が実装されなければならない。追加の項それぞれに対して、追加の乗 算および加算が必要となるため、このアプローチは計算が集中し、コスト高とな る。 従って、ルックアップテーブルの変わりに、これらのような計算によるアプロ ーチが使用されてきた一方で、これはかなり複雑な乗算、加算および他の関数を 必要とする。従ってこれは、論理を配線(hardwire)する場合には、複雑な論理を 必要とし、代わりにマイクロプロセッサを使用する場合には、マイクロプロセッ サに有意な負担をかける。したがって、取捨選択の関係が、ルックアップテーブ ルの場合の大量メモリと、計算的アプローチの場合の大量な計算容量との間で生 じる。発明の要旨 本発明は、楽音を合成する際に、位相角入力から波形を生成するための新規の 回路および方法を提供する。１つの実施態様において、本発明は、所望の特定の 波形に従って、位相角入力を改変するマルチプレクサ/シフタを提供する。ブー リアン論理ゲートが、次いで、位相角入力の２つの最上位ビットに基づき、所望 の特定の波形に従って、マルチプレクサ/シフタの出力信号をさらに改変する。 最後に、乗算器が、マルチプレクサ/シフタの出力信号にブーリアン論理ゲート の出力信号を乗じ、所望の波形を生成する。本発明は、ブーリアン論理として、 排他的ORゲートおよびANDゲートのバンクを採用し得る。 本発明の他の実施態様は、位相角入力から所望の波形を生成する波形整形方法 を提供する。位相角入力は、所望の特定の波形に基づいて、多重化/シフトされ る。多重化/シフトの結果は、次いで、位相角入力の２つの最上位ビットに基づ き、所望の特定の波形に従って、ブーリアン論理ゲートによって改変される。多 重化/シフトおよびブーリアン論理の結果が、次いで、互いと乗じられ、所望の 波形を生成する。図面の簡単な説明 本発明の目的、特徴、および利点は、以下の詳細な説明を考慮することによっ て当業者に明らかになる。詳細な説明の中で： 図１は、知られている位相増分発振器の信号フロー図を示す。 図２は、本発明の基礎を図式的に示す。 図３は、本発明を用いた、８つの「OPL3」波形の生成を図式的に示す。 図４は、本発明のハードウェア実装のブロック図を示す。 図５は、８つの「OPL3」波形について、本発明における信号の関係を示す。本発明の詳細な説明 本方法および装置を説明する前に、本発明が、記載される特定の装置または方 法のみに限定されず当業者が当然改変し得ることが理解されるべきである。また 、本明細書において使用されている専門用語が、特定の実施態様を説明する目的 でのみ使用されており、添付の請求の範囲によってのみ限定される本発明の範囲 を限定することを意図したものではないことを理解されたい。 本明細書および添付の請求の範囲において使用される、単数形「a」、「an」、お よび「the」は、明示されない限り複数の指示対象を含む。 定義されない限り、本明細書において使用される全ての技術および科学用語は 、本発明が属する分野の当業者によって一般的に理解されるものと同様の意味を 有する。本明細書に記載する方法および材料と同様または同等のいかなる方法お よび材料も、本発明の実施または試験において使用可能であるが、好ましい方法 および材料を以下に記載する。本明細書中で言及された全ての出版物および特許 は、参考までに援用される。 上記されたように、コサイン関数のTaylor展開は、格納された正弦波形の近似 を計算によって得るための基礎を提供するが、-πからπの範囲にわたって、十 分な正確度を達成するために項(ならびに必要な乗算および加算)を複数必要とす る。しかし、分析から理解できるように、範囲が-π/２からπ/２の範囲に限定 された場合には、Taylor展開の単一の項が、二次スプライン方法によって、適切 に改変され得、使用され得る。詳細には、以下の通りである。 cos(x)[-π/2≦X≦π/2］≒ 1-(2x/π)² この関数を、特定の区間にわたって、点(-1、0)、(0、1)、および(1、0)を結ぶ 反転放物線として想像できるであろう。従って、適切に反転および平行移動され た同じ区間の他のコピーと適切にリンクしたこの区間に基づき、コサイン波形に「 放物線波形近似」を外挿できるであろう。 上記式は、少なくとも１つの乗算を明らかに必要とする。しかし、加算器また は「キャリーチェイン(carry-chain)」論理を必要とすることなしに、完全にブー リアン論理によって、式の残りが十分に近似し得るかは明確ではない。これは、 この正弦波の様な波形を生成するための演算が、論理の数百のゲート(現在の数 セントのVLSI回路のコストで)によって、加えて単一の乗算演算によって行われ 得ることを意味する。 位相増分発振器は、出力信号の振幅の基準化のために乗算演算を必要とするた め、この用途において乗算器は始めから必要である。多くの現在の実装において 、今日のデジタル回路の速度をもってすれば、この乗算器を時間域多重化して第 ２の乗算を実装することにより回路のコストが有意に変化することはない。 当業者は、上記説明から、本発明が約２%の高調波歪みを生じることがわかる であろう。しかし、テーブルルックアップ発振器による代替アプローチでは、小 さいテーブルを使用して低コストで実装された場合には、結果的に生じる波形が「 階段状」の質を有するため、より好ましくない形の歪みを生じ得る。これは、本 発明が生成する凹凸のない出力信号よりも好ましくない。従って、本発明は、そ の歪みにも関わらず、先の低コストアプローチに明らかに勝る忠実度を有する。 従って、簡単に言えば、本発明は、位相増分発振器から標準波形を生成する場 合の、波形記憶装置の効率的、かつ低コストの代替を提供する。本発明はまた、 改善された可聴忠実度を低コストで提供する。 本発明の種々の実施態様を、図１から５に示す。図１は、よく知られている位 相増分発振器を信号フロー図の形式で示す。種々のFMパッチを実装するための膨 大な接続トポロジーを特に含めて、この発振器には多くのバリエーションが存在 する一方で、発振器の基本的なコアは変化しないままである。 図１において、加算器12は、位相増分(ω_n)入力10を、遅延演算子22に格納さ れた先の位相値に加算する。モジュロ演算子14は、次いで、その合計のモジュロ ２πを取り、その結果生じた新しい位相は、波形整形回路16および遅延演算子22 の両方に出力され、遅延演算子22は、これを次のサンプルの計算の間に使用する ために格納する。乗算器18が、次いで、波形整形回路16の出力信号に、振幅エン ベロープ(Ａ_n)入力24を乗じ、発振器の出力信号(Ｙ_n)20を生成する。 当業者には、容易に理解されるように、位相増分(ω_n)入力10が２πをはるか に下回る定数であれば、モジュロ演算子14の出力における信号は、ゼロから２π の一定の勾配に従ってゆっくりと増加し、突然ゼロに戻り、また立ち上がり始め る「のこぎり」波形となる。従って、この信号は、通常「位相のこぎり波」と称され る。これは、図２のロウ2aに図式的に示されている。 本発明は、図１の波形整形回路16の機能を果たす。図２は、本発明による、反 転正弦波形の生成を図式的に示す。明示のために、波形整形回路16に入力される 標準位相のこぎり波の例が、本発明の詳細な説明においてしばしば使用されるが 、位相角入力が標準位相のこぎり波に限定されず、いかなる位相角入力も使用さ れ得ることが当業者に明らかになる。 図２のロウ2aは、水平軸に沿って時間変化し、垂直軸に沿って−１から＋１に わたって変化する振幅が示された、標準位相のこぎり波の数サイクルを示してい る。垂直軸は基準化され、位相のこぎり波が０から２πまでの範囲にわたる基準 図には固定オフセットが加えられている。これは当然、可聴的な影響を生じるも のではない。 ロウ2bは、位相オフセットπが加算された標準位相のこぎり波を示している。 換言すれば、位相のこぎり波は、水平軸に沿って180度シフトされている。ロウ2 cは、図2bにおける信号の絶対値を示している。ロウ2dは、信号を示し(この場合 、簡単にｙ(t)＝１)、本発明に従ってロウ2cとANDをとられる。ロウ2eは、そのA NDの結果を示している。最後に、ロウ2fは、ロウ2aの信号にロウ2eの信号を乗じ て 転正弦波形に近いことが分かる。これは、本発明によって得られた第１の標準「O PL3」波形の反転形である。 図３は、本発明による、８つの標準「OPL3」波形(波形＃０から＃７)のそれぞれ を形成するための方法を図式的に示す。図３に図式的に示されている本方法の各 ステップについては、本発明のハードウェアの実施態様の演算を説明する際に議 論する。 図３のカラム3aは、８つの波形のそれぞれの、０から２πまでの１サイクルを 示す。カラム3bは、本発明において必要とされる入力位相のこぎり波に対する、 第１の(複数であれば)改変例を示す。この第１の改変により、原型の位相のこぎ り波(波形＃０から＃３)、原型の位相のこぎり波の周波数を倍にされたもの(波 形＃４および＃５)、またある場合には、振幅も半分にされたものと(波形＃７) 、または原型の位相のこぎり波の振幅を半分にされたもののシグナム(signum)( 波形＃６)のいずれかが生じる。 カラム3cは、必要に応じて位相をシフトされ、必要に応じて絶対値を取られた 改変された位相のこぎり波を示しており、両方の場合とも本発明に従っている。 カラム3dは、本発明に従って、カラム3cの改変された位相のこぎり波とANDを取 られた関数を示しており、カラム3eは、カラム3cと3dとのANDの結果を示す。最 後に、カラム3fは、本発明の最終ステップ、すなわちカラム3bにカラム3eを乗じ 直スケールは-１から１である。 図３から、８つの標準「OPL3」波形の全てが、本発明によって近似され得ること がわかる。これは、本発明に従って、原型の位相のこぎり波入力を改変するステ ップと、位相の結果をシフトするステップと、絶対値を取るステップと、結果と 特定の位相のこぎり波ビットとのANDを取るステップと、最後の単一の乗算とを 適切に組合せることによって達成される。近似された波形の極性は、波形の音ま たは高調波成分に影響を及ぼすものではないため、無視できるものとして扱う。 しかし、後の記載から理解されるように、望ましいのであれば、記載の回路に少 しの改変を加えることによって極性さえも修正され得る。 図４は、本発明の詳細なハードウェア実装を示す。位相角入力300は、マルチ プレクサ/シフタ304および制御論理314の両方に入力を付与する。位相角入力300 は、モジュロ２πを取られた位相を表す16ビット無符号値である。従って、ゼロ の位相は16進数0000であり、ほぼ２πの位相は16進数FFFFである。 マルチプレクサ/シフタ304は、改変されたバレルシフタとして配線(wired)さ れたマルチプレクサである。制御論理314は、制御信号316を介してマルチプレク サ/シフタ304を駆動する。本実施態様において、制御信号は、４つの可能なマル チプレクサ/シフタ機能を表すために２ビットを有する。しかし、当業者に明ら かになるように、制御信号316は、回路の論理を最適化するために、望ましいの であれば２ビット以上を有することができる。 ここで、標準「OPL3」波形のそれぞれを生成するステップを説明する。まず、マ ルチプレクサ/シフタ304は、以下に詳細に記載するように位相角入力300を演算 する。各波形へのマルチプレクサ/シフタ304の出力信号は、図３のカラム3bに示 されている。 図４において、制御論理314が、二進数00の制御信号316をマルチプレクサ/シ フタ304に送ると、マルチプレクサ/シフタ304は、受け取った16ビット位相角入 力300と同じ16ビット信号を出力する。これにより、図３のカラム3bのロウ＃０ から＃３に示される出力信号を生成する。 マルチプレクサ/シフタ304への制御信号316が二進数01の場合、16ビット位相 角入力300を左へ１ビットシフトし、シフトを止め、最上位ビット(「MSB」)を無視 し、新しい最下位ビット(「LSB」)を０にセットし、新しいMSBを反転する。数学的 には、これは、位相角入力300にπ/２を加算し、その答に２を乗じ、次いでその 答のモジュロ２πを取ることと同じである。これにより、カラム3bのロウ＃４お よび＃５に示される出力信号を生成する。 マルチプレクサ/シフタ304への制御信号316が二進数10の場合、固定16進数3FF Fを出力する。これにより、カラム3bのロウ＃６に示される出力信号が生成され る。 最後に、マルチプレクサ/シフタ304への制御信号316が二進数11の場合、16ビ ット位相角入力300の14のLSBを変化させないまま出力し、出力信号の２つのMSB を両方とも、原型の入力信号の最上位ビットの次、すなわちビット14の反転にセ ットする。換言すれば、符号を拡張された、16ビット位相角入力300の15のLSBと ともにπ/２を出力する。これにより、カラム3bのロウ＃７に示される出力信号 を生成する。 次に、排他的ORゲートのバンク318は、マルチプレクサ/シフタ304の16ビット 出力信号をさらに改変する。排他的ORバンク318は、２つのセクションからなる 。第１のセクションである排他的ORゲート306は、マルチプレクサ/シフタ304出 力信号のMSBにのみ機能し、第２のセクションである排他的ORゲート308はその他 の15のLSBに機能する。 排他的ORバンク318は、位相シフトおよび絶対値関数の関数近似の２つの機能 、または両方の組合せを行い、あるいはいずれも行わない(パススルー)。各波形 の排他的0Rバンク318の出力信号は、図３のカラム3cに示される。 排他的ORバンク318の両方のセクションに受け取られる２つの制御信号320およ び322が両方とも論理「０」であれば、変化はおこらない。このパススルー演算は 、図３のカラム3cのロウ＃６および＃７に示される出力信号の一部を生成するた めに使用される。 第１の制御信号320が論理「０」であり、第２の制御信号322が論理「１」である場 合、排他的ORバンク318の出力信号324は、マルチプレクサ/シフタ304の出力信号 にπを加えた場合の１の補数である。この場合、１の補数は、２の補数から１LS Bのみ離れており、これは-１を乗じて得られた答と必要正確範囲内において同じ である。従って、１の補数をとることは、絶対値関数に対する関数近似を生成す るために使用され得る。この位相シフトおよび絶対値演算は、カラム3cのロウ＃ ０および＃４の出力信号の一部を生成するために使用される。 第１の制御信号320が論理「１」であり、第２の制御信号322が論理「０」である場 合、MSBがπの重みを有しているため、排他的ORバンク318の出力信号324は、マ ルチプレクサ/シフタ304の出力信号とπとの和である。従って、この演算は、信 号をπだけシフトするために使用され得る。この演算は、カラム3cのロウ＃１、 ＃２、＃３、および＃５に示される出力信号の全て、ならびにロウ＃０および＃ ４に示される出力信号の一部を生成するために使用される。 ２つの制御信号320および322が両方とも論理「１」の場合、排他的ORバンク318 の出力信号324は、マルチプレクサ/シフタ304の出力信号の１の補数である。上 述されたように、この演算は、絶対値関数の関数近似である。この演算は、図３ のカラム3cのロウ＃６および＃７に示される出力信号の一部を生成するために使 用される。 次に、ANDゲートのバンク310は、排他的ORバンク318の16ビット出力信号324を さらに改変する。ANDバンク310への制御信号326は、その16ビット出力信号を16 進数0000に強制することも、そのまま変化させないこともできる。これにより、 図３のカラム3cに示される各信号と、カラム3dに示される対応する信号とのAND を取り、バンク310の出力信号の各波形はカラム3eに示される。 ここまで説明したブーリアン論理の全ては本質的に並列であり、かつ下位ビッ トに対する論理演算の答として各上位ビットを処理する必要のあるキャリーチェ インなどのいかなる追加の演算もその他の論理も必要としない。従って、このデ ータの処理は、わずかなゲート遅延のみを伴い、単一クロックサイクル内で達成 できる。 16ビットずつ符号化された２の補数乗算器312は、次いで、マルチプレクサ/シ フタ304の改変されていない16ビット出力信号(図３のカラム3bに示される)、お よびANDバンク310の16ビット出力信号(カラム3eに示される)の両方を受け取り、 互いを乗じる。最近のオーディオ用途のほとんどが、16ビット信号のみを使用す るため、乗算器312の出力信号の16のMSBのみが必要であり、簡略形式の乗算器を 使用することができる。それぞれの波形に対するこの乗算の結果は、図３のカラ ム3fに示している。これにより、標準「OPL3」波形のそれぞれを形成するために必 要な処理が完了する。 当業者には明白なように、利用できる乗算器のサイズによっては、波形の忠実 度に対する影響が小さくなるように、乗算器の引数のいずれかまたは両方ともが 16ビットを下回ることが望ましくあり得る。さらに、この機能を達成するために 、フルパラレル乗算器、シリアル乗算器、またはハイブリッドパラレル/シリア ル乗算器など、いかなるタイプの乗算器も使用され得ることも明白である。 はない。なぜなら、ピーク値は、各入力がフルスケールの半分の絶対値である場 合に生じるからである。乗算器312の出力信号328は、これをふまえて基準化され るべきである。 上記のステップごとの説明から明らかなように、制御論理314によって出力さ れた４つの制御信号316、320、322、および326は、８つの「0PL3」波形を形成する ために適切にセットされなければならない。これらの制御信号316、320、322、 および326は、波形番号302および位相角入力300の２つのMSBによって決定される 。これらの制御信号316、320、322、および326は次いで、マルチプレクサ/シフ タ304、排他的ORバンク318、ANDバンク310およびマルチプレクサ312を適切に制 御して、位相角入力300から所望の波形を形成する。 波形番号302、および位相角入力300のビット15および14に基づいて、制御論理 314は、制御信号316、320、322、および326を、以下の真理値表(表１)に示され る値にセットする。表１において、PHnは、位相角入力300のｎ番目のビットを示 し、例えば、PH15は最上位ビットとなる。！は、論理補数を示し、＾は、排他的 ORを示す。 図５は、上に詳細に記載した、８つの「OPL3」波形のそれぞれを生成するための 種々のステップを図式的に示す。カラム5aは、マルチプレクサ/シフタ304の出力 信号を示し、カラム5bは排他的ORバンク318の出力信号324を示し、カラム5cはAN Dバンク310の出力信号を示し、カラム5dは乗算器312の出力信号328を示す。カラ ら１である。 図３のカラム3f、および図５のカラム5dから分かるように、出力波形の全ては 、上記されたように形成された場合には、所望の「OPL3」波形と単純に極性を反転 される。反転極性によって、これらの波形の音に対して可聴な影響が生じること はない。しかし、位相および極性が正しい正確な波形は、出力波形の補数を取る ことによって生成できる。これは、乗算器312の一部としての更なる信号処理回 路、または追加の回路により様々な位置において実施され得る。当業者には明白 であるように、出力信号の１の補数を取ることは、本明細書に記載の近似の正確 範囲内で、十分に反転を達成できるものである。 図４は、本発明を具現化した回路、またはハードウェアを示す。しかし、当業 者に明白であるように、本発明はまた、ファームウェアおよびソフトウェアにお いても具現化され得る。 本発明は、上記詳細な説明から理解できるように、大量のメモリまたは集中計 算を必要とすることなく、標準「OPL3」波形のそれぞれを生成することを可能にす る。従って、本発明の波形整形回路は、波形が近似値であり、波形の正確度が高 い必要がない用途において、従来技術に勝る利得を提供する。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．位相角入力(300)を改変して出力を生成するためのマルチプレクサ/シフタ(3 40)と、 該マルチプレクサ/シフタ(304)の出力を改変して出力を生成するための組合せ 論理回路(310、318)と、 該マルチプレクサ/シフタ(304)の出力に、該組合せ論理回路(310、318)の出力 を乗じて、波形を生成するための乗算器(312)とを備える、位相角入力から所定 の波形を生成するための回路。 ２．前記組合せ論理回路が、排他的ORゲート(318)のバンクおよびANDゲート(310 )のバンクを備える、請求項１に記載の回路。 ３．前記ANDゲート(310)のバンクが、前記排他的ORゲート(318)のバンクに続く 、請求項２に記載の回路。 ４．位相角入力(300)を多重化/シフトするステップと、 組合せ論理(310、318)を使用して、該多重化/シフトするステップの結果を改 変するステップと、 該多重化/シフトするステップおよび該改変するステップの結果を乗じて波形 を生成するステップとを包含する、位相角入力から所定の波形を生成するための 方法。 ５．前記多重化/シフトするステップが、ヌルオペレーションを実施するステッ プを包含する、請求項４に記載の方法。 ６．前記組み合わせ論理(310、318)を使用して、前記多重化/シフトするステッ プの結果を改変するステップが、追加の加算、またはキャリーチェインを必要と するいかなる演算も行わない、請求項４または５に記載の方法。