JPH11502683A - ディジタル通信システム - Google Patents

ディジタル通信システム

Info

Publication number
JPH11502683A
JPH11502683A JP8529052A JP52905296A JPH11502683A JP H11502683 A JPH11502683 A JP H11502683A JP 8529052 A JP8529052 A JP 8529052A JP 52905296 A JP52905296 A JP 52905296A JP H11502683 A JPH11502683 A JP H11502683A
Authority
JP
Japan
Prior art keywords
capacity
virtual
virtual path
connection
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8529052A
Other languages
English (en)
Other versions
JP3596896B2 (ja
Inventor
モーガー・ロイ・ハロルド
Original Assignee
ノーザン・テレコム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノーザン・テレコム・リミテッド filed Critical ノーザン・テレコム・リミテッド
Publication of JPH11502683A publication Critical patent/JPH11502683A/ja
Application granted granted Critical
Publication of JP3596896B2 publication Critical patent/JP3596896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/205Quality of Service based
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255Control mechanisms for ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/50Overload detection or protection within a single switching element
    • H04L49/505Corrective measures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5619Network Node Interface, e.g. tandem connections, transit switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5626Network management, e.g. Intelligent nets
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/563Signalling, e.g. protocols, reference model
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 ATM網において、柔軟性のあるAAL1プロセッサは、仮想回線によって同様のAAL1プロセッサに接続されている。この仮想回線は、n×64kb/sの容量を有しており、各64kb/sチャネル、あるいは、この容量に対するP×64kb/sという部分的な容量を個別の通信に使用することができる。この仮想回線は、今日のディジタル網内におけるトランク・グループと同様に動作するので、「仮想トランク・グループ」と呼ばれる。多くの仮想トランク・グループは、同じ2つの終点間で接続され、仮想パスに含まれることで「仮想経路」を形成する。この網には、管理された方法によってn×64kb/sの容量を変えることができるメカニズムが与えられており、この方法により、確立した呼が容量変更による影響を受けないことが保証される。2つのAAL1プロセッサのクロック・システムが、同期あるいは準同期交換網に対して、AAL1データ・ストリーム中でさらにフレーム・スリップを起こさずに、通常の方法で動作できるよう、容量変更が行われる。このクロック・システムの動作によるフレーム・スリップは、今まで通り通常の方法で処理される。

Description

【発明の詳細な説明】発明の名称 ディジタル通信システム発明の分野 本発明は、ディジタル通信システムに関し、特に非同期転送モード(ATM) 技術を具体化するシステムに関するものである。発明の背景 非同期転送モード(ATM)技術は、柔軟性のある伝送形態であり、いかなる 形式のサービス・トラヒック、音声、ビデオあるいはデータをも多重化して伝送 共通媒体上にのせる。これを実現するため、通常サービス・トラヒックは、まず 5バイトのヘッダと48バイトのペイロードからなる53バイトのセルに変換さ れる必要があり、これにより、最初のトラヒックがATM網の遠端で再構成でき るようにする。この形式変換は、ATMアダプテーション・レイヤ(AAL)に おいて行われる。 ATM交換機は、B−ISDNサービスだけでなく、POTSあるいはISD Nサービスをサポートする。各64kb/sチャネル上に独立した呼がある、2 Mb/sのトランク回路を有するATM交換機では、一旦ATMに変換されたト ラヒックは、相手先の狭帯域ポートに至るまで、ATMのままであることが望ま しい。さらに望ましいのは、例えば、155Mb/sが、一般的には狭帯域サー ビス網内での中継には、あまりに大きい容量であると考えられるので、たとえば 、155Mb/sの物理的なトランクは、1つ以上の宛先へ論理経路を延長すべ きである。この論理経路がn×64kb/sの場合(ここで、n≧6)、セル組 立遅延は、エコー消去が不要となる程度まで低減される。1つの64kb/s回 線におけるセル組立遅延は6ミリ秒であり、これにより、既存の狭帯域網との網 間接続にはエコー消去が必要となる。 狭帯域交換機間の経路におけるトラヒック需要は、営業日一日の間にも大きく 変化することが知られている。通常、その日の仕事が開始されたときに最繁時が あり、いくぶんか需要レベルは低いが、昼食後に2度目の最繁時がある。経路の 公称ピーク容量もまた、年間を通して大きく変化する。住宅地における経路は異 なるピーク時を有するが、同じ程度にダイナミックに変化する。この輻輳状態を 避けるとなると、確実に需要ピークに応えることができるような不経済な資源の 準備が必要となる。この問題への取り組みにおいて、特定のサービスからのトラ ヒックをサポートするのに使用されるパス容量を、例えば、時刻のようなサービ ス需要に応じてダイナミックに変えることが提案された。このような技術は、ヨ ーロッパ特許EP−A2−0635958号の明細書や米国特許US−A1−5 271005号の明細書に記載されている。 本発明の目的は、呼ごとに仮想トランク・グループの容量を制御するよう改善 されたシステムと方法を供給することである。発明の概要 本発明の一態様によれば、通信網内の送信および受信ATMスイッチ間で狭帯 域トラヒックを搬送する装置において、マルチ・チャンネルの仮想回線は、AT M交換機間の狭帯域サービスに対して仮想トランクグループを提供する。当該装 置は、仮想トランク・グループの容量を調整することで、トラヒック需要の変動 を調節する手段を含む。 本発明の他の態様によれば、通信網内の送信および受信ATM交換機間におけ る仮想パス上に組み込んだ仮想トランク・グループを介して狭帯域トラヒックを 搬送する装置において、各交換機は、ATMスイッチと、この仮想パスの容量を 制御する仮想パス制御部と、新規の呼要求が向けられる接続管理部と、この接続 管理部と仮想パス制御部用の管理機能部と、この接続管理部より接続要求を受信 し、受信スイッチに対応した接続を確立し、接続管理部に発信および着信接続の 確立を通知するよう適応うる組込み式プロセッサとからなり、接続管理部は、接 続要求に応答して、対応する容量変更の要求を管理機能部に送り、この容量変更 の要求は、上記管理機能部によって仮想パス制御部に中継され、送信スイッチの 仮想パス制御部は、前記容量変更を受信スイッチの仮想パス制御部に通信する手 段を有し、送信および受信スイッチ双方においてフレーム処理が同じ速度で行わ れるようにする装置が提供される。 本発明のさらなる態様によれば、第1および第2のATMスイッチ間で狭帯域 トラヒックを搬送する方法が提供され、当該方法は、これらのスイッチ間で仮想 トランク・グループを提供し、仮想トランク・グループの容量を調整することで 、トラヒック需要の変動を調節するステップを含む。さらに、上記ATMスイッ チに対して容量調整を示すことで、スイッチ間のフレーム処理の一貫性を維持す るステップを含む。 本発明のさらなる態様によれば、第1および第2のATMスイッチ間で狭帯域 トラヒックを搬送する方法において、当該方法は、これらのスイッチ間の仮想パ ス内に仮想トランク・グループを供するステップと、この仮想パスに割り当てら れた所定の容量を越えずに容量変更を行うよう、前記仮想トランク・グループを 抑制するステップとを含む方法が提供される。 本発明は、狭帯域の64kbs一定ビット速度と、p×64kbsの一定ビッ ト速度のトラヒック用にVC容量を拡張する方法および手段に関するものである 。この容量の拡張には、以降、動的構造化データ転送と呼ぶAAL1の増強変数 が使用されており、これによって、要求により、また呼ごとにVCの容量が増大 される。新規の呼の受け入れは、割り当てられたVP(仮想経路)容量を管理シ ステムの制御の下で管理する機能を処理することによって制御される。 ATM網では、柔軟性のあるAAL1プロセッサが、仮想回線によって同様の AAL1プロセッサに接続されている。この仮想回線は、n×64kb/sの容 量を有しており、各64kb/sチャネル、あるいは、この容量に対するP×6 4kb/sという部分的な容量を個別の通信に使用することができる。この仮想 回線は、今日のディジタル網内におけるトランク・グループと同様に動作するの で、「仮想トランク・グループ」と呼ばれる。多くの仮想トランク・グループは 、同じ2つの終点間で接続され、仮想パスに含まれることで「仮想経路」を形成 する。この網には、管理された方法によってn×64kb/sの容量を変えるこ とができるメカニズムが与えられており、この方法により、確立した呼が容量変 更による影響を受けないことが保証される。2つのAAL1プロセッサのクロッ ク・システムが、同期あるいは準同期交換網に対して、AAL1データ・ストリ ーム中でさらにフレーム・スリップを起こさずに、通常の方法で動作できるよう 、容量変更が行われる。このクロック・システムの動作によるフレーム・スリッ プは、今まで通り通常の方法で処理される。 仮想経路の容量は、「知識ベースのシステム」によって制御される。このシス テムは、時刻、公称最大容量、そして、まとまった制約的な規定を考慮した規則 に基づいて、この容量を調整する。制約的な規定とは、仮想経路のサイズの上限 および下限、サービス品質の目標を規定したり、また、ネットワーク・オペレー タが、それによって適応型ネットワークの性能を制御することができる手段でも ある。上記の知識ベースのシステムは、少なくとも1年間をカバーする、その経 路の過去の履歴について記録をとり、また、履歴の日々の変化との関連において 分析した現在の傾向に基づいて、公称最大容量の予測値を調整する。設けられた その規則の範囲内で動作する上記の知識ベースのシステムは、以下の状態となる よう、仮想経路の容量を調整する。 ・サービス品質の目標が満たされる。 ・制御機能が、それ自身を仮想経路に対する容量要求の長期の傾向に適応させ て、同じサービス品質を維持する。 ・トラヒックの瞬時ピークは、制約の上限および下限内で取り扱われる。 先行技術としては、ATMアダプテーション・レイヤ1についての柔軟性のあ る実現方法に係る、本願出願人による同時係属の英国出願第9410294.4 号(S D Brueckheimer,R H Mauger 7-6)、および、n×64kb/sのAAL 1仮想回線の容量とその使用を整合して、ATMスイッチとの関連において64 kb/sの交換処理を可能にする手段に関する、本願出願人による同時係属の英 国出願第9411894.0(S D Brueckheimer,R H Mauger,A W Oliver,R J D ean 9-8-4-1)がある。本発明は、広域網内での適応型仮想回線の使用に関し、 トラヒック需要の変化に自動的に適応することができる仮想トランク・グループ を提供するものである。図面の簡単な説明 添付図面を参照して、本発明の実施の形態を説明する。 図1は、柔軟性のあるAAL1プロセッサの回路図である。 図2は、図1のプロセッサについての、より詳細な回路図である。 図3は、n×64kb/sの仮想回線におけるnの値の変化を示すのに、AA L1メカニズムをどのように使用することができるかを示す図である。 図4は、ATM網において、速度変更をどのように知らせるかを示す図である 。 図5は、商業地域内の経路についての、通常のトラヒック需要変化を示す図で ある。 図6は、適応型AAL1仮想回線を仮想経路の一部としての仮想トランク・グ ループとして使用する1つの可能な方法を示す図である。 図7は、適応型AAL1仮想回線を仮想トランク・グループとして用いる他の 方法を示す図である。 図8は、ディジタル交換網用のクロック構成を示す図である。 図9は、仮想トランク・グループのスリップ処理機能を示す図である。 図10は、知識ベースのシステムを使用して仮想経路制御を実行する手段を示 す図である。実施の形態 図1と図2はともに、ATM AAL1の具体例を示す。通常の狭帯域通信シ ステムにおいて、その装置のバックプレーン上で、共通STMバスを使用するこ とができる。これは、アナログ回線あるいはISDN回線のような外部インタフ ェースを適合させる装置と、交換処理のような本来の機能を実行する装置との間 のインタフェースとして使用される。外部のSTM1システムに適合する装置は 、通常、バックプレーン上での適応機能に利用できる2048個の64Kb/s チャネルを有する。この装置の目的は、多くの、例えば、2048個の64Kb /sチャネルを、多数のn×64Kb/sのATM仮想回線に変換し、また、以 下に述べる制約内で、64Kb/sチャネルに再変換することである。 ・いずれかの64Kb/sチャネルが、いずれかのATM仮想回線と関連する こと。 ・P×64Kb/sチャネルのいずれかのグループが、ATM仮想回線の一部 あるいは全部として一緒に組立ることができ、適応および伝送処理を通して、タ イムスロット・シーケンスの一貫性を維持すること。 ・AAL1標準に一致させるため、専用アプリケーションに対してnは、1〜 30の値に制限され、またnは、システムの満杯容量までの値をとれること。 ・ATM仮想回線の数mは、ATM VC(仮想回線)につき1つの64Kb /s回線という限度まで、いかなる値をも取れること(この例では、1≦m≦2 048である)。 このメカニズムの原理は、図1に示されており、図2には、それを実現する機 能ブロックが示されている。両図には処理が暗示されるが、それは図示されてい ない。その処理は125マイクロ秒間隔で動作し、バックプレーン上のSTMス トリームを入力チェーン・メモリにストアし、出力チェーン・メモリの内容を取 り出して、それをSTMストリームとしてバックプレーンに配信する。このメカ ニズムは、チェーン構造によって制御される。このチェーン中の各リンクは、2 つの双方向ポインタと、入力あるいは出力メモリ中のアドレスの組合せとして具 体化されており、各入力および出力チェーンにおいて、64Kb/sチャネル各 々に1つのリンクがある。チェーンはヘッダと結合しており、各々の潜在的なn ×64Kb/sのATM仮想回線に1つのヘッダがある。このヘッダの具体化に 関係するのは、制御を目的としたチャネル・カウント、セル組立てを目的とした VC(仮想回線)識別、そして、チェーンの最初のリンクに対する双方向ポイン タである。チェーンは、各々のアクティブなATM仮想回線に対して集められ、 多くのリンクによって構成されている。これらのリンクは、ヘッダあるいは前の リンクに対して上方に向いたり、次のリンクに対して下方に向く双方向ポインタ を用いている。各リンクは、要求されたフレーム・サンプルのフレーム・メモリ 中にアドレスを有しており、割り当てられなかったリンクは、特別な「空き」ヘ ッダの下で形成されるチェーンの形をとる。それぞれの出力および入力チェーン 処理は、125マイクロ秒周期で実行される。これらの処理では、各チェーンを 順番に処理し、また、そのチェーン中の各リンクを順番に処理する。そして、音 声メモリにアドレスを分配し、また、セルの組立あるいは分解処理に対してVP I/VCIを分配する。セルの組立処理に対しては、各アドレスおよび変更でフ レーム・サンプルが読み取られ、それらは、セル・ペイロード内の次に使用され るバイト・ポジションに置かれる。満たされたセルは、それらのATMヘッダと AAL1 SAT−PDUヘッダとともに組み立てられ、ATM回線に乗せられ る。こうして新規のセルが、その仮想回線用に生成される。 セルの分解処理では、n×64Kb/sフレーム境界のAAL1からの指示を 受けると、セルが一度にバイトに分解され、入力チェーン・プロセッサより分配 されたアドレスに従って、フレーム・サンプルが入力メモリに書き込まれる。こ のセル分解処理では次に、入力および出力機能間の位相同期をチェックする。こ れらのチェーンは、システム制御部(図示されない)の指示下にあるチェーン更 新プロセッサの制御によって更新される。このチェーン更新プロセッサは、チェ ーン・プロセッサとともに要求/許可メカニズムを動作させることで、チェーン は、処理と同時には変更されないことが保証される。個々の64Kb/sチャネ ルが変更されるとした場合、それは、チェーン中のどの点においても挿入したり 、削除することができる。挿入処理では、空きチェーンからのリンクを用いる。 ま た、削除処理では、空きチェーンにリンクを戻す。P×64Kb/sのサービス が確立される場合、チャネルは、チェーン中の連続リンクに正しい順序で挿入さ れなければならない。 図3と図4はともに、AAL1仮想回線の容量が適応される手段を示している 。すなわち、64kビット・チャネルの割当て番号nを、トラヒック需要の変化 に合わせる方法を示すものである。 図3は、構造化データ転送モードにおける適応型レイヤAAL1の動作を示し ている。従来の動作では、ポインタが125マイクロ秒フレームの境界を詳細に 示すことで、n×64kbの仮想チャネルの個々の64kbチャネルが確認でき 、個別に取り扱うことができた。図3に示す改善された動作は、ポインタ・バイ オレーションを使用して、境界の変化により仮想チャネルの容量をダイナミック に変えることができる、ということを示している。このポインタ・バイオレーシ ョンはまた、この変化の正確なフレーム・タイミングを示す。 図4は、信号処理動作全体における修正されたAAL1の動作を示しており、 これは、仮想チャネル・アダプテーション・レイヤの両端が、同期して修正され ることを保証する。適応型仮想ジャンクタ(AVJ)は、この修正されたAAL 1機能を実行し、このAVJに関係しているのが組込み式プロセッサである。こ のプロセッサは、AVJ装置に関係するソフトウェア機能を実行する。全ての組 込み式プロセッサは、ATM網を介して互いにメッセージを送信できる。端部に ある、変更を開始したAVJは、変更を要求するメッセージを送る(1)。この 変更の詳細は記録される。また、このメッセージは肯定応答され(2)、これが ポインタ・バイオレーションとなって、上述したようにAAL1仮想チャネルを 介して送られる(3)。これは、AVJによって仮想チャネルの他端で受信され る(4)。このAVJは、その内部接続マップを更新することによって上記の変 更を行い、次に、その変更を確認して(5)、本処理を完了する。 狭帯域交換機間における経路上でのトラヒック需要は、図5に示すように、営 業日一日の間にも大きく変化し、通常は、仕事が始まるときに最繁時があり、昼 食後、普通いくぶんか需要レベルは低いが、2度目の最繁時がある。経路の公称 ピーク容量は、年間を通して大きく変化する。1000の回線チャネルを有する 経路には、通常、毎秒20の接続あるいは解放があり、このことは、要求あるい はそのレベル状態に急激な減少あるいは増加があることを表している。住宅地の 経路には違ったピーク期間があるが、それらも、同じ程度にダイナミックに変化 する。 本願出願人による装置は、ATM網内において、仮想経路の接続を断つことな く、この仮想経路への容量の割当てについて再調整を行うメカニズムを提供する 。このメカニズムを使用することで、多くの仮想トランク・グループが、仮想経 路内で適応型AAL1仮想回線としてサポートされるようにする容量をATM網 において生成するのに使用できる。 図6は、このような仮想経路を達成するための、可能性のある1つの方法を示 すもので、ここでの仮想経路は、適応型AAL1仮想回線として実行される多く の仮想トランク・グループからなる。各仮想トランク・グループは、エコー消去 を不要とするための最小容量を持っているが、この最小容量を越える要求レベル に対しては、呼ごとに適応型AAL1仮想回線の容量を64kb/sずつ変える 。こうすることで、仮想トランク・グループ容量が、常に正確にトラヒック需要 に適応する。仮想トランク・グループに対する変更は呼ごとに行われるが、仮想 トランク・グループの組の全容量が、仮想経路を具体化している容量よりも大き くなることがないよう、この変更は抑制されている。仮想経路の容量は、かさ( 傘)機能(umbrella function)に従って仮想経路の容量に変 化をもたらすメカニズムにより制御される。なお、この機能は、サポートしてい る知識ベースのシステムによって確立されるものである。 図7には、他の解決策が示されており、ここでは、知識ベースのシステムが直 接、仮想トランク・グループを具体化している仮想回線の容量を制御しているた め、仮想経路を実行する仮想パスの個々の制御が不要となる。図6に示す解決策 では、呼が通信中の場合、チャネルは、仮想トランク・グループ上において持続 的であることが要求されるだけであるが、図7の解決策でチャネルは、将来的な 呼の発信を考慮して、仮想トランク・グループ上に存在し続ける必要がある。 ディジタル交換網は、図8に示すような3層の階層構造のマスタとスレーブ・ クロックから、そのタイミングを得ている。層1におけるマスタ・クロックは、 10の11乗の精度を有する原子時計である。これらは、国際同期動作の基準と して使われる。層2あるいは層3のスレーブ・クロックとの交換において、層1 の標準に固定された伝送システムからの信号は、ローカル・スレーブ・クロック を10の11乗の精度に固定するのに使用される。このような構成は、装置故障 あるいは使用中における切断によって妨害を受けやすいため、実際のネットワー クは、絶対的な同期という理想状態からは、いくぶん離れている。1.5あるい は2.0Mb/sのトランク接続を有する今日のディジタル交換機では、トラン クの終端部にバッファが設けられ、これによって、送信および受信クロック間の 差を吸収するようにしている。このバッファの容量は限られているので、クロッ クの差が永続的なものである場合、バッファは、それが空いていれば情報を繰り 返し、満杯ならば、情報を削除するように調整する。この機能はスリップと呼ば れる。 仮想トランク・グループ内では、受信処理は、多くのATMセルによって構成 されるバッファを維持しなければならない。AAL1構造化データ転送の適応型 レイヤは、送信および受信処理間でポインタを交換し、このポインタが、n×6 4kb/sのデータ・ストリームのフレーム境界を規定する。このため、結果と して、受信側のフレーム処理速度が、送信側での処理速度と同じになる。その結 果、バッファに保持されたフレームあるいは部分的なフレームの数は、n×64 kb/sのストリーム中の変化するnの値に拘わらす、固定されたままである。 特別な実行を行う場合、nは、47≦n≦1024の範囲で可変である。ATM セル・バッファは、2つのフレームを保持しなければならない。すなわち、n= 47に対して、2つのフレームは2つのセルに等しくなり、n=1024に対し ては、2つのフレームが44個のセルに等しい。その結果、値nがこの範囲で変 わると、受信バッファ中のセルの数も変化しなければならない、ということにな る。このバッファには2つの役割がある。その1つは、ジッタやワンダ(ふらつ き)、あるいはクロック周波数の絶対的な差から発生する、送信および受信クロ ック間のタイミング差を補償することであり、また、さらには、ATM網の特徴 であるセル遅延の変化を補償することである。このように、既存のトランク・シ ステムのスリップ機能に類似したスリップ機能が、このATMセル・バッファよ って実行できる。 図9は、スリップのメカニズムを示す。スリップは、不足(starvati on)あるいはオーバフローの結果として起こるものである。新たな125マイ クロ秒フレームが開始されるときに、バッファ中のデータが不充分で、新規フレ ームの処理を許すようなことになれば、情報フレームの反復をもたらす不足スリ ップが発生する。一方、バッファが満たされているときに新規のセルが到着した 場合には、フレームを削除する必要がある。 重要なのは、「n」が変化することによるセル・バッファ・サイズの変更が、 結果として、クロックにばらつきがあるということを誤って示したり、そのため に偽スリップが発生するようなことがないようにすることである。情報フレーム は、セル・バッファ内でセル・ペイロードのどの点においても、開始および終了 でき、「n」の値がより大きければ、バッファは、さらに多くの完全なセルを包 含する。「n」の変化に従って、バッファ内のセル数を増したり、減少させる必 要があり、図4に示す変更処理では、先にメッセージを送って、変更が意図され ている旨を受信処理に対して警告する。 このメッセージが、ATMバッファを増やすべきである、ということを示して いれば、直ちにバッファ・サイズを変える。しかし、このメッセージが、バッフ ァを減らすことを示しているならば、ポインタの新規の値を受信するまで、バッ ファが変化しないようにする。これは、ATMの受信バッファを通じて、「n」 の値の変更が完了し、処理されたことを示している。このメカニズムによって、 変更の意図を示すメッセージと変更の完了との間においてセル速度が変化する間 、ATMの受信バッファは、常に新規のセル速度の要求するサイズより大きいか 、あるいは等しく、従って、偽スリップを起こさない、ということが確実になる 。 図10は、知識ベースのシステムの役割を示しており、この知識ベースのシス テムは、傘機能、すなわち管理機能を制御するパラメータを毎日、提供する。こ の機能は、仮想経路を実現する仮想パスの容量制御をリアルタイムに実行する。 この傘機能にダウンロードされるパラメータの組は、例えば、 ・公称最大容量 ・割当て周期の間の最大および最小容量 ・割当て周期の時刻 ・割当て周期用のステップ・サイズ の形をとる。これらの規則は、次に傘機能によって使用され、容量に対する要求 に応答する。このような機能の達成に知識ベースのシステムを使用でき、しかも 多くの規則を実行して、傘機能についてどのような精度が要求されても提供でき るということは、当業者には明らかである。 2つのATM交換機の間には単一の仮想経路があり、この仮想経路の容量は、 仮想経路の制御機能によって制御される仮想パスを介して実現される。仮想トラ ンク・グループは、適応型仮想ジャンクタ(AVJ)と呼ばれる装置によって実 現される。この装置は、組込み式プロセッサを有しており、接続管理機能によっ て制御される。仮想経路の容量を変更する処理は、以下の一連のメッセージによ って行われる。 1:新規の呼の接続要求を、接続管理部に対して行う。 2b:接続管理部の有する経路上の容量が多すぎたり、少なすぎる場合、接続 管理部は、傘機能あるいは管理機能に容量の変更を要求する。 2a:容量が付加されるのを待たずに、接続管理機能は、残っている容量を使 用して接続を行う。 組込み式プロセッサは、図4に示す機能を実行して接続を確立し、遠端の接続 管理部に通知を行い(3a)、その接続をローカルに確認する(4a)。 3b:容量の要求が仮想経路制御機能上に渡される。これは、標準のATM網 機能を用いて、遠端で容量の通知を行い(6b,7b)、近端では容量の確認を 行って(4b,5b)、容量を変更する。 このように、本装置は、仮想回線の2つの終点のクロック間の差によって起こ るタイミング・スリップ以上のタイミング・スリップを引き起こすことなく、A TM広域網内のAAL1 n×64kb/s仮想回線の容量を調整するメカニズ ムを提供する。 なお、知識ベースのシステムを介して、あるいは、これらのパラメータの組合 せより決定されるトラヒック履歴に基づいて、呼ごとにパス容量を制御するよう にしてもよい。
【手続補正書】特許法第184条の8第1項 【提出日】1997年4月14日 【補正内容】 (34条補正: 明細書の差し替え頁 日本語翻訳文第2頁〜第3頁) 以下の下線部分が34条補正で訂正された部分です。 明細書 狭帯域交換機間の経路におけるトラヒック需要は、営業日一日の間にも大きく 変化することが知られている。通常、その日の仕事が開始されたときに最繁時が あり、いくぶんか需要レベルは低いが、昼食後に2度目の最繁時がある。経路の 公称ピーク容量もまた、年間を通して大きく変化する。住宅地における経路は異 なるピーク時を有するが、同じ程度にダイナミックに変化する。この輻輳状態を 避けるとなると、確実に需要ピークに応えることができるような不経済な資源の 準備が必要となる。この問題への取り組みにおいて、特定のサービスからのトラ ヒックをサポートするのに使用されるパス容量を、例えば、時刻のようなサービ ス需要に応じてダイナミックに変えることが提案された。このような技術は、ヨ ーロッパ特許EP−A2−0635958号の明細書や米国特許US−A1−5 271005号の明細書に記載されている。 本発明の目的は、呼ごとに仮想トランク・グループの容量を制御するよう改善 されたシステムと方法を供給することである。発明の概要 本発明の一態様によれば、通信網内の送信および受信ATM交換機間における 仮想パス上に組み込んだ仮想トランク・グループによって狭帯域トラヒックを搬 送する装置において、このトラヒックはフレームで搬送され、各々には、そのフ レームの境界を記述するポインタが設けられており、各交換機は、ATMスイッ チと、この仮想トランク・グループの容量を制御する仮想パス制御部と、使用時 に新規の呼要求を行う接続管理部と、この接続管理部と仮想パス制御部を制御す る手段と、この接続管理部より接続要求を受信し、受信スイッチに対応した接続 を確立し、発信および着信接続の確立をこの接続管理部に通知する組込み式プロ セッサと、この組込み式プロセッサと関連し、上記送信および受信交換機間で仮 想チャネルを確立するジャンクタ手段とからなり、上記接続管理部は、接続要求 に応答して、対応する容量変更の要求を管理機能部に送り、この容量変更の要求 は、上記管理機能部によって仮想パス制御部に中継され、送信スイッチの仮想パ ス制御部は、個々のジャンクタ手段を介して上記仮想チャネルによって、受信ス イッチの仮想パス制御部と通信する手段を有し、上記容量変更をポインタ・バイ オレーションの形式で受信スイッチへ報知し、送信および受信スイッチ双方にお いてフレーム処理が同じ速度で行われるようにするする 装置が提供される。 本発明の他の態様によれば、通信網内の送信および受信ATM交換機間におけ る仮想パス上に組み込んだ仮想トランク・グループによって狭帯域トラヒックを 搬送する方法において、このトラヒックはフレームで搬送され、各々には、その フレームの境界を記述するポインタが設けられており、各交換機は、ATMスイ ッチと、この仮想トランク・グループの容量を制御する仮想パス制御部と、使用 時に新規の呼要求を行う接続管理部と、この接続管理部と仮想パス制御部を制御 する手段と、この接続管理部より接続要求を受信し、受信スイッチに対応した接 続を確立し、発信および着信接続の確立をこの接続管理部に通知する組込み式プ ロセッサと、この組込み式プロセッサと関連し、上記送信および受信交換機間で 仮想チャネルを確立するジャンクタ手段とからなり、上記接続管理部は、接続要 求に応答して、対応する容量変更の要求を管理機能部に送り、この容量変更の要 求は、上記管理機能部によって仮想パス制御部に中継され、送信スイッチの仮想 パス制御部は、個々のジャンクタ手段を介して上記仮想チャネルによって、受信 スイッチの仮想パス制御部と通信する手段を有し、上記容量変更をポインタ・バ イオレーションの形式で受信スイッチへ報知し、送信および受信スイッチ双方に おいてフレーム処理が同じ速度で行われるように する方法が提供される。 本発明は、狭帯域の64kbs一定ビット速度と、p×64kbsの一定ビッ ト速度のトラヒック用にVC容量を拡張する方法および手段に関するものである 。この容量の拡張には、以降、動的構造化データ転送と呼ぶAAL1の増強変数 が 使用されており、これによって、要求により、また呼ごとにVCの容量が増大さ れる。新規の呼の受け入れは、割り当てられたVP(仮想経路)容量を管理シス テムの制御の下で管理する機能を処理することによって制御される。 ATM網では、柔軟性のあるAAL1プロセッサが、仮想回線によって同様の AAL1プロセッサに接続されている。この仮想回線は、n×64kb/sの容 (34条補正:請求の範囲の差し替え頁 日本語翻訳文第14頁、第15頁) 出願当初の請求の範囲において請求項8を削除し、請求項1および請求項5を 条約34条に基づいて補正しました(補正個所に下線を引いてあります)。 請求項2〜4および請求項6,7の補正はありません。 請求の範囲 1. 通信網内の送信および受信ATM交換機間における仮想パス上に組み込ん だ仮想トランク・グループによって狭帯域トラヒックを搬送する装置において、 このトラヒックはフレームで搬送され、各々には、そのフレームの境界を記述 するポインタが設けられており、 各交換機は、ATMスイッチと、この仮想トランク・グループの容量を制御す る仮想パス制御部と、使用時に新規の呼要求を行う接続管理部と、この接続管理 部と仮想パス制御部を制御する手段と、この接続管理部より接続要求を受信し、 受信スイッチに対応した接続を確立し、発信および着信接続の確立をこの接続管 理部に通知する組込み式プロセッサと、この組込み式プロセッサと関連し、前記 送信および受信交換機間で仮想チャネルを確立するジャンクタ手段と からなり、 前記接続管理部は、接続要求に応答して、対応する容量変更の要求を管理機能 部に送り、この容量変更の要求は、前記管理機能部によって仮想パス制御部に中 継され、 送信スイッチの仮想パス制御部は、個々のジャンクタ手段を介して前記仮想チ ャネルによって、 受信スイッチの仮想パス制御部と通信する手段を有し、前記容 量変更をポインタ・バイオレーションの形式で受信スイッチへ報知し、 送信およ び受信スイッチ双方においてフレーム処理が同じ速度で行われるようにすること を特徴とする装置。 2. トラヒック需要の日々のパターンを記録する手段を有し、需要パターンに 整合するよう前記容量が調整されることを特徴とする請求項1記載の装置。 3. 前記記録手段は、知識ベースのシステムを備えることを特徴とする請求項 2記載の装置。 4. 前記スイッチの各々は、受信したATMセルを格納するバッファを有し、 このバッファに格納されたセルの数は、そのセルを受信した仮想パスの現在の容 量あるいは速度に整合するよう調整可能であることを特徴とする請求項1乃至3 のいずれかに記載の装置。 5. 通信網内の送信および受信ATM交換機間における仮想パス上に組み込ん だ仮想トランク・グループによって狭帯域トラヒックを搬送する方法において、 このトラヒックはフレームで搬送され、各々には、そのフレームの境界を記述 するポインタが設けられており、 各交換機は、ATMスイッチと、この仮想トランク・グループの容量を制御す る仮想パス制御部と、使用時に新規の呼要求を行う接続管理部と、この接続管理 部と仮想パス制御部を制御する手段と、この接続管理部より接続要求を受信し、 受信スイッチに対応した接続を確立し、発信および着信接続の確立をこの接続管 理部に通知する組込み式プロセッサと、この組込み式プロセッサと関連し、前記 送信および受信交換機間で仮想チャネルを確立するジャンクタ手段と からなり、 前記接続管理部は、接続要求に応答して、対応する容量変更の要求を管理機能 部に送り、この容量変更の要求は、前記管理機能部によって仮想パス制御部に中 継され、 送信スイッチの仮想パス制御部は、個々のジャンクタ手段を介して前記仮想チ ャネルによって、 受信スイッチの仮想パス制御部と通信する手段を有し、前記容 量変更をポインタ・バイオレーションの形式で受信スイッチへ報知し、 送信およ び受信スイッチ双方においてフレーム処理が同じ速度で行われるようにすること を特徴とする方法。 6. 仮想パスにおける容量変更は、そのパスを切断せずに行うことを特徴とす る請求項5記載の方法。 7. 前記容量の調整は、経路使用について得られた履歴に基づく所定の方法に よって行われることを特徴とする請求項5または6に記載の方法。
───────────────────────────────────────────────────── 【要約の続き】 まで通り通常の方法で処理される。

Claims (1)

  1. 【特許請求の範囲】 1. 通信網内の送信および受信ATM交換機間における仮想パス上に組み込ん だ仮想トランク・グループによって狭帯域トラヒックを搬送する装置において、 各交換機は、ATMスイッチと、この仮想パスの容量を制御する仮想パス制御 部と、使用時に新規の呼要求を行う接続管理部と、この接続管理部と仮想パス制 御部用の管理機能部と、この接続管理部より接続要求を受信し、受信スイッチに 対応した接続を確立し、発信および着信接続の確立をこの接続管理部に通知する 組込み式プロセッサとからなり、 前記接続管理部は、接続要求に応答して、対応する容量変更の要求を管理機能 部に送り、この容量変更の要求は、前記管理機能部によって仮想パス制御部に中 継され、 送信スイッチの仮想パス制御部は、前記容量変更を受信スイッチの仮想パス制 御部と通信する手段を有し、送信および受信スイッチ双方においてフレーム処理 が同じ速度で行われるようにすることを特徴とする装置。 2. トラヒック需要の日々のパターンを記録する手段を有し、需要パターンに 整合するよう前記容量が調整されることを特徴とする請求項1記載の装置。 3. 前記記録手段は、知識ベースのシステムを備えることを特徴とする請求項 2記載の装置。 4. 前記スイッチの各々は、受信したATMセルを格納するバッファを有し、 このバッファに格納されたセルの数は、そのセルを受信した仮想パスの現在の容 量あるいは速度に整合するよう調整可能であることを特徴とする請求項1乃至3 のいずれかに記載の装置。 5. 通信網内の送信および受信ATM交換機間における仮想パス上に組み込ん だ仮想トランク・グループによって狭帯域トラヒックを搬送する方法において、 各交換機は、ATMスイッチと、この仮想パスの容量を制御する仮想パス制御 部と、使用時に新規の呼要求を行う接続管理部と、この接続管理部と仮想パス制 御部用の管理機能部と、この接続管理部より接続要求を受信し、受信スイッチに 対応した接続を確立し、発信および着信接続の確立をこの接続管理部に通知する 組込み式プロセッサとからなり、 接続要求に応答して、対応する容量変更の要求が前記管理機能部に送られ、こ の容量変更の要求は、前記管理機能部によって仮想パス制御部に中継され、送信 スイッチの仮想パス制御部における容量変更を受信スイッチの仮想パス制御部に 通信することで、送信および受信スイッチ双方においてフレーム処理が同じ速度 で行われるようにすることを特徴とする方法。 6. 仮想パスにおける容量変更は、そのパスを切断せずに行うことを特徴とす る請求項5記載の方法。 7. 前記容量の調整は、経路使用について得られた履歴に基づく所定の方法に よって行われることを特徴とする請求項5または6に記載の方法。 8. 第1および第2のATMスイッチ間で狭帯域トラヒックを搬送する方法に おいて、当該方法は、これらのスイッチ間の仮想パス内に仮想トランク・グルー プを供するステップと、この仮想パスに割り当てられた所定の容量を越えずに容 量変更を行うよう、前記仮想トランク・グループを抑制するステップとを含むこ とを特徴とする方法。
JP52905296A 1995-03-24 1996-03-21 ディジタル通信システム Expired - Fee Related JP3596896B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9506024.0 1995-03-24
GB9506024A GB2299240A (en) 1995-03-24 1995-03-24 Digital communications system
PCT/GB1996/000677 WO1996031080A1 (en) 1995-03-24 1996-03-21 Digital communications system

Publications (2)

Publication Number Publication Date
JPH11502683A true JPH11502683A (ja) 1999-03-02
JP3596896B2 JP3596896B2 (ja) 2004-12-02

Family

ID=10771812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52905296A Expired - Fee Related JP3596896B2 (ja) 1995-03-24 1996-03-21 ディジタル通信システム

Country Status (6)

Country Link
US (1) US5943339A (ja)
EP (1) EP0815702B1 (ja)
JP (1) JP3596896B2 (ja)
DE (1) DE69611603T2 (ja)
GB (1) GB2299240A (ja)
WO (1) WO1996031080A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003091864A1 (fr) * 2002-04-25 2003-11-06 Nippon Sogo Seisaku Co., Ltd. Traitement de calcul de donnees faisant appel a un oscillateur de reference pour un dispositif numerique et procede de transmission/enregistrement/reproduction

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1149765C (zh) * 1996-02-02 2004-05-12 马科尼英国知识产权有限公司 信元定位器
FI107691B (fi) 1997-02-12 2001-09-14 Nokia Networks Oy Liikkuvuuden ja puhelunohjaustoimintojen kontrollointi ATM-ympäristössä
US5844906A (en) * 1997-06-30 1998-12-01 Ericsson, Inc. Automatic synchronization of continuous bit rate ATM cells in a point-to-multipoint broadband access network
EP1004218B1 (en) * 1997-07-22 2004-03-17 Nortel Networks Limited Method for transmitting data across atm networks of different types
US6041064A (en) * 1998-01-29 2000-03-21 General Datacomm, Inc. Voice server module for ATM switch
US6049544A (en) * 1998-01-29 2000-04-11 General Data Comm., Inc ATM switch voice server module utilizing flag signalling
US6088365A (en) * 1998-01-29 2000-07-11 Generaldata Corp ATM switch voice server module having DSP array
WO2001024461A1 (en) * 1998-05-11 2001-04-05 Ahead Communications Systems, Inc Bundle shaping or policing
US6717948B1 (en) * 1998-07-30 2004-04-06 Nokia Corporation Knowledge-based connection admission method and apparatus for providing efficient multiplexing of data and speech over AAL2
AUPP644398A0 (en) * 1998-10-12 1998-10-29 Citr Pty Ltd Management of path selection in a communications network
SE521322C2 (sv) * 1998-12-08 2003-10-21 Ericsson Telefon Ab L M Arrangemang för att etablera AAL2-förbindelser med predikterande förbindelsetillträdesstyrning i kommunikationsnät
US7079543B1 (en) 1999-09-03 2006-07-18 Cisco Technology, Inc. Method and system for transmitting traffic having disparate rate components
US6724728B1 (en) 1999-10-15 2004-04-20 Cisco Technology, Inc. Method and system for distributed processing of traffic in a telecommunications node
US6621828B1 (en) 1999-12-01 2003-09-16 Cisco Technology, Inc. Fused switch core and method for a telecommunications node
US6944153B1 (en) 1999-12-01 2005-09-13 Cisco Technology, Inc. Time slot interchanger (TSI) and method for a telecommunications node
US6778529B1 (en) 1999-12-01 2004-08-17 Cisco Technology, Inc. Synchronous switch and method for a telecommunications node
US6822960B1 (en) 1999-12-01 2004-11-23 Cisco Technology, Inc. Asynchronous transfer mode (ATM) switch and method
US6628657B1 (en) 1999-12-01 2003-09-30 Cisco Technology, Inc. Method and system for transporting synchronous and asynchronous traffic on a bus of a telecommunications node
US6760327B1 (en) 1999-12-01 2004-07-06 Cisco Technology, Inc. Rate adjustable backplane and method for a telecommunications node
US6920156B1 (en) 1999-12-01 2005-07-19 Cisco Technology, Inc. Method and system for transporting synchronous and asynchronous traffic on a synchronous bus of a telecommunications node
JP3855595B2 (ja) * 2000-04-25 2006-12-13 株式会社日立製作所 通信システム、通信方法及び通信装置
US6674755B1 (en) 2000-06-30 2004-01-06 Cisco Technology, Inc. Method and system for protection switching in a telecommunications network
US6978309B1 (en) 2000-07-31 2005-12-20 Cisco Technology, Inc. Method and system for reprogramming instructions for a switch
US8213460B1 (en) 2000-09-07 2012-07-03 Cisco Technology, Inc. Method and system for processing traffic in an access network
US6526046B1 (en) * 2001-04-24 2003-02-25 General Bandwidth Inc. System and method for communicating telecommunication information using asynchronous transfer mode
US20040004966A1 (en) * 2001-04-27 2004-01-08 Foster Michael S. Using virtual identifiers to route transmitted data through a network
US7328336B2 (en) * 2001-06-26 2008-02-05 Ncipher Corporation Ltd System and method for small-area system data processing
WO2003029986A1 (en) * 2001-10-04 2003-04-10 Tejas Networks India Pvt. Ltd. Method for designing low cost static networks
KR100979872B1 (ko) * 2005-11-07 2010-09-02 엘지전자 주식회사 엔에프씨 호스트 콘트롤러 인터페이스

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5068046A (ja) * 1973-10-17 1975-06-07
US4870641A (en) * 1988-03-30 1989-09-26 Bell Communications Research, Inc. Multichannel bandwidth allocation
JP2834293B2 (ja) * 1990-08-17 1998-12-09 株式会社日立製作所 バーチャルパス容量の変更方法
EP0487235B1 (en) * 1990-11-21 1999-02-03 AT&T Corp. Bandwidth and congestion management in accessing broadband ISDN networks
WO1992021188A1 (en) * 1991-05-24 1992-11-26 Bell Atlantic Network Services, Inc. Channel utilization method and system for isdn
US5295139A (en) * 1991-11-15 1994-03-15 Dsc Communications Corporation Management system for partitioned multi-bandwidth communications network
JPH06311174A (ja) * 1993-04-20 1994-11-04 Nippon Telegr & Teleph Corp <Ntt> Atm端末におけるコネクション管理方式
PL307357A1 (en) * 1993-06-07 1995-05-15 Radio Local Area Networks Network link controller
KR100293920B1 (ko) * 1993-06-12 2001-09-17 윤종용 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법
JP3672341B2 (ja) * 1993-07-21 2005-07-20 富士通株式会社 通信網分離設計方式とその管理方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003091864A1 (fr) * 2002-04-25 2003-11-06 Nippon Sogo Seisaku Co., Ltd. Traitement de calcul de donnees faisant appel a un oscillateur de reference pour un dispositif numerique et procede de transmission/enregistrement/reproduction

Also Published As

Publication number Publication date
WO1996031080A1 (en) 1996-10-03
GB9506024D0 (en) 1995-05-10
JP3596896B2 (ja) 2004-12-02
GB2299240A (en) 1996-09-25
DE69611603T2 (de) 2001-05-03
EP0815702A1 (en) 1998-01-07
DE69611603D1 (de) 2001-02-22
EP0815702B1 (en) 2001-01-17
US5943339A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
JP3596896B2 (ja) ディジタル通信システム
US6538992B1 (en) Adaptive scheduling method and apparatus to service multilevel QoS in AAL2
AU688523B2 (en) Method and switch node for switching STM cells in a circuit emulated ATM switch
JP3193593B2 (ja) 音声回線エミュレーション・システムおよび音声回線エミュレーション・パケットを経路指定するための回線交換接続を確立する方法
US6621821B1 (en) AAL2 processing device and method for ATM network
US5671216A (en) Method and apparatus for controlling transmission bandwidth between connectionless servers
JPH10500545A (ja) 通信システム
EP0760591A2 (en) Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric
US6804229B2 (en) Multiple node network architecture
US6829248B1 (en) Integrated switching segmentation and reassembly (SAR) device
US7020144B2 (en) High capacity Multi-AAL system for VTOA Gateway
EP0991293B1 (en) Method and system to transport narrowband calls across an ATM network
US6778538B2 (en) Virtual junctors
CA2340104A1 (en) Use of cic to identify calls when using isup in conjunction with aal type 2 signaling protocol
KR100343935B1 (ko) Imt-2000 시스템내 atm 교환기에서의 dbwrr 셀스케줄링 장치 및 방법
JP3006951B2 (ja) 通信網における呼設定方式
Lombardo et al. An architecture for a pure ATM metropolitan area network
EP1033901A2 (en) Method and apparatus for transmitting signaling information between communication nodes coupled to a packet based network
US7035263B1 (en) Method for generating ATM cells for low bit rate applications
KR970002718B1 (ko) 셀 손실 우선순위를 이용한 셀 간격 조정 방법
JP2892488B2 (ja) 信号装置共用型2面構成atm交換機
JP3764678B2 (ja) 非同期伝送モード(atm)通信のための方法、システム、コンバータ及びスイッチ
JP3101861B2 (ja) 共通付加遅延制御装置
US6768736B1 (en) Using an ATM switch to grow the capacity of a switching stage
JPH0799541A (ja) クロスコネクト網を利用した通信システム及び通信方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees