JPH1146003A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1146003A JPH1146003A JP19819797A JP19819797A JPH1146003A JP H1146003 A JPH1146003 A JP H1146003A JP 19819797 A JP19819797 A JP 19819797A JP 19819797 A JP19819797 A JP 19819797A JP H1146003 A JPH1146003 A JP H1146003A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- anode
- type semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】プレーナ型ダイオードにおいて、逆回復特性と
サージ電流耐量の両特性を向上させる。 【解決手段】n- 層1の一方の側にアノードp+ 層2と
耐圧構造であるガードリング用p+ 層3がイオン注入と
アニール(熱処理)により形成され、アノードp+ 層2
上にアノード電極4が金属膜で形成され、n- 層1の他
方の側にはカソードn+ 層5を介してカソード電極6が
設けられ、アノードp+ 層2の表面濃度を1×1016c
m-3〜1×1017cm-3とする。
サージ電流耐量の両特性を向上させる。 【解決手段】n- 層1の一方の側にアノードp+ 層2と
耐圧構造であるガードリング用p+ 層3がイオン注入と
アニール(熱処理)により形成され、アノードp+ 層2
上にアノード電極4が金属膜で形成され、n- 層1の他
方の側にはカソードn+ 層5を介してカソード電極6が
設けられ、アノードp+ 層2の表面濃度を1×1016c
m-3〜1×1017cm-3とする。
Description
【0001】
【発明の属する技術分野】この発明はプレーナ型ダイオ
ードなどの半導体装置に関する。
ードなどの半導体装置に関する。
【0002】
【従来の技術】電力用スイッチングデバイスとして、従
来、ゲートターンオフサイリスタ(GTO)などの素子
が用いられてきた。しかし、これらの素子より高速スイ
ッチング動作が可能な、絶縁ゲートバイポーラトランジ
スタなどの素子の高耐圧化、大容量化が著しく進み、電
力用素子としての適用が進んでいる。しかし、スイッチ
ング素子の高速化に対し、組み合わせて使用するフリー
ホイーリングダイオードの特性が十分満足できるもので
はない。特に小逆回復電流、高逆回復耐量および高破壊
耐量などに対する要求が強い。
来、ゲートターンオフサイリスタ(GTO)などの素子
が用いられてきた。しかし、これらの素子より高速スイ
ッチング動作が可能な、絶縁ゲートバイポーラトランジ
スタなどの素子の高耐圧化、大容量化が著しく進み、電
力用素子としての適用が進んでいる。しかし、スイッチ
ング素子の高速化に対し、組み合わせて使用するフリー
ホイーリングダイオードの特性が十分満足できるもので
はない。特に小逆回復電流、高逆回復耐量および高破壊
耐量などに対する要求が強い。
【0003】図5に従来のプレーナ型ダイオードを示
す。同図(a)は要部断面図を示し、同図(b)は不純
物プロフィールを示す。同図(a)では、n- 層1の一
方の側にアノードp+ 層2aと耐圧構造であるガードリ
ング用p+ 層3がイオン注入とアニール(熱処理)によ
り形成される。アノードp+ 層2a上にアノード電極4
が金属膜で形成されている。n- 層1の他方の側にはカ
ソードn+ 層5を介してカソード電極6が設けられてい
る。また、同図(b)の不純物プロフィールからアノー
ドp+ 層2aの表面濃度は1020cm-3程度である。
す。同図(a)は要部断面図を示し、同図(b)は不純
物プロフィールを示す。同図(a)では、n- 層1の一
方の側にアノードp+ 層2aと耐圧構造であるガードリ
ング用p+ 層3がイオン注入とアニール(熱処理)によ
り形成される。アノードp+ 層2a上にアノード電極4
が金属膜で形成されている。n- 層1の他方の側にはカ
ソードn+ 層5を介してカソード電極6が設けられてい
る。また、同図(b)の不純物プロフィールからアノー
ドp+ 層2aの表面濃度は1020cm-3程度である。
【0004】このダイオードの動作を内部のキャリアの
挙動も含めて説明する。アノード電極4に負電位、カソ
ード電極6に正電位を印加した場合は、アノードp+ 層
2aとn- 層1とからなるpn接合が逆バイアスされる
ため、逆阻止状態となり電流は流れない。逆にアノード
電極4に正電位、カソード電極6に負電位を印加した場
合は、pn接合が順バイアスされ、アノードp+ 層2a
からn- 層1に正孔が注入され、一方、n- 層1からア
ノードp+ 層2aに電子が注入されダイオードに電流が
流れる。この注入された正孔、電子は注入された側で少
数キャリアとなる。ダイオードを順方向に電流を流して
いる状態で外部から逆電圧を印加し急峻な電流を逆方向
に流して阻止状態に移行する過程の逆回復状態では、順
方向時に注入され、n- 層1、アノードp+ 層2aに蓄
積している少数キャリアが短時間に外部に掃き出され逆
方向電流として流れる。この逆方向電流が逆回復電流と
呼ばれるものである。また、少数キャリアが外部に掃き
出され減少するとpn接合が逆バイアスされ空乏層が広
がり始めダイオードは逆阻止状態になる。この逆阻止状
態に移行する間の逆回復過程では逆回復電流と逆電圧の
積による逆回復損失が発生し素子を破壊させることがあ
る。素子の逆回復耐量はこの逆回復損失に耐える値で、
耐量が高い素子は大きな逆回復損失に耐えることを意味
する。
挙動も含めて説明する。アノード電極4に負電位、カソ
ード電極6に正電位を印加した場合は、アノードp+ 層
2aとn- 層1とからなるpn接合が逆バイアスされる
ため、逆阻止状態となり電流は流れない。逆にアノード
電極4に正電位、カソード電極6に負電位を印加した場
合は、pn接合が順バイアスされ、アノードp+ 層2a
からn- 層1に正孔が注入され、一方、n- 層1からア
ノードp+ 層2aに電子が注入されダイオードに電流が
流れる。この注入された正孔、電子は注入された側で少
数キャリアとなる。ダイオードを順方向に電流を流して
いる状態で外部から逆電圧を印加し急峻な電流を逆方向
に流して阻止状態に移行する過程の逆回復状態では、順
方向時に注入され、n- 層1、アノードp+ 層2aに蓄
積している少数キャリアが短時間に外部に掃き出され逆
方向電流として流れる。この逆方向電流が逆回復電流と
呼ばれるものである。また、少数キャリアが外部に掃き
出され減少するとpn接合が逆バイアスされ空乏層が広
がり始めダイオードは逆阻止状態になる。この逆阻止状
態に移行する間の逆回復過程では逆回復電流と逆電圧の
積による逆回復損失が発生し素子を破壊させることがあ
る。素子の逆回復耐量はこの逆回復損失に耐える値で、
耐量が高い素子は大きな逆回復損失に耐えることを意味
する。
【0005】
【発明が解決しようとする課題】ダイオードの逆回復特
性は、主に半導体内部に蓄積されるキャリア(正孔と電
子のこと)、特にn- 層内に蓄積される正孔の挙動に影
響される。そのため電子線や重金属(金、白金など)と
いったライフタイムキラーを導入し、蓄積されるキャリ
ア、特にn- 層内の正孔のライフタイムを短くし、その
消滅速度を速くする制御が行われる。
性は、主に半導体内部に蓄積されるキャリア(正孔と電
子のこと)、特にn- 層内に蓄積される正孔の挙動に影
響される。そのため電子線や重金属(金、白金など)と
いったライフタイムキラーを導入し、蓄積されるキャリ
ア、特にn- 層内の正孔のライフタイムを短くし、その
消滅速度を速くする制御が行われる。
【0006】またアノードp+ 層の不純物濃度を変化さ
せることにより、より逆回復特性に対して大きな効果を
得ることができる。従来の高耐圧電力用素子に用いられ
てきたアノードp層濃度の高いダイオード素子は、スイ
ッチング素子は、スイッチング動作が遅い場合には問題
ないものの、高速スイッチングの際には、逆回復損失、
耐量の面で十分満足できるものではない。アノードp+
層濃度を低く抑えることにより、逆回復特性を改善し、
ソフトリカバリーで破壊耐量の高い素子を得ることがで
きる。
せることにより、より逆回復特性に対して大きな効果を
得ることができる。従来の高耐圧電力用素子に用いられ
てきたアノードp層濃度の高いダイオード素子は、スイ
ッチング素子は、スイッチング動作が遅い場合には問題
ないものの、高速スイッチングの際には、逆回復損失、
耐量の面で十分満足できるものではない。アノードp+
層濃度を低く抑えることにより、逆回復特性を改善し、
ソフトリカバリーで破壊耐量の高い素子を得ることがで
きる。
【0007】しかし、ダイオードを装置に適用した場
合、異常時において定格電流の数十倍といった大電流が
素子に流れる場合が発生することがある。このような場
合においても素子破壊を引き起こさないことが望まれて
おり、通常、サージ電流耐量と呼ばれ、ダイオードの重
要な評価ポイントの一つとなる。アノードp+ 層の不純
物濃度をさげることは、少数キャリアの注入を抑えるた
め、定格電流の数十倍といった大電流領域での順電圧降
下の増大を招く。順電圧の増加は素子の発熱を引き起こ
し、その結果、素子の破壊を招く。
合、異常時において定格電流の数十倍といった大電流が
素子に流れる場合が発生することがある。このような場
合においても素子破壊を引き起こさないことが望まれて
おり、通常、サージ電流耐量と呼ばれ、ダイオードの重
要な評価ポイントの一つとなる。アノードp+ 層の不純
物濃度をさげることは、少数キャリアの注入を抑えるた
め、定格電流の数十倍といった大電流領域での順電圧降
下の増大を招く。順電圧の増加は素子の発熱を引き起こ
し、その結果、素子の破壊を招く。
【0008】逆回復特性(耐量)で良好な特性を得て、
且つサージ電流に対しても十分な耐量を確保できるアノ
ードp+ 層の不純物濃度の検討が必要になる。この発明
の目的は、前記の課題を解決して、良好な逆回復特性と
高サージ電流耐量を持つ半導体装置を提供することにあ
る。
且つサージ電流に対しても十分な耐量を確保できるアノ
ードp+ 層の不純物濃度の検討が必要になる。この発明
の目的は、前記の課題を解決して、良好な逆回復特性と
高サージ電流耐量を持つ半導体装置を提供することにあ
る。
【0009】
【課題を解決するための手段】前記の目的を達成するた
めに、第1導電形半導体層の一主面側に高濃度第2導電
形半導体領域が選択的に形成され、該高濃度第2導電形
半導体領域の表面に第2電極が形成され、第1導電形半
導体層の他主面側に高濃度第1導電形半導体層が形成さ
れ、該高濃度第1導電形半導体層の表面に第1電極が形
成されるものにおいて、前記高濃度第2導電形半導体領
域の表面濃度を1×1016cm-3以上とする。
めに、第1導電形半導体層の一主面側に高濃度第2導電
形半導体領域が選択的に形成され、該高濃度第2導電形
半導体領域の表面に第2電極が形成され、第1導電形半
導体層の他主面側に高濃度第1導電形半導体層が形成さ
れ、該高濃度第1導電形半導体層の表面に第1電極が形
成されるものにおいて、前記高濃度第2導電形半導体領
域の表面濃度を1×1016cm-3以上とする。
【0010】また高濃度第2導電形半導体領域の表面濃
度が1×1016cm-3ないし1×1017cm-3であると
好ましい。この高濃度第2導電形半導体領域がイオン注
入と熱処理で形成されるとよい。また高濃度第1導電形
半導体層がイオン注入と熱処理で形成されるか、または
熱拡散で形成されるとよい。
度が1×1016cm-3ないし1×1017cm-3であると
好ましい。この高濃度第2導電形半導体領域がイオン注
入と熱処理で形成されるとよい。また高濃度第1導電形
半導体層がイオン注入と熱処理で形成されるか、または
熱拡散で形成されるとよい。
【0011】さらに第1導電形半導体層がエピタキシャ
ル成長層であるとよい。このように表面濃度が1×10
16cm-3以上で、逆回復特性(耐量)とサージ電流耐量
を向上できる。特に、表面濃度が1×1016cm-3以上
で2.0×1016cm-3以下で逆回復特性が一層良好と
なり、一方2.0×1016cm-3以上で1×1017以下
でサージ電流耐量の向上が著しい。1×1017cm-3を
超えると逆回復特性の悪化と耐圧低下が生じる傾向にあ
り好ましくない。
ル成長層であるとよい。このように表面濃度が1×10
16cm-3以上で、逆回復特性(耐量)とサージ電流耐量
を向上できる。特に、表面濃度が1×1016cm-3以上
で2.0×1016cm-3以下で逆回復特性が一層良好と
なり、一方2.0×1016cm-3以上で1×1017以下
でサージ電流耐量の向上が著しい。1×1017cm-3を
超えると逆回復特性の悪化と耐圧低下が生じる傾向にあ
り好ましくない。
【0012】また高濃度第2導電形半導体領域をイオン
注入と熱処理で形成することで、半導体領域の深さを精
度良く制御できる。
注入と熱処理で形成することで、半導体領域の深さを精
度良く制御できる。
【0013】
【発明の実施の形態】図1はこの発明の第1実施例のプ
レーナ型ダイオードを示す。同図(a)は要部断面図を
示し、同図(b)は不純物濃度プロフィールを示す。n
- 層1の一方の側にアノードp+ 層2と耐圧構造である
ガードリング用p+ 層3がイオン注入とアニール(熱処
理)により形成される。アノードp+ 層2上にアノード
電極4が金属膜で形成されている。n- 層1の他方の側
にはカソードn+ 層5を介してカソード電極6が設けら
れている。また、不純物プロフィールからアノードp+
層2の表面濃度は1×1016cm-3〜1×1017cm-3
である。
レーナ型ダイオードを示す。同図(a)は要部断面図を
示し、同図(b)は不純物濃度プロフィールを示す。n
- 層1の一方の側にアノードp+ 層2と耐圧構造である
ガードリング用p+ 層3がイオン注入とアニール(熱処
理)により形成される。アノードp+ 層2上にアノード
電極4が金属膜で形成されている。n- 層1の他方の側
にはカソードn+ 層5を介してカソード電極6が設けら
れている。また、不純物プロフィールからアノードp+
層2の表面濃度は1×1016cm-3〜1×1017cm-3
である。
【0014】つぎにn- 層1とカソードn+ 層5を形成
する方法について説明する。第1の方法は、n- 層1と
なるFZ法(フローテングゾーン法)またはMCZ法
(マグネチックチョクラスキーゾーン法)で製作された
n- 基板に対して、一方からたとえばリンイオンをドー
ズ量1×1015cm-2でイオン注入し、高温熱処理(拡
散工程とアニール工程を兼ねる)、例えば1150℃、
5時間程度処理を行いカソードn+ 層5を形成する方法
である。この方法が最もコストを抑えて素子の製作がで
きる。
する方法について説明する。第1の方法は、n- 層1と
なるFZ法(フローテングゾーン法)またはMCZ法
(マグネチックチョクラスキーゾーン法)で製作された
n- 基板に対して、一方からたとえばリンイオンをドー
ズ量1×1015cm-2でイオン注入し、高温熱処理(拡
散工程とアニール工程を兼ねる)、例えば1150℃、
5時間程度処理を行いカソードn+ 層5を形成する方法
である。この方法が最もコストを抑えて素子の製作がで
きる。
【0015】第2の方法は、カソードn+ 層5となるn
+ 基板上に所定な厚さのn- 層1となるエピタキシャル
成長層を形成する方法である。第3の方法は、n- 基板
の一方の表面からカソードn+ 層5を熱拡散処理で形成
する方法である。この方法ではn- 層1とカソードn+
層5を合計した全体の厚さの設定が容易で、また拡散層
の深さの制御で、カソードn+ 層5の不純物濃度プロフ
ィールを容易に制御できる利点がある。
+ 基板上に所定な厚さのn- 層1となるエピタキシャル
成長層を形成する方法である。第3の方法は、n- 基板
の一方の表面からカソードn+ 層5を熱拡散処理で形成
する方法である。この方法ではn- 層1とカソードn+
層5を合計した全体の厚さの設定が容易で、また拡散層
の深さの制御で、カソードn+ 層5の不純物濃度プロフ
ィールを容易に制御できる利点がある。
【0016】具体的な素子に適用した例について説明す
ると、定格電流が約300A(約100A/cm2 )
で、定格逆阻止電圧が2500Vの素子では、第3の方
法が適用され、カソードn+ 層5の厚みは80μm、n
- 層1の厚さは320μmで合計の厚さは400μmで
ある。また素子耐圧が低い場合は第1の方法や第2の方
法が有効である。試作例を挙げると、第1ないし第3の
どの方法をとる場合でも、定格逆阻止電圧が2500V
の素子の場合、n- 層1の厚さは180μmから350
μmの間で調整されている。n- 層の厚さは要求される
スイッチング特性、構造などにより決定される。
ると、定格電流が約300A(約100A/cm2 )
で、定格逆阻止電圧が2500Vの素子では、第3の方
法が適用され、カソードn+ 層5の厚みは80μm、n
- 層1の厚さは320μmで合計の厚さは400μmで
ある。また素子耐圧が低い場合は第1の方法や第2の方
法が有効である。試作例を挙げると、第1ないし第3の
どの方法をとる場合でも、定格逆阻止電圧が2500V
の素子の場合、n- 層1の厚さは180μmから350
μmの間で調整されている。n- 層の厚さは要求される
スイッチング特性、構造などにより決定される。
【0017】また前記のアノードp+ 層2の不純物濃度
を変化させるには、ボロンイオンのドーズ量(以下、ボ
ロンイオンドーズ量という)を変化させて行う。勿論、
ボロンイオン以外のIII 族原子のイオンが使われる場合
もある。図2はボロンドーズ量とアノードp+ 層の表面
濃度の関係を示す。熱処理条件は1150℃、5Hrで
ある。同図のボロンドーズ量とアノードp+ 層の表面濃
度の関係は装置や熱処理条件が変化すると、当然変化す
る。同図から分かるように、ボロンイオンドーズ量が増
加すると表面濃度も増加する。
を変化させるには、ボロンイオンのドーズ量(以下、ボ
ロンイオンドーズ量という)を変化させて行う。勿論、
ボロンイオン以外のIII 族原子のイオンが使われる場合
もある。図2はボロンドーズ量とアノードp+ 層の表面
濃度の関係を示す。熱処理条件は1150℃、5Hrで
ある。同図のボロンドーズ量とアノードp+ 層の表面濃
度の関係は装置や熱処理条件が変化すると、当然変化す
る。同図から分かるように、ボロンイオンドーズ量が増
加すると表面濃度も増加する。
【0018】図3はアノードp+ 層の表面濃度とサージ
電流耐量の関係を示す。ここで示す表面濃度は図2から
求めた表面濃度である。サージ電流のパルス幅は10m
sの正弦半波の尖頭値である。表面濃度が高いほどサー
ジ電流耐量は向上し、同図から約300Aの定格電流に
対して10倍以上のサージ電流耐量を得るためには約
2.0×1016cm-3以上の表面濃度が必要となる。
電流耐量の関係を示す。ここで示す表面濃度は図2から
求めた表面濃度である。サージ電流のパルス幅は10m
sの正弦半波の尖頭値である。表面濃度が高いほどサー
ジ電流耐量は向上し、同図から約300Aの定格電流に
対して10倍以上のサージ電流耐量を得るためには約
2.0×1016cm-3以上の表面濃度が必要となる。
【0019】このように、アノードp+ 層の表面濃度は
サージ電流耐量に重点を置いた観点から見て、2×10
16cm-3以上が好ましい。そのため、素子を製作する場
合にはボロンイオンドーズ量は約1×1013cm-2以上
必要となる。当然、熱処理条件は1150℃、5Hrの
場合である。図4は素子耐圧とボロンイオンドーズ量の
関係を示す。図4から分かるように表面濃度を減少させ
すぎると耐圧が急激に低下する。同図から、ボロンイオ
ンドーズ量が5×1012cm-2〜1×1013cm-2、そ
れに対応する表面濃度が1×1016cm-3〜2×1016
cm-3の範囲では、ボロンイオンドーズ量を減らすにつ
れて素子耐圧わずかづつ上昇する。しかし、その範囲よ
り減らすと急激に素子耐圧は低下する。このことから素
子耐圧確保上、ボロンイオンドーズ量は5×1012cm
-2以上、表面濃度では1×1016cm-3以上必要とな
る。
サージ電流耐量に重点を置いた観点から見て、2×10
16cm-3以上が好ましい。そのため、素子を製作する場
合にはボロンイオンドーズ量は約1×1013cm-2以上
必要となる。当然、熱処理条件は1150℃、5Hrの
場合である。図4は素子耐圧とボロンイオンドーズ量の
関係を示す。図4から分かるように表面濃度を減少させ
すぎると耐圧が急激に低下する。同図から、ボロンイオ
ンドーズ量が5×1012cm-2〜1×1013cm-2、そ
れに対応する表面濃度が1×1016cm-3〜2×1016
cm-3の範囲では、ボロンイオンドーズ量を減らすにつ
れて素子耐圧わずかづつ上昇する。しかし、その範囲よ
り減らすと急激に素子耐圧は低下する。このことから素
子耐圧確保上、ボロンイオンドーズ量は5×1012cm
-2以上、表面濃度では1×1016cm-3以上必要とな
る。
【0020】つぎに逆回復特性とボロンイオンドーズ量
との関係について説明する。逆回復特性はアノードp+
層2の表面濃度を高くすると逆回復電流の増加を招き、
また逆回復耐量も低下するなど好ましくない。実験の結
果、ボロンドーズ量を1×1013cm-2以下、つまり表
面濃度では2×1016cm-3で調整することが好まし
い。
との関係について説明する。逆回復特性はアノードp+
層2の表面濃度を高くすると逆回復電流の増加を招き、
また逆回復耐量も低下するなど好ましくない。実験の結
果、ボロンドーズ量を1×1013cm-2以下、つまり表
面濃度では2×1016cm-3で調整することが好まし
い。
【0021】但し、前記した通り、表面濃度を下げすぎ
ると素子耐圧が著しく低下するため、表面濃度の下限値
は1×1016cm-3が好ましい。以上説明したように、
素子耐圧を確保して、逆回復特性とサージ電流耐量の両
特性を良好に得るためには、アノードp+ 層2の表面濃
度を、1×1016cm-3ないし1×1017cm-3の範囲
で調整することが良好な特性の素子を得るのに適してい
る。特に、逆回復特性(逆回復耐量や逆回復電流)を重
点に考慮すると、1×1016cm-3ないし2×1016c
m-3の範囲で調整することが好ましい。また、サージ電
流耐量を重点に考慮するのであれば、2×1016cm-3
ないし1×1017cm-3の範囲で調整することが好まし
い。
ると素子耐圧が著しく低下するため、表面濃度の下限値
は1×1016cm-3が好ましい。以上説明したように、
素子耐圧を確保して、逆回復特性とサージ電流耐量の両
特性を良好に得るためには、アノードp+ 層2の表面濃
度を、1×1016cm-3ないし1×1017cm-3の範囲
で調整することが良好な特性の素子を得るのに適してい
る。特に、逆回復特性(逆回復耐量や逆回復電流)を重
点に考慮すると、1×1016cm-3ないし2×1016c
m-3の範囲で調整することが好ましい。また、サージ電
流耐量を重点に考慮するのであれば、2×1016cm-3
ないし1×1017cm-3の範囲で調整することが好まし
い。
【0022】
【発明の効果】この発明によれば、アノードp+ 層2の
表面濃度を、1×1016cm-3ないし1×1017cm-3
の範囲で調整することで、素子耐圧を確保しながら、良
好な逆回復特性とサージ電流耐量を得ることができる。
表面濃度を、1×1016cm-3ないし1×1017cm-3
の範囲で調整することで、素子耐圧を確保しながら、良
好な逆回復特性とサージ電流耐量を得ることができる。
【図1】この発明の第1実施例で、(a)はプレーナ型
ダイオードの要部断面図、(b)は不純物濃度プロフィ
ールを示す図
ダイオードの要部断面図、(b)は不純物濃度プロフィ
ールを示す図
【図2】ボロンドーズ量とアノードp+ 層の表面濃度の
関係を示す図
関係を示す図
【図3】アノードp+ 層の表面濃度とサージ電流耐量の
関係を示す図
関係を示す図
【図4】素子耐圧とボロンイオンドーズ量の関係を示す
図
図
【図5】従来のプレーナ型ダイオードで、(a)は要部
断面図、(b)は不純物プロフィールを示す図
断面図、(b)は不純物プロフィールを示す図
1 n- 層 2 アノードp+ 層 2a アノードp+ 層 3 ガードリングp+ 層 4 アノード電極 5 カソードn+ 層 6 カソード電極
Claims (5)
- 【請求項1】第1導電形半導体層の一主面側に高濃度第
2導電形半導体領域が選択的に形成され、該高濃度第2
導電形半導体領域の表面に第2電極が形成され、第1導
電形半導体層の他主面側に高濃度第1導電形半導体層が
形成され、該高濃度第1導電形半導体層の表面に第1電
極が形成されるものにおいて、前記高濃度第2導電形半
導体領域の表面濃度が1×1016cm-3以上であること
を特徴とする半導体装置。 - 【請求項2】前記高濃度第2導電形半導体領域の表面濃
度が1×1016cm -3ないし1×1017cm-3であるこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項3】前記高濃度第2導電形半導体領域がイオン
注入と熱処理で形成されることを特徴とする請求項1ま
たは2記載の半導体装置。 - 【請求項4】前記高濃度第1導電形半導体層がイオン注
入と熱処理で形成されるか、または熱拡散で形成される
ことを特徴とする請求項1記載の半導体装置。 - 【請求項5】前記第1導電形半導体層がエピタキシャル
成長層からなることを特徴とする請求項1記載の半導体
装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19819797A JPH1146003A (ja) | 1997-07-24 | 1997-07-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19819797A JPH1146003A (ja) | 1997-07-24 | 1997-07-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1146003A true JPH1146003A (ja) | 1999-02-16 |
Family
ID=16387096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19819797A Pending JPH1146003A (ja) | 1997-07-24 | 1997-07-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1146003A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038270A (ja) * | 2007-08-03 | 2009-02-19 | Sansha Electric Mfg Co Ltd | Pinダイオード |
-
1997
- 1997-07-24 JP JP19819797A patent/JPH1146003A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038270A (ja) * | 2007-08-03 | 2009-02-19 | Sansha Electric Mfg Co Ltd | Pinダイオード |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1229589B1 (en) | High voltage semiconductor device | |
US9064923B2 (en) | Bipolar semiconductor component with a fully depletable channel zone | |
JP4967200B2 (ja) | 逆阻止型igbtを逆並列に接続した双方向igbt | |
EP2654084B1 (en) | Method of manufacturing a semiconductor device | |
JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
JP7263740B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US5444271A (en) | Conductivity-modulated semiconductor device with high breakdown voltage | |
JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP3951738B2 (ja) | 半導体装置の製造方法 | |
JP4123913B2 (ja) | 半導体装置の製造方法 | |
US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
US20070120145A1 (en) | Gate turn-off thyristor | |
JPH0548111A (ja) | 半導体装置およびその製造方法 | |
JP3952452B2 (ja) | 半導体装置の製造方法 | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP2851026B2 (ja) | 高速ダイオード | |
JP4129106B2 (ja) | 半導体装置 | |
EP1030375A1 (en) | Semiconductor device and its manufacturing method | |
US8314002B2 (en) | Semiconductor device having increased switching speed | |
JPH10326900A (ja) | 電力用ダイオード | |
JPH1146003A (ja) | 半導体装置 | |
JP2003218354A (ja) | 半導体装置およびその製造方法 | |
JP2003163357A (ja) | 半導体装置およびその製造方法 | |
JP2000101066A (ja) | 電力用半導体素子 |