JPH1146003A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1146003A JPH1146003A JP19819797A JP19819797A JPH1146003A JP H1146003 A JPH1146003 A JP H1146003A JP 19819797 A JP19819797 A JP 19819797A JP 19819797 A JP19819797 A JP 19819797A JP H1146003 A JPH1146003 A JP H1146003A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- anode
- type semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】プレーナ型ダイオードにおいて、逆回復特性と
サージ電流耐量の両特性を向上させる。 【解決手段】ｎ- 層１の一方の側にアノードｐ+ 層２と
耐圧構造であるガードリング用ｐ+ 層３がイオン注入と
アニール（熱処理）により形成され、アノードｐ+ 層２
上にアノード電極４が金属膜で形成され、ｎ- 層１の他
方の側にはカソードｎ+ 層５を介してカソード電極６が
設けられ、アノードｐ+ 層２の表面濃度を１×１０16ｃ
ｍ-3〜１×１０17ｃｍ-3とする。
サージ電流耐量の両特性を向上させる。 【解決手段】ｎ- 層１の一方の側にアノードｐ+ 層２と
耐圧構造であるガードリング用ｐ+ 層３がイオン注入と
アニール（熱処理）により形成され、アノードｐ+ 層２
上にアノード電極４が金属膜で形成され、ｎ- 層１の他
方の側にはカソードｎ+ 層５を介してカソード電極６が
設けられ、アノードｐ+ 層２の表面濃度を１×１０16ｃ
ｍ-3〜１×１０17ｃｍ-3とする。
Description
【０００１】
【発明の属する技術分野】この発明はプレーナ型ダイオ
ードなどの半導体装置に関する。
ードなどの半導体装置に関する。
【０００２】
【従来の技術】電力用スイッチングデバイスとして、従
来、ゲートターンオフサイリスタ（ＧＴＯ）などの素子
が用いられてきた。しかし、これらの素子より高速スイ
ッチング動作が可能な、絶縁ゲートバイポーラトランジ
スタなどの素子の高耐圧化、大容量化が著しく進み、電
力用素子としての適用が進んでいる。しかし、スイッチ
ング素子の高速化に対し、組み合わせて使用するフリー
ホイーリングダイオードの特性が十分満足できるもので
はない。特に小逆回復電流、高逆回復耐量および高破壊
耐量などに対する要求が強い。
来、ゲートターンオフサイリスタ（ＧＴＯ）などの素子
が用いられてきた。しかし、これらの素子より高速スイ
ッチング動作が可能な、絶縁ゲートバイポーラトランジ
スタなどの素子の高耐圧化、大容量化が著しく進み、電
力用素子としての適用が進んでいる。しかし、スイッチ
ング素子の高速化に対し、組み合わせて使用するフリー
ホイーリングダイオードの特性が十分満足できるもので
はない。特に小逆回復電流、高逆回復耐量および高破壊
耐量などに対する要求が強い。
【０００３】図５に従来のプレーナ型ダイオードを示
す。同図（ａ）は要部断面図を示し、同図（ｂ）は不純
物プロフィールを示す。同図（ａ）では、ｎ- 層１の一
方の側にアノードｐ+ 層２ａと耐圧構造であるガードリ
ング用ｐ+ 層３がイオン注入とアニール（熱処理）によ
り形成される。アノードｐ+ 層２ａ上にアノード電極４
が金属膜で形成されている。ｎ- 層１の他方の側にはカ
ソードｎ+ 層５を介してカソード電極６が設けられてい
る。また、同図（ｂ）の不純物プロフィールからアノー
ドｐ+ 層２ａの表面濃度は１０20ｃｍ-3程度である。
す。同図（ａ）は要部断面図を示し、同図（ｂ）は不純
物プロフィールを示す。同図（ａ）では、ｎ- 層１の一
方の側にアノードｐ+ 層２ａと耐圧構造であるガードリ
ング用ｐ+ 層３がイオン注入とアニール（熱処理）によ
り形成される。アノードｐ+ 層２ａ上にアノード電極４
が金属膜で形成されている。ｎ- 層１の他方の側にはカ
ソードｎ+ 層５を介してカソード電極６が設けられてい
る。また、同図（ｂ）の不純物プロフィールからアノー
ドｐ+ 層２ａの表面濃度は１０20ｃｍ-3程度である。
【０００４】このダイオードの動作を内部のキャリアの
挙動も含めて説明する。アノード電極４に負電位、カソ
ード電極６に正電位を印加した場合は、アノードｐ+ 層
２ａとｎ- 層１とからなるｐｎ接合が逆バイアスされる
ため、逆阻止状態となり電流は流れない。逆にアノード
電極４に正電位、カソード電極６に負電位を印加した場
合は、ｐｎ接合が順バイアスされ、アノードｐ+ 層２ａ
からｎ- 層１に正孔が注入され、一方、ｎ- 層１からア
ノードｐ+ 層２ａに電子が注入されダイオードに電流が
流れる。この注入された正孔、電子は注入された側で少
数キャリアとなる。ダイオードを順方向に電流を流して
いる状態で外部から逆電圧を印加し急峻な電流を逆方向
に流して阻止状態に移行する過程の逆回復状態では、順
方向時に注入され、ｎ- 層１、アノードｐ+ 層２ａに蓄
積している少数キャリアが短時間に外部に掃き出され逆
方向電流として流れる。この逆方向電流が逆回復電流と
呼ばれるものである。また、少数キャリアが外部に掃き
出され減少するとｐｎ接合が逆バイアスされ空乏層が広
がり始めダイオードは逆阻止状態になる。この逆阻止状
態に移行する間の逆回復過程では逆回復電流と逆電圧の
積による逆回復損失が発生し素子を破壊させることがあ
る。素子の逆回復耐量はこの逆回復損失に耐える値で、
耐量が高い素子は大きな逆回復損失に耐えることを意味
する。
挙動も含めて説明する。アノード電極４に負電位、カソ
ード電極６に正電位を印加した場合は、アノードｐ+ 層
２ａとｎ- 層１とからなるｐｎ接合が逆バイアスされる
ため、逆阻止状態となり電流は流れない。逆にアノード
電極４に正電位、カソード電極６に負電位を印加した場
合は、ｐｎ接合が順バイアスされ、アノードｐ+ 層２ａ
からｎ- 層１に正孔が注入され、一方、ｎ- 層１からア
ノードｐ+ 層２ａに電子が注入されダイオードに電流が
流れる。この注入された正孔、電子は注入された側で少
数キャリアとなる。ダイオードを順方向に電流を流して
いる状態で外部から逆電圧を印加し急峻な電流を逆方向
に流して阻止状態に移行する過程の逆回復状態では、順
方向時に注入され、ｎ- 層１、アノードｐ+ 層２ａに蓄
積している少数キャリアが短時間に外部に掃き出され逆
方向電流として流れる。この逆方向電流が逆回復電流と
呼ばれるものである。また、少数キャリアが外部に掃き
出され減少するとｐｎ接合が逆バイアスされ空乏層が広
がり始めダイオードは逆阻止状態になる。この逆阻止状
態に移行する間の逆回復過程では逆回復電流と逆電圧の
積による逆回復損失が発生し素子を破壊させることがあ
る。素子の逆回復耐量はこの逆回復損失に耐える値で、
耐量が高い素子は大きな逆回復損失に耐えることを意味
する。
【０００５】
【発明が解決しようとする課題】ダイオードの逆回復特
性は、主に半導体内部に蓄積されるキャリア（正孔と電
子のこと）、特にｎ- 層内に蓄積される正孔の挙動に影
響される。そのため電子線や重金属（金、白金など）と
いったライフタイムキラーを導入し、蓄積されるキャリ
ア、特にｎ- 層内の正孔のライフタイムを短くし、その
消滅速度を速くする制御が行われる。
性は、主に半導体内部に蓄積されるキャリア（正孔と電
子のこと）、特にｎ- 層内に蓄積される正孔の挙動に影
響される。そのため電子線や重金属（金、白金など）と
いったライフタイムキラーを導入し、蓄積されるキャリ
ア、特にｎ- 層内の正孔のライフタイムを短くし、その
消滅速度を速くする制御が行われる。
【０００６】またアノードｐ+ 層の不純物濃度を変化さ
せることにより、より逆回復特性に対して大きな効果を
得ることができる。従来の高耐圧電力用素子に用いられ
てきたアノードｐ層濃度の高いダイオード素子は、スイ
ッチング素子は、スイッチング動作が遅い場合には問題
ないものの、高速スイッチングの際には、逆回復損失、
耐量の面で十分満足できるものではない。アノードｐ+
層濃度を低く抑えることにより、逆回復特性を改善し、
ソフトリカバリーで破壊耐量の高い素子を得ることがで
きる。
せることにより、より逆回復特性に対して大きな効果を
得ることができる。従来の高耐圧電力用素子に用いられ
てきたアノードｐ層濃度の高いダイオード素子は、スイ
ッチング素子は、スイッチング動作が遅い場合には問題
ないものの、高速スイッチングの際には、逆回復損失、
耐量の面で十分満足できるものではない。アノードｐ+
層濃度を低く抑えることにより、逆回復特性を改善し、
ソフトリカバリーで破壊耐量の高い素子を得ることがで
きる。
【０００７】しかし、ダイオードを装置に適用した場
合、異常時において定格電流の数十倍といった大電流が
素子に流れる場合が発生することがある。このような場
合においても素子破壊を引き起こさないことが望まれて
おり、通常、サージ電流耐量と呼ばれ、ダイオードの重
要な評価ポイントの一つとなる。アノードｐ+ 層の不純
物濃度をさげることは、少数キャリアの注入を抑えるた
め、定格電流の数十倍といった大電流領域での順電圧降
下の増大を招く。順電圧の増加は素子の発熱を引き起こ
し、その結果、素子の破壊を招く。
合、異常時において定格電流の数十倍といった大電流が
素子に流れる場合が発生することがある。このような場
合においても素子破壊を引き起こさないことが望まれて
おり、通常、サージ電流耐量と呼ばれ、ダイオードの重
要な評価ポイントの一つとなる。アノードｐ+ 層の不純
物濃度をさげることは、少数キャリアの注入を抑えるた
め、定格電流の数十倍といった大電流領域での順電圧降
下の増大を招く。順電圧の増加は素子の発熱を引き起こ
し、その結果、素子の破壊を招く。
【０００８】逆回復特性（耐量）で良好な特性を得て、
且つサージ電流に対しても十分な耐量を確保できるアノ
ードｐ+ 層の不純物濃度の検討が必要になる。この発明
の目的は、前記の課題を解決して、良好な逆回復特性と
高サージ電流耐量を持つ半導体装置を提供することにあ
る。
且つサージ電流に対しても十分な耐量を確保できるアノ
ードｐ+ 層の不純物濃度の検討が必要になる。この発明
の目的は、前記の課題を解決して、良好な逆回復特性と
高サージ電流耐量を持つ半導体装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、第１導電形半導体層の一主面側に高濃度第２導電
形半導体領域が選択的に形成され、該高濃度第２導電形
半導体領域の表面に第２電極が形成され、第１導電形半
導体層の他主面側に高濃度第１導電形半導体層が形成さ
れ、該高濃度第１導電形半導体層の表面に第１電極が形
成されるものにおいて、前記高濃度第２導電形半導体領
域の表面濃度を１×１０16ｃｍ-3以上とする。
めに、第１導電形半導体層の一主面側に高濃度第２導電
形半導体領域が選択的に形成され、該高濃度第２導電形
半導体領域の表面に第２電極が形成され、第１導電形半
導体層の他主面側に高濃度第１導電形半導体層が形成さ
れ、該高濃度第１導電形半導体層の表面に第１電極が形
成されるものにおいて、前記高濃度第２導電形半導体領
域の表面濃度を１×１０16ｃｍ-3以上とする。
【００１０】また高濃度第２導電形半導体領域の表面濃
度が１×１０16ｃｍ-3ないし１×１０17ｃｍ-3であると
好ましい。この高濃度第２導電形半導体領域がイオン注
入と熱処理で形成されるとよい。また高濃度第１導電形
半導体層がイオン注入と熱処理で形成されるか、または
熱拡散で形成されるとよい。
度が１×１０16ｃｍ-3ないし１×１０17ｃｍ-3であると
好ましい。この高濃度第２導電形半導体領域がイオン注
入と熱処理で形成されるとよい。また高濃度第１導電形
半導体層がイオン注入と熱処理で形成されるか、または
熱拡散で形成されるとよい。
【００１１】さらに第１導電形半導体層がエピタキシャ
ル成長層であるとよい。このように表面濃度が１×１０
16ｃｍ-3以上で、逆回復特性（耐量）とサージ電流耐量
を向上できる。特に、表面濃度が１×１０16ｃｍ-3以上
で２．０×１０16ｃｍ-3以下で逆回復特性が一層良好と
なり、一方２．０×１０16ｃｍ-3以上で１×１０17以下
でサージ電流耐量の向上が著しい。１×１０17ｃｍ-3を
超えると逆回復特性の悪化と耐圧低下が生じる傾向にあ
り好ましくない。
ル成長層であるとよい。このように表面濃度が１×１０
16ｃｍ-3以上で、逆回復特性（耐量）とサージ電流耐量
を向上できる。特に、表面濃度が１×１０16ｃｍ-3以上
で２．０×１０16ｃｍ-3以下で逆回復特性が一層良好と
なり、一方２．０×１０16ｃｍ-3以上で１×１０17以下
でサージ電流耐量の向上が著しい。１×１０17ｃｍ-3を
超えると逆回復特性の悪化と耐圧低下が生じる傾向にあ
り好ましくない。
【００１２】また高濃度第２導電形半導体領域をイオン
注入と熱処理で形成することで、半導体領域の深さを精
度良く制御できる。
注入と熱処理で形成することで、半導体領域の深さを精
度良く制御できる。
【００１３】
【発明の実施の形態】図１はこの発明の第１実施例のプ
レーナ型ダイオードを示す。同図（ａ）は要部断面図を
示し、同図（ｂ）は不純物濃度プロフィールを示す。ｎ
- 層１の一方の側にアノードｐ+ 層２と耐圧構造である
ガードリング用ｐ+ 層３がイオン注入とアニール（熱処
理）により形成される。アノードｐ+ 層２上にアノード
電極４が金属膜で形成されている。ｎ- 層１の他方の側
にはカソードｎ+ 層５を介してカソード電極６が設けら
れている。また、不純物プロフィールからアノードｐ+
層２の表面濃度は１×１０16ｃｍ-3〜１×１０17ｃｍ-3
である。
レーナ型ダイオードを示す。同図（ａ）は要部断面図を
示し、同図（ｂ）は不純物濃度プロフィールを示す。ｎ
- 層１の一方の側にアノードｐ+ 層２と耐圧構造である
ガードリング用ｐ+ 層３がイオン注入とアニール（熱処
理）により形成される。アノードｐ+ 層２上にアノード
電極４が金属膜で形成されている。ｎ- 層１の他方の側
にはカソードｎ+ 層５を介してカソード電極６が設けら
れている。また、不純物プロフィールからアノードｐ+
層２の表面濃度は１×１０16ｃｍ-3〜１×１０17ｃｍ-3
である。
【００１４】つぎにｎ- 層１とカソードｎ+ 層５を形成
する方法について説明する。第１の方法は、ｎ- 層１と
なるＦＺ法（フローテングゾーン法）またはＭＣＺ法
（マグネチックチョクラスキーゾーン法）で製作された
ｎ- 基板に対して、一方からたとえばリンイオンをドー
ズ量１×１０15ｃｍ-2でイオン注入し、高温熱処理（拡
散工程とアニール工程を兼ねる）、例えば１１５０℃、
５時間程度処理を行いカソードｎ+ 層５を形成する方法
である。この方法が最もコストを抑えて素子の製作がで
きる。
する方法について説明する。第１の方法は、ｎ- 層１と
なるＦＺ法（フローテングゾーン法）またはＭＣＺ法
（マグネチックチョクラスキーゾーン法）で製作された
ｎ- 基板に対して、一方からたとえばリンイオンをドー
ズ量１×１０15ｃｍ-2でイオン注入し、高温熱処理（拡
散工程とアニール工程を兼ねる）、例えば１１５０℃、
５時間程度処理を行いカソードｎ+ 層５を形成する方法
である。この方法が最もコストを抑えて素子の製作がで
きる。
【００１５】第２の方法は、カソードｎ+ 層５となるｎ
+ 基板上に所定な厚さのｎ- 層１となるエピタキシャル
成長層を形成する方法である。第３の方法は、ｎ- 基板
の一方の表面からカソードｎ+ 層５を熱拡散処理で形成
する方法である。この方法ではｎ- 層１とカソードｎ+
層５を合計した全体の厚さの設定が容易で、また拡散層
の深さの制御で、カソードｎ+ 層５の不純物濃度プロフ
ィールを容易に制御できる利点がある。
+ 基板上に所定な厚さのｎ- 層１となるエピタキシャル
成長層を形成する方法である。第３の方法は、ｎ- 基板
の一方の表面からカソードｎ+ 層５を熱拡散処理で形成
する方法である。この方法ではｎ- 層１とカソードｎ+
層５を合計した全体の厚さの設定が容易で、また拡散層
の深さの制御で、カソードｎ+ 層５の不純物濃度プロフ
ィールを容易に制御できる利点がある。
【００１６】具体的な素子に適用した例について説明す
ると、定格電流が約３００Ａ（約１００Ａ／ｃｍ2 ）
で、定格逆阻止電圧が２５００Ｖの素子では、第３の方
法が適用され、カソードｎ+ 層５の厚みは８０μｍ、ｎ
- 層１の厚さは３２０μｍで合計の厚さは４００μｍで
ある。また素子耐圧が低い場合は第１の方法や第２の方
法が有効である。試作例を挙げると、第１ないし第３の
どの方法をとる場合でも、定格逆阻止電圧が２５００Ｖ
の素子の場合、ｎ- 層１の厚さは１８０μｍから３５０
μｍの間で調整されている。ｎ- 層の厚さは要求される
スイッチング特性、構造などにより決定される。
ると、定格電流が約３００Ａ（約１００Ａ／ｃｍ2 ）
で、定格逆阻止電圧が２５００Ｖの素子では、第３の方
法が適用され、カソードｎ+ 層５の厚みは８０μｍ、ｎ
- 層１の厚さは３２０μｍで合計の厚さは４００μｍで
ある。また素子耐圧が低い場合は第１の方法や第２の方
法が有効である。試作例を挙げると、第１ないし第３の
どの方法をとる場合でも、定格逆阻止電圧が２５００Ｖ
の素子の場合、ｎ- 層１の厚さは１８０μｍから３５０
μｍの間で調整されている。ｎ- 層の厚さは要求される
スイッチング特性、構造などにより決定される。
【００１７】また前記のアノードｐ+ 層２の不純物濃度
を変化させるには、ボロンイオンのドーズ量（以下、ボ
ロンイオンドーズ量という）を変化させて行う。勿論、
ボロンイオン以外のIII 族原子のイオンが使われる場合
もある。図２はボロンドーズ量とアノードｐ+ 層の表面
濃度の関係を示す。熱処理条件は１１５０℃、５Ｈｒで
ある。同図のボロンドーズ量とアノードｐ+ 層の表面濃
度の関係は装置や熱処理条件が変化すると、当然変化す
る。同図から分かるように、ボロンイオンドーズ量が増
加すると表面濃度も増加する。
を変化させるには、ボロンイオンのドーズ量（以下、ボ
ロンイオンドーズ量という）を変化させて行う。勿論、
ボロンイオン以外のIII 族原子のイオンが使われる場合
もある。図２はボロンドーズ量とアノードｐ+ 層の表面
濃度の関係を示す。熱処理条件は１１５０℃、５Ｈｒで
ある。同図のボロンドーズ量とアノードｐ+ 層の表面濃
度の関係は装置や熱処理条件が変化すると、当然変化す
る。同図から分かるように、ボロンイオンドーズ量が増
加すると表面濃度も増加する。
【００１８】図３はアノードｐ+ 層の表面濃度とサージ
電流耐量の関係を示す。ここで示す表面濃度は図２から
求めた表面濃度である。サージ電流のパルス幅は１０ｍ
ｓの正弦半波の尖頭値である。表面濃度が高いほどサー
ジ電流耐量は向上し、同図から約３００Ａの定格電流に
対して１０倍以上のサージ電流耐量を得るためには約
２．０×１０16ｃｍ-3以上の表面濃度が必要となる。
電流耐量の関係を示す。ここで示す表面濃度は図２から
求めた表面濃度である。サージ電流のパルス幅は１０ｍ
ｓの正弦半波の尖頭値である。表面濃度が高いほどサー
ジ電流耐量は向上し、同図から約３００Ａの定格電流に
対して１０倍以上のサージ電流耐量を得るためには約
２．０×１０16ｃｍ-3以上の表面濃度が必要となる。
【００１９】このように、アノードｐ+ 層の表面濃度は
サージ電流耐量に重点を置いた観点から見て、２×１０
16ｃｍ-3以上が好ましい。そのため、素子を製作する場
合にはボロンイオンドーズ量は約１×１０13ｃｍ-2以上
必要となる。当然、熱処理条件は１１５０℃、５Ｈｒの
場合である。図４は素子耐圧とボロンイオンドーズ量の
関係を示す。図４から分かるように表面濃度を減少させ
すぎると耐圧が急激に低下する。同図から、ボロンイオ
ンドーズ量が５×１０12ｃｍ-2〜１×１０13ｃｍ-2、そ
れに対応する表面濃度が１×１０16ｃｍ-3〜２×１０16
ｃｍ-3の範囲では、ボロンイオンドーズ量を減らすにつ
れて素子耐圧わずかづつ上昇する。しかし、その範囲よ
り減らすと急激に素子耐圧は低下する。このことから素
子耐圧確保上、ボロンイオンドーズ量は５×１０12ｃｍ
-2以上、表面濃度では１×１０16ｃｍ-3以上必要とな
る。
サージ電流耐量に重点を置いた観点から見て、２×１０
16ｃｍ-3以上が好ましい。そのため、素子を製作する場
合にはボロンイオンドーズ量は約１×１０13ｃｍ-2以上
必要となる。当然、熱処理条件は１１５０℃、５Ｈｒの
場合である。図４は素子耐圧とボロンイオンドーズ量の
関係を示す。図４から分かるように表面濃度を減少させ
すぎると耐圧が急激に低下する。同図から、ボロンイオ
ンドーズ量が５×１０12ｃｍ-2〜１×１０13ｃｍ-2、そ
れに対応する表面濃度が１×１０16ｃｍ-3〜２×１０16
ｃｍ-3の範囲では、ボロンイオンドーズ量を減らすにつ
れて素子耐圧わずかづつ上昇する。しかし、その範囲よ
り減らすと急激に素子耐圧は低下する。このことから素
子耐圧確保上、ボロンイオンドーズ量は５×１０12ｃｍ
-2以上、表面濃度では１×１０16ｃｍ-3以上必要とな
る。
【００２０】つぎに逆回復特性とボロンイオンドーズ量
との関係について説明する。逆回復特性はアノードｐ+
層２の表面濃度を高くすると逆回復電流の増加を招き、
また逆回復耐量も低下するなど好ましくない。実験の結
果、ボロンドーズ量を１×１０13ｃｍ-2以下、つまり表
面濃度では２×１０16ｃｍ-3で調整することが好まし
い。
との関係について説明する。逆回復特性はアノードｐ+
層２の表面濃度を高くすると逆回復電流の増加を招き、
また逆回復耐量も低下するなど好ましくない。実験の結
果、ボロンドーズ量を１×１０13ｃｍ-2以下、つまり表
面濃度では２×１０16ｃｍ-3で調整することが好まし
い。
【００２１】但し、前記した通り、表面濃度を下げすぎ
ると素子耐圧が著しく低下するため、表面濃度の下限値
は１×１０16ｃｍ-3が好ましい。以上説明したように、
素子耐圧を確保して、逆回復特性とサージ電流耐量の両
特性を良好に得るためには、アノードｐ+ 層２の表面濃
度を、１×１０16ｃｍ-3ないし１×１０17ｃｍ-3の範囲
で調整することが良好な特性の素子を得るのに適してい
る。特に、逆回復特性（逆回復耐量や逆回復電流）を重
点に考慮すると、１×１０16ｃｍ-3ないし２×１０16ｃ
ｍ-3の範囲で調整することが好ましい。また、サージ電
流耐量を重点に考慮するのであれば、２×１０16ｃｍ-3
ないし１×１０17ｃｍ-3の範囲で調整することが好まし
い。
ると素子耐圧が著しく低下するため、表面濃度の下限値
は１×１０16ｃｍ-3が好ましい。以上説明したように、
素子耐圧を確保して、逆回復特性とサージ電流耐量の両
特性を良好に得るためには、アノードｐ+ 層２の表面濃
度を、１×１０16ｃｍ-3ないし１×１０17ｃｍ-3の範囲
で調整することが良好な特性の素子を得るのに適してい
る。特に、逆回復特性（逆回復耐量や逆回復電流）を重
点に考慮すると、１×１０16ｃｍ-3ないし２×１０16ｃ
ｍ-3の範囲で調整することが好ましい。また、サージ電
流耐量を重点に考慮するのであれば、２×１０16ｃｍ-3
ないし１×１０17ｃｍ-3の範囲で調整することが好まし
い。
【００２２】
【発明の効果】この発明によれば、アノードｐ+ 層２の
表面濃度を、１×１０16ｃｍ-3ないし１×１０17ｃｍ-3
の範囲で調整することで、素子耐圧を確保しながら、良
好な逆回復特性とサージ電流耐量を得ることができる。
表面濃度を、１×１０16ｃｍ-3ないし１×１０17ｃｍ-3
の範囲で調整することで、素子耐圧を確保しながら、良
好な逆回復特性とサージ電流耐量を得ることができる。
【図１】この発明の第１実施例で、（ａ）はプレーナ型
ダイオードの要部断面図、（ｂ）は不純物濃度プロフィ
ールを示す図
ダイオードの要部断面図、（ｂ）は不純物濃度プロフィ
ールを示す図
【図２】ボロンドーズ量とアノードｐ+ 層の表面濃度の
関係を示す図
関係を示す図
【図３】アノードｐ+ 層の表面濃度とサージ電流耐量の
関係を示す図
関係を示す図
【図４】素子耐圧とボロンイオンドーズ量の関係を示す
図
図
【図５】従来のプレーナ型ダイオードで、（ａ）は要部
断面図、（ｂ）は不純物プロフィールを示す図
断面図、（ｂ）は不純物プロフィールを示す図
１ ｎ- 層 ２ アノードｐ+ 層 ２ａ アノードｐ+ 層 ３ ガードリングｐ+ 層 ４ アノード電極 ５ カソードｎ+ 層 ６ カソード電極
Claims (5)
- 【請求項１】第１導電形半導体層の一主面側に高濃度第
２導電形半導体領域が選択的に形成され、該高濃度第２
導電形半導体領域の表面に第２電極が形成され、第１導
電形半導体層の他主面側に高濃度第１導電形半導体層が
形成され、該高濃度第１導電形半導体層の表面に第１電
極が形成されるものにおいて、前記高濃度第２導電形半
導体領域の表面濃度が１×１０16ｃｍ-3以上であること
を特徴とする半導体装置。 - 【請求項２】前記高濃度第２導電形半導体領域の表面濃
度が１×１０16ｃｍ -3ないし１×１０17ｃｍ-3であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記高濃度第２導電形半導体領域がイオン
注入と熱処理で形成されることを特徴とする請求項１ま
たは２記載の半導体装置。 - 【請求項４】前記高濃度第１導電形半導体層がイオン注
入と熱処理で形成されるか、または熱拡散で形成される
ことを特徴とする請求項１記載の半導体装置。 - 【請求項５】前記第１導電形半導体層がエピタキシャル
成長層からなることを特徴とする請求項１記載の半導体
装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19819797A JPH1146003A (ja) | 1997-07-24 | 1997-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19819797A JPH1146003A (ja) | 1997-07-24 | 1997-07-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1146003A true JPH1146003A (ja) | 1999-02-16 |
Family
ID=16387096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19819797A Pending JPH1146003A (ja) | 1997-07-24 | 1997-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1146003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038270A (ja) * | 2007-08-03 | 2009-02-19 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
-
1997
- 1997-07-24 JP JP19819797A patent/JPH1146003A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038270A (ja) * | 2007-08-03 | 2009-02-19 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1229589B1 (en) | High voltage semiconductor device | |
| US9064923B2 (en) | Bipolar semiconductor component with a fully depletable channel zone | |
| JP4967200B2 (ja) | 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ | |
| EP2654084B1 (en) | Method of manufacturing a semiconductor device | |
| JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
| JP7263740B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US5444271A (en) | Conductivity-modulated semiconductor device with high breakdown voltage | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP3951738B2 (ja) | 半導体装置の製造方法 | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
| US20070120145A1 (en) | Gate turn-off thyristor | |
| JPH0548111A (ja) | 半導体装置およびその製造方法 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP2851026B2 (ja) | 高速ダイオード | |
| JP4129106B2 (ja) | 半導体装置 | |
| EP1030375A1 (en) | Semiconductor device and its manufacturing method | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| JPH10326900A (ja) | 電力用ダイオード | |
| JPH1146003A (ja) | 半導体装置 | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 | |
| JP2003163357A (ja) | 半導体装置およびその製造方法 | |
| JP2000101066A (ja) | 電力用半導体素子 |