JPH1145188A - エラー訂正装置およびその方法、ならびに、ディジタル信号再生装置およびその方法 - Google Patents

Abstract

(57)【要約】 【課題】 エラー訂正の際に、積符号の列方向および行
方向に読み替えを１つのＳＤＲＡＭで行なえるようにす
る。 【解決手段】 ＳＤＲＡＭに対する同種の処理が夫々ス
ロットに分解される。全種類の処理のスロットが集めら
れ、１シーケンスが構成される。シーケンス内のスロッ
トの順番は、固定的で、ビデオデータ出力の読み出し処
理が先頭に割り当てられる。１５３４シーケンス／フレ
ームであって、必要スロット数が１５３４スロット／フ
レームに満たない処理では、余りのスロットが生じる。
ビデオデータ出力処理のスロットの余りのスロットでＳ
ＤＲＡＭのリフレッシュが行なわれる。１フレーム中で
処理が終了してから次のフレームでの処理が開始される
までの間に、２度リフレッシュが行なわれる。リフレッ
シュ間隔が最大で３２ｍｓｅｃ以下となり、安価なＳＤ
ＲＡＭが使用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積符号を用いて
エラー訂正符号化されたディジタルデータを、単一の外
付けＲＡＭを用いて復号化するようにされたエラー訂正
装置およびその方法、ならびに、ディジタル信号再生装
置およびその方法に関する。

【０００２】

【従来の技術】現在、ＤＶＣＲ（ディジタルビデオカセ
ットレコーダ）などの、Ａ／Ｖ（オーディオ／ビデオ）
信号をディジタル的に磁気テープなどの記録媒体に対し
て記録／再生する装置においては、エラー訂正のために
積符号による符号化が多く用いられている。

【０００３】この積符号による符号化においては、１シ
ンボル（例えば１バイト）単位でマトリクス状に配列さ
れたデータに対して、その列方向に対して例えばリード
ソロモン符号によってそれぞれ符号化がなされ、外符号
パリティが生成される。そして、データおよび外符号パ
リティに対して、行方向に対して符号化がなされ、内符
号パリティが生成される。このように、列方向に対して
外符号パリティが生成され、行方向に対して内符号パリ
ティが生成されることによって、積符号によるエラー訂
正符号化が行われる。このとき、データの時系列の順序
は、例えば行方向に一致している。

【０００４】図２４は、この積符号による符号化を用い
た、従来技術によるディジタル記録／再生装置の構成の
一例を示す。例えばディジタルビデオデータが記録デー
タとしてインターフェイス１００を介してＢＲＲ(Bit R
ate Reduction)エンコーダ１０１に供給される。このＢ
ＲＲエンコーダ１０１では、供給された記録データに対
してデータ圧縮が施される。圧縮された記録データは、
上述した積符号によるエラー訂正符号化を行うエラー訂
正エンコーダ１０２に供給される。

【０００５】このエラー訂正エンコーダ１０２は、ＲＡ
Ｍ（図示しない）と接続されており、供給された記録デ
ータは、このＲＡＭに書き込まれる。そして、供給され
ＲＡＭメモリに書き込まれたたこの記録データに対し
て、上述のように、外符号パリティおよび内符号パリテ
ィが生成され、積符号のエラー訂正符号化がなされる。
符号化されたこの記録データは、上述の行方向に従って
ＲＡＭから読み出され、記録のためのアンプなどを含む
記録駆動部１０３に供給され、磁気ヘッド１０４によっ
て磁気テープ１０５に記録される。

【０００６】このときの記録は、例えば、磁気ヘッド１
０４が回転ドラム上に設けられ、この磁気ヘッド１０４
によって磁気テープ１０５に対して斜めにトラックを形
成するような、ヘリカルスキャン方式で以て行われる。

【０００７】磁気テープ１０５に記録されたデータが磁
気ヘッド１０６によって読み出され、再生データとされ
る。この再生データは、イコライザ１０７を介して内符
号デコーダ１０８に供給され、内符号によるエラー訂正
（以下、「内符号訂正」と称する。同様に、外符号によ
るエラー訂正を、「外符号訂正」と称する）が行われ
る。すなわち、データの各行に対して配された内符号パ
リティに基づき、各行毎にエラー訂正が行われる。そし
て、エラー訂正結果として、エラーフラグが各行のシン
ボルに対して付される。これは、例えば、エラー数が符
号の持つエラー訂正能力を上回り、エラーが訂正されず
に残っている場合、エラーが存在することを示すため
に、その行の全シンボルに対してエラーフラグが付され
る。

【０００８】内符号のエラー訂正がなされたこの再生デ
ータは、ＲＡＭ１０９に書き込まれる。この内符号デコ
ーダ１０８は、ＲＡＭ１０９に対するアドレス制御を行
うことができるもので、このＲＡＭ１０９に書き込まれ
る再生データは、内符号デコーダ１０８によってアドレ
ス制御され、ＲＡＭ１０９におけるアドレス空間内に配
置される。

【０００９】このようにして、内符号デコーダ１０８に
おいて内符号訂正が行われると、このエラー訂正された
再生データがＲＡＭ１０９から読み出される。このと
き、デコーダ１０８によるアドレス制御によって、再生
データは、ＲＡＭ１０９の積符号の列方向に向かって読
み出される。したがって、このＲＡＭ１０９において、
外符号の方向にデータの順序が読み替えられる。

【００１０】こうして外符号方向に読み替えられた再生
データは、外符号デコーダ１１０に供給され、外符号デ
コーダ１１０によって外符号訂正が行われる。すなわ
ち、データの各列に対して配された外符号パリティに基
づき、各列毎にエラー訂正が行われる。この外符号訂正
の際には、外符号と共に、内符号デコーダ１０８におけ
る復号化の際に各シンボルに対して付されたエラーフラ
グも用いられる。

【００１１】外符号デコーダ１１０においてエラー訂正
されたこの再生データは、ＲＡＭ１１１に書き込まれ
る。この外符号デコーダ１１０は、ＲＡＭ１１１に対す
るアドレス制御を行うことができるもので、このＲＡＭ
１１１に書き込まれる再生データは、外符号デコーダ１
１０によってアドレス制御され、ＲＡＭ１０９における
アドレス空間内に配置される。

【００１２】そして、エラー訂正結果として、エラーフ
ラグが各シンボルに対して付される。これは、例えば、
エラー数が符号の持つエラー訂正能力を上回り、エラー
訂正が行われなかった場合、エラーが存在することを示
すために付される。

【００１３】外符号デコーダ１１０において外符号訂正
が行われると、このエラー訂正された再生データがＲＡ
Ｍ１１１から読み出される。このとき、デコーダ１１０
によるアドレス制御によって、再生データは、ＲＡＭ１
１１のアドレス空間における行方向に向かって読み出さ
れる。したがって、このＲＡＭ１１１において、ＲＡＭ
１０９からの読み出しの際に読み替えられた読み出し方
向が再び読み替えられ、最初の読み出し方向、すなわ
ち、本来のデータ順に戻される。

【００１４】このようにして、内符号および外符号訂正
が行われたこの再生データは、ＢＲＲデコーダ１１２に
供給される。このＢＲＲデコーダ１１２において、記録
時にデータに施されたデータ圧縮が解かれる。圧縮を解
かれたこの再生データは、インターフェイス１１３を介
してディジタルビデオデータとして外部に出力される。

【００１５】なお、外符号デコーダ１１０においてエラ
ー訂正しきれずに、エラーフラグが付されたデータに関
しては、この後、例えば補間などの手法を用いてエラー
修整がなされる。

【００１６】上述のようなディジタル記録／再生装置に
おいて、実際的には、記録側のＢＲＲエンコーダ１０１
およびエラー訂正エンコーダ１０２は、それぞれ１つの
集積回路で構成される。また、再生側において、内符号
デコーダ１０８，外符号デコーダ１１０，およびＢＲＲ
デコーダ１１２がそれぞれ１つの集積回路で構成され
る。

【００１７】

【発明が解決しようとする課題】上述のように、積符号
によって符号化されたディジタルデータは、先ず内符号
訂正が行われ、その結果に基づいて外符号訂正が行われ
ることによって、復号化されると共に、内符号および外
符号によるそれぞれのエラー訂正の際には、データの読
み替えが行われる。そのため、上述したように、積符号
の列方向に読み替えを行うためのＲＡＭ１０９および行
方向に読み替えを行うためのＲＡＭ１１１がそれぞれ必
要とされていた。

【００１８】内符号デコーダ１０８および外符号デコー
ダ１１０は、それぞれ比較的小さな機能を有するだけで
ある。これらデコーダ１０８および１１０をそれぞれ構
成するＩＣでは、ビデオデータの読み出しレートと同じ
レートのシステムクロックを内部クロックとして使用し
ていた。そのため、ＲＡＭ１０９および１１１の制御
は、容易なものであった。

【００１９】しかしながら、これらＲＡＭ１０９，１１
１と内符号デコーダ１０８，外符号デコーダ１１０とを
それぞれ結線しなければいけないために、内符号デコー
ダ１０８および外符号デコーダ１１０それぞれの集積回
路においてピン数が多くなってしまい、またそれに伴い
消費電力も大きくなってしまうという問題点があった。

【００２０】さらに、独立した外付けＲＡＭがＲＡＭ１
０９，１１１のように２つ必要となるために、コスト的
にも不利になってしまうという問題点があった。また、
ＲＡＭ１０９および１１１には、ＳＲＡＭが用いられて
いた。このＳＲＡＭは、記憶保持動作が必要無い反面、
消費電力が大きく、さらに消費電力が増加してしまうと
いう問題点があった。

【００２１】したがって、この発明の目的は、積符号の
列方向および行方向に読み替えを行うために２つのＲＡ
Ｍが用いられていたことによる、無駄な電力消費、ピン
数の増加、およびコストアップなどの問題が解消された
エラー訂正装置およびその方法、ならびに、ディジタル
信号再生装置およびその方法を提供することにある。

【００２２】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、積符号を用いてエラー訂正符号化
されたデータを復号化するエラー訂正装置において、内
符号訂正を行なう内符号デコーダと、内符号訂正が行な
われた後に外符号訂正を行なう外符号デコーダと、内符
号デコーダによるエラー訂正が行なわれたデータおよび
外符号によるエラー訂正が行なわれたデータとを格納す
るメモリとを有し、複数の処理のそれぞれが基準クロッ
クにより規定されるスロットに分解され、複数の処理に
それぞれ割り当てられたスロットが固定的な順番で並べ
られて１シーケンスが構成され、１シーケンスが１フレ
ームまたは１フィールドの期間で所定回数だけ繰り返さ
れてエラー訂正処理をなし、１フレームまたは１フィー
ルドの期間中の処理が行なわれていないスロットでメモ
リのリフレッシュ処理を行なうようにしたことを特徴と
するエラー訂正装置である。

【００２３】また、この発明は、上述した課題を解決す
るために、積符号を用いてエラー訂正符号化されたデー
タを復号化するエラー訂正方法において、内符号訂正を
行なう内符号デコードのステップと、内符号訂正が行な
われた後に外符号訂正を行なう外符号デコードのステッ
プと、内符号デコーダによるエラー訂正が行なわれたデ
ータおよび外符号によるエラー訂正が行なわれたデータ
とを格納するメモリとを有し、複数の処理のそれぞれが
基準クロックにより規定されるスロットに分解され、複
数の処理にそれぞれ割り当てられたスロットが固定的な
順番で並べられて１シーケンスが構成され、１シーケン
スが１フレームまたは１フィールドの期間で所定回数だ
け繰り返されてエラー訂正処理をなし、１フレームまた
は１フィールドの期間中の処理が行なわれていないスロ
ットでメモリのリフレッシュ処理を行なうようにしたこ
とを特徴とするエラー訂正方法である。

【００２４】また、この発明は、上述した課題を解決す
るために、積符号を用いてエラー訂正符号化されたデー
タを復号化するエラー訂正装置を用いたディジタル信号
再生装置において、内符号訂正を行なう内符号デコーダ
と、内符号訂正が行なわれた後に外符号訂正を行なう外
符号デコーダと、内符号デコーダによるエラー訂正が行
なわれたデータおよび外符号によるエラー訂正が行なわ
れたデータとを格納するメモリと、複数の処理のそれぞ
れが基準クロックにより規定されるスロットに分解さ
れ、複数の処理にそれぞれ割り当てられたスロットが固
定的な順番で並べられて１シーケンスが構成され、１シ
ーケンスが１フレームまたは１フィールドの期間で所定
回数だけ繰り返されてエラー訂正処理をなし、１フレー
ムまたは１フィールドの期間中の処理が行なわれていな
いスロットでメモリのリフレッシュ処理を行なう手段と
を備え、複数の処理は、メモリに対する内符号訂正後の
データ書き込みを行なう第１の処理，メモリに対するビ
デオデータの外符号訂正のためのデータの読み出しおよ
び書き込みを行なう第２の処理，およびデータ出力のた
めのメモリからのデータの読み出しを行なう第３の処理
であり、リフレッシュ処理を行なう手段は、第３の処理
に割り当てられたスロットでリフレッシュ処理を行なう
ようにしたエラー訂正装置を有することを特徴とするデ
ィジタル信号再生装置である。

【００２５】また、この発明は、上述した課題を解決す
るために、積符号を用いてエラー訂正符号化されたデー
タを復号化するエラー訂正方法を用いたディジタル信号
再生方法において、内符号訂正を行なう内符号デコード
のステップと、内符号訂正が行なわれた後に外符号訂正
を行なう外符号デコードのステップと、内符号デコーダ
によるエラー訂正が行なわれたデータおよび外符号によ
るエラー訂正が行なわれたデータとを格納するメモリ
と、複数の処理のそれぞれが基準クロックにより規定さ
れるスロットに分解され、複数の処理にそれぞれ割り当
てられたスロットが固定的な順番で並べられて１シーケ
ンスが構成され、１シーケンスが１フレームまたは１フ
ィールドの期間で所定回数だけ繰り返されてエラー訂正
処理をなし、１フレームまたは１フィールドの期間中の
処理が行なわれていないスロットでメモリのリフレッシ
ュ処理を行なうステップとを備え、複数の処理は、メモ
リに対する内符号訂正後のデータ書き込みを行なう第１
の処理，メモリに対するビデオデータの外符号訂正のた
めのデータの読み出しおよび書き込みを行なう第２の処
理，およびデータ出力のためのメモリからのデータの読
み出しを行なう第３の処理であり、リフレッシュ処理を
行なうステップは、第３の処理に割り当てられたスロッ
トでリフレッシュ処理を行なうようにしたエラー訂正方
法を有することを特徴とするディジタル信号再生方法で
ある。

【００２６】上述したように、この発明は、複数の処理
の所定単位がスロットとされ、複数のスロットが固定的
な順番で並べられてシーケンスが構成され、１フレーム
または１フィールド内でシーケンスが繰り返すようにさ
れている。そして、内符号デコーダによるエラー訂正が
行なわれたデータおよび外符号によるエラー訂正が行な
われたデータとが格納されるメモリのリフレッシュ処理
が１フレームまたは１フィールドの期間中の処理が行な
われていないスロットで行なわれるようにされているた
めに、リフレッシュ処理を含めた処理を、容易に時分割
制御で以て行なうことができる。

【００２７】

【発明の実施の形態】以下、この発明の実施の一形態に
ついて説明する。この発明では、積符号によって符号化
されたデータの復号化を行なう内符号訂正を行う内符号
デコーダおよび外符号訂正を行う外符号デコーダとが集
積回路内に構成され、復号化の際のデータ読み替え用の
ＲＡＭを共用化する。この発明では、このとき、各種の
処理を所定単位でまとめてスロットを構成し、各種のス
ロットを集めてシーケンスを構成し、１フレーム内でシ
ーケンスを繰り返す。ＲＡＭに対するアクセスは、スロ
ットに基づき時分割処理でなされる。

【００２８】この発明では、共用される読み替え用のＲ
ＡＭには、より消費電力の小さいＳＤＲＡＭを用いる。
ＳＤＲＡＭは、記憶内容の保持のために、定期的にリフ
レッシュ処理を行なう必要がある。この発明では、この
リフレッシュ処理を、処理の空いた余りスロットを利用
して行なう。

【００２９】図１は、この発明が適用されたディジタル
ビデオ記録／再生装置の構成の一例を概略的に示す。図
１において、例えばビデオデータおよび４チャンネルの
オーディオデータが含まれる記録データがインターフェ
イス１を介してＢＲＲエンコーダ２に供給される。この
ＢＲＲエンコーダ２では、供給された記録データに対し
てデータ圧縮が施される。この圧縮は、例えば、ＢＲＲ
エンコーダ２に供給されたデータがブロック化されＤＣ
Ｔ変換され、量子化され、可変長符号化されることによ
って行われる。このようにして圧縮された記録データ
は、エラー訂正エンコーダ３に供給される。

【００３０】このエラー訂正エンコーダ３は、ＲＡＭ
（図示しない）と接続されており、供給された記録デー
タは、このＲＡＭに書き込まれる。そして、供給されＲ
ＡＭメモリに書き込まれたこの記録データに対して、上
述の従来技術において説明したように、外符号パリティ
および内符号パリティが生成され、積符号のエラー訂正
符号化される。この、内符号および外符号の積符号が完
結するデータの大きさを、エラー訂正ブロックと称す
る。

【００３１】エラー訂正エンコーダからの符号化データ
は、上述の行方向に従ってＲＡＭから読み出され、記録
のためのアンプなどを含む記録駆動部４に供給され、磁
気ヘッド５によって磁気テープ６に記録される。この記
録は、回転ドラム上に設けられた磁気ヘッド５によって
磁気テープ６に対して斜めにトラックが形成される、ヘ
リカルスキャン方式で以て行われ、さらに、互いに異な
る角度を有する１組の磁気ヘッドによって、隣接するト
ラックにおいてアジマスが異ならされ記録される、アジ
マス方式が用いられる。

【００３２】この記録方式の一例として、回転ドラム上
に４個の磁気ヘッド５が設けられ、各ヘッドに対応する
チャンネルをＡ，Ｂ，Ｃ，Ｄとした場合、これら４個の
磁気ヘッド４によってＡ，Ｂ，Ｃ，Ｄの順でトラックが
形成される。また、これらのうち、ＡおよびＣ，Ｂおよ
びＤがそれぞれアジマスが一致するトラックである。こ
のとき、互いにアジマスの異なる、隣接した２トラック
（ＡおよびＢチャンネル、並びにＣおよびＤチャンネ
ル）を１組としてセグメントが構成される。また、４チ
ャンネルあるオーディオデータは、例えば、トラックに
対して中央部に、ビデオデータに挟まれるように配され
る。

【００３３】磁気テープ６に記録されたデータが磁気ヘ
ッド７によって、上述した、記録データが記録された順
序に従って読み出され、再生データとされる。この読み
出された再生データは、イコライザ８を介してシリアル
データとされ、内符号／外符号デコーダ９に供給され
る。この内符号／外符号デコーダ９は、内符号デコーダ
および外符号デコーダが１つの集積回路として構成され
たもので、接続されたＲＡＭ１０に対するアドレス制御
を行うことができる。

【００３４】内符号／外符号デコーダ９に供給された再
生データは、内符号訂正を施され、アドレス制御されＲ
ＡＭ１０に書き込まれる。こうして、１エラー訂正ブロ
ック分のデータがＲＡＭ１０にたまると、外符号訂正を
行うために、外符号方向にデータが読み出され、内符号
／外符号デコーダ９に供給される。供給されたこのデー
タは、外符号訂正を施され、再びＲＡＭ１０に書き込ま
れる。このようにして１エラー訂正ブロック分のエラー
訂正が終了すると、内符号／外符号デコーダ９の制御に
よってＲＡＭ１０からデータが内符号方向（元のデータ
の順序）に読み出され、出力される。このとき、エラー
が符号の持つエラー訂正能力を超えて存在したときに
は、データに対して所定の位置にエラーフラグが付され
出力される。

【００３５】このＲＡＭ１０におけるこれら内符号およ
び外符号訂正時のデータ入出力の際には、Ａ／Ｖデータ
におけるビデオデータおよびオーディオデータのそれぞ
れにおける処理単位の違いがあり、また、１つのＲＡＭ
で外符号訂正のためおよびエラー訂正後の出力のための
データの読み替えが生じるため、ＲＡＭ１０に対するデ
ータの書き込みおよび読み出しのタイミングが交錯す
る。そのため、このＲＡＭ１０に対するデータの書き込
みおよび読み出しのタイミングの制御は、内符号／外符
号デコーダ９の制御により時分割で行われる。この制御
の詳細については、後述する。

【００３６】この内符号／外符号デコーダ９から出力さ
れた再生データは、ＢＲＲデコーダ１１に供給される。
このＢＲＲデコーダ１１において、記録時にデータに施
されたデータ圧縮が解かれる。例えば、ＢＲＲデコーダ
１１に供給されたデータが可変長復号化され逆量子化さ
れ、逆ＤＣＴ変換され逆ブロック変換されることによっ
て圧縮が解かれる。このようにして圧縮を解かれたこの
再生データは、インターフェイス１２を介してディジタ
ルビデオデータとして外部に出力される。

【００３７】なお、内符号／外符号デコーダ９において
エラー訂正しきれずに、エラーフラグが付されたデータ
に関しては、この後、例えば補間などの手法を用いてエ
ラー修整がなされる。

【００３８】図２および図３は、上述のエラー訂正ブロ
ックの構成の一例を概略的に示す。この例では、１フレ
ームのデータが磁気テープ上に形成された１２トラック
によって構成される。また、上述したように、互いにア
ジマスの異なる、隣接した２トラックを１組としてセグ
メントが構成されており、１フレームは、１２トラック
＝６セグメントから成る。これらセグメントには、０〜
５までセグメント番号が付けられる。

【００３９】図２に示されるビデオデータの例において
は、図２Ａの如くこの１２フレーム中の１トラックが図
２Ｂに示される１エラー訂正ブロックを形成する。例え
ば２１７バイト×２２６バイトのデータ配列から成るビ
デオデータに対して、矢印ｂの方向に、各列のデータが
例えば（２５０，２２６）リードソロモン符号によって
符号化され、２４バイトの外符号パリティが生成され
る。さらに、これらビデオデータおよび外符号パリティ
に対して、矢印ａの方向に、各行のデータが例えば（２
２９，２１７）リードソロモン符号によって符号化さ
れ、１２バイトの内符号パリティが生成される。また、
各々のデータ行の先頭には、それぞれ２バイトの大きさ
を有するシンクデータおよびＩＤが配される。

【００４０】図３は、オーディオデータにおけるエラー
訂正ブロックの構成の一例を示す。図３Ａに示されるよ
うに、オーディオデータは、１フレーム分の１２トラッ
クのうち６トラックで１エラー訂正ブロックを形成す
る。例えば２１７バイト×１２バイトのデータ配列から
成るオーディオデータに対して、矢印ｂの方向に、例え
ば（２４，１２）リードソロモン符号によって符号化さ
れ、１２バイトの外符号パリティが生成される。さら
に、これらビデオデータおよび外符号パリティに対し
て、矢印ａの方向に、例えば（２２９，２１７）リード
ソロモン符号によって符号化され、１２バイトの内符号
パリティが生成される。また、それぞれのデータ行の先
頭には、シンクデータおよびＩＤが配される。

【００４１】図４は、これらエラー訂正ブロックにおけ
る１シンクブロックの構成を、ビデオデータを例にとっ
て概略的に示す。先頭の２バイトはシンクデータであ
る。続く２バイトはＩＤであって、この１シンクブロッ
クの１トラック内での番号（セグメント番号）やシンク
ブロック番号などが記される。このＩＤに２１７バイト
のビデオデータ（または外符号パリティ）および内符号
パリティが続く。磁気テープに対する記録データは、こ
のシンクブロックが連続したものである。

【００４２】次に図５を用いて、内符号／外符号デコー
ダ９のより詳細な構成を説明する。図５において、６０
は、内符号／外符号デコーダ９のＩＣ回路の部分を示
す。このＥＣＣデコーダＩＣ６０は、内符号エラー訂正
機能、外符号エラー訂正機能、オーディオ信号処理機
能、エラーカウント機能、補助データ読出し機能を基本
的に有している。また、実際にはＥＣＣデコーダＩＣ６
０は、２個が１組として用いられ、１個のＥＣＣデコー
ダＩＣ６０には、再生データのうち片アジマスのデータ
が入力される。

【００４３】このＥＣＣデコーダＩＣ６０に対して、９
４Ｍｂｐｓの記録レートで再生されるシリアルデータ
と、それから生成したクロックがパラレルで入力され、
Ｓ／Ｐ変換器６１に入力され、シリアルからパラレルデ
ータへ変換された８ビット幅のデータと、１／８分周さ
れたクロックになる。

【００４４】この段階のデータは、高速の１ビット幅の
データが単純に１１Ｍｂｐｓレートの８ビット幅に低速
化されただけなので、バイト単位およびシンクブロック
単位の切れ目が適当であり、同期検出回路６２の同期検
出機能によって、それらが正規のデータ列に変換され
る。バイトの切れ目は、同期検出回路６２の出力端子の
ビットアサインに規定され、また、シンクブロックの切
れ目は、同期検出回路６２で追加されるストローブパル
スＳＴＢで規定される。次にレート変換器６３によっ
て、システムクロック４６ＭHzに乗せ替えられる。

【００４５】なお、ＥＣＣデコーダＩＣ６０は、８ヘッ
ドシステムに対応するため、メイン系とサブ系との２系
統の入力を有する。以上は、メイン系を通った入力に対
する回路であるが、サブ系の入力に対しても同様の構成
が設けられている。サブ系の再生データを処理するため
に、メイン系と同様にＳ／Ｐ変換器６５、同期検出回路
６６、レート変換器６７が設けられている。これらの回
路が出力するデータパケットは、混合器６８のＯＲ回路
で１系統に混合される。もともと１１Ｍｂｐｓのレート
で来た信号が４６Ｍｂｐｓのレートに変換される。従っ
て、各パケット間に隙間が空くので、サブ系とメイン系
のデータの混合が可能である。但し、無造作に混合処理
を行うと、両方の系のデータが衝突するため、二つのレ
ート変換器６３，６７は互いにビジーを参照に調歩して
いて、相手の出力中は出力を留めるようにしている。こ
のとき同時に、パケットの出所が判別できるように、サ
ブ／メインという１ビットのフラグをパケット中に埋め
込む。

【００４６】レート変換器６３，６７は、この調歩や、
再生ＲＦ信号に含まれる例えば磁気テープ６の走行速度
や回転ドラムの回転速度のジッタの吸収などを行なうた
めに、バッファとしてそれぞれ内部に小規模のＲＡＭを
有する。このバッファは、後段に接続される内符号デコ
ーダ６９によって、出力が制御される。

【００４７】入力されるスイッチングパルスＳＷＰは、
内部回路の遅延時間分、タイミング生成器６４にて遅延
され、また、テープ走行方向を示す情報等が同様に遅延
され、レート変換器６３，６７にてパケットに埋め込ま
れる。レート変換器６３，６７は、ヘッド切替えのタイ
ミングで初期化され、ストローブパルスＳＴＢでカウン
トされるカウンタを有し、このカウンタによって、フォ
ーマット的にデータ無記録区間（以下ギャップと称す
る）であるか否かを判別し、その情報もパケットに折り
込む。

【００４８】混合器６８から出力されたパケットは、内
符号デコーダ６９によって内符号訂正される。内符号デ
コーダ６９からのデータには、例えば訂正不能か否か、
何バイト訂正したかといったエラー訂正情報がパケット
上にも埋め込まれて、ＩＤ再現回路７１に入力される。
内符号デコーダ６９で内符号訂正不能だった場合、ＩＤ
を信用できない。しかしながら、後述するメモリコント
ローラ７４では、そのＩＤを参考にして外符号訂正の系
列や順番を決めるので、ＩＤを再現する必要がある。前
後の訂正不能でないパケットのＩＤなどから予想して、
訂正不能のパケットのＩＤを再現するのが、ＩＤ再現回
路７１の機能である。このＩＤ再現回路７１は、後から
来るパケットも参照するために、３個のパケットを格納
できるＲＡＭを、メイン系とサブ系とでそれぞれに持っ
ている。そのＲＡＭを流用して、１６ビット幅への変
換、並びにビデオ外符号デコーダ７６との調歩を行って
いる。

【００４９】なお、内符号デコーダ６９から得られるエ
ラー訂正情報は、図示されないエラーモニタに入力され
る。エラーモニタで、エラー訂正情報とその他の情報と
が併せてエンコードされ、メイン／サブそれぞれの信号
に集約され、ＥＣＣデコーダＩＣ６０の外部に出力され
る。この出力をＤ／Ａ変換することで、エラー訂正の状
態を観測することができる。

【００５０】ＩＤ再現回路７１から出力されるデータ
は、デスクランブラ７２によって、デスクランブル処理
などが加えられる。デスクランブラ７２から出力された
本線データは、メモリコントローラ７４を介してＩＣに
外付けのＳＤＲＡＭ（Synchronous Dynamic Random Acc
ess Memory) ７５に蓄えられていく。

【００５１】この際、メモリコントローラ７４は、デス
クランブラ７２から来るデータのタイミングコントロー
ルおよびＳＤＲＡＭ７５へのセグメント別にビデオデー
タ、オーディオデータに分けて書込むためのアドレスコ
ントロールを行う。

【００５２】メイン系のビデオデータが１エラー訂正符
号ブロック（１トラック分）溜まったところで、ビデオ
外符号デコーダ７６による外符号訂正処理を行うため
に、ＳＤＲＡＭ７５に対して読出しコントロールを行
い、外符号方向にデータを読み込み、ビデオ外符号デコ
ーダ７６へデータを送る。メモリコントローラ７４は、
外符号の処理が終わったデータから再びＳＤＲＡＭ７５
に戻すための書き込みを行う。

【００５３】１トラック分の外符号の復号処理が終わっ
たデータに対して、メモリコントローラ７４がメイン／
サブデータの選択を行って、内符号方向に読出して、図
示されないＩＤリナンバ回路を介して圧縮デコーダとの
インターフェイスのためにＩＤを付け替えられ、端子７
７から出力される。

【００５４】一方、オーディオデータは、１フィールド
分（オーディオデータの１つのエラー訂正符号化単位）
がＳＤＲＡＭ７５に溜まると、オーディオ処理回路７８
に供給される。オーディオ処理回路７８でオーディオ外
符号訂正，デシャッフリング，エラー補間などの所定の
処理がなされた後、シリアルデータに変換され、端子７
９から出力される。

【００５５】なお、上述したように、オーディオデータ
のエラー訂正ブロックは、６トラック分、１フィールド
で完結する。このため、正／逆アジマスのトラックにわ
たってオーディオデータのエラー訂正ブロックが構成さ
れることになる。このＥＣＣデコーダＩＣ６０は、片ア
ジマスに対応している。そのため、オーディオデータの
外符号訂正を行なうためには、もう片方のアジマスに対
応しているＥＣＣデコーダＩＣ６０’（図示しない）に
対して内符号訂正の終了したオーディオデータを送る必
要がある。端子８２を介して、内符号訂正が終了したオ
ーディオデータが他のＥＣＣデコーダＩＣ６０に対して
送られる。

【００５６】この端子８２は、双方向にデータのやり取
りが可能なようにされ、所定の方法でモード設定を行な
うことにより、端子８２に対して他のＥＣＣデコーダＩ
Ｃ６０から送られたオーディオデータを入力することが
できる。

【００５７】以上説明した他に、システムコントロール
のマイコン（以下、シスコンと称する）とのインターフ
ェース８０が設けられ、シスコンによって各種設定をし
たり、エラー情報を読み取ったりすることが可能とされ
ている。さらに、図示しないが、ビデオデータ以外のビ
デオ補助データを抽出する回路と、オーディオデータ以
外のオーディオ補助データを抽出する回路とが設けら
れ、抽出された補助データがインターフェース８０を介
してシスコンへ送られる。さらに、エラー数を計数する
エラーカウンタ７３も設けられている。

【００５８】なお、シスコンとのデータのやりとりは、
インターフェイス８０，タイミング生成回路６４，エラ
ーカウンタ７３，メモリコントローラ７４，外符号デコ
ーダ７６，オーディオ処理回路７８，インターフェイス
８０の順に、所定のビット幅のバス８１を用いデータが
流される。各部において、バス８１から必要なデータが
取り出される。また、各部において、インターフェイス
８０で読み出されるためのデータがバス８１に対して流
される。

【００５９】ＥＣＣデコーダＩＣ６０の内部では、デー
タは、１シンクブロックが１パケットとして扱われる。
図６は、この１パケットおけるデータ構成の例を示す。
ここでは、データは、８ビットを１シンボルとして扱わ
れる。ＩＤ０およびＩＤ１は、上述の図４に示した１シ
ンクブロックのデータ構成におけるＩＤをより詳細に示
したものである。すなわち、ＩＤ０は、シンクブロック
番号を表し、ＩＤ１は、セグメント番号やビデオ／オー
ディオ識別情報などを表す。Ｄａｔａ０〜Ｄａｔａ２１
６は、ビデオデータ，あるいはオーディオデータであ
る。また、ＩＤ２以降のデータは、補助的なデータであ
る。

【００６０】図７は、ＳＤＲＡＭ７５に対して、１シン
クブロック分の再生データが書き込まれる際のフォーマ
ットの一例を示す。このＳＤＲＡＭ７５は、１６ビット
のデータ幅を有しているため、上述の図６で示した８ビ
ット幅のデータフォーマットがこのように１６ビットが
１ワードとされ、ワード数も１１２ワードと半分にされ
る。

【００６１】この再生データがＳＤＲＡＭ７５に書き込
まれる際に、メモリコントローラ７４の制御によりデー
タのタイミングコントロールが行われる。また、再生デ
ータは、ＳＤＲＡＭ７５に対してセグメント別にビデオ
データおよびオーディオデータとに分けられ書き込まれ
るが、このときのアドレス制御もメモリコントローラ７
４によって行われる。

【００６２】図８および図９は、このアドレス制御によ
るＳＤＲＡＭ７５におけるアドレス割り当ての一例を示
す。図８は、ロー（列）アドレスの割り当てを示す。ビ
ット８〜１０において、ビデオデータは、セグメント０
〜５のセグメント別に分けられ、オーディオデータは、
‘６’に固定とされる。このように、このビット８〜１
０でビデオデータおよびオーディオデータがアドレス割
り当てにおいてぶつからないようにされる。また、ビデ
オデータにおいて、ビット６，７は、テープの走行方向
を示し、通常走行では‘０’、逆転走行では‘１’とさ
れる。さらに、ビット０〜５は、シンクブロック番号を
Ｂ７〜Ｂ０の８ビットで表した場合における、Ｂ７〜Ｂ
２の６ビットが入れられる。

【００６３】オーディオデータにおいては、ビット６，
７は、‘０’に固定とされている。また、ビット４，５
に対してフィールド０〜３が入れられる。また、ビット
２，３は、４チャンネルあるオーディオチャンネル別に
割り当てられる。ビット０，１には、シンクブロック番
号の２，３ビット（Ｂ２，Ｂ３）が入れられる。このよ
うに、ＳＤＲＡＭ７５において、ビデオデータおよびオ
ーディオデータは、それぞれ所定のエリアに割り当てら
れる。

【００６４】図９は、カラム（行）アドレスの割り当て
を示す。このカラムアドレスの割り当ては、オーディオ
データおよびビデオデータに共通である。このＳＤＲＡ
Ｍ７５は、バンクＡおよびバンクＢから成る２バンク構
成とされており、データは、これらバンクＡおよびバン
クＢとに割り当てられる。また、カラムにおいては、シ
ンクブロック番号のビット０，１（Ｂ０，Ｂ１）が０，
１，２，３の４つのシンクブロックのデータが混在する
ように割り当てられる。図中に記されるＳ０，Ｓ１，Ｓ
２，Ｓ３は、これらシンクブロック番号のビット０，１
（Ｂ０，Ｂ１）が０，１，２，３であるシンクブロック
のデータをそれぞれ表している。

【００６５】このカラムアドレスにおけるビット０，１
によるシンクブロック割り当てと、上述のローアドレス
におけるシンクブロック番号の割り当てを組み合わせる
ことで、全てのシンクブロックに対してアドレス割り当
てを行うことができる。

【００６６】バンクＡのカラムアドレス０〜３には、上
述の図６に示されるＩＤ０およびＩＤ１が割り当てられ
る。また、カラムアドレス４〜２２３には、データ０〜
１０９が割り当てられる。一方、バンクＢのカラムアド
レス０〜２１９には、データ１１０〜２１５が割り当て
られる。そして、バンクＢのカラムアドレス２２０〜２
２３には、データ２１６およびＩＤ２が割り当てられ
る。

【００６７】また、バンクＡのカラムアドレス２２４〜
２５１およびバンクＢのカラムアドレス２２４〜２５１
は、外符号訂正が行われた結果のエラーフラグが書き込
まれる。このエラーフラグは、１データに対して１ビッ
ト割り当てられるので、１ワードでは１６データ分のエ
ラーフラグを格納することができる。したがって、バン
クＡのカラムアドレス２２４〜２５１にはデータ０〜１
１１に対するエラーフラグが格納され、バンクＢのカラ
ムアドレス２２４〜２５１には、データ１１２〜２１６
に対するエラーフラグが格納される。

【００６８】上述の図８および図９に示したＳＤＲＡＭ
７５のローアドレスおよびカラムアドレスの割り当て
は、データが内符号訂正を終えてこのＳＤＲＡＭ７５に
対して書き込まれ、後述する外符号訂正が行われこのＳ
ＤＲＡＭ７５からデータが読み出されるまで変わらな
い。

【００６９】次に、メモリコントローラ７４によるＳＤ
ＲＡＭ７５の制御について説明する。図１０は、通常速
度再生時のＳＤＲＡＭ７５のアクセスの一例を示すタイ
ムチャートである。図中、セグメント０〜５は、それぞ
れのセグメントに対して設けられたＳＤＲＡＭ７５にお
ける領域を示し、また、オーディオ０〜３は、それぞれ
のオーディオデータの１エラー訂正ブロックに対して設
けられたＳＤＲＡＭ７５における領域を示す。

【００７０】図１０Ａの、ＳＤＲＡＭ７５に対する、内
符号訂正後のビデオデータ書き込み周期に対してセグメ
ント０〜５のビデオデータが供給され書き込まれる。そ
して、書き込まれたこれらのデータに対して、ビデオ外
符号デコーダ３１での、外符号訂正処理のための読み出
しおよび書き込みが行われる。その後、図１０Ｂのビデ
オデータの読み出し周期に基づいてビデオデータの出力
のための読み出しが行われる。図１０Ｃに示されるよう
に、これらビデオデータのＳＤＲＡＭ７５に対する書き
込みおよび読み出しは、各セグメント毎に行われる。ま
た、オーディオデータは、図１０Ｄに示されるように、
１フィールドを書き込みおよび読み出し周期とされる。
そして、図１０Ｅに示されるように、各チャンネル毎に
ＳＤＲＡＭ７５対するデータの書き込みおよび読み出し
が行われる。

【００７１】ところで、ＳＤＲＡＭは、記憶されたデー
タを保持するために、リフレッシュと称される処理が必
要とされる。このリフレッシュ処理を所定の時間間隔で
行なわないと、ＳＤＲＡＭに記憶されたデータが消失し
てしまう。リフレッシュ処理は、メモリコントローラ７
４によって制御される。

【００７２】リフレッシュ処理を行なう時間間隔は、Ｓ
ＤＲＡＭの製品によって、３２ｍｓｅｃのものと６４ｍ
ｓｅｃのものがある。当然、リフレッシュ間隔が６４ｍ
ｓｅｃの製品の方が３２ｍｓｅｃのものよりスペックが
高く、高価である。この実施の一形態では、３２ｍｓｅ
ｃのＳＤＲＡＭを用いている。なお、リフレッシュ処理
は、アドレスを指定して行なうことができる。図１０Ｃ
および図１０Ｄに、リフレッシュが行なわれるタイミン
グがビデオエリアおよびオーディオエリアのそれぞれに
ついて示されている。

【００７３】このように、通常速度による再生において
は、(1) 内符号訂正後のデータ書き込み，(2) 外符号訂
正処理のための読み出しおよび書き込み，(3) ビデオデ
ータの出力のための読み出し，および(4) オーディオデ
ータの読み出しという複数種類の処理が並行的に行われ
る。これは、上述したように、このエラー訂正デコーダ
９の内部のクロックレートがレート変換器６３（あるい
は６７）によって４６．４ＭＨｚという十分に高いもの
に変換されているため、これら複数種類の処理を時分割
で行うことが可能とされることで実現されるものであ
る。

【００７４】なお、これらの処理のうち、内符号訂正後
のデータ書き込みおよびビデオデータの出力のための読
み出しは、そのタイミングが外部に依存する。その他の
処理については、メモリコントローラ７４において制御
される。

【００７５】図１１は、このＳＤＲＡＭ７５におけるデ
ータの書き込みおよび読み出しの時分割処理の一例を示
す。図１１Ａは、内符号訂正後のビデオデータならびに
オーディオデータの書き込み周期である。図１１Ｂおよ
び図１１Ｃは、それぞれビデオデータおよびオーディオ
データの処理を示す。３０フレーム／１秒である場合、
１フレームは、４６．４ＭＨｚのクロックで１，５４
６，８７２クロックに相当する。このクロックに対し
て、１００８クロック単位で上述の複数種類の処理の時
分割処理が行われる。１００８クロックが処理の１シー
ケンスとされる。

【００７６】この発明では、この１００８クロックが上
述の複数種類の処理のそれぞれに必要なクロックに分割
される。例えば、複数種類の処理のそれぞれがこの処理
における一連の必要な処理単位に細かく分解される。こ
の分解は、複数種類間での処理がそれぞれ略同等になる
ようになされると共に、必要な最大のクロック数で以て
なされる。このクロック数をスロットと称する。すなわ
ち、処理のそれぞれに対して、対応するクロック数から
なるスロットがそれぞれ割り当てられる。時分割処理
は、このスロットを単位としてなされる。

【００７７】複数種類の処理のそれぞれについて、分割
可能なクロック数が異なる。したがって、処理の種類に
よってスロットの大きさが異なる。例えば、図１１Ｄに
示されるように、内符号および外符号訂正処理後のビデ
オデータ出力は、１５４クロックが１スロットとされ
る。オーディオ外符号デコーダ３２によるエラー訂正の
ためのオーディオデータ読み出しは、１６クロックが１
スロットとされる。ビデオ外符号デコーダ３１によるエ
ラー訂正のためのビデオデータの書き込みおよび読み出
しは、２５６クロックが１スロットとされる。また、内
符号訂正後のＳＤＲＡＭ７５に対するＡ／Ｖデータの書
き込みは、５８２クロックが１スロットとされる。な
お、これら処理の種類毎のスロットにおけるクロック数
の決め方については、後述する。

【００７８】全種類のスロットが集められて１シーケン
スが構成される。このシーケンスを繰り返すことによ
り、各種処理を時分割で行なうことができる。図１１の
例では、内符号および外符号訂正処理後のビデオデータ
出力の１５４クロックを先頭として、オーディオ外符号
訂正のためのデータ読み出しの１６クロック，ビデオデ
ータ外符号訂正のための読み書きの２５６クロック，お
よび内符号訂正後のデータ書き込みの５８２クロックの
順にスロットを並べて、１シーケンスが構成される。ス
ロットの順番は、固定的である。これら計１００８クロ
ックを１シーケンスとして、これが繰り返される。

【００７９】ここで、内符号および外符号訂正処理後の
ビデオデータ出力処理のスロットが先頭とされるのは、
この処理が外部から与えられる基準フレームパルスによ
ってタイミングが確定されるからである。繰り返される
シーケンスは、この基準フレームパルスによってリセッ
トされ、フレーム先頭から開始される。すなわち、シー
ケンスは、基準フレームパルスと同期して開始される。

【００８０】図１１Ｅは、それぞれの処理について、１
フレーム当たりのスロット数の例を示す。内符号および
外符号訂正処理後のビデオデータ出力には、１４００ス
ロット／フレームが必要とされる。オーディオ外符号訂
正のためのデータ読み出しには、１３００スロット／フ
レームが必要とされる。ビデオデータ外符号訂正のため
の読み書きは、１３５０スロット／フレームが必要とさ
れる。そして、内符号訂正後のデータ書き込みには、１
５３４スロット／フレームが必要とされる。

【００８１】１フレームは、上述したように、１，５４
６，８７２クロックからなる。すなわち、１シーケンス
を１００８クロックとした場合、１フレームは、１５３
４シーケンスを含むことができる。したがって、複数種
類の処理のそれぞれに対して１５３４スロット／フレー
ムが与えられることになり、全ての処理を完了すること
ができる。

【００８２】ところで、３０フレーム／ｓｅｃとした場
合、凡そ３３．３ｍｓｅｃ／フレームである。これは、
この実施の一形態で用いられるＳＤＲＡＭ７５のリフレ
ッシュ間隔の３２ｍｓｅｃより大きいため、１フレーム
当たり２回のリフレッシュを行なう必要がある。一方、
シーケンスが繰り返されて各種処理が行なわれるため、
１フレーム中で各種処理のそれぞれが使えるスロット数
は等しくなる。したがって、各種処理において、それぞ
れ１フレーム内のスロット数が若干異なるので余りのス
ロットが生じる。この発明では、この余りのスロットを
利用してＳＤＲＡＭ７５のリフレッシュ処理を行なう。

【００８３】ビデオデータが格納される、ビデオエリア
のリフレッシュ処理について説明する。上述したよう
に、内符号および外符号訂正処理後のビデオデータ出力
には、１４００スロット／フレームが必要とされる。一
方、１フレームでは、１５３４シーケンスが繰り返され
る。したがって、内符号および外符号訂正処理後のビデ
オデータ出力のスロットが１３４シーケンス分、１３４
スロット余る。この余りの１３４スロットを利用してリ
フレッシュ処理を行なう。図１１Ｂに、このリフレッシ
ュ処理を行なうタイミングが示されている。

【００８４】上述したように、内符号および外符号訂正
処理後のビデオデータ出力のスロットは、１スロットが
１５４クロックからなる。詳細は後述するが、ビデオエ
リアのリフレッシュに対してこの１５４クロックを利用
すると、４８スロット／フレームが必要とされる。した
がって、内符号および外符号訂正処理後のビデオデータ
出力のための１４００スロット／フレームとこの４８ス
ロット／フレームとで１４４８スロット／フレームとな
り、１フレームの１５３４シーケンス内で処理を行なう
ことができる。

【００８５】オーディオエリアのリフレッシュ処理につ
いて説明する。オーディオ外符号訂正のためのデータ読
み出しには、１３００スロット／フレームが必要とさ
れ、１フレームでは、２３４スロット余る。この余りの
２３４スロットを利用してリフレッシュ処理を行なう。
図１１Ｃに、このリフレッシュ処理を行なうタイミング
が示されている。

【００８６】オーディオ外符号訂正のためのデータ読み
出しのスロットは、１スロットが１６クロックからな
る。詳細は後述するが、オーディオエリアのリフレッシ
ュに対してこの１６クロックを利用すると、６４スロッ
ト／フレームが必要とされる。したがって、オーディオ
外符号訂正のためのデータ読み出しの１３００スロット
／フレームとこの６４スロット／フレームとで１３６４
スロット／フレームとなり、１フレームの１５３４シー
ケンス内で処理を行なうことができる。

【００８７】次に、１スロットにおけるクロック数の決
め方の一例を、より具体的な例を用いて説明すると共
に、この発明の要旨であるリフレッシュ処理について説
明する。先ず、理解を容易とするために、ＳＤＲＡＭ７
５の制約事項について説明し、続けて、(1) １エラー訂
正ブロックのデータ構成，(2) ＳＤＲＡＭ７５でのアド
レス割り当て，(3) データ書き込み／読み出し処理，
(4) １スロットにおけるクロックの決め方，および(5)
リフレッシュ（プリチャージ）処理の順で、ビデオデー
タとオーディオデータとを対比させながら説明する。

【００８８】ＳＤＲＡＭ７５の制御ならびに制約事項に
ついて概略的に説明する。ＳＤＲＡＭ７５の制御は、コ
マンドによってなされる。例えば、ＳＤＲＡＭ７５の所
定のコマンド入力端子と、パラレルに１２ビットの入力
端を有するアドレス入力端子とに対して供給された信号
の組み合わせによって、ＳＤＲＡＭ７５に対する所定の
コマンド入力がなされる。このコマンドは、メモリコン
トローラ７４によって生成され出力され、ＳＤＲＡＭ７
５に対して供給される。

【００８９】ＳＤＲＡＭ７５を制御する際には、コマン
ド入力の際に、この同期式メモリであるＳＤＲＡＭ７５
が有する非同期特性に基づく幾つかの制約事項が存在す
る。上述の、この実施の一形態では３２ｍｓｅｃを要す
るリフレッシュ間隔も、この制約事項の一種である。Ｓ
ＤＲＡＭ７５に対する書き込みや、ＳＤＲＡＭ７５から
の読み出しを効率良く制御する際には、この制約事項を
十分考慮に入れる必要がある。

【００９０】ＳＤＲＡＭ７５を使用するに当たって、先
ず、モードレジスタが設定される。このモードレジスタ
を設定することで、ＳＤＲＡＭ７５の動作モードが設定
される。モードレジスタは、モードレジスタ設定コマン
ドによって設定される。モードレジスタによって、ＣＡ
Ｓレーテンシ，ラップタイプ，およびバースト長が設定
される。このモードレジスタの設定後は、２０ｎｓ以上
経過するまで次のコマンドの入力ができない。

【００９１】ＣＡＳレーテンシは、これらのパラメータ
の中でも最も重要なもので、コマンド入力からデータリ
ードまでのレーテンシ（クロック数）を設定する。すな
わち、コマンドが入力されてから、このＣＡＳレーテン
シだけ待ってデータリードが開始される。ＣＡＳレーテ
ンシは、例えば’１’，’２’，または’３’から何れ
かの値が選択され設定される。この例では、ＣＡＳレー
テンシを’２’に設定する。

【００９２】ラップタイプは、バーストライト／バース
トリードを行う際の、バーストデータのアドレスがイン
クリメントされる順序を指定する。シーケンシャルまた
はインターリーブのうち何れかが選択できる。また、バ
ースト長は、’１’，’２’，’４’，’８’，または
フルページのうち何れかが選択され設定される。この例
では、バースト長を’４’に設定する。

【００９３】ＳＤＲＡＭ７５において、アクティブコマ
ンドにより、対象バンクの所定のローアドレスがアクテ
ィブとされ、書き込み／読み出しが可能な状態とされ
る。そして、このアクティブとされたバンクのローアド
レスに対するデータライト／データリードコマンドが入
力されると共に、データが入力され、対象バンクの対象
ローアドレスに対するデータの書き込み／読み出しが行
われる。データの書き込み／読み出し後には、プリチャ
ージを行う必要がある。オートプリチャージ付きライト
／リードコマンドを実行することによって、データの書
き込み／読み出しがなされた後の所定期間後に、自動的
にプリチャージを行うことができる。

【００９４】ライトコマンド同士の間隔は、１クロック
分である。すなわち、ライトコマンドは、１クロック毎
に制限無しに入力することができる。同様に、リードコ
マンド同士の間隔は、１クロック分であって、リードコ
マンドも１クロック毎に制限無しに入力することができ
る。但し、読み出しの際には、ＣＡＳレーテンシが存在
するため、リードコマンドが入力されてから実際にデー
タが出力されるまでには、ＣＡＳレーテンシ分だけ遅延
が生ずる。ＣＡＳレーテンシが’２’と指定されたこの
例では、リードコマンドが入力された２クロック分後
に、データの出力がなされる。

【００９５】また、これらライトコマンドおよびリード
コマンドは、それぞれ別のライトコマンドあるいはリー
ドコマンドでインタラプトが可能である。これにより、
ライトあるいはリードを行うカラムアドレスを１クロッ
ク単位で指定することができる。

【００９６】ＳＤＲＡＭ７５では、非同期特性に基づく
制約事項として、これら各コマンド入力ならびに動作の
間には、それぞれ所定の間隔が必要とされる。この制限
事項の違反は、ＳＤＲＡＭ７５の誤動作を引き起こす。
図１２は、この制約条件の一例を一覧して示す。最上段
に示される数値は、ＳＤＲＡＭ７５の動作の最小間隔と
されるサイクルである。ここでは、サイクルが１３ｎｓ
であるＳＤＲＡＭを２０ｎｓのクロックで動作させる例
について説明する。

【００９７】リフレッシュコマンドから次のリフレッシ
ュコマンドあるいはアクティブコマンドまでの間隔は、
間隔ｔ_RCと称され、最小で、７クロック分に相当する１
３０ｎｓが必要である。なお、このリフレッシュコマン
ドによるリフレッシュ処理は、ＳＤＲＡＭ７５の全領域
に対して行なわれるものである。これは、クロック数が
多く必要であるため、この実施の一形態では用いられな
い。

【００９８】アクティブコマンドからプリチャージコマ
ンドまでの間隔は、間隔ｔ_RAS と称され、最小で９１ｎ
ｓが必要である。これは、５クロック分に相当する。逆
に、プリチャージコマンドとアクティブコマンドまでの
間隔は、間隔ｔ_RPと称され、３９ｎｓが必要とされる。
これは、２クロック分に相当する。アクティブコマンド
とデータリード／データライトコマンドまでの間隔は、
間隔ｔ_RCD と称され、２クロック分に相当する３９ｎｓ
が必要とされる。一方のバンクをアクティブにした後に
他方のバンクをアクティブにする際の各アクティブコマ
ンド間の間隔は、間隔ｔ_RRD と称され、３９ｎｓ必要と
される。これは、２クロック分に相当する。

【００９９】データ入力とプリチャージコマンドとの間
隔は、間隔ｔ_DPL と称される。データの書き込みをオー
トプリチャージ付きライトコマンドで以て行い、オート
プリチャージを指定した場合の、最後のデータ入力と次
のアクティブコマンドとの間隔は、間隔ｔ_DAL と称され
る。これら間隔ｔ_DPL および間隔ｔ_DAL は、ＣＡＳレー
テンシによって左右される。間隔ｔ_DPL において、ＣＡ
Ｓレーテンシが３の場合、１クロック＋１３ｎｓが必要
とされる。これは、２クロック分に相当する。ＣＡＳレ
ーテンシが１または２では、共に、１クロック分に相当
する１９．５ｎｓが必要とされる。また、間隔ｔ_DAL に
おいて、ＣＡＳレーテンシが３の場合、２クロック＋３
９ｎｓが必要とされる。これは、４クロック分に相当す
る。ＣＡＳレーテンシが１または２では、１クロック＋
３９ｎｓが必要とされる。これは、３クロック分に相当
する。

【０１００】(1) １エラー訂正ブロックの詳細な構成 図１３に、上述の図２に示したビデオデータのエラー訂
正ブロックにおけるデータ配列の一例について詳細に示
す。データは、８ビットからなる１シンボルを単位とし
て構成される。この図１３において、Ｓｘ−Ｄｙは、そ
れぞれ１シンボルのデータを表す。互いに同じｘが同一
の系列の内符号方向のデータであることを示し、互いに
同じｙが同一の系列の外符号方向のデータであることを
示す。すなわち、Ｓｘ−Ｄ０，Ｓｘ−Ｄ１，ＳｘＤ２，
・・・，Ｓｘ−Ｄ２１６が同一の系列の内符号方向のデ
ータである。同様に、Ｓ０−Ｄｙ，Ｓ１−Ｄｙ，Ｓ２−
Ｄｙ，・・・，Ｓ２４９−Ｄｙが同一の系列の外符号方
向のデータである。

【０１０１】なお、以下では、「同一の系列の内符号方
向のデータ」を「内符号系列のデータ」と称し、「同一
の系列の外符号方向のデータ」を「外符号系列のデー
タ」と称する。

【０１０２】オーディオデータも、ビデオデータと略同
様に配列される。図１４は、オーディオデータのエラー
訂正ブロックにおける配列の一例を示す。オーディオデ
ータは、ビデオデータに比べてサイズが小さく、データ
本体が６シンクブロック分とされ、１シンクブロック分
のデータは、２０４シンボルから構成される。

【０１０３】(2) ＳＤＲＡＭ７５でのアドレス割り当て ＳＤＲＡＭ７５でのアドレス割り当ては、カラム（行）
アドレスおよびロー（列）アドレスとでマトリクス状に
なされる。図１５は、ビデオデータのＳＤＲＡＭ７５に
おけるアドレスアサインの一例を示す。すなわち、図１
５は、これらカラムアドレスおよびローアドレスとから
成るＳＤＲＡＭ７５のアドレス空間に対する、上述の図
１３に示されるエラー訂正ブロックのデータ配置の一例
を概略的に示す。

【０１０４】図１５Ａに概略的に示されるように、ＳＤ
ＲＡＭ７５は、メモリ領域として、切り替えて使用され
るバンクＡおよびバンクＢの２つの領域を有する。これ
らバンクＡおよびバンクＢのそれぞれにおいて、ビッ
ト’０’〜’５’で表される６ビットからなるローアド
レスが設けられる。このＳＤＲＡＭ７５は、１６ビット
のデータ幅を有し、この１６ビットを１ワードとして、
ローアドレスのそれぞれに対して、２５６ワードからな
るカラムアドレスが配される。

【０１０５】このＳＤＲＡＭ７５は、１度の指定で複数
のカラムアドレスに対して連続的にアクセスして、書き
込みあるいは読み出しを連続的に行う、所謂バーストラ
イト／バーストリードを行うことができる。書き込みま
たは読み出しで連続して出力または入力されるワード数
をバースト長と称する。このバースト長は、例えば’
１’，’２’，’４’，’８’，フルページといったよ
うに、各種設定可能である。この例では、バースト長
は、’４’に設定される。

【０１０６】この例では、同一の内符号系列のデータが
バースト長に対応する数毎に外符号系列の順番にそれぞ
れまとめられ、同一のローアドレスに対して配置され
る。それと共に、内符号系列のデータは、前半と後半と
に分けられ、それぞれがローアドレス毎にバンクＡとバ
ンクＢとに対して交互に配置される。したがって、内符
号方向でのデータの書き込み／読み出しの際には、カラ
ムに対してランダムにアクセスが行われる。また、外符
号方向でのデータの書き込み／読み出しを行う際には、
バースト長単位でバンクＡとＢとがインターリーブされ
アクセスがなされる。

【０１０７】１つのローアドレスに対して、内符号方向
のデータが４系列分、バースト長に対応する数毎にまと
められて割り当てられる。すなわち、アドレス’０’か
ら開始されるローアドレスにおいて、ローアドレス’
０’に対してＳ０−Ｄｙ，Ｓ１−Ｄｙ，Ｓ２−Ｄｙ，お
よびＳ３−Ｄｙの４系列のデータが割り当てられる。ロ
ーアドレス’１’には、Ｓ４−Ｄｙ，Ｓ５−Ｄｙ，Ｓ６
−Ｄｙ，およびＳ７−Ｄｙの４系列のデータが割り当て
られる。同様に、ローアドレス’２’には、Ｓ８−Ｄ
ｙ，Ｓ９−Ｄｙ，Ｓ１０−Ｄｙ，およびＳ１１−Ｄｙの
４系列のデータが割り当てられる。以下同様にして、ロ
ーアドレス’６１’まで、４系列ずつデータが割り当て
られる。

【０１０８】なお、内符号データは、上述の図２Ｂに示
されるように、２５０シンクブロックからなり、内符号
方向のデータ系列が系列Ｓ０〜系列Ｓ２４９まで２５０
ある。そのため、このように１ローアドレスに対して、
内符号方向のデータを４系列ずつ割り当てると、最後の
２系列（Ｓ２４８−ＤｙおよびＳ２４９−Ｄｙ）が余
る。そこで、ローアドレス’６２’には、これらＳ２４
８−ＤｙおよびＳ２４９−Ｄｙが割り当てられると共
に、余った２系列分がダミーデータで埋められる。

【０１０９】一方、カラムアドレスについては、内符号
方向のデータが前半と後半（すなわち、前半のＳｘ−Ｄ
０〜Ｓｘ−Ｄ１０９と、後半のＳｘ−Ｄ１１０〜Ｓｘ−
２１６）とに分けられ、１ローアドレス毎に、これら前
半と後半とがバンクＡおよびバンクＢとで入れ替えられ
配置される。すなわち、ローアドレス’０’について
は、バンクＡでは内符号方向のデータ系列Ｓ０〜Ｓ３の
前半が配置され、バンクＢでは後半が配置される。次の
ローアドレス’１’では、バンクＡとバンクＢとで配置
が入れ替えられ、バンクＡにデータ系列Ｓ４〜Ｓ７の後
半が配置され、バンクＢに前半が配置される。

【０１１０】図１５Ｂは、それぞれのローアドレスに対
するデータの配置の一例を詳細に示す。ここでは、ロー
アドレス’０’〜’２’について示されている。１ワー
ドすなわち１６ビットを有する１カラムアドレスで示さ
れる領域に対して、データの１データが８ビットからな
るため、２シンボルが１組とされて配置される。便宜
上、図１５Ｂにおける１カラムアドレスで示される領域
の上側の８ビットを上カラム、下側の８ビットを下カラ
ムとそれぞれ称する。外符号方向の系列Ｄｙにおいて、
ｙが奇数であるデータが上カラムに配置され、ｙが偶数
であるデータが下カラムに配置される。

【０１１１】内符号方向のデータ系列の前半が配置され
るバンクの最初の４カラムアドレス（カラムアドレス’
０’〜’３’）には、同一のローアドレスに配置される
データの識別を行うためのＩＤが配置される。このＩＤ
に続けて、カラムアドレス’４’からデータが格納され
る。

【０１１２】上述したように、シンボルがバースト長単
位でまとめられて配置される。このとき、外符号方向の
系列（Ｄｙ）が同一で、内符号方向の系列（Ｓｘ）が連
続するようにまとめられる。この例では、バースト長が
４とされているため、上カラムおよび下カラムのそれぞ
れにおいて、４データがまとめられる。

【０１１３】ＩＤに続く４カラムアドレス（カラムアド
レス’４’〜’７’）には、下カラムにはｘが０〜３で
ｙが０であるデータ、すなわち、データＳ０−Ｄ０，Ｓ
１−Ｄ０，Ｓ２−Ｄ０，およびＳ３−Ｄ０が順に配置さ
れる。同カラムアドレスの上カラムにはｘが下カラムと
同一の０〜３でｙが１であるデータ、すなわち、Ｓ０−
Ｄ１，Ｓ１−Ｄ１，Ｓ２−Ｄ１，およびＳ３−Ｄ１が順
に配置される。以下同様にして、４カラムアドレス毎に
同一の外符号方向のデータ系列がまとめられ、メモリ空
間内にデータが配置される。なお、バンクＡおよびＢの
それぞれの、カラムアドレス’２２４’以降には、ダミ
ーデータが配置される。

【０１１４】図１６は、オーディオデータのＳＤＲＡＭ
７５におけるアドレスアサインの一例を示す。図に示さ
れるように、オーディオデータは、上述のビデオデータ
と全く同じ考えに基づいて、ＳＤＲＡＭ７５のアドレス
空間に対して割り当てられる。すなわち、オーディオデ
ータのアドレスアサインは、ビデオデータのアドレスア
サインにおけるローアドレス’０’〜’２’と同一であ
る。

【０１１５】(3) データ書き込み／読み出し処理 ビデオデータの内符号系列の書き込み／読み出しでは、
バンクＡから開始される系列とバンクＢから開始される
系列とが存在する。これは、内符号方向の前半と後半と
がバンクＡおよびバンクＢに対して、ローアドレス毎に
交互に配置されているためである。図１７ＡがバンクＡ
から開始される内符号系列の書き込みを示し、図１７Ｂ
がバンクＡから開始される読み出しを示す。同様に、図
１７ＣがバンクＢから開始される内符号系列の書き込み
を示し、図１７ＤがバンクＢから開始される読み出しを
示す。また、図１７および後述する図１８〜図２１の各
図に共通して、上段がコントロールコマンドを示し、下
段がデータを示す。

【０１１６】図１７Ａにおいて、バンクＡの所定のロー
アドレスｘをアクティブにするために、アクティブコマ
ンドＲＡｘが供給される。このコマンドＲＡｘによっ
て、ｘ行目のローアドレスがアクティブとされる。上述
の図１５に示されるように、最初のデータ（Ｓ０−Ｄ
０）は、ローアドレス’０’，カラムアドレス’１’に
で表されるアドレスに書き込まれる。そこで、ここで
は、ｘを’０’として、ローアドレス’０’がアクティ
ブにされる。このアクティブコマンドＲＡｘから間隔ｔ
_RCD （すなわち２クロック分）経過後に、ライトコマン
ドが実行され、データの書き込みを行うためのカラムア
ドレスが指定される。

【０１１７】上述したように、このＳＤＲＡＭ７５で
は、ライトコマンドの入力が１クロック毎に制限無く行
える。これを利用し、カラムアドレスの指定を行う際に
ライトコマンドを１クロック毎に次々にインタラプトす
る。これにより、カラムアドレスがＣＡ０，ＣＡ１，Ｃ
Ａ２，・・・，ＣＡ５５というように、ワード単位で連
続的に指定される。なお、アドレスＣＡ５５に続けて、
空き領域であるカラムアドレスＣＡｄｕｍへの書き込み
が指定され、ダミーデータが４ワード分書き込まれる。
このダミーデータの書き込みは、バンクＡに続けてバン
クＢへの書き込みがなされる際に、プリチャージが実行
されるために指定される。

【０１１８】バンクＡの最後のアドレスであるこのＣＡ
ｄｕｍの指定の際に、オートプリチャージ付きライトコ
マンドで以てカラムアドレスＣＡｄｕｍの指定がなされ
る。ＣＡＳレーテンシが’２’とされたこの例では、コ
マンドＣＡｄｕｍが入力された１クロック後にプリチャ
ージが自動的に開始される。

【０１１９】各々のカラムアドレスは、同じ内符号系列
同士が連続して、外符号系列がデータの順序に従い書き
込まれるように指定される。すなわち、上述の図１３Ｂ
を参照し、ローアドレスに対してデータがバースト長単
位で、外符号方向の系列（Ｄｙ）が同一で、内符号方向
の系列（Ｓｘ）が連続するようにまとめられ配置されて
いる。そこで、最初に指定されたカラムアドレスに対し
て、カラムアドレスをバースト長単位でインクリメント
して順次指定する。例えばカラムアドレスＣＡ０の指定
の際にカラムアドレス’４’を指定し、アドレスＣＡ１
ではカラムアドレス’８’を指定する。

【０１２０】このようにカラムアドレスの指定を行うこ
とによって、Ｓｘ−Ｄ０，Ｓｘ−Ｄ１，Ｓｘ−Ｄ２，・
・・，Ｓｘ−Ｄ１０８，Ｓｘ−Ｄ１０９というように、
ローアドレスＲＡｘに対して連続的にデータを書き込む
ことができる。

【０１２１】カラムアドレスＣＡｄｕｍの指定がなされ
たら、２クロック分の間隔を置いて、同一のローアドレ
スで以て、バンクＢをアクティブにするアクティブコマ
ンドＲＢｘが入力される。以下、バンクＡへの書き込み
と同様の制御によってアドレス指定がなされ、データの
書き込みがなされる。このローアドレスに対応する最終
データの次には、カラムアドレスＣＢｄｕｍによって空
き領域が指定され、ダミーデータが連続的に４ワード分
書き込まれる。

【０１２２】バンクＢまで書き込み終わったら、再びバ
ンクＡから、開始のカラムアドレスが１つ隣に移され、
同様の制御が行われる。例えば、上述ではカラムアドレ
ス’４’を最初のアドレスとしたので、ここでは、隣の
カラムアドレス’５’が最初のアドレスとされる。この
制御は、バースト長分、すなわち４回繰り返される。こ
れにより、例えば上述の図１３に示される、ローアドレ
ス’０’へのデータの書き込みがすべて終了したことに
なる。

【０１２３】バンクＡから開始される内符号系列の書き
込みが終了すると、ローアドレスが１つインクリメント
され、図１７Ｃに示されるように、バンクＢから開始さ
れる内符号系列の書き込みがなされる。なお、このバン
クＢから開始される内符号系列の書き込みは、アドレス
指定がバンクＡとバンクＢとで入れ替わっているだけ
で、図１７ＡのバンクＡから開始される書き込みと同一
の処理なので、説明を省略する。

【０１２４】こうして、順次ローアドレスをインクリメ
ントしながら、図１７Ａおよび図１７Ｃに示される制御
を交互に行う。このような制御を行うことによって、内
符号系列の順序に従い、データが上述の図１３Ａおよび
図１３Ｂに示されるような配置に書き込まれる。ローア
ドレス’６２’への書き込みが終了した時点で、全ての
データの書き込みが終了される。

【０１２５】内符号系列の読み出しも、書き込みと略同
様な制御によって行われる。すなわち、図１７Ｂに示さ
れるように、バンクＡの所定のローアドレスがアクティ
ブコマンドＲＡｘによってアクティブにされ、間隔ｔ
_RCD 経過後にリードコマンドが入力され、カラムアドレ
スが指定される。バースト長単位でデータの読み出しが
行われ、バンクＡの読み出しが終了すると共に、プリチ
ャージが実行される。そして、間隔ｔ_RP後にバンクＢが
アクティブにされ、バンクＢからの読み出しが行われ
る。これをバースト長分繰り返した後、ローアドレスが
インクリメントされ、図１７Ｄに示される、バンクＢか
らの内符号系列の読み出しが開始される。こうして、順
次ローアドレスをインクリメントしながら図１７Ｂおよ
び図１７Ｄに示される制御を交互に行う。

【０１２６】なお、読み出しの場合には、ＣＡＳレーテ
ンシの存在によって、アクティブコマンドの入力に対し
てＣＡＳレーテンシ分遅延してデータが読み出される。
図１７Ｂに示される例では、バンクＡの所定のローアド
レスｘをアクティブにするためのアクティブコマンドＲ
Ａｘが入力され、間隔ｔ_RCD すなわち２クロック後にリ
ードコマンドが入力され、カラムアドレスＣＡ０が指定
される。このカラムアドレスＣＡ０からのデータの読み
出しは、ＣＡＳレーテンシ分、すなわち、ＣＡＳレーテ
ンシが’２’に設定されているこの例では、リードコマ
ンドによるカラムアドレスＣＡ０の指定よりも２クロッ
ク後に、データが読み出される。

【０１２７】また、読み出しの際にも、バンクを切り替
える際のプリチャージに対応してダミーの読み出しアド
レスが指定される。読み出しの際には、書き込みと異な
りダミーデータへのアクセスによってデータの破壊など
が起きないため、バースト長より短い３カラムアドレス
分のダミーデータが読み出される。

【０１２８】読み出しの際の制御をこのように行うこと
で、図１５のように書き込まれたデータを、内符号方向
に順次読み出すことができる。上述のように、内符号系
列について、データの書き込み時にはダミーデータの書
き込みに要した８クロック分、また、読み出し時には同
じくダミーデータの読み出しに要した６クロック分しか
クロックに無駄が生じず効率的である。

【０１２９】次に、外符号系列について、図１８を参照
しながら説明する。外符号系列の書き込み／読み出しに
ついても、バンクＡから開始される系列とバンクＢから
開始される系列とが存在する。バンクＡから開始される
系列は、内符号系列の前半に対するもので、バンクＢか
ら開始される系列は、後半に対するものである。図１８
ＡがバンクＡから開始される内符号系列の書き込みを示
し、図１８ＢがバンクＡから開始される読み出しを示
す。同様に、図１８ＣがバンクＢから開始される内符号
系列の書き込みを示し、図１８ＤがバンクＢから開始さ
れる読み出しを示す。

【０１３０】上述の内符号方向では、図１５に示される
アドレス空間に対して横方向、すなわち、カラム方向に
データの書き込み／読み出しが行われていた。これに対
して、この外符号系列では、アドレス空間に対して縦方
向、すなわち、ロー方向にデータの書き込み／読み出し
がなされる。ローアドレスをインクリメントすると共
に、バンクＡとバンクＢとを交互に切り替えインターリ
ーブしながらアドレスの指定を行うことで、同一の外符
号系列毎に、内符号系列が連続されるようにデータの書
き込み／読み出しを行うことができる。

【０１３１】先ず、書き込みについて説明する。図１５
に示されるように、最初に書き込むデータ（Ｓ０−Ｄ
０）は、バンクＡのローアドレス’０’，カラムアドレ
ス’１’に配置される。そこで、図１８Ａに示されるよ
うに、書き込みはバンクＡから開始され、バンクＡのロ
ーアドレス’０’をアクティブにするために、アクティ
ブコマンドＲＡ０が入力される。次に、カラムアドレス
が指定される。このアクティブコマンドＲＡ０から間隔
ｔ_RCD （すなわち２クロック分）経過後に、オートプリ
チャージ付きライトコマンドが入力され、データの書き
込みを行うためのカラムアドレスＣＡｙが指定される。
このライトコマンドによって、バースト長単位でデータ
の書き込みがなされる。また、このＳＤＲＡＭ７５で
は、１ワードが１６ビットとされているため、８ビット
からなるシンボルが２シンボルずつ書き込まれる。

【０１３２】例えばｙ＝１とされ、カラムアドレス’
１’から’４’まで、同一カラムアドレスに書き込まれ
るデータの組、すなわち、データＳ０−Ｄ０とＳ０−Ｄ
１，Ｓ１−Ｄ０とＳ１−Ｄ１，Ｓ２−Ｄ０とＳ２−Ｄ
１，およびＳ３−Ｄ０とＳ３−Ｄ１とが連続的に書き込
まれる。この書き込みが終了されると、自動的にプリチ
ャージが開始される。

【０１３３】次のデータが書き込まれるべきアドレス
は、図１５に示されるように、バンクＢにおける１つ上
のローアドレスである。そこで、バンクがバンクＡから
バンクＢへと切り替えられる。バンクＡに対する書き込
みが行われている間に、バンクＢのローアドレス’１’
をアクティブにするためのアクティブコマンドＲＢ１が
入力される。このアクティブコマンドＲＢ１は、上述
の、カラムアドレスＣＡｙを指定するオートプリチャー
ジ付きライトコマンドが入力されてから、２クロックの
後に入力される。

【０１３４】アクティブコマンドＲＢ１が入力されてか
ら間隔ｔ_RCD （２クロック分）経過後に、オートプリチ
ャージ付きライトコマンドが入力され、データの書き込
みを行うためのカラムアドレスＣＢｙが指定される。こ
こでは、カラムアドレス’０’が指定される。そして、
上述のバンクＡの場合と同様に、バースト長単位で内符
号方向に連続して４データ×２（Ｓ４−Ｄ０とＳ４−Ｄ
１，Ｓ５−Ｄ０とＳ５−Ｄ１，Ｓ６−Ｄ０とＳ６−Ｄ
１，Ｓ７−Ｄ０とＳ７−Ｄ１）が書き込まれ、書き込ま
れた後に、プリチャージが自動的に実行される。

【０１３５】また、このバンクＢに対して書き込みが行
われている間に、バンクＡのアクティブコマンドＲＡ２
が入力され、バンクＡの次のローアドレス’２’がアク
ティブにされる。このアクティブコマンドＲＡ２は、先
にバンクＡに対してなされたデータ入力から（上述の例
では、Ｓ３−Ｄ０の入力があったクロックから）間隔ｔ
_DAL 、すなわち３クロック分の経過を待って入力され
る。そして、このアクティブコマンドＲＡ２から２クロ
ック後に、オートプリチャージ付きライトコマンドが入
力され、バンクＡのカラムアドレスＣＡｙが指定され
る。この例では、カラムアドレス’０’が指定される。

【０１３６】以下、このように、ローアドレスをインク
リメントすると共に、バンクＡとバンクＢとを交互に切
り替えながらアドレスの指定が行われる。ローアドレ
ス’６２’への書き込みまで、カラムアドレスは、固定
的に指定される。なお、バースト長が４であるのに対し
て外符号方向のデータ数が２５０個であるため、最後尾
の書き込み時に２データ分余りが生じる。ここには、ダ
ミーデータが２データ分書き込まれる。

【０１３７】ローアドレス’６２’への書き込みが終了
したら、ローアドレスがアドレス’０’に戻され、カラ
ムアドレスＣＡｙがインクリメントされ、次のカラムア
ドレスへの書き込みが開始される。これが繰り返され、
ローアドレス’６２’およびカラムアドレス’２２３’
とで指定されるアドレスに対して書き込みがなされる
と、内符号系列の前半の書き込みが全て終了する。する
と、次に、内符号系列の後半の書き込みが開始される。
この内符号系列の後半の書き込みは、バンクＢから開始
される。

【０１３８】このバンクＢから開始される書き込みも、
上述のバンクＡから開始される書き込みと同様にして行
われる。図１８Ｃに示されるように、バンクＢをアクテ
ィブにするためのアクティブコマンドＲＢ０が入力され
る。そして、このアクティブコマンドＲＢ０から間隔ｔ
_RCD だけ待って、オートプリチャージ付きライトコマン
ドが入力され、カラムアドレスＣＢｙが指定される。バ
ンクＢから開始される書き込みは、カラムアドレス’
０’から開始されるので、ｙ＝０とされカラムアドレ
ス’０’が指定される。そして、ローアドレスをインク
リメントすると共に、バンクＢとバンクＡとを交互に切
り替えながら、これらバンクＡおよびＢに対して、カラ
ムアドレスが固定的にされてアドレスの指定が行われ、
同一内符号系列のデータが外符号系列に連続して、バー
スト長単位で書き込まれる。

【０１３９】外符号系列の読み出しは、書き込みと略同
様な制御によって行われる。すなわち、バンクＡから開
始される読み出しについては、図１８Ｂに示されるよう
に、バンクＡのローアドレス’０’がアクティブコマン
ドＲＡ０によってアクティブとされ、間隔ｔ_RCD 経過後
にオートプリチャージ付きリードコマンドが入力され、
カラムアドレスＣＡｙが指定され、指定されたカラムア
ドレスＣＡｙからバースト長単位でデータが読み出され
る。また、このリードコマンドの２クロック後にアクテ
ィブコマンドＲＢ１が入力され、バンクＢがアクティブ
とされ、ローアドレスがインクリメントされる。このア
クティブコマンドＲＢ１から間隔ｔ_RCD経過後にオート
プリチャージ付きリードコマンドが入力され、カラムア
ドレスＣＢｙが指定され、指定されたカラムアドレスＣ
Ｂｙからバースト長単位でデータが読み出される。

【０１４０】このように、読み出しの際にも、ローアド
レスをインクリメントすると共に、バンクＡとバンクＢ
とを交互に切り替えながら、これらバンクＡおよびＢと
に対して、それぞれ対応するカラムアドレスが固定的に
指定されてアドレスの指定が行われ、同一内符号系列の
データが外符号方向に連続して、バースト長単位で読み
出される。そして、ローアドレス’６２’までの読み出
しが終了されると、カラムアドレスがインクリメントさ
れ、ローアドレス’０’から同様に読み出しが開始され
る。こうして、バンクＡから開始される読み出しが全て
終了されると、次に、図１８Ｄに示される、バンクＢか
らの読み出しが開始される。バンクＢからの読み出し
は、バンクＡから開始される読み出しと略同様な制御で
以てなされる。

【０１４１】なお、読み出しの際には、ＣＡＳレーテン
シの制限を受け、リードコマンドが入力されてからＣＡ
Ｓレーテンシで指定されたクロックが経過してから読み
出しが開始される。したがって、この例では、リードコ
マンドによってカラムアドレスＣＡｙが指定されてから
２クロック後に、データの読み出しが開始される。

【０１４２】また、オートプリチャージ付きライトコマ
ンドによるオートプリチャージは、ＣＡＳレーテンシが
２の場合、最後に出力されるバーストデータよりも１ク
ロック前に開始される。例えば、図１８Ａの最初のオー
トプリチャージ付きライトコマンド（ＣＡｙ）によるオ
ートプリチャージは、Ｓ２のデータ出力のタイミングで
開始される。同一のバンクにおいて、プリジャージが開
始されてからアクティブコマンドが入力されるまでは、
間隔ｔ_RP（２クロック分）必要とされる。この２クロッ
クの経過後に、次のアクティブコマンドＲＡ１が入力さ
れる。

【０１４３】このように、この実施の一形態によれば、
外符号系列について、データの書き込み時にはダミーデ
ータの書き込みに要した２クロック分、また、読み出し
時にも同じくダミーデータの読み出しに要した２クロッ
ク分しかクロックに無駄が生じず効率的である。

【０１４４】オーディオデータは、外符号方向に読み出
される。図１９は、オーディオデータ読み出しの際のタ
イムチャートを示す。図１９Ａおよび図１９Ｂは、それ
ぞれバンクＡおよびバンクＢから始まるオーディオデー
タの読み出しを示す。このように、オーディオデータの
読み出しは、上述した、ビデオデータの外符号系列の読
み出しと全く同一に行なわれる。図１４に示されるよう
に、オーディオデータは、データ本体および外符号パリ
ティがそれぞれ６シンクブロックずつの、計１２シンク
ブロック分しかないため、ＣＡＳレーテンシによる２ク
ロック分のディレイを含めても、１６クロックで１系列
分が完結する。

【０１４５】(4) １スロットにおけるクロックの決め方 以上に説明したように、この例では、内符号系列のデー
タの書き込みおよび読み出しは、共に１シンクブロック
単位で行なった場合に最も効率が良いようにされ、その
処理には、図１８に示されるように、１２２クロックが
必要とされることが分かる。同様に、外符号系列のデー
タの書き込みおよび読み出しは、共に、図１３に示され
る外符号系列のデータ１列を単位として行なった場合に
最も効率が良いようにされ、その処理には、図１８に示
されるように、書き込みに２５４クロック，読み出しに
２５６クロック必要とされることが分かる。書き込みと
読み出しとで必要とされるクロック数が異なるのは、Ｃ
ＡＳレーテンシの制限により、リードコマンドが入力さ
れてからＣＡＳレーテンシで指定されたクロックが経過
してから読み出しが開始されるためである。また、オー
ディオデータの読み出しは、１６クロックが必要とされ
る。

【０１４６】ビデオデータの内符号系列および外符号系
列、オーディオデータの読み出し共に、これ以上に処理
を分解すると、処理方法が異なってしまうため、ＳＤＲ
ＡＭ７５におけるデータアクセスの効率が低下してしま
う。したがって、各々の処理の分解はここまでとし、こ
の分解結果に基づき１スロットのクロック数が決められ
る。

【０１４７】上述の、ＳＤＲＡＭ７５における４種類の
処理のうち、ビデオデータに関連する処理、すなわち、
内符号および外符号訂正処理後のビデオデータ出力，ビ
デオデータ外符号訂正のための読み書き，および内符号
訂正後のデータ書き込みについて、それぞれ１スロット
のクロック数を求める。この１スロットのクロック数
は、１フレームに必要なスロット数が各種処理について
略等しくなるように決められる。それにより、各種処理
を簡単に行なうことができる。

【０１４８】内符号および外符号訂正処理後のビデオデ
ータ出力の処理では、ＳＤＲＡＭ７５から内符号系列方
向にデータの読み出しがなされる。図１７に示されるよ
うに、内符号系列の読み出しは、１２２クロック必要と
される。このとき、ビデオデータと共に、エラーフラグ
が読み出される。このエラーフラグの読み出しには、３
２クロックが必要とされる。したがって、この処理で
は、上述の図１１に示されるように、１２２クロック＋
３２クロック＝１５４クロックが割り当てられ、これが
この処理における１スロットとされる。

【０１４９】１フレームは、６セグメントからなり、１
つのＥＣＣデコーダＩＣ６０では、１セグメント当たり
１エラー訂正ブロックが処理される。１エラー訂正ブロ
ックは、２２６シンクブロックからなる。したがって、
１フレーム当たりのスロット数は、２２６シンクブロッ
ク／セグメント×６セグメント／フレーム＝１３５６シ
ンクブロック／フレームとなる。上述したように、内符
号系列の書き込み／読み出しでは１シンクブロックが１
スロットとされているため、１３５６スロット／フレー
ムとされる。実際には、他の細かい処理が加わるため、
図１１に示されるように、１４００スロット／フレーム
が必要とされる。

【０１５０】ビデオデータ外符号訂正のための読み書き
の処理では、ＳＤＲＡＭ７５に対して外符号系列方向に
アクセスがなされる。図１８で示されるように、外符号
系列のアクセスでは、書き込み時には２５４クロック、
読み出し時には２５６クロックが必要とされ、両者の必
要クロック数が異なる。しかしながら、スロット長は固
定にする必要があるため、クロックが長い方に合わせ、
図１１に示されるように１スロットが２５６クロックと
される。

【０１５１】上述の図１３で分かるように、ＳＤＲＡＭ
７５のアドレスアサインにおいて、１ワードに２データ
が割り当てられる。そのため、図１８のチャートに従い
外符号系列方向にビデオデータの書き込み／読み出しを
行なうと、１スロット分の処理で外符号系列２本分の書
き込み／読み出しが行なえることになる。また、図１２
で分かるように、片アジマスでは、１セグメント当たり
２１７の外符号系列が存在する。したがって、１フレー
ム当たりのスロット数は、２１７外符号系列／セグメン
ト÷２データ／ワード×２（書き込み／読み出し）×６
セグメント／フレーム＝１３０２外符号系列／フレーム
となる。１外符号系列が１スロットであるので、１３０
２スロット／フレームとされる。実際には、エラーフラ
グの処理などの細かい処理が加わるため、図１１に示さ
れるように、１３５０スロット／フレームが必要とされ
る。

【０１５２】内符号訂正後のデータ書き込み処理では、
ＳＤＲＡＭ７５に対して内符号系列方向にデータの書き
込みがなされる。この処理には、図１７に示されるよう
に、１２２クロックが必要とされる。

【０１５３】ところで、この内符号訂正後のデータ書き
込み処理は、磁気テープ６から再生された所定の処理が
施されたデータに対して内符号訂正がなされ、この内符
号訂正されたデータをＳＤＲＡＭ７５に書き込む処理で
ある。したがって、テープの走行速度や回転ドラムの回
転速度のジッタの影響を受ける。上述したように、この
ジッタを吸収するために、レート変換器６３，６７に設
けられたバッファ（ＲＡＭ）によるバッファリング処理
が行なわれる。このため、ＳＤＲＡＭ７５に対するデー
タの書き込みは、非同期的に行なわれることになる。す
なわち、ＳＤＲＡＭ７５に対して何時データの書き込み
が生じるか、特定できない。

【０１５４】一方、ジッタを吸収するためのバッファリ
ング処理では、例えばＳＤＲＡＭ７５に対して１２２ク
ロック分のデータの書き込みが行なわれると、１シンク
ブロック分のデータがバッファから掃き出されることに
なる。このバッファは、考え得るジッタで、絶対に溢れ
ないように制御される必要がある。そのために、例えば
この実施の一形態では、全体の１／２の割合で処理を行
なうようにしている。以上の考えに基づき、内符号訂正
後のデータ書き込みに必要なスロット数は、１２２クロ
ックを１スロットとした場合、１５４６８７２クロック
／フレーム÷１２２クロック／スロット×１／２（割
合）＝６３４０スロット／フレームとされる。１フレー
ムに付き６３４０スロットを割り当てることで、内符号
訂正後のデータを漏れなくＳＤＲＡＭ７５に書き込むこ
とができる。

【０１５５】上述したように、この発明では、全種類の
スロットが集められて構成される１シーケンスが繰り返
される。そのため、このように、内符号訂正後の書き込
み処理において１２２クロックを１スロットとしてしま
うと、６３４０スロット／フレームが必要となり、結果
的に、６３４０シーケンス／フレームが必要となる。と
ころが、他の処理は、高々１４００スロット／フレーム
程度が必要となるだけなので、無駄なシーケンスが生じ
てしまう。

【０１５６】そこで、この実施の一形態においては、内
符号訂正後のデータ書き込み処理における１シンクブロ
ック分のデータを、１フレーム当たりのスロット数が他
の処理と略等しくなるように複数集め、１スロットとし
ている。この例では、４シンクブロックを一まとめにし
て１スロットとしている。すなわち、図１１に示される
ように、内符号訂正後のデータ書き込み処理は、５８２
クロック／スロットとされ、この１スロットに集中して
処理がなされる。１フレームでは、１５３４スロット／
フレームが必要とされる。

【０１５７】なお、４シンクブロック分のデータを一ま
とめにする処理は、例えば上述のレート変換器６３，６
７においてジッタ吸収用のバッファとして設けられたＲ
ＡＭが３シンクブロック分の容量を有し、ジッタ吸収処
理に伴って行なわれる。内符号デコーダ６９により、４
シンクブロック分のデータが一まとめにして出力される
ように、このバッファからの出力が制御される。

【０１５８】オーディオデータは、１スロットが１６ク
ロックとされる。１フレーム当たりに必要なスロット数
は、エラーフラグの処理などの細かい処理も考慮して、
図１１に示されるように、１スロットでは、１３００ス
ロット／フレームが必要とされる。

【０１５９】このように各種処理に対してスロットを決
めてやることで、図１１に示されるように、１シーケン
スが１００８クロックとされる。４６．４ＭＨｚのシス
テムクロックを使用した場合、１５３４シーケンス／フ
レームとされ、全ての処理が完了できる。

【０１６０】(5) リフレッシュ（プリチャージ）処理 ビデオエリアのリフレッシュ処理は、上述したように、
内符号および外符号訂正後のビデオデータ読み出し処理
の１５４クロックの余ったスロットを利用してなされ
る。ここでは、図１５に示される、バンクＡおよびバン
クＢの全てのロー系列をリフレッシュする必要がある。

【０１６１】図２０は、このビデオエリアのリフレッシ
ュ処理のタイムチャートを示す。この処理は、上述の外
符号系列の読み出し処理と、略同様の制御で以てなされ
る。但し、リフレッシュ処理においては、バンクＡおよ
びバンクＢの処理がそれぞれ前半および後半とに分けら
れる。

【０１６２】すなわち、バンクＡから開始されるリフレ
ッシュ処理の前半の処理については、図２０Ａに示され
るように、バンクＡのローアドレス’０’がアクティブ
コマンドＲＡ０によってアクティブとされ、間隔ｔ_RCD
経過後にオートプリチャージ付きリードコマンドが入力
され、カラムアドレスＣＡ０が指定され、指定されたカ
ラムアドレスＣＡ０からバースト長単位でデータが読み
出されると共に、プリチャージ処理が行なわれる。この
実施の一形態では、このプリチャージを以てリフレッシ
ュ処理としている。

【０１６３】また、このリードコマンドの２クロック後
にアクティブコマンドＲＢ１が入力され、バンクＢがア
クティブとされ、ローアドレスがインクリメントされ
る。このアクティブコマンドＲＢ１から間隔ｔ_RCD 経過
後にオートプリチャージ付きリードコマンドが入力さ
れ、カラムアドレスＣＢ０が指定され、指定されたカラ
ムアドレスＣＢ０からバースト長単位でデータが読み出
されると共に、プリチャージ処理が行なわれる。。

【０１６４】このように、リフレッシュ処理の際にも、
ローアドレスをインクリメントすると共に、バンクＡと
バンクＢとを交互に切り替えながら、これらバンクＡお
よびＢとに対して、それぞれ対応するカラムアドレスが
固定的に指定されてアドレスの指定が行われ、同一内符
号系列のデータが外符号方向に連続して、バースト長単
位で読み出されると共に、プリチャージ処理が行なわれ
る。プリチャージ処理が行なわれることによって、リフ
レッシュとされる。

【０１６５】同様に、ローアドレス’３２’から開始さ
れる、バンクＡの後半のリフレッシュ処理が行なわれ
る。この処理を図２０Ｂに示す。また、バンクＢから開
始されるリフレッシュも、図２０Ｃおよび図２０Ｄに示
されるように、バンクＡから開始されるリフレッシュ処
理と同様にして行なわれる。

【０１６６】上述したように、ビデオエリアのリフレッ
シュ処理は、内符号および外符号訂正後のビデオデータ
出力のスロットを利用して行なわれる。このスロット
は、１５４クロックからなる。一方、外符号系列の読み
出し処理は、上述したように、２５６クロック必要であ
る。そこで、図２０に示されるように、リフレッシュ処
理を、ＡバンクおよびＢバンクから開始されるもの、ロ
ーアドレスの前半および後半を処理するものの、４つに
分ける。これにより、各リフレッシュ処理が１３２クロ
ックとされ、１５４クロックからなるスロット内で処理
が完了できる。

【０１６７】また、内符号および外符号訂正処理後のビ
デオデータ出力のスロットの、余りの１３４スロットを
利用してリフレッシュ処理を行なう。図２１は、この１
３４スロット内でのリフレッシュ処理を示す。図２１
Ａ，図２１Ｂ，および図２１Ｃは、それぞれ内符号訂正
後のデータ書き込み処理，ビデオデータ出力のための読
み出し処理，およびオーディオデータの読み出し／書き
込み処理の周期を示す。これらの周期に基づき、図２１
Ｇに示される各種処理が図２１Ｄおよび図２１Ｅに示さ
れるタイミングで以て行なわれる。

【０１６８】この実施の一形態では、ビデオエリアのリ
フレッシュ処理は、図２１Ｄに示されるように、内符号
および外符号訂正後のビデオデータ出力のためのデータ
読み出し処理の、１フレーム分の終了から次のフレーム
における処理の開始までの期間に行なわれる。この期間
中、１フレームの読み出し処理の終了直後と、次フレー
ムの読み出し処理の開始直前とに、それぞれリフレッシ
ュ処理が行なわれる。上述したように、リフレッシュ処
理は、４スロットをかけて行なわれる。１フレームを構
成する６セグメントでは、２４スロットが必要とされ
る。１フレーム中に２度リフレッシュ処理が行なわれる
ので、合計で４８スロット／フレームが必要とされる
（図２１Ｆ）。ビデオエリアのリフレッシュ処理には、
１３４スロット割り当てられているので、近接するリフ
レッシュ処理の間隔は、１３４スロット−４８スロット
＝８６スロット＝１．８６ｍｓｅｃとされる。

【０１６９】このようにリフレッシュ処理を行なうこと
で、ＳＤＲＡＭ７５において、１フレーム中で１回もア
クセスが無く、プリチャージ（リフレッシュ）処理が行
なわれない領域でも、全くリフレッシュ処理が行なわれ
ない時間（最大リフレッシュタイム）が３１．４４ｍｓ
ｅｃとされる。すなわち、３３．３ｍｓｅｃ−１＞８６
ｍｓｅｃ＝３１．４４ｍｓｅｃである。したがって、リ
フレッシュ間隔が３２ｍｓｅｃであるＳＤＲＡＭを用い
ることができる。

【０１７０】オーディオエリアのリフレッシュ処理につ
いて説明する。図２２は、このオーディオエリアのリフ
レッシュ処理のタイムチャートを示す。この処理は、上
述のオーディオデータの読み出し処理と、略同様の制御
で以てなされる。

【０１７１】すなわち、バンクＡから開始されるリフレ
ッシュ処理については、図２２Ａに示されるように、バ
ンクＡのローアドレス’０’がアクティブコマンドＲＡ
０によってアクティブとされ、間隔ｔ_RCD 経過後にオー
トプリチャージ付きリードコマンドが入力され、カラム
アドレスＣＡ０が指定され、指定されたカラムアドレス
ＣＡ０からバースト長単位でデータが読み出されると共
に、プリチャージ処理が行なわれる。

【０１７２】また、このリードコマンドの２クロック後
にアクティブコマンドＲＢ１が入力され、バンクＢがア
クティブとされ、ローアドレスがインクリメントされ
る。このアクティブコマンドＲＢ１から間隔ｔ_RCD 経過
後にオートプリチャージ付きリードコマンドが入力さ
れ、カラムアドレスＣＢ０が指定され、指定されたカラ
ムアドレスＣＢ０からバースト長単位でデータが読み出
されると共に、プリチャージ処理が行なわれる。

【０１７３】このバンクＡから開始されるリフレッシュ
処理と同様な処理で以て、バンクＢから開始されるリフ
レッシュ処理が行なわれる。図２２Ｂは、このバンクＢ
から開始されるリフレッシュ処理を示す。

【０１７４】リフレッシュ処理をバンクＡから開始され
るものとバンクＢから開始されるものとに分けたこと
で、１６クロックからなる、オーディオデータ読み出し
処理のためのスロットを用いて、このリフレッシュ処理
を行なうことができる。２つのオーディオデータ読み出
し処理のためのスロットを用いて、オーディオエリアの
リフレッシュ処理が完了する。

【０１７５】図１０からも分かるように、オーディオデ
ータには、オーディオ０〜３の４つのフィールドがあ
る。これに対応し、ＳＤＲＡＭ７５上にも、４フィール
ド，４チャンネル分、計１６オーディオエラー訂正ブロ
ックの領域が存在する。これらを全てリフレッシュす
る。すなわち、リフレッシュが必要な領域は、４フィー
ルド×４チャンネル＝１６オーディオエラー訂正ブロッ
ク／フィールドである。これをリフレッシュするのに必
要なスロット数は、２スロット／オーディオエラー訂正
ブロック×１６オーディオエラー訂正ブロック＝３２ス
ロットとなる。

【０１７６】また、オーディオエリアのリフレッシュ処
理を行なう際には、必ず、どの空きスロットでどのオー
ディオエリアのリフレッシュ処理を行なうかを固定的に
決めておく。これにより、同期性が保たれる。

【０１７７】図２３は、オーディオエリアのリフレッシ
ュ処理をより詳細に示す。図２３Ａ，図２３Ｂ，および
図２３Ｃは、それぞれ内符号訂正後のビデオデータ書き
込み処理，ビデオデータ出力のための読み出し処理，お
よびオーディオデータの読み出し／書き込み処理の周期
を示す。これらの周期に基づき、図２３Ｇに示される各
種処理が図２３Ｄおよび図２３Ｅに示されるタイミング
で以て行なわれる。

【０１７８】この実施の一形態では、オーディオエリア
のリフレッシュ処理は、図２３Ｅに示されるように、オ
ーディオデータの読み出し処理の空きスロットが利用さ
れる。上述したように、オーディオエリアのリフレッシ
ュ処理は、オーディオデータの４つのチャンネル毎に２
度（バンクＡ，バンクＢ）ずつ、８スロットかけて行な
われる。１フィールドでは、４チャンネル分、３２スロ
ットが必要とされる。１フレーム中に２度リフレッシュ
処理が行なわれるので、合計で６４スロット／フレーム
が必要とされる（図２３Ｆ）。オーディオエリアのリフ
レッシュ処理のためのスロットの間隔は、７６７スロッ
ト／フィールド＋８スロット＝７７５スロットであり、
これは、１６．８２ｍｓｅｃに相当する。

【０１７９】このようにリフレッシュ処理を行なうこと
で、ＳＤＲＡＭ７５において、１フレーム中で１回もア
クセスが無く、プリチャージ（リフレッシュ）処理が行
なわれない領域でも、全くリフレッシュ処理が行なわれ
ない時間（最大リフレッシュタイム）が１６．８２ｍｓ
ｅｃとされる。したがって、リフレッシュ間隔が３２ｍ
ｓｅｃであるＳＤＲＡＭを用いることができる。

【０１８０】ところで、カメラ一体型ビデオテープレコ
ーダなどの、バッテリ駆動によるＶＴＲでは、コストよ
りも省消費電力が優先される場合がある。この発明によ
るＥＣＣデコーダＩＣ６０は、このようなＶＴＲに対し
て適用することができる。この場合、コストが高い、リ
フレッシュ間隔が６４ｍｓｅｃであるＳＤＲＡＭを用
い、リフレッシュ処理による消費電力を抑えるような選
択がなされることがある。このような場合、リフレッシ
ュ処理を行なわないように制御する。この制御により、
該当するスロットでは何の処理も行なわれない。

【０１８１】例えばシスコンから出された「リフレッシ
ュＯＦＦ」の命令がインターフェイス８０およびバス８
１を介して、メモリコントローラ７４に供給される。メ
モリコントローラ７４により、該当スロットでの処理が
行なわれないように制御される。各処理がスロットを単
位として行なわれているため、このような、特定の処理
を行なわないようにするという制御が簡易に実現でき
る。

【０１８２】

【発明の効果】以上説明したように、この発明によれ
ば、内符号訂正後のデータ書き込み処理，ビデオデータ
外符号訂正のための読み書き処理，オーディオ外符号訂
正のためのデータ読み出し処理，内符号および外符号訂
正後のビデオデータ出力の処理といった、複数種類の処
理を時分割で制御し、各々の種類の処理がスロットとし
て明確に区切られているため、積符号によるエラー訂正
処理の際の、内符号方向および外符号方向の読み替え
を、１つのＳＤＲＡＭを行なっている。

【０１８３】さらに、このスロットは、固定的に決めら
れ、処理の無い場合には空きスロットとされる。ＳＤＲ
ＡＭのリフレッシュ処理を、この空きスロットを利用し
て行なっているため、他の処理に影響を与えずにリフレ
ッシュ処理を実現することができるという効果がある。
すなわち、リフレッシュ処理という特殊な処理がなされ
るにも関わらず、無駄のない時分割処理を行なうことが
できる効果がある。

【０１８４】また、１フレーム中に２度、リフレッシュ
処理が行なわれ、リフレッシュ間隔が最大でも３２ｍｓ
ｅｃ以内となるため、コストの安い、リフレッシュ間隔
が３２ｍｓｅｃのＳＤＲＡＭを用いることができる。

【０１８５】さらに、リフレッシュ処理を、例えば他の
処理が開いているときに任意に行なうといったように、
非同期的に行なうと、各処理時間が互いに関係し合うた
め、全てのリフレッシュ処理が必ず終了することを保証
するためには、例えばあらゆる状況を考慮に入れてシュ
ミレーションを行なわなければななかった。そのため、
保証自体が困難であり、設計もシミュレーションも複雑
になり、回路規模も大きくなってしまう。

【０１８６】この発明によれば、リフレッシュ処理が他
の処理と同様に同期的に時分割で行なわれる。そのた
め、リフレッシュ処理に与えられたスロット内で処理が
完全に終了することを確認するだけで良いため、製品の
信頼性が向上するという効果がある。それに伴い、設計
やシュミレーションが簡易に行なえ、回路規模も縮小で
きるという効果がある。

【０１８７】さらにまた、リフレッシュ処理を上述のよ
うに非同期的に行なうと、ＳＤＲＡＭにおいて、何時ど
のエリアのリフレッシュ処理が行なわれているかを知る
ことが難しく、ＥＣＣデコーダＩＣの外部からの検証が
困難になってしまう。この発明によれば、リフレッシュ
処理がフレーム単位ならびにシーケンス内でで同期され
るため、リフレッシュ処理が行なわれるタイミングが一
定となり、外部からの検証が簡単に行なえる効果があ
る。

【０１８８】また、カメラ一体型ビデオテープレコーダ
などのバッテリ駆動型のＶＴＲでは、コストよりも省消
費電力が優先される場合がある。この発明によれば、簡
単な制御でリフレッシュ処理を行なわないようにするこ
とができるため、リフレッシュ間隔の長いＳＤＲＡＭに
も容易に対応することができるという効果がある。

【図面の簡単な説明】

【図１】この発明が適用されたディジタルビデオ記録／
再生装置の構成の一例を概略的に示すブロック図であ
る。

【図２】エラー訂正ブロックの構成の一例を概略的に示
す略線図である。

【図３】エラー訂正ブロックの構成の一例を概略的に示
す略線図である。

【図４】エラー訂正ブロックにおける１シンクブロック
の構成を示す略線図である。

【図５】ＥＣＣデコーダＩＣの構成の一例を示すブロッ
ク図である。

【図６】１パケットおけるデータ構成の一例を示す略線
図である。

【図７】ＳＤＲＡＭに対して１シンクブロック分の再生
データが書き込まれる際のフォーマットの一例を示す略
線図である。

【図８】ＳＤＲＡＭにおけるローアドレスの割り当てを
示す略線図である。

【図９】ＳＤＲＡＭにおけるカラムアドレスの割り当て
を示す略線図である。

【図１０】通常速度再生時のＳＤＲＡＭのアクセスの一
例を示すタイムチャートである。

【図１１】ＳＤＲＡＭにおけるデータの書き込みおよび
読み出しの時分割処理の一例を示すタイムチャートであ
る。

【図１２】ＳＤＲＡＭの制約条件の一例を一覧して示す
略線図である。

【図１３】ビデオデータのエラー訂正ブロックにおける
データ配列の一例について詳細に示す略線図である。

【図１４】オーディオデータのエラー訂正ブロックにお
けるデータ配列の一例について詳細に示す略線図であ
る。

【図１５】ＳＤＲＡＭにおけるビデオデータのアドレス
アサインの一例を示す略線図である。

【図１６】ＳＤＲＡＭにおけるオーディオエリアのアド
レスアサインの一例を示す略線図である。

【図１７】ビデオデータの内符号系列の書き込み／読み
出しを説明するためのタイミングチャートである。

【図１８】ビデオデータの外符号系列の書き込み／読み
出しを説明するためのタイミングチャートである。

【図１９】オーディオデータの読み出しを説明するため
のタイミングチャートである。

【図２０】ビデオエリアのリフレッシュ処理を説明する
ためのタイミングチャートである。

【図２１】ビデオエリアのリフレッシュ処理を空きスロ
ット内で行なうことを説明するための、より詳細なタイ
ミングチャートである。

【図２２】オーディオエリアのリフレッシュ処理を説明
するためのタイミングチャートである。

【図２３】オーディオエリアのリフレッシュ処理を空き
スロット内で行なうことを説明するための、より詳細な
タイミングチャートである。

【図２４】積符号による符号化を用いた、従来技術によ
るディジタル記録／再生装置の構成の一例を示すブロッ
ク図である。

【符号の説明】

６・・・磁気テープ、７・・・再生用の磁気ヘッド、９
・・・内符号／外符号デコーダ、１０・・・ＲＡＭ、６
０・・・ＥＣＣデコーダＩＣ、６３，６７・・・レート
変換器、６９・・・内符号デコーダ、７４・・・メモリ
コントローラ、７５・・・ＳＤＲＡＭ、７６・・・ビデ
オデータ外符号デコーダ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 積符号を用いてエラー訂正符号化された
   データを復号化するエラー訂正装置において、 内符号訂正を行なう内符号デコーダと、 上記内符号訂正が行なわれた後に外符号訂正を行なう外
   符号デコーダと、 上記内符号デコーダによるエラー訂正が行なわれたデー
   タおよび上記外符号によるエラー訂正が行なわれたデー
   タとを格納するメモリとを有し、 複数の処理のそれぞれが基準クロックにより規定される
   スロットに分解され、上記複数の処理にそれぞれ割り当
   てられた上記スロットが固定的な順番で並べられて１シ
   ーケンスが構成され、該１シーケンスが１フレームまた
   は１フィールドの期間で所定回数だけ繰り返されてエラ
   ー訂正処理をなし、上記１フレームまたは１フィールド
   の期間中の上記処理が行なわれていない上記スロットで
   上記メモリのリフレッシュ処理を行なうようにしたこと
   を特徴とするエラー訂正装置。
2. 【請求項２】 請求項１に記載のエラー訂正装置におい
   て、 上記複数の処理は、上記メモリに対する上記内符号訂正
   後のデータ書き込みを行なう第１の処理，上記メモリに
   対するビデオデータの上記外符号訂正のためのデータの
   読み出しおよび書き込みを行なう第２の処理，およびデ
   ータ出力のための上記メモリからのデータの読み出しを
   行なう第３の処理であり、上記第３の処理に割り当てら
   れた上記スロットで上記リフレッシュ処理を行なうこと
   を特徴とするエラー訂正装置。
3. 【請求項３】 請求項１に記載のエラー訂正装置におい
   て、 上記複数の処理には、上記メモリからのオーディオデー
   タの上記外符号訂正のためのデータの読み出しを行なう
   第４の処理をさらに含み、該第４の処理に割り当てられ
   た上記スロットで上記リフレッシュ処理を行なうことを
   特徴とするエラー訂正装置。
4. 【請求項４】 請求項１に記載のエラー訂正装置におい
   て、 上記リフレッシュ処理は、上記１フレームの処理が終了
   してから次の１フレームの処理が開始されるまでの間に
   行うようにしたことを特徴とするエラー訂正装置。
5. 【請求項５】 請求項１に記載のエラー訂正装置におい
   て、 上記リフレッシュ処理は、上記１フィールドの処理が終
   了してから次の１フィールドの処理が開始されるまでの
   間に行なうようにしたことを特徴とするエラー訂正装
   置。
6. 【請求項６】 請求項４または請求項５に記載のエラー
   訂正装置において、 上記リフレッシュ処理は、リフレッシュ処理と次のリフ
   レッシュ処理との間隔が上記メモリに規定されたリフレ
   ッシュ間隔以内になるように、１フレーム期間内に２度
   行なうようにしたことを特徴とするエラー訂正装置。
7. 【請求項７】 請求項１に記載のエラー訂正装置におい
   て、 外部からの制御により上記リフレッシュ処理の有無を設
   定可能としたことを特徴とするエラー訂正装置。
8. 【請求項８】 積符号を用いてエラー訂正符号化された
   データを復号化するエラー訂正方法において、 内符号訂正を行なう内符号デコードのステップと、 上記内符号訂正が行なわれた後に外符号訂正を行なう外
   符号デコードのステップと、 上記内符号デコーダによるエラー訂正が行なわれたデー
   タおよび上記外符号によるエラー訂正が行なわれたデー
   タとを格納するメモリとを有し、 複数の処理のそれぞれが基準クロックにより規定される
   スロットに分解され、上記複数の処理にそれぞれ割り当
   てられた上記スロットが固定的な順番で並べられて１シ
   ーケンスが構成され、該１シーケンスが１フレームまた
   は１フィールドの期間で所定回数だけ繰り返されてエラ
   ー訂正処理をなし、上記１フレームまたは１フィールド
   の期間中の上記処理が行なわれていない上記スロットで
   上記メモリのリフレッシュ処理を行なうようにしたこと
   を特徴とするエラー訂正方法。
9. 【請求項９】 積符号を用いてエラー訂正符号化された
   データを復号化するエラー訂正装置を用いたディジタル
   信号再生装置において、 内符号訂正を行なう内符号デコーダと、 上記内符号訂正が行なわれた後に外符号訂正を行なう外
   符号デコーダと、 上記内符号デコーダによるエラー訂正が行なわれたデー
   タおよび上記外符号によるエラー訂正が行なわれたデー
   タとを格納するメモリと、 複数の処理のそれぞれが基準クロックにより規定される
   スロットに分解され、上記複数の処理にそれぞれ割り当
   てられた上記スロットが固定的な順番で並べられて１シ
   ーケンスが構成され、該１シーケンスが１フレームまた
   は１フィールドの期間で所定回数だけ繰り返されてエラ
   ー訂正処理をなし、上記１フレームまたは１フィールド
   の期間中の上記処理が行なわれていない上記スロットで
   上記メモリのリフレッシュ処理を行なう手段とを備え、 上記複数の処理は、上記メモリに対する上記内符号訂正
   後のデータ書き込みを行なう第１の処理，上記メモリに
   対するビデオデータの上記外符号訂正のためのデータの
   読み出しおよび書き込みを行なう第２の処理，およびデ
   ータ出力のための上記メモリからのデータの読み出しを
   行なう第３の処理であり、上記リフレッシュ処理を行な
   う手段は、上記第３の処理に割り当てられた上記スロッ
   トで上記リフレッシュ処理を行なうようにしたエラー訂
   正装置を有することを特徴とするディジタル信号再生装
   置。
10. 【請求項１０】 積符号を用いてエラー訂正符号化され
    たデータを復号化するエラー訂正方法を用いたディジタ
    ル信号再生方法において、 内符号訂正を行なう内符号デコードのステップと、 上記内符号訂正が行なわれた後に外符号訂正を行なう外
    符号デコードのステップと、 上記内符号デコーダによるエラー訂正が行なわれたデー
    タおよび上記外符号によるエラー訂正が行なわれたデー
    タとを格納するメモリと、 複数の処理のそれぞれが基準クロックにより規定される
    スロットに分解され、上記複数の処理にそれぞれ割り当
    てられた上記スロットが固定的な順番で並べられて１シ
    ーケンスが構成され、該１シーケンスが１フレームまた
    は１フィールドの期間で所定回数だけ繰り返されてエラ
    ー訂正処理をなし、上記１フレームまたは１フィールド
    の期間中の上記処理が行なわれていない上記スロットで
    上記メモリのリフレッシュ処理を行なうステップとを備
    え、 上記複数の処理は、上記メモリに対する上記内符号訂正
    後のデータ書き込みを行なう第１の処理，上記メモリに
    対するビデオデータの上記外符号訂正のためのデータの
    読み出しおよび書き込みを行なう第２の処理，およびデ
    ータ出力のための上記メモリからのデータの読み出しを
    行なう第３の処理であり、上記リフレッシュ処理を行な
    うステップは、上記第３の処理に割り当てられた上記ス
    ロットで上記リフレッシュ処理を行なうようにしたエラ
    ー訂正方法を有することを特徴とするディジタル信号再
    生方法。