CN101178922B - 高内存使用效率的纠错处理装置 - Google Patents
高内存使用效率的纠错处理装置 Download PDFInfo
- Publication number
- CN101178922B CN101178922B CN2006101437980A CN200610143798A CN101178922B CN 101178922 B CN101178922 B CN 101178922B CN 2006101437980 A CN2006101437980 A CN 2006101437980A CN 200610143798 A CN200610143798 A CN 200610143798A CN 101178922 B CN101178922 B CN 101178922B
- Authority
- CN
- China
- Prior art keywords
- internal memory
- data
- block code
- error correcting
- encoded block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及一种高内存使用效率的纠错处理装置，包含内存、总线装置、输入缓冲器及纠错处理模块。内存用以存储数据；总线装置控制内存的存取；输入缓冲器用以接收并暂存编码区块码数据，并经由总线装置将编码区块码数据写入内存中；纠错处理模块经由总线装置，以读取内存中的编码区块码数据，并对编码区块码数据作列方向译码及行方向译码，以获得译码数据及检查字节；其中，纠错处理模块仅将译码数据经由总线装置而写入该内存中，并且纠错处理模块抛弃检查字节。
Description
技术领域
本发明涉及纠错处理的技术，特别涉及一种高内存使用效率的纠错处理装置及方法。
背景技术
数字多功能光盘片(Digital Versatile Disc，DVD)的数据架构是由连续的错误纠正码区块(Error Correction Code Block，ECC Block)组成。错误纠正码区块是一种具有错误纠正能力的数据区块。其中，一张DVD光盘至少含有143,500个错误纠正码区块。
当DVD光驱读取DVD光盘片时，会对所读取的数据区块执行错误纠正。图1是一现有错误纠正系统使用内存的示意图。如图1所示，错误纠正码区块#3是一未经错误纠正处理的错误纠正码区块。错误纠正码区块#2是一正在执行错误纠正处理的错误纠正码区块。错误纠正码区块#1是一已经经过错误纠正处理的错误纠正码区块。
图2是现有错误纠正系统的时序示意图。如图2所示，在T1时，错误纠正系统由一数据信道(data channel)输入一未经错误纠正处理的错误纠正码区块(EFM #1)。在T2时，错误纠正系统由该数据信道输入一未经错误纠正处理的错误纠正码区块(EFM #2)，并且对先前输入的错误纠正码区块(EFM #1)执行错误纠正处理(ECC #1)。在T3时，错误纠正系统由该数据信道输入一未经错误纠正处理的错误纠正码区块(EFM #3)，并且对先前输入的错误纠正码区块(EFM #2)执行错误纠正处理(ECC #2)，同时输出已经经过错误纠正处理的错误纠正码区块(DMA#1)。
然而，现有错误纠正系统输出已经经过错误纠正处理的错误纠正码区块(DMA #1)时，由于该错误纠正码区块包含该译码数据及检查字节，不仅增加内存的使用量，更增加内存传输频宽的需求，因此，现有错误纠正系统仍存有诸多的缺失，有予以改进的必要。
发明内容
本发明的一个目的在于提供一种高内存使用效率的纠错处理装置，从而减少节省内存的使用量，以减少成本。
本发明的另一目的在于提供一种高内存使用效率的纠错处理装置，从而减少内存存取频宽，而能增加系统效能。
本发明的再一目的在于提供一种高内存使用效率的纠错处理装置，从而增加内存的使用效率。
为实现上述目的，本发明提出一种高内存使用效率的纠错处理装置，包含内存、总线装置、输入缓冲器、纠错处理模块及输出直接内存存取模块。该内存用以存储数据；该总线装置连接至该内存，以控制该内存的存取；该输入缓冲器用以接收并暂存编码区块码(blockcode)数据，并经由该总线装置将该编码区块码数据写入该内存中；该纠错处理模块连接至该总线装置，其经由该总线装置，以读取该内存中的该编码区块码数据，并对该编码区块码数据进行列方向译码及行方向译码，以获得译码数据及检查字节，该输出直接内存存取模块连接至该总线装置，以经由该总线装置，而读取并输出该内存中译码数据；其中，该总线装置包括数据切换模块，用以将数据在该内存、该输入缓冲器、该纠错处理模块及该输出直接内存存取模块之间传送；以及总线仲裁者，用以决定该输入缓冲器、该纠错处理模块及该输出直接内存存取模块之间存取该内存的次序，且该纠错处理模块仅将该译码数据经由该总线装置而写入该内存中，且该纠错处理模块抛弃该检查字节。
为实现上述目的，本发明还提出一种高内存使用效率的纠错处理装置，包含内存、总线装置、输入缓冲器、纠错处理模块、输出直接内存存取模块。该内存用以存储数据；该总线装置连接至该内存，用以控制该内存的存取；该输入缓冲器用以接收并暂存未经错误纠正处的编码区块码数据，并经由该总线装置将该未经错误纠正处的编码区块码数据写入该内存中；该纠错处理模块连接至该总线装置，其经由该总线装置以读取该内存中的该未经错误纠正处的编码区块码数据，并对该编码区块码数据作列方向译码及行方向译码，以获得译码数据及检查字节；该输出直接内存存取模块连接至该总线装置，以经由该总线装置，而读取并输出该内存中的数据；其中，在同一个时间段内，同时进行下列动作：存储于该输入缓冲器中的未经错误纠正处理的该编码区块码数据被写入该内存中；该纠错处理模块对先前写入的编码区块码数据的主数据与前述检查字节执行错误纠正处理，以产生该先前写入的编码区块码数据的前述译码数据及前述检查字节，该纠错处理模块仅将该编码区块码数据的该译码数据经由该总线装置而写入该内存中，且该纠错处理模块并抛弃该检查字节；该输出直接内存存取模块对内存中，在先前输入的该编码区块码数据的前述译码数据存入前，已经储存的译码数据执行直接内存存取。本发明与现有技术相比具有以下优点，能够有效减少内存的使用量，节省内存，降低成本；减少内存存取频宽，增加系统效能；同时，本发明还可有效增加内存的使用效率。
附图说明
图1是现有错误纠正系统使用内存的示意图。
图2是现有错误纠正系统的时序示意图。
图3是本发明的高内存使用效率的纠错处理装置的方块图。
图4是本发明的内存使用示意图。
图5是本发明高内存使用效率的纠错处理装置的时序示意图。
附图标记说明
内存 310 总线装置 320
输入缓冲器 330 纠错处理模块 340
输出直接内存存取模块 350
数据切换模块 321 总线仲裁者 322
具体实施方式
本发明的高内存使用效率的纠错处理装置，其是由一数据信道(data channel)接收一经由信道编码(channel coding)的编码信号，通过编码信号中的多余信息(redundancy information)以更正所接收的编码信号。该数据信道可为一无线信道(wireless channel)，例如IEEE802.11a、IEEE802.11b或是IEEE802.16中所定义的射频通道。该数据信道也可为一有线通道(wire channel)。例如将本发明的错误更正码译码系统使用在光盘(compact disk，CD)、数位录音带(digitalaudio tape，DAT)、迷你唱盘(minidisc，MD)、或数字多功能光盘(Digital Versatile Disc，DVD)上。
图3是本发明的高内存使用效率的纠错处理装置的方块图。该纠错处理装置包含：内存310、总线装置320、输入缓冲器330、纠错处理模块340、及输出直接内存存取模块350。
该内存310用以存储数据。该内存310为一动态随机存取内存(DRAM)。该动态随机存取内存可为同步动态随机存取内存(SDRAM)或是倍数数据率动态随机存取内存(Double Data Rate DRAM)。当该动态随机存取内存为倍数数据率动态随机存取内存时，该倍数数据率动态随机存取内存可为下列其中之一：DDR-I、DDR-II、DDR-333、或DDR-400。
该总线装置320连接至该内存310，以控制该内存310的存取。该总线装置320包含一数据切换模块321及一总线仲裁者322(busarbiter)。该数据切换模块321用以将数据在该内存310、该输入缓冲器330、该纠错处理模块340及该输出直接内存存取模块350间传送。
该总线仲裁者322用以决定该输入缓冲器330、该纠错处理模块340及该输出直接内存存取模块350间存取该内存的优先次序。该总线仲裁者322使用固定优先次序(fixed-priority)以决定该输入缓冲器330、该纠错处理模块340及该输出直接内存存取模块350间存取该内存的优先次序。在其它实施例中，该总线仲裁者亦可使用轮流平均(round-robin)以决定该输入缓冲器330、该纠错处理模块340及该输出直接内存存取模块350间存取该内存的优先次序。
该输入缓冲器330用以接收并暂存该数据信道传送的编码区块码(block code)数据，并经由该总线装置320将该编码区块码数据写入该内存310中。其中，该区块码数据是线性区块码(linear block code)，该编码区块码数据是经由理得-所罗门(Reed-Soloman)编码。
该纠错处理模块340连接至该总线装置320，其经由该总线装置320，以读取该内存310中的该编码区块码数据，并对该编码区块码数据进行列方向译码及行方向译码，以获得一译码数据及一检查字节。其中，该纠错处理模块340仅将该译码数据经由该总线装置320而写入该内存310中，且该纠错处理模块340并抛弃该检查字节。
图4是本发明的内存使用示意图。如图4所示，本发明将一错误纠正码区块的主数据与检查字节分开，以增加内存310的使用效率。如图4所示，由于错误纠正码区块#3主数据与错误纠正码区块#3检查字节存储在内存310中不同位置，当配置内存空间时，只需较小的内存空间即可达成，故可增加内存310的使用效率。
图5是本发明高内存使用效率的纠错处理装置的时序示意图。如图5所示，在T1时，存储于该输入缓冲器330中的一未经错误纠正处理的主数据与检查字节(EFM #1主数据、EFM #1检查字节)被写入该内存310中。
在T2时，存储于该输入缓冲器330中的一未经错误纠正处理的主数据与检查字节(EFM #2主数据、EFM #2检查字节)被写入该内存310中。并且纠错处理模块340对先前输入的主数据与检查字节(EFM #1主数据、EFM #1检查字节)执行错误纠正处理。该纠错处理模块340仅将该译码数据经由该总线装置320而写入该内存310中，且该纠错处理模块340并抛弃该检查字节。
在T3时，存储于该输入缓冲器330中的一未经错误纠正处理的主数据与检查字节(EFM #3主数据、EFM #3检查字节)被写入该内存310中。并且纠错处理模块340对先前输入的主数据与检查字节(EFM #2主数据、EFM #2检查字节)执行错误纠正处理。该纠错处理模块340仅将该译码数据经由该总线装置320而写入该内存310中，且该纠错处理模块340并抛弃该检查字节。该输出直接内存存取模块350读取内存310中的该译码数据(DMA #1主数据)。
由上述说明可知，本发明将一错误纠正码区块的主数据与检查字节分开，以增加内存310的使用效率。同时，该纠错处理模块在执行理得-所罗门译码后，仅将译码数据写回该内存310中，该纠错处理模块340并抛弃该检查字节，如此可节省内存的使用量。并且，由于译码后抛弃该检查字节，输出直接内存存取模块350仅需读取内存310中的该译码数据(DMA #1主数据)，可大量地节省内存存取频宽。
上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以权利要要求书所述为准，而非仅限于上述实施例。
Claims (9)
1.一种高内存使用效率的纠错处理装置，包括：
内存，用以存储数据；
总线装置，连接至该内存，用以控制该内存的存取；
输入缓冲器，用以接收并暂存一编码区块码数据，并经由该总线装置将该编码区块码数据写入该内存中；以及
纠错处理模块，连接至该总线装置，该纠错处理模块经由该总线装置，以读取该内存中的该编码区块码数据，并对该编码区块码数据作列方向译码及行方向译码，以获得译码数据及检查字节；以及
输出直接内存存取模块，其连接至该总线装置，以经由该总线装置，而读取并输出该内存中译码数据；
其特征在于，该总线装置包括数据切换模块，用以将数据在该内存、该输入缓冲器、该纠错处理模块及该输出直接内存存取模块之间传送；以及总线仲裁者，用以决定该输入缓冲器、该纠错处理模块及该输出直接内存存取模块之间存取该内存的次序，且该纠错处理模块将该译码数据经由该总线装置而写入该内存中，且该纠错处理模块抛弃该检查字节。
2.根据权利要求1所述的纠错处理装置，其特征在于，该区块码数据为线性区块码。
3.根据权利要求2所述的纠错处理装置，其特征在于，该编码区块码数据通过理得-所罗门编码。
4.根据权利要求1所述的纠错处理装置，其特征在于，该总线仲裁者使用固定优先次序以决定该输入缓冲器、该纠错处理模块及该输出直接内存存取模块之间存取该内存的次序。
5.根据权利要求4所述的纠错处理装置，其特征在于，该总线仲裁者使用轮流平均以决定该输入缓冲器、该纠错处理模块及该输出直接内存存取模块之间存取该内存的次序。
6.根据权利要求1所述的纠错处理装置，其特征在于，该内存为动态随机存取内存。
7.根据权利要求6所述的纠错处理装置，其特征在于，该动态随机存取内存为同步动态随机存取内存。
8.根据权利要求6所述的纠错处理装置，其特征在于，该动态随机存取内存为倍数数据率动态随机存取内存。
9.一种高内存使用效率的纠错处理装置，包括：
内存，用以存储数据；
总线装置，连接至该内存，用以控制该内存的存取；
输入缓冲器，用以接收并暂存一未经错误纠正处理的编码区块码数据，并经由该总线装置将该未经错误纠正处理的编码区块码数据写入该内存中；
纠错处理模块，连接至该总线装置，其经由该总线装置以读取该内存中的未经错误纠正处理的编码区块码数据，并对该编码区块码数据作列方向译码及行方向译码，以获得一译码数据及一检查字节；以及
输出直接内存存取模块，其连接至该总线装置，以经由该总线装置，而读取并输出该内存中的数据；
其特征在于，在一第一个时段内，储存于该输入缓冲器中的一第一未经错误纠正处理的编码区块码数据被写入该内存中；在一第二个时段内，储存于该输入缓冲器中的一第二未经错误纠正处理的编码区块码数据被写入该内存中，该纠错处理模块对先前输入的该第一编码区块码数据的主数据与检查字节执行错误纠正处理，以产生该第一编码区块码数据的译码数据及检查字节，该纠错处理模块将该第一编码区块码数据的译码数据经由该总线装置而写入该内存中，且该纠错处理模块抛弃该第一编码区块码数据的检查字节；在之后的时段，同时进行下列动作：存储于该输入缓冲器中的一第三未经错误纠正处理的编码区块码数据被写入该内存中；该纠错处理模块对先前写入的该第二编码区块码数据的主数据与检查字节执行错误纠正处理，以产生先前写入的该第二编码区块码数据的译码数据及检查字节，该纠错处理模块将该第二编码区块码数据的译码数据经由该总线装置而写入该内存中，且该纠错处理模块并抛弃该第二编码区块码数据的检查字节；该输出直接内存存取模块对内存中，先前写入的该第一编码区块码数据的译码数据执行直接内存存取。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101437980A CN101178922B (zh) | 2006-11-06 | 2006-11-06 | 高内存使用效率的纠错处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101437980A CN101178922B (zh) | 2006-11-06 | 2006-11-06 | 高内存使用效率的纠错处理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101178922A CN101178922A (zh) | 2008-05-14 |
| CN101178922B true CN101178922B (zh) | 2010-09-01 |
Family
ID=39405132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101437980A Expired - Fee Related CN101178922B (zh) | 2006-11-06 | 2006-11-06 | 高内存使用效率的纠错处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101178922B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115878365A (zh) * | 2021-09-27 | 2023-03-31 | 华为技术有限公司 | 内存纠错方法、装置及相关设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1033889A (zh) * | 1987-05-15 | 1989-07-12 | 计数设备公司 | 字节写错误码的方法和装置 |
| CN1354467A (zh) * | 2000-11-21 | 2002-06-19 | 扬智科技股份有限公司 | 软盘的解码系统及其方法 |
-
2006
- 2006-11-06 CN CN2006101437980A patent/CN101178922B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1033889A (zh) * | 1987-05-15 | 1989-07-12 | 计数设备公司 | 字节写错误码的方法和装置 |
| CN1354467A (zh) * | 2000-11-21 | 2002-06-19 | 扬智科技股份有限公司 | 软盘的解码系统及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101178922A (zh) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113409856B (zh) | 半导体存储器装置和包括半导体存储器装置的存储器系统 | |
| US20070061691A1 (en) | System for encoding digital data and method of the same | |
| JP2016045955A (ja) | メモリ装置及びその動作方法並びにメモリモジュール | |
| US20060259850A1 (en) | Error correcting apparatus | |
| CN112596674A (zh) | 一种用于固态硬盘主控缓存数据双重保护的方法及系统 | |
| US9465544B2 (en) | Method of processing data and system using the same | |
| CN102693096B (zh) | 基于位的串行传输云存储方法及装置 | |
| KR100276407B1 (ko) | 동적 대역폭 변경 데이타 전송 방법 및 시스템 | |
| CN101178922B (zh) | 高内存使用效率的纠错处理装置 | |
| KR100688574B1 (ko) | 광디스크의 데이터 처리장치 및 처리방법 | |
| JPH11143787A (ja) | 記録再生装置 | |
| TWI689935B (zh) | 具糾錯電路的記憶體 | |
| JP5361826B2 (ja) | 記録ユニット及び故障チップ特定方法 | |
| CN102456400B (zh) | 使用于闪存的控制方法与控制器 | |
| US20100091399A1 (en) | Architecture for data storage systems | |
| JPH11259238A (ja) | 信号処理装置 | |
| US20050165737A1 (en) | Information processing apparatus | |
| CN101231865B (zh) | 光储存媒体的写入方法及装置 | |
| US20080104483A1 (en) | Error corrector with a high use efficiency of a memory | |
| CN110688248B (zh) | 一种可变动码率与更正能力内存控制方法 | |
| US20230385147A1 (en) | Memory control circuit, memory, and memory module | |
| JP4257656B2 (ja) | オーディオデータ処理装置 | |
| KR100219158B1 (ko) | 메모리를 공유하는 광디스크재생시스템 | |
| KR100390120B1 (ko) | 신호 처리 장치 | |
| KR19980027486A (ko) | 광디스크재생시스템의 효율적인 메모리관리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100901 Termination date: 20161106 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |