JPH114139A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH114139A JPH114139A JP15560497A JP15560497A JPH114139A JP H114139 A JPH114139 A JP H114139A JP 15560497 A JP15560497 A JP 15560497A JP 15560497 A JP15560497 A JP 15560497A JP H114139 A JPH114139 A JP H114139A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter
- voltage
- current source
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 複数の電圧制御電流源と複数のコンデンサか
ら構成される抵抗両終端ＬＣ梯子型フィルタ回路におい
て、終端抵抗動作を行う回路と直列リアクタンス動作を
行う回路の接続点に形成される寄生容量による不要な時
定数の発生をなくし、良好なフィルタ特性を得る。 【解決手段】 抵抗動作を行う電圧制御電流源と直列−
並列変換動作を行う２つの電圧制御電流源とを１つの電
圧制御電流源２で構成し、終端抵抗がフィルタを構成す
る並列コンデンサ１０と接続されるようにすることによ
り、容量値を寄生容量分だけ小さくするか、または相互
コンダクタンス値を調整することにより、フィルタ特性
に対する寄生容量の影響を相殺することができ、フィル
タ特性のずれを低減することができる。
ら構成される抵抗両終端ＬＣ梯子型フィルタ回路におい
て、終端抵抗動作を行う回路と直列リアクタンス動作を
行う回路の接続点に形成される寄生容量による不要な時
定数の発生をなくし、良好なフィルタ特性を得る。 【解決手段】 抵抗動作を行う電圧制御電流源と直列−
並列変換動作を行う２つの電圧制御電流源とを１つの電
圧制御電流源２で構成し、終端抵抗がフィルタを構成す
る並列コンデンサ１０と接続されるようにすることによ
り、容量値を寄生容量分だけ小さくするか、または相互
コンダクタンス値を調整することにより、フィルタ特性
に対する寄生容量の影響を相殺することができ、フィル
タ特性のずれを低減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、フィルタ回路、詳
しくはＩＣ化に適したアクティブフィルタ回路に関する
ものである。
しくはＩＣ化に適したアクティブフィルタ回路に関する
ものである。
【０００２】
【従来の技術】ＩＣ化に適したフィルタ回路のひとつと
して、通過域内においてリアクタンス素子に対する素子
感度が低いという特徴を持つ抵抗両終端ＬＣ梯子型フィ
ルタ回路を原形フィルタとし、これを電圧制御電流源と
コンデンサにより構成し、リアクタンス素子に対して低
感度であるという特徴を受け継ぐ方法がある。
して、通過域内においてリアクタンス素子に対する素子
感度が低いという特徴を持つ抵抗両終端ＬＣ梯子型フィ
ルタ回路を原形フィルタとし、これを電圧制御電流源と
コンデンサにより構成し、リアクタンス素子に対して低
感度であるという特徴を受け継ぐ方法がある。
【０００３】上述した方法の一例として、文献（Ｆ．Ｋ
ＲＵＭＭＥＮＡＣＨＥＲ ａｎｄＶＡＮ ＲＵＹＭＢＥ
ＫＥ、”Ｉｎｔｅｇｒａｔｅｄ Ｓｅｌｅｃｔｉｖｉｔ
ｙｆｏｒ Ｎａｒｒｏｗ−Ｂａｎｄ ＦＭ ＩＦ Ｓｙ
ｓｔｅｍ” ＩＥＥＥＪｏｕｒｎａｌ ｏｆ Ｓｏｌｉ
ｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、ｖｏｌ．２５、ｎ
ｏ．３、ｐｐ．７５７−７６０、Ｊｕｎｅ １９９０）
に記載されたフィルタ回路がある。
ＲＵＭＭＥＮＡＣＨＥＲ ａｎｄＶＡＮ ＲＵＹＭＢＥ
ＫＥ、”Ｉｎｔｅｇｒａｔｅｄ Ｓｅｌｅｃｔｉｖｉｔ
ｙｆｏｒ Ｎａｒｒｏｗ−Ｂａｎｄ ＦＭ ＩＦ Ｓｙ
ｓｔｅｍ” ＩＥＥＥＪｏｕｒｎａｌ ｏｆ Ｓｏｌｉ
ｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、ｖｏｌ．２５、ｎ
ｏ．３、ｐｐ．７５７−７６０、Ｊｕｎｅ １９９０）
に記載されたフィルタ回路がある。
【０００４】この回路は、１８次のπ型抵抗両終端ＬＣ
梯子型バンドパスフィルタ回路を、電圧制御電流源によ
る抵抗回路と、２つの電圧制御電流源と並列コンデンサ
による並列インダクタ回路と、並列コンデンサと上記の
並列インダクタ回路を４つの電圧制御電流源で構成され
た直列−並列変換回路で変換した直列リアクタンス回路
を用いて構成している。
梯子型バンドパスフィルタ回路を、電圧制御電流源によ
る抵抗回路と、２つの電圧制御電流源と並列コンデンサ
による並列インダクタ回路と、並列コンデンサと上記の
並列インダクタ回路を４つの電圧制御電流源で構成され
た直列−並列変換回路で変換した直列リアクタンス回路
を用いて構成している。
【０００５】図７は並列抵抗として動作する回路の説明
図である。図７において、入力電圧Ｖｒと入力電流Ｉｒ
の関係から以下の関係式が成り立つので、この回路は並
列抵抗として動作する。 Ｉｒ＝Ｖｒ・ｇｍ Ｖｒ／Ｉｒ＝１／ｇｍ ＝Ｒ ∴ｇｍ＝１／Ｒ ・・・（１）
図である。図７において、入力電圧Ｖｒと入力電流Ｉｒ
の関係から以下の関係式が成り立つので、この回路は並
列抵抗として動作する。 Ｉｒ＝Ｖｒ・ｇｍ Ｖｒ／Ｉｒ＝１／ｇｍ ＝Ｒ ∴ｇｍ＝１／Ｒ ・・・（１）
【０００６】図８は並列インダクタとして動作する回路
の説明図である。図８において、入力電圧Ｖｌと入力電
流Ｉｌの関係より以下の関係式成り立つので、この回路
は並列インダクタとして動作する。 Ｉｌ＝（Ｖｌ・ｇｍ・ｓＣ）・ｇｍ ＝Ｖｌ・ｇｍ2 ／ｓＣ Ｖｌ／Ｉｌ＝ｓＣ／ｇｍ2 ＝ｓＬ ∴Ｃ＝Ｌ・ｇｍ2 ・・・（２）
の説明図である。図８において、入力電圧Ｖｌと入力電
流Ｉｌの関係より以下の関係式成り立つので、この回路
は並列インダクタとして動作する。 Ｉｌ＝（Ｖｌ・ｇｍ・ｓＣ）・ｇｍ ＝Ｖｌ・ｇｍ2 ／ｓＣ Ｖｌ／Ｉｌ＝ｓＣ／ｇｍ2 ＝ｓＬ ∴Ｃ＝Ｌ・ｇｍ2 ・・・（２）
【０００７】図９は直列リアクタンス回路（コンデン
サ、インダクタ）として動作する回路の説明図である。
図９において、入力電圧Ｖｌｃ１と入力電流Ｉｌｃ１の
関係より以下の関係式成り立つ、 Ｉｌｃ１＝Ｖｌｃ１・ｇｍ・Ｚ・ｇｍ ＝Ｖｌｃ１・ｇｍ2 ・Ｚ Ｖｌｃ１／Ｉｌｃ１＝１／（Ｚ・ｇｍ2 ） ＝（１／ｇｍ2 ）・（ｓＣｌａ＋（ｇｍ2 ／ｓＣｃａ）） ＝（１／ｓＣａ）＋ｓＬａ ∴Ｃ１ａ＝Ｌａ・ｇｍ2 、Ｃｃａ＝Ｃａ ・・・（３） ただし、ｌ／Ｚ＝ｓＣｌａ＋（ｇｍ2 ／ｓＣｃａ） また、出力電圧Ｖｌｃ２と出力電流Ｉｌｃ２についても
同様であるので、この回路は直列リアクタンス回路とし
て動作する。
サ、インダクタ）として動作する回路の説明図である。
図９において、入力電圧Ｖｌｃ１と入力電流Ｉｌｃ１の
関係より以下の関係式成り立つ、 Ｉｌｃ１＝Ｖｌｃ１・ｇｍ・Ｚ・ｇｍ ＝Ｖｌｃ１・ｇｍ2 ・Ｚ Ｖｌｃ１／Ｉｌｃ１＝１／（Ｚ・ｇｍ2 ） ＝（１／ｇｍ2 ）・（ｓＣｌａ＋（ｇｍ2 ／ｓＣｃａ）） ＝（１／ｓＣａ）＋ｓＬａ ∴Ｃ１ａ＝Ｌａ・ｇｍ2 、Ｃｃａ＝Ｃａ ・・・（３） ただし、ｌ／Ｚ＝ｓＣｌａ＋（ｇｍ2 ／ｓＣｃａ） また、出力電圧Ｖｌｃ２と出力電流Ｉｌｃ２についても
同様であるので、この回路は直列リアクタンス回路とし
て動作する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来のフィルタ回路の変換方法を用いて、終端抵抗と直列
リアクタンス回路が接続される場合、寄生容量による不
要な時定数が発生して、フィルタ特性にずれが発生して
しまうという問題を有していた。
来のフィルタ回路の変換方法を用いて、終端抵抗と直列
リアクタンス回路が接続される場合、寄生容量による不
要な時定数が発生して、フィルタ特性にずれが発生して
しまうという問題を有していた。
【０００９】このような問題が発生する一例として、入
力側終端抵抗と直列リアクタンス素子が接続される４次
Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路につ
いて説明する。
力側終端抵抗と直列リアクタンス素子が接続される４次
Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路につ
いて説明する。
【００１０】図２に４次Ｔ型抵抗両終端ＬＣ梯子型バン
ドパスフィルタ回路を示す。図２において、入力側終端
抵抗を並列抵抗とするために、入力信号を電圧から電流
に変換すると図３に示す回路になる。入力電圧Ｖｉｎと
入力電流Ｉｉｎの関係は以下のようになる。 Ｉｉｎ＝Ｖｉｎ／Ｒ１ ・・・（４）
ドパスフィルタ回路を示す。図２において、入力側終端
抵抗を並列抵抗とするために、入力信号を電圧から電流
に変換すると図３に示す回路になる。入力電圧Ｖｉｎと
入力電流Ｉｉｎの関係は以下のようになる。 Ｉｉｎ＝Ｖｉｎ／Ｒ１ ・・・（４）
【００１１】図３に示す回路を、図７〜図９を用いて説
明した変換方法を用いて電圧制御電流源とコンデンサで
構成すると、図１０に示すブロック図になる。図１０に
おいて、１０１〜１１１は相互コンダクタンスがｇｍ
（もしくは−ｇｍ）である電圧制御電流源、１１２〜１
１５はコンデンサ、１１６は入力端子、１１７は出力端
子、１１８は寄生容量Ｃｐである。
明した変換方法を用いて電圧制御電流源とコンデンサで
構成すると、図１０に示すブロック図になる。図１０に
おいて、１０１〜１１１は相互コンダクタンスがｇｍ
（もしくは−ｇｍ）である電圧制御電流源、１１２〜１
１５はコンデンサ、１１６は入力端子、１１７は出力端
子、１１８は寄生容量Ｃｐである。
【００１２】コンデンサ１１２〜１１５に並列に形成さ
れる寄生容量はコンデンサ１１２〜１１５の容量値を寄
生容量分だけ小さくするか、相互コンダクタンス値を調
整することにより、フィルタ特性に対する寄生容量の影
響を相殺することができるが、入力側終端抵抗と直列リ
アクタンス回路の接続点（電圧制御電流源１０２、１０
４の出力と電圧制御電流源１０３の入力の接続点）と基
準電位点との間に形成される寄生容量の影響を相殺する
ことはできず、フィルタ特性にずれが発生してしまうと
いう問題を有していた。
れる寄生容量はコンデンサ１１２〜１１５の容量値を寄
生容量分だけ小さくするか、相互コンダクタンス値を調
整することにより、フィルタ特性に対する寄生容量の影
響を相殺することができるが、入力側終端抵抗と直列リ
アクタンス回路の接続点（電圧制御電流源１０２、１０
４の出力と電圧制御電流源１０３の入力の接続点）と基
準電位点との間に形成される寄生容量の影響を相殺する
ことはできず、フィルタ特性にずれが発生してしまうと
いう問題を有していた。
【００１３】本発明は、上記従来の問題を解決するもの
で、終端抵抗と直列リアクタンス回路が接続されるよう
な抵抗両終端ＬＣ梯子型フィルタ回路を、電圧制御電流
源とコンデンサにより構成しても、寄生容量の影響を相
殺することができ、フィルタ特性のずれを低減すること
ができる優れたフィルタ回路を提供することを目的とす
る。
で、終端抵抗と直列リアクタンス回路が接続されるよう
な抵抗両終端ＬＣ梯子型フィルタ回路を、電圧制御電流
源とコンデンサにより構成しても、寄生容量の影響を相
殺することができ、フィルタ特性のずれを低減すること
ができる優れたフィルタ回路を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、複数の電圧制御電流源と複数のコンデン
サから構成される抵抗両終端ＬＣ梯子型フィルタ回路に
おいて、入力側終端抵抗回路とこの入力側終端抵抗回路
に接続される直列−並列変換回路とを１つの電圧制御電
流源で構成したものであり、これにより、寄生容量の影
響を相殺することができ、フィルタ特性のずれを低減す
ることができる優れたフィルタ回路が得られる。
成するために、複数の電圧制御電流源と複数のコンデン
サから構成される抵抗両終端ＬＣ梯子型フィルタ回路に
おいて、入力側終端抵抗回路とこの入力側終端抵抗回路
に接続される直列−並列変換回路とを１つの電圧制御電
流源で構成したものであり、これにより、寄生容量の影
響を相殺することができ、フィルタ特性のずれを低減す
ることができる優れたフィルタ回路が得られる。
【００１５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数の電圧制御電流源と複数のコンデンサから構成
される抵抗両終端ＬＣ梯子型フィルタ回路において、入
力側終端抵抗回路とこの入力側終端抵抗回路に接続され
る直列−並列変換回路とを１つの電圧制御電流源で構成
したことを特徴とするフィルタ回路であり、寄生容量の
影響を相殺し不要な時定数の発生を抑えることができ、
フィルタ特性のずれを低減できるという作用を有する。
は、複数の電圧制御電流源と複数のコンデンサから構成
される抵抗両終端ＬＣ梯子型フィルタ回路において、入
力側終端抵抗回路とこの入力側終端抵抗回路に接続され
る直列−並列変換回路とを１つの電圧制御電流源で構成
したことを特徴とするフィルタ回路であり、寄生容量の
影響を相殺し不要な時定数の発生を抑えることができ、
フィルタ特性のずれを低減できるという作用を有する。
【００１６】本発明の請求項２に記載の発明は、偶数次
Ｔ型抵抗両終端ＬＣ梯子型フィルタ回路を原型フィルタ
とする請求項１記載のフィルタ回路であり、ＩＣ化に適
したフィルタ回路を実現できるという作用を有する。
Ｔ型抵抗両終端ＬＣ梯子型フィルタ回路を原型フィルタ
とする請求項１記載のフィルタ回路であり、ＩＣ化に適
したフィルタ回路を実現できるという作用を有する。
【００１７】以下、本発明の実施の形態について、図１
から図６を参照して説明する。 （実施の形態）図１は本発明の実施の形態におけるフィ
ルタ回路の構成を示すブロック図である。図１におい
て、１〜９は相互コンダクタンスがｇｍ（もしくは−ｇ
ｍ）である電圧制御電流源、１０〜１３はコンデンサ、
１４は入力端子、１５は出力端子である。
から図６を参照して説明する。 （実施の形態）図１は本発明の実施の形態におけるフィ
ルタ回路の構成を示すブロック図である。図１におい
て、１〜９は相互コンダクタンスがｇｍ（もしくは−ｇ
ｍ）である電圧制御電流源、１０〜１３はコンデンサ、
１４は入力端子、１５は出力端子である。
【００１８】以上のように構成されたフィルタ回路につ
いて、どのようにして４次Ｔ型抵抗両終端ＬＣ梯子型バ
ンドパスフィルタ回路を電圧制御電流源とコンデンサで
構成するのかを、図２から図６を参照して説明する。ま
ず、図２に４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフ
ィルタ回路を示す。図２において入力信号を電圧から電
流に変換すると図３に示す回路になる。このとき、図３
の回路の各岐路の関係式は次のようになる。 Ｉ１＝Ｉｉｎ−Ｉ２、Ｖ１＝Ｒ１・Ｉ１ Ｉ２＝Ｉ３、Ｖ２＝Ｉ２／ｓＣ１ Ｉ３＝Ｖ３／ｓＬ１、Ｖ３＝Ｖ１−Ｖ２−Ｖ４ Ｉ４＝Ｖ４／ｓＬ２、Ｖ４＝Ｖ５ Ｉ５＝Ｉ３−Ｉ４−Ｉ６、Ｖ５＝Ｉ５／ｓＣ２ Ｉ６＝Ｖ６／Ｒ２、Ｖ６＝Ｖ５ ・・・（５）
いて、どのようにして４次Ｔ型抵抗両終端ＬＣ梯子型バ
ンドパスフィルタ回路を電圧制御電流源とコンデンサで
構成するのかを、図２から図６を参照して説明する。ま
ず、図２に４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフ
ィルタ回路を示す。図２において入力信号を電圧から電
流に変換すると図３に示す回路になる。このとき、図３
の回路の各岐路の関係式は次のようになる。 Ｉ１＝Ｉｉｎ−Ｉ２、Ｖ１＝Ｒ１・Ｉ１ Ｉ２＝Ｉ３、Ｖ２＝Ｉ２／ｓＣ１ Ｉ３＝Ｖ３／ｓＬ１、Ｖ３＝Ｖ１−Ｖ２−Ｖ４ Ｉ４＝Ｖ４／ｓＬ２、Ｖ４＝Ｖ５ Ｉ５＝Ｉ３−Ｉ４−Ｉ６、Ｖ５＝Ｉ５／ｓＣ２ Ｉ６＝Ｖ６／Ｒ２、Ｖ６＝Ｖ５ ・・・（５）
【００１９】上記式（５）をシグナルフローグラフで表
すと図４に示すようになる。さらに、式（５）から以下
の関係式が成り立つ。 Ｖ３＝Ｖ１−Ｖ２−Ｖ４ ＝Ｒ１・Ｉ１−Ｒ１・Ｉ３−Ｖ５ ＝Ｒ１・Ｉｉｎ−Ｒ１・Ｉ３−（Ｉ３／ｓＣ１）−Ｖ５ ・・・（６） Ｉ５＝Ｉ３−Ｉ４−Ｉ６ ＝Ｉ３−（Ｖ４／ｓＬ２）−（Ｖ６／Ｒ２） ＝Ｉ３−（Ｖ５／ｓＬ２）−（Ｖ５／Ｒ２） ・・・（７）
すと図４に示すようになる。さらに、式（５）から以下
の関係式が成り立つ。 Ｖ３＝Ｖ１−Ｖ２−Ｖ４ ＝Ｒ１・Ｉ１−Ｒ１・Ｉ３−Ｖ５ ＝Ｒ１・Ｉｉｎ−Ｒ１・Ｉ３−（Ｉ３／ｓＣ１）−Ｖ５ ・・・（６） Ｉ５＝Ｉ３−Ｉ４−Ｉ６ ＝Ｉ３−（Ｖ４／ｓＬ２）−（Ｖ６／Ｒ２） ＝Ｉ３−（Ｖ５／ｓＬ２）−（Ｖ５／Ｒ２） ・・・（７）
【００２０】式（６）、式（７）の関係式から図４は図
５に示すシグナルフローグラフのように変換できる。こ
こで、各岐路において加算器や分配器を用いずにフィル
タ回路を構成できるようにするために、信号の加算点が
電流、信号の分配点が電圧となるように、Ｖ３（電圧）
→ｇｍ・Ｖ３（電流）、Ｉ３（電流）→Ｉ３／ｇｍ（電
圧）とし、電圧制御電流源とコンデンサでフィルタ回路
を構成し、かつ伝達関数が変化しないように相互コンダ
クタンスがｇｍである電圧制御電流源を挿入すると次の
関係式のようになる。 Ｖ３＝Ｒ１・Ｉｉｎ−Ｒ１・Ｉ３−（Ｉ３／ｓＣ１）−Ｖ５ ｇｍ・Ｖ３＝ｇｍ・（Ｒ１・Ｉｉｎ−Ｒ１・ｇｍ・（Ｉ３／ｇｍ） −ｇｍ（（Ｉ３／ｇｍ）／ｓＣ１）−Ｖ５） ＝ｇｍ・（１・ｇｍ）・Ｉｉｎ −ｇｍ・（１／ｇｍ）ｇｍ・（Ｉ３／ｇｍ） −ｇｍ・ｇｍ（（Ｉ３／ｇｍ）／ｓＣ１）−ｇｍ・Ｖ５ ＝Ｉｉｎ−ｇｍ・（Ｉ３／ｇｍ） −ｇｍ（１／ｓＣ１）・ｇｍ・（Ｉ３／ｇｍ）−ｇｍ・Ｖ５ ・・・（８） ただし、Ｒ１＝１／ｇｍ Ｉ３＝（Ｖ３／ｓＬ１） （Ｉ３／ｇｍ）＝（１／ｇｍ）・（１／ｇｍ）・（ｇｍ・Ｖ３／ｓＬ１） ＝（ｇｍ・Ｖ３／（ｓＬ１・ｇｍ2 ） ・・・（９） Ｉ５＝Ｉ３−（Ｖ５／ｓＬ２）−（Ｖ５／Ｒ２） ＝（Ｉ３／ｇｍ）・ｇｍ −ｇｍ（Ｖ５／（ｓＬ２・ｇｍ2 ））・ｇｍ−ｇｍ・Ｖ５ ・・・（１０） ただし、Ｒ２＝１／ｇｍ
５に示すシグナルフローグラフのように変換できる。こ
こで、各岐路において加算器や分配器を用いずにフィル
タ回路を構成できるようにするために、信号の加算点が
電流、信号の分配点が電圧となるように、Ｖ３（電圧）
→ｇｍ・Ｖ３（電流）、Ｉ３（電流）→Ｉ３／ｇｍ（電
圧）とし、電圧制御電流源とコンデンサでフィルタ回路
を構成し、かつ伝達関数が変化しないように相互コンダ
クタンスがｇｍである電圧制御電流源を挿入すると次の
関係式のようになる。 Ｖ３＝Ｒ１・Ｉｉｎ−Ｒ１・Ｉ３−（Ｉ３／ｓＣ１）−Ｖ５ ｇｍ・Ｖ３＝ｇｍ・（Ｒ１・Ｉｉｎ−Ｒ１・ｇｍ・（Ｉ３／ｇｍ） −ｇｍ（（Ｉ３／ｇｍ）／ｓＣ１）−Ｖ５） ＝ｇｍ・（１・ｇｍ）・Ｉｉｎ −ｇｍ・（１／ｇｍ）ｇｍ・（Ｉ３／ｇｍ） −ｇｍ・ｇｍ（（Ｉ３／ｇｍ）／ｓＣ１）−ｇｍ・Ｖ５ ＝Ｉｉｎ−ｇｍ・（Ｉ３／ｇｍ） −ｇｍ（１／ｓＣ１）・ｇｍ・（Ｉ３／ｇｍ）−ｇｍ・Ｖ５ ・・・（８） ただし、Ｒ１＝１／ｇｍ Ｉ３＝（Ｖ３／ｓＬ１） （Ｉ３／ｇｍ）＝（１／ｇｍ）・（１／ｇｍ）・（ｇｍ・Ｖ３／ｓＬ１） ＝（ｇｍ・Ｖ３／（ｓＬ１・ｇｍ2 ） ・・・（９） Ｉ５＝Ｉ３−（Ｖ５／ｓＬ２）−（Ｖ５／Ｒ２） ＝（Ｉ３／ｇｍ）・ｇｍ −ｇｍ（Ｖ５／（ｓＬ２・ｇｍ2 ））・ｇｍ−ｇｍ・Ｖ５ ・・・（１０） ただし、Ｒ２＝１／ｇｍ
【００２１】式（８）、式（９）、式（１０）の関係式
から図５は図６に示すシグナルフローグラフのように変
換できる。図６を電圧制御電流源とコンデンサで実現す
ると図１に示すブロック図のようになる。ここで、図１
におけるコンデンサ１０〜１３の値は以下の関係式のよ
うになる。 Ｃｌ１＝Ｌ１・ｇｍ2 、Ｃｃ１＝Ｃ１ Ｃｃ２＝Ｃ２、Ｃｌ２＝Ｌ２・ｇｍ2 ・・・（１１）
から図５は図６に示すシグナルフローグラフのように変
換できる。図６を電圧制御電流源とコンデンサで実現す
ると図１に示すブロック図のようになる。ここで、図１
におけるコンデンサ１０〜１３の値は以下の関係式のよ
うになる。 Ｃｌ１＝Ｌ１・ｇｍ2 、Ｃｃ１＝Ｃ１ Ｃｃ２＝Ｃ２、Ｃｌ２＝Ｌ２・ｇｍ2 ・・・（１１）
【００２２】従来のフィルタ回路は、終端抵抗と直列リ
アクタンス回路とが接続される場合、寄生容量による不
要な時定数が発生してフィルタ特性にずれが発生してし
まうのに対して、本発明の実施の形態によるフィルタ回
路は、終端抵抗がフィルタを構成する並列コンデンサと
接続されるので、容量値を寄生容量分だけ小さくする
か、または相互コンダクタンス値を調整することによ
り、フィルタ特性に対する寄生容量の影響を相殺し、フ
ィルタ特性のずれを低減できるという点で優れた効果が
得られる。
アクタンス回路とが接続される場合、寄生容量による不
要な時定数が発生してフィルタ特性にずれが発生してし
まうのに対して、本発明の実施の形態によるフィルタ回
路は、終端抵抗がフィルタを構成する並列コンデンサと
接続されるので、容量値を寄生容量分だけ小さくする
か、または相互コンダクタンス値を調整することによ
り、フィルタ特性に対する寄生容量の影響を相殺し、フ
ィルタ特性のずれを低減できるという点で優れた効果が
得られる。
【００２３】以上のように、本発明の実施の形態によれ
ば、抵抗動作を行う電圧制御電流源と直列−並列変換動
作を行う２つの電圧制御電流源を１つの電圧制御電流源
で構成し、終端抵抗がフィルタを構成する並列コンデン
サと接続されるようにすることにより、容量値を寄生容
量分だけ小さくするか、または相互コンダクタンス値を
調整することにより、フィルタ特性に対する寄生容量の
影響を相殺し、フィルタ特性のずれを低減することがで
きる。
ば、抵抗動作を行う電圧制御電流源と直列−並列変換動
作を行う２つの電圧制御電流源を１つの電圧制御電流源
で構成し、終端抵抗がフィルタを構成する並列コンデン
サと接続されるようにすることにより、容量値を寄生容
量分だけ小さくするか、または相互コンダクタンス値を
調整することにより、フィルタ特性に対する寄生容量の
影響を相殺し、フィルタ特性のずれを低減することがで
きる。
【００２４】なお、以上の説明では、原形フィルタを４
次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路と
し、これを電圧制御電流源とコンデンサで構成した例で
説明したが、より高次の偶数次Ｔ型抵抗両終端ＬＣ梯子
型バンドパスフィルタ回路についても同様に実施可能で
ある。また、片側接地の電圧制御電流源ではなく、入出
力が差動形式の電圧制御電流源を用いて、全差動型フィ
ルタ回路を構成しても同様に実施可能である。
次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路と
し、これを電圧制御電流源とコンデンサで構成した例で
説明したが、より高次の偶数次Ｔ型抵抗両終端ＬＣ梯子
型バンドパスフィルタ回路についても同様に実施可能で
ある。また、片側接地の電圧制御電流源ではなく、入出
力が差動形式の電圧制御電流源を用いて、全差動型フィ
ルタ回路を構成しても同様に実施可能である。
【００２５】
【発明の効果】以上説明したように本発明は、入力側終
端抵抗回路とこの入力側終端抵抗回路に接続される直列
−並列変換回路を１つの電圧制御電流源で構成すること
により、寄生容量の影響を相殺し、不要な時定数の発生
を抑えることができ、フィルタ特性のずれを低減できる
という効果が得られる。
端抵抗回路とこの入力側終端抵抗回路に接続される直列
−並列変換回路を１つの電圧制御電流源で構成すること
により、寄生容量の影響を相殺し、不要な時定数の発生
を抑えることができ、フィルタ特性のずれを低減できる
という効果が得られる。
【図１】本発明の実施の形態におけるフィルタ回路の構
成を示すブロック図
成を示すブロック図
【図２】図１のフィルタ回路の原形フィルタとなる４次
Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタの回路図
Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタの回路図
【図３】図２の４次Ｔ型抵抗両終端ＬＣ梯子型バンドパ
スフィルタ回路の入力信号を電圧から電流に変換した回
路図
スフィルタ回路の入力信号を電圧から電流に変換した回
路図
【図４】本発明の実施の形態を説明するためのシグナル
フロー図
フロー図
【図５】本発明の実施の形態を説明するためのシグナル
フロー図
フロー図
【図６】本発明の実施の形態を説明するためのシグナル
フロー図
フロー図
【図７】電圧制御電流源による抵抗回路を説明するため
の模式図
の模式図
【図８】電圧制御電流源とコンデンサによるインダクタ
ンス回路を説明するための模式図
ンス回路を説明するための模式図
【図９】電圧制御電流源とコンデンサによる直列リアク
タンス回路を説明するための模式図
タンス回路を説明するための模式図
【図１０】従来のフィルタ回路の構成を示すブロック模
式図
式図
１〜９ 電圧制御電流源 １０〜１３ コンデンサ １０１〜１１１ 電圧制御電流源 １１２〜１１５ コンデンサ １１８ 寄生容量
Claims (2)
- 【請求項１】 複数の電圧制御電流源と複数のコンデン
サから構成される抵抗両終端ＬＣ梯子型フィルタ回路に
おいて、入力側終端抵抗回路とこの入力側終端抵抗回路
に接続される直列−並列変換回路とを１つの電圧制御電
流源で構成したことを特徴とするフィルタ回路。 - 【請求項２】 偶数次Ｔ型抵抗両終端ＬＣ梯子型フィル
タ回路を原型フィルタとする請求項１記載のフィルタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15560497A JP3874887B2 (ja) | 1997-06-12 | 1997-06-12 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15560497A JP3874887B2 (ja) | 1997-06-12 | 1997-06-12 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH114139A true JPH114139A (ja) | 1999-01-06 |
| JP3874887B2 JP3874887B2 (ja) | 2007-01-31 |
Family
ID=15609663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15560497A Expired - Fee Related JP3874887B2 (ja) | 1997-06-12 | 1997-06-12 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3874887B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504116A (en) * | 1981-06-21 | 1985-03-12 | Parker-Hannifin Corporation | Rearview mirror positionable by remote control |
| US7009446B2 (en) | 2000-05-24 | 2006-03-07 | Oki Electric Industry Co.. Ltd. | Active filter circuit with reduced noise |
| KR100702832B1 (ko) | 2005-12-06 | 2007-04-03 | 한국전자통신연구원 | 기생 캐패시턴스 성분에 의한 필터의 동작특성 왜곡을제거할 수 있는 필터 및 그 제작방법 |
-
1997
- 1997-06-12 JP JP15560497A patent/JP3874887B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504116A (en) * | 1981-06-21 | 1985-03-12 | Parker-Hannifin Corporation | Rearview mirror positionable by remote control |
| US7009446B2 (en) | 2000-05-24 | 2006-03-07 | Oki Electric Industry Co.. Ltd. | Active filter circuit with reduced noise |
| KR100702832B1 (ko) | 2005-12-06 | 2007-04-03 | 한국전자통신연구원 | 기생 캐패시턴스 성분에 의한 필터의 동작특성 왜곡을제거할 수 있는 필터 및 그 제작방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3874887B2 (ja) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| US5424675A (en) | Full differential type analog circuit having parallel oppositely connected capacitors to eliminate unbalanced parasitic capacitances | |
| US4147997A (en) | Active filters utilizing networks of resistors and negative impedance converters | |
| US3736517A (en) | Active delay-equalizer network | |
| JP4485016B2 (ja) | フィルタ回路 | |
| JPS6351571B2 (ja) | ||
| JPH114139A (ja) | フィルタ回路 | |
| JP3304359B2 (ja) | 周波数依存抵抗器 | |
| Maheshwari | Current-mode circuit with high output impedance for phase-shifting applications | |
| US4423394A (en) | Multiple pole bandpass filter having monolithic crystal elements | |
| US4315229A (en) | Bandstop filters | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| Mohan | New current-mode biquad on Friend-Deliyannis active RC biquad | |
| JP3207277B2 (ja) | アクティブフィルタ回路 | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| JPH08172339A (ja) | 能動型ろ波器、能動型等化器及び発振器 | |
| JPH0575382A (ja) | バンドパスフイルタ | |
| CN114337603B (zh) | 一种基于ota-c的四阶电流式椭圆滤波器结构 | |
| JPH10327036A (ja) | Ｄ／ａ変換器用出力回路 | |
| Langhammer et al. | Fully-differential universal frequency filter with dual-parameter control of the pole frequency and quality factor | |
| CA1063194A (en) | Network with single amplifier for simulating fdnr circuit | |
| JP2007006302A (ja) | インピーダンス変換回路と、これを用いたハイパスフィルタ回路および周波数変換回路 | |
| CA1204177A (en) | Symmetrical polyphase networks | |
| JPH0354446Y2 (ja) | ||
| JPH0998066A (ja) | フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |