JPH114139A - フィルタ回路 - Google Patents

フィルタ回路

Info

Publication number
JPH114139A
JPH114139A JP15560497A JP15560497A JPH114139A JP H114139 A JPH114139 A JP H114139A JP 15560497 A JP15560497 A JP 15560497A JP 15560497 A JP15560497 A JP 15560497A JP H114139 A JPH114139 A JP H114139A
Authority
JP
Japan
Prior art keywords
circuit
filter
voltage
current source
filter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15560497A
Other languages
English (en)
Other versions
JP3874887B2 (ja
Inventor
Nobumori Araya
屋 敷 護 荒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15560497A priority Critical patent/JP3874887B2/ja
Publication of JPH114139A publication Critical patent/JPH114139A/ja
Application granted granted Critical
Publication of JP3874887B2 publication Critical patent/JP3874887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 複数の電圧制御電流源と複数のコンデンサか
ら構成される抵抗両終端LC梯子型フィルタ回路におい
て、終端抵抗動作を行う回路と直列リアクタンス動作を
行う回路の接続点に形成される寄生容量による不要な時
定数の発生をなくし、良好なフィルタ特性を得る。 【解決手段】 抵抗動作を行う電圧制御電流源と直列−
並列変換動作を行う2つの電圧制御電流源とを1つの電
圧制御電流源2で構成し、終端抵抗がフィルタを構成す
る並列コンデンサ10と接続されるようにすることによ
り、容量値を寄生容量分だけ小さくするか、または相互
コンダクタンス値を調整することにより、フィルタ特性
に対する寄生容量の影響を相殺することができ、フィル
タ特性のずれを低減することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フィルタ回路、詳
しくはIC化に適したアクティブフィルタ回路に関する
ものである。
【0002】
【従来の技術】IC化に適したフィルタ回路のひとつと
して、通過域内においてリアクタンス素子に対する素子
感度が低いという特徴を持つ抵抗両終端LC梯子型フィ
ルタ回路を原形フィルタとし、これを電圧制御電流源と
コンデンサにより構成し、リアクタンス素子に対して低
感度であるという特徴を受け継ぐ方法がある。
【0003】上述した方法の一例として、文献(F.K
RUMMENACHER andVAN RUYMBE
KE、”Integrated Selectivit
yfor Narrow−Band FM IF Sy
stem” IEEEJournal of Soli
d−State Circuits、vol.25、n
o.3、pp.757−760、June 1990)
に記載されたフィルタ回路がある。
【0004】この回路は、18次のπ型抵抗両終端LC
梯子型バンドパスフィルタ回路を、電圧制御電流源によ
る抵抗回路と、2つの電圧制御電流源と並列コンデンサ
による並列インダクタ回路と、並列コンデンサと上記の
並列インダクタ回路を4つの電圧制御電流源で構成され
た直列−並列変換回路で変換した直列リアクタンス回路
を用いて構成している。
【0005】図7は並列抵抗として動作する回路の説明
図である。図7において、入力電圧Vrと入力電流Ir
の関係から以下の関係式が成り立つので、この回路は並
列抵抗として動作する。 Ir=Vr・gm Vr/Ir=1/gm =R ∴gm=1/R ・・・(1)
【0006】図8は並列インダクタとして動作する回路
の説明図である。図8において、入力電圧Vlと入力電
流Ilの関係より以下の関係式成り立つので、この回路
は並列インダクタとして動作する。 Il=(Vl・gm・sC)・gm =Vl・gm2 /sC Vl/Il=sC/gm2 =sL ∴C=L・gm2 ・・・(2)
【0007】図9は直列リアクタンス回路(コンデン
サ、インダクタ)として動作する回路の説明図である。
図9において、入力電圧Vlc1と入力電流Ilc1の
関係より以下の関係式成り立つ、 Ilc1=Vlc1・gm・Z・gm =Vlc1・gm2 ・Z Vlc1/Ilc1=1/(Z・gm2 ) =(1/gm2 )・(sCla+(gm2 /sCca)) =(1/sCa)+sLa ∴C1a=La・gm2 、Cca=Ca ・・・(3) ただし、l/Z=sCla+(gm2 /sCca) また、出力電圧Vlc2と出力電流Ilc2についても
同様であるので、この回路は直列リアクタンス回路とし
て動作する。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来のフィルタ回路の変換方法を用いて、終端抵抗と直列
リアクタンス回路が接続される場合、寄生容量による不
要な時定数が発生して、フィルタ特性にずれが発生して
しまうという問題を有していた。
【0009】このような問題が発生する一例として、入
力側終端抵抗と直列リアクタンス素子が接続される4次
T型抵抗両終端LC梯子型バンドパスフィルタ回路につ
いて説明する。
【0010】図2に4次T型抵抗両終端LC梯子型バン
ドパスフィルタ回路を示す。図2において、入力側終端
抵抗を並列抵抗とするために、入力信号を電圧から電流
に変換すると図3に示す回路になる。入力電圧Vinと
入力電流Iinの関係は以下のようになる。 Iin=Vin/R1 ・・・(4)
【0011】図3に示す回路を、図7〜図9を用いて説
明した変換方法を用いて電圧制御電流源とコンデンサで
構成すると、図10に示すブロック図になる。図10に
おいて、101〜111は相互コンダクタンスがgm
(もしくは−gm)である電圧制御電流源、112〜1
15はコンデンサ、116は入力端子、117は出力端
子、118は寄生容量Cpである。
【0012】コンデンサ112〜115に並列に形成さ
れる寄生容量はコンデンサ112〜115の容量値を寄
生容量分だけ小さくするか、相互コンダクタンス値を調
整することにより、フィルタ特性に対する寄生容量の影
響を相殺することができるが、入力側終端抵抗と直列リ
アクタンス回路の接続点(電圧制御電流源102、10
4の出力と電圧制御電流源103の入力の接続点)と基
準電位点との間に形成される寄生容量の影響を相殺する
ことはできず、フィルタ特性にずれが発生してしまうと
いう問題を有していた。
【0013】本発明は、上記従来の問題を解決するもの
で、終端抵抗と直列リアクタンス回路が接続されるよう
な抵抗両終端LC梯子型フィルタ回路を、電圧制御電流
源とコンデンサにより構成しても、寄生容量の影響を相
殺することができ、フィルタ特性のずれを低減すること
ができる優れたフィルタ回路を提供することを目的とす
る。
【0014】
【課題を解決するための手段】本発明は、上記目的を達
成するために、複数の電圧制御電流源と複数のコンデン
サから構成される抵抗両終端LC梯子型フィルタ回路に
おいて、入力側終端抵抗回路とこの入力側終端抵抗回路
に接続される直列−並列変換回路とを1つの電圧制御電
流源で構成したものであり、これにより、寄生容量の影
響を相殺することができ、フィルタ特性のずれを低減す
ることができる優れたフィルタ回路が得られる。
【0015】
【発明の実施の形態】本発明の請求項1に記載の発明
は、複数の電圧制御電流源と複数のコンデンサから構成
される抵抗両終端LC梯子型フィルタ回路において、入
力側終端抵抗回路とこの入力側終端抵抗回路に接続され
る直列−並列変換回路とを1つの電圧制御電流源で構成
したことを特徴とするフィルタ回路であり、寄生容量の
影響を相殺し不要な時定数の発生を抑えることができ、
フィルタ特性のずれを低減できるという作用を有する。
【0016】本発明の請求項2に記載の発明は、偶数次
T型抵抗両終端LC梯子型フィルタ回路を原型フィルタ
とする請求項1記載のフィルタ回路であり、IC化に適
したフィルタ回路を実現できるという作用を有する。
【0017】以下、本発明の実施の形態について、図1
から図6を参照して説明する。 (実施の形態)図1は本発明の実施の形態におけるフィ
ルタ回路の構成を示すブロック図である。図1におい
て、1〜9は相互コンダクタンスがgm(もしくは−g
m)である電圧制御電流源、10〜13はコンデンサ、
14は入力端子、15は出力端子である。
【0018】以上のように構成されたフィルタ回路につ
いて、どのようにして4次T型抵抗両終端LC梯子型バ
ンドパスフィルタ回路を電圧制御電流源とコンデンサで
構成するのかを、図2から図6を参照して説明する。ま
ず、図2に4次T型抵抗両終端LC梯子型バンドパスフ
ィルタ回路を示す。図2において入力信号を電圧から電
流に変換すると図3に示す回路になる。このとき、図3
の回路の各岐路の関係式は次のようになる。 I1=Iin−I2、V1=R1・I1 I2=I3、V2=I2/sC1 I3=V3/sL1、V3=V1−V2−V4 I4=V4/sL2、V4=V5 I5=I3−I4−I6、V5=I5/sC2 I6=V6/R2、V6=V5 ・・・(5)
【0019】上記式(5)をシグナルフローグラフで表
すと図4に示すようになる。さらに、式(5)から以下
の関係式が成り立つ。 V3=V1−V2−V4 =R1・I1−R1・I3−V5 =R1・Iin−R1・I3−(I3/sC1)−V5 ・・・(6) I5=I3−I4−I6 =I3−(V4/sL2)−(V6/R2) =I3−(V5/sL2)−(V5/R2) ・・・(7)
【0020】式(6)、式(7)の関係式から図4は図
5に示すシグナルフローグラフのように変換できる。こ
こで、各岐路において加算器や分配器を用いずにフィル
タ回路を構成できるようにするために、信号の加算点が
電流、信号の分配点が電圧となるように、V3(電圧)
→gm・V3(電流)、I3(電流)→I3/gm(電
圧)とし、電圧制御電流源とコンデンサでフィルタ回路
を構成し、かつ伝達関数が変化しないように相互コンダ
クタンスがgmである電圧制御電流源を挿入すると次の
関係式のようになる。 V3=R1・Iin−R1・I3−(I3/sC1)−V5 gm・V3=gm・(R1・Iin−R1・gm・(I3/gm) −gm((I3/gm)/sC1)−V5) =gm・(1・gm)・Iin −gm・(1/gm)gm・(I3/gm) −gm・gm((I3/gm)/sC1)−gm・V5 =Iin−gm・(I3/gm) −gm(1/sC1)・gm・(I3/gm)−gm・V5 ・・・(8) ただし、R1=1/gm I3=(V3/sL1) (I3/gm)=(1/gm)・(1/gm)・(gm・V3/sL1) =(gm・V3/(sL1・gm2 ) ・・・(9) I5=I3−(V5/sL2)−(V5/R2) =(I3/gm)・gm −gm(V5/(sL2・gm2 ))・gm−gm・V5 ・・・(10) ただし、R2=1/gm
【0021】式(8)、式(9)、式(10)の関係式
から図5は図6に示すシグナルフローグラフのように変
換できる。図6を電圧制御電流源とコンデンサで実現す
ると図1に示すブロック図のようになる。ここで、図1
におけるコンデンサ10〜13の値は以下の関係式のよ
うになる。 Cl1=L1・gm2 、Cc1=C1 Cc2=C2、Cl2=L2・gm2 ・・・(11)
【0022】従来のフィルタ回路は、終端抵抗と直列リ
アクタンス回路とが接続される場合、寄生容量による不
要な時定数が発生してフィルタ特性にずれが発生してし
まうのに対して、本発明の実施の形態によるフィルタ回
路は、終端抵抗がフィルタを構成する並列コンデンサと
接続されるので、容量値を寄生容量分だけ小さくする
か、または相互コンダクタンス値を調整することによ
り、フィルタ特性に対する寄生容量の影響を相殺し、フ
ィルタ特性のずれを低減できるという点で優れた効果が
得られる。
【0023】以上のように、本発明の実施の形態によれ
ば、抵抗動作を行う電圧制御電流源と直列−並列変換動
作を行う2つの電圧制御電流源を1つの電圧制御電流源
で構成し、終端抵抗がフィルタを構成する並列コンデン
サと接続されるようにすることにより、容量値を寄生容
量分だけ小さくするか、または相互コンダクタンス値を
調整することにより、フィルタ特性に対する寄生容量の
影響を相殺し、フィルタ特性のずれを低減することがで
きる。
【0024】なお、以上の説明では、原形フィルタを4
次T型抵抗両終端LC梯子型バンドパスフィルタ回路と
し、これを電圧制御電流源とコンデンサで構成した例で
説明したが、より高次の偶数次T型抵抗両終端LC梯子
型バンドパスフィルタ回路についても同様に実施可能で
ある。また、片側接地の電圧制御電流源ではなく、入出
力が差動形式の電圧制御電流源を用いて、全差動型フィ
ルタ回路を構成しても同様に実施可能である。
【0025】
【発明の効果】以上説明したように本発明は、入力側終
端抵抗回路とこの入力側終端抵抗回路に接続される直列
−並列変換回路を1つの電圧制御電流源で構成すること
により、寄生容量の影響を相殺し、不要な時定数の発生
を抑えることができ、フィルタ特性のずれを低減できる
という効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるフィルタ回路の構
成を示すブロック図
【図2】図1のフィルタ回路の原形フィルタとなる4次
T型抵抗両終端LC梯子型バンドパスフィルタの回路図
【図3】図2の4次T型抵抗両終端LC梯子型バンドパ
スフィルタ回路の入力信号を電圧から電流に変換した回
路図
【図4】本発明の実施の形態を説明するためのシグナル
フロー図
【図5】本発明の実施の形態を説明するためのシグナル
フロー図
【図6】本発明の実施の形態を説明するためのシグナル
フロー図
【図7】電圧制御電流源による抵抗回路を説明するため
の模式図
【図8】電圧制御電流源とコンデンサによるインダクタ
ンス回路を説明するための模式図
【図9】電圧制御電流源とコンデンサによる直列リアク
タンス回路を説明するための模式図
【図10】従来のフィルタ回路の構成を示すブロック模
式図
【符号の説明】
1〜9 電圧制御電流源 10〜13 コンデンサ 101〜111 電圧制御電流源 112〜115 コンデンサ 118 寄生容量

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の電圧制御電流源と複数のコンデン
    サから構成される抵抗両終端LC梯子型フィルタ回路に
    おいて、入力側終端抵抗回路とこの入力側終端抵抗回路
    に接続される直列−並列変換回路とを1つの電圧制御電
    流源で構成したことを特徴とするフィルタ回路。
  2. 【請求項2】 偶数次T型抵抗両終端LC梯子型フィル
    タ回路を原型フィルタとする請求項1記載のフィルタ回
    路。
JP15560497A 1997-06-12 1997-06-12 フィルタ回路 Expired - Fee Related JP3874887B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15560497A JP3874887B2 (ja) 1997-06-12 1997-06-12 フィルタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15560497A JP3874887B2 (ja) 1997-06-12 1997-06-12 フィルタ回路

Publications (2)

Publication Number Publication Date
JPH114139A true JPH114139A (ja) 1999-01-06
JP3874887B2 JP3874887B2 (ja) 2007-01-31

Family

ID=15609663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15560497A Expired - Fee Related JP3874887B2 (ja) 1997-06-12 1997-06-12 フィルタ回路

Country Status (1)

Country Link
JP (1) JP3874887B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504116A (en) * 1981-06-21 1985-03-12 Parker-Hannifin Corporation Rearview mirror positionable by remote control
US7009446B2 (en) 2000-05-24 2006-03-07 Oki Electric Industry Co.. Ltd. Active filter circuit with reduced noise
KR100702832B1 (ko) 2005-12-06 2007-04-03 한국전자통신연구원 기생 캐패시턴스 성분에 의한 필터의 동작특성 왜곡을제거할 수 있는 필터 및 그 제작방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504116A (en) * 1981-06-21 1985-03-12 Parker-Hannifin Corporation Rearview mirror positionable by remote control
US7009446B2 (en) 2000-05-24 2006-03-07 Oki Electric Industry Co.. Ltd. Active filter circuit with reduced noise
KR100702832B1 (ko) 2005-12-06 2007-04-03 한국전자통신연구원 기생 캐패시턴스 성분에 의한 필터의 동작특성 왜곡을제거할 수 있는 필터 및 그 제작방법

Also Published As

Publication number Publication date
JP3874887B2 (ja) 2007-01-31

Similar Documents

Publication Publication Date Title
JP3316038B2 (ja) 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム
US5424675A (en) Full differential type analog circuit having parallel oppositely connected capacitors to eliminate unbalanced parasitic capacitances
US4147997A (en) Active filters utilizing networks of resistors and negative impedance converters
US3736517A (en) Active delay-equalizer network
JP4485016B2 (ja) フィルタ回路
JPS6351571B2 (ja)
JPH114139A (ja) フィルタ回路
JP3304359B2 (ja) 周波数依存抵抗器
Maheshwari Current-mode circuit with high output impedance for phase-shifting applications
US4423394A (en) Multiple pole bandpass filter having monolithic crystal elements
US4315229A (en) Bandstop filters
US5973539A (en) Mixer circuit for mixing two signals having mutually different frequencies
Mohan New current-mode biquad on Friend-Deliyannis active RC biquad
JP3207277B2 (ja) アクティブフィルタ回路
JP2666860B2 (ja) 負性インピーダンス回路
JPH08172339A (ja) 能動型ろ波器、能動型等化器及び発振器
JPH0575382A (ja) バンドパスフイルタ
CN114337603B (zh) 一种基于ota-c的四阶电流式椭圆滤波器结构
JPH10327036A (ja) D/a変換器用出力回路
Langhammer et al. Fully-differential universal frequency filter with dual-parameter control of the pole frequency and quality factor
CA1063194A (en) Network with single amplifier for simulating fdnr circuit
JP2007006302A (ja) インピーダンス変換回路と、これを用いたハイパスフィルタ回路および周波数変換回路
CA1204177A (en) Symmetrical polyphase networks
JPH0354446Y2 (ja)
JPH0998066A (ja) フィルタ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061025

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees