JPH1141214A - データ伝送システムおよびデータ伝送装置 - Google Patents
データ伝送システムおよびデータ伝送装置Info
- Publication number
- JPH1141214A JPH1141214A JP19222497A JP19222497A JPH1141214A JP H1141214 A JPH1141214 A JP H1141214A JP 19222497 A JP19222497 A JP 19222497A JP 19222497 A JP19222497 A JP 19222497A JP H1141214 A JPH1141214 A JP H1141214A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- circuit
- reception
- collision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 非同期半二重カレントループを形成し、デー
タの送受信を行うシステムや装置において、データ制御
ソフトウエアの処理負荷を軽減し、処理遅延を生じさせ
ない。 【解決手段】 送受信データ衝突監視回路18では、デー
タ蓄積バッファ回路19の中の送信データと受信データと
を比較し、衝突の有無を検出し、この結果をエラーフラ
グ処理回路20へ与える。送信データと受信データとの一
致／不一致の判定には、論理積回路を用いて判定するこ
とができ、論理積結果によって一致／不一致を判定し、
不一致であるならば、エラーフラグを発生する論理回路
を備えるとよい。受信データ誤り監視回路17は、受信デ
ータが正常な伝送フォーマットの形であるか否かを監視
し、この結果をエラーフラグ処理回路20へ与える。エラ
ーフラグ処理回路20は、データ生成回路21へエラーフラ
グクリアが入力されるまでの間、送受信データ衝突監視
回路18、受信データ誤り監視回路17からのエラー情報を
保持する。
タの送受信を行うシステムや装置において、データ制御
ソフトウエアの処理負荷を軽減し、処理遅延を生じさせ
ない。 【解決手段】 送受信データ衝突監視回路18では、デー
タ蓄積バッファ回路19の中の送信データと受信データと
を比較し、衝突の有無を検出し、この結果をエラーフラ
グ処理回路20へ与える。送信データと受信データとの一
致／不一致の判定には、論理積回路を用いて判定するこ
とができ、論理積結果によって一致／不一致を判定し、
不一致であるならば、エラーフラグを発生する論理回路
を備えるとよい。受信データ誤り監視回路17は、受信デ
ータが正常な伝送フォーマットの形であるか否かを監視
し、この結果をエラーフラグ処理回路20へ与える。エラ
ーフラグ処理回路20は、データ生成回路21へエラーフラ
グクリアが入力されるまでの間、送受信データ衝突監視
回路18、受信データ誤り監視回路17からのエラー情報を
保持する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ伝送システ
ムおよびデータ伝送装置に関し、非同期半二重カレント
ループを利用するデータ伝送に関する。
ムおよびデータ伝送装置に関し、非同期半二重カレント
ループを利用するデータ伝送に関する。
【０００２】
【従来の技術】従来、カレントループ伝送方式では、一
対のケーブルを送受信共用で使用し非同期半二重通信方
式を採用している伝送形態では、送受信データの衝突お
よび符号誤りは送信側／受信側のソフトウエアによって
検出を行いデータの再送などの処理を行うことが一般的
であった。
対のケーブルを送受信共用で使用し非同期半二重通信方
式を採用している伝送形態では、送受信データの衝突お
よび符号誤りは送信側／受信側のソフトウエアによって
検出を行いデータの再送などの処理を行うことが一般的
であった。
【０００３】図２は、従来例の非同期半二重カレントル
ープデータ伝送システムの構成図である。この図２にお
いて、自データ伝送装置１のCPU 回路11のデータ制御ソ
フトウエア11a は、データ生成や、データ蓄積や、エラ
ー監視などを行うソフトウエアである。このデータ制御
ソフトウエア11a は、送信時に、SIO （シリアル入出力
インタフェース）によって変換された信号で送信部フォ
トカプラ15をオン／オフ制御し、電流の断続信号として
相手データ伝送装置２の送受信回路23の送信部フォトカ
プラ24, 受信部フォトカプラ22に一対の伝送ケーブル３
の往路線3aによって伝達する。相手データ伝送装置２に
届いた送信信号は、送信部フォトカプラ24, 受信部フォ
トカプラ22を通じてそのまま自データ伝送装置１に折り
返され、復路線3bを通じて自データ伝送装置１の受信部
フォトカプラ16およびデータ受信回路14で受信される。
ープデータ伝送システムの構成図である。この図２にお
いて、自データ伝送装置１のCPU 回路11のデータ制御ソ
フトウエア11a は、データ生成や、データ蓄積や、エラ
ー監視などを行うソフトウエアである。このデータ制御
ソフトウエア11a は、送信時に、SIO （シリアル入出力
インタフェース）によって変換された信号で送信部フォ
トカプラ15をオン／オフ制御し、電流の断続信号として
相手データ伝送装置２の送受信回路23の送信部フォトカ
プラ24, 受信部フォトカプラ22に一対の伝送ケーブル３
の往路線3aによって伝達する。相手データ伝送装置２に
届いた送信信号は、送信部フォトカプラ24, 受信部フォ
トカプラ22を通じてそのまま自データ伝送装置１に折り
返され、復路線3bを通じて自データ伝送装置１の受信部
フォトカプラ16およびデータ受信回路14で受信される。
【０００４】相手データ伝送装置2 からのデータ受信
は、受信部フォトカプラ16で電流に変換され、そして、
データ受信回路14で電流のオン／オフ信号を受信し、SI
O 受信回路13でパラレルデータに変換され、CPU 回路11
のデータ制御ソフトウエア11aによって各種のエラー処
理が行われる。
は、受信部フォトカプラ16で電流に変換され、そして、
データ受信回路14で電流のオン／オフ信号を受信し、SI
O 受信回路13でパラレルデータに変換され、CPU 回路11
のデータ制御ソフトウエア11aによって各種のエラー処
理が行われる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
データ制御ソフトウエア11a による誤り制御では、一対
の伝送ケーブル３を送受信共用で使用するために、デー
タの送信中にデータの受信処理が発生し、送信データの
正常性、たとえば、送信データの衝突の有無をチェック
しなければならず、データ制御ソフトウエア11a に多大
な負荷をかけるという問題がある。このため、データ送
信受信処理の処理遅延の原因となっていた。
データ制御ソフトウエア11a による誤り制御では、一対
の伝送ケーブル３を送受信共用で使用するために、デー
タの送信中にデータの受信処理が発生し、送信データの
正常性、たとえば、送信データの衝突の有無をチェック
しなければならず、データ制御ソフトウエア11a に多大
な負荷をかけるという問題がある。このため、データ送
信受信処理の処理遅延の原因となっていた。
【０００６】このようなことから、非同期半二重カレン
トループを形成し、データの送受信を行うシステムや装
置において、データ制御ソフトウエアの処理負荷を軽減
し、処理遅延を生じさせないデータ伝送システムおよび
データ伝送装置の実現が要請されている。
トループを形成し、データの送受信を行うシステムや装
置において、データ制御ソフトウエアの処理負荷を軽減
し、処理遅延を生じさせないデータ伝送システムおよび
データ伝送装置の実現が要請されている。
【０００７】
【課題を解決するための手段】そこで、本発明は、第１
のデータ伝送装置と第２のデータ伝送装置との間が一対
の伝送線で接続され非同期半二重カレントループが形成
されているデータ伝送システムにおいて、以下の特徴的
な構成で上述の課題を解決する。
のデータ伝送装置と第２のデータ伝送装置との間が一対
の伝送線で接続され非同期半二重カレントループが形成
されているデータ伝送システムにおいて、以下の特徴的
な構成で上述の課題を解決する。
【０００８】すなわち、本発明は、第１のデータ伝送装
置は、(1) 送信データをプログラム処理によって生成
し、この送信データを一時保持しておくと共に、非同期
半二重カレントループで一対の伝送線の往路線に送出す
るデータ送信手段と、(2) このデータ送信手段による送
信データの送出に伴って第２のデータ伝送装置からの受
信データを一対の伝送線の復路線から取り込み、受信デ
ータと一時保持の送信データとが一致するか否かの判定
を行い、不一致の場合は送受信データ衝突状態として判
定する論理回路素子で形成された送受信データ衝突判定
手段と、(3) 送受信データが衝突状態と判定された場合
に、送信データの衝突回避の処理をプログラム処理によ
って行う送信データ衝突回避手段とを含む。
置は、(1) 送信データをプログラム処理によって生成
し、この送信データを一時保持しておくと共に、非同期
半二重カレントループで一対の伝送線の往路線に送出す
るデータ送信手段と、(2) このデータ送信手段による送
信データの送出に伴って第２のデータ伝送装置からの受
信データを一対の伝送線の復路線から取り込み、受信デ
ータと一時保持の送信データとが一致するか否かの判定
を行い、不一致の場合は送受信データ衝突状態として判
定する論理回路素子で形成された送受信データ衝突判定
手段と、(3) 送受信データが衝突状態と判定された場合
に、送信データの衝突回避の処理をプログラム処理によ
って行う送信データ衝突回避手段とを含む。
【０００９】このような構成を採ることで、論理回路素
子で形成された送受信データ衝突判定手段で、第２のデ
ータ伝送装置からの受信データと、第１のデータ伝送装
置から送信した送信データとを比較し、不一致であるな
らば、送受信データの衝突によるものと判定し、送信デ
ータの衝突回避処理を行う。これは、たとえば、タイミ
ングを適切にとって再送処理などを行うとよい。また、
受信データと、第１のデータ伝送装置から送信した送信
データとが一致する場合は、送信処理の正常終了とする
ことができる。これによって、プログラム処理によって
送信データの生成と送信データの衝突回避の処理とを実
行すればよく、プログラム処理の処理負担が軽減され、
送受信データの衝突の有無の検出を短時間に検出でき、
処理遅延を軽減することができる。
子で形成された送受信データ衝突判定手段で、第２のデ
ータ伝送装置からの受信データと、第１のデータ伝送装
置から送信した送信データとを比較し、不一致であるな
らば、送受信データの衝突によるものと判定し、送信デ
ータの衝突回避処理を行う。これは、たとえば、タイミ
ングを適切にとって再送処理などを行うとよい。また、
受信データと、第１のデータ伝送装置から送信した送信
データとが一致する場合は、送信処理の正常終了とする
ことができる。これによって、プログラム処理によって
送信データの生成と送信データの衝突回避の処理とを実
行すればよく、プログラム処理の処理負担が軽減され、
送受信データの衝突の有無の検出を短時間に検出でき、
処理遅延を軽減することができる。
【００１０】また、本発明は、第１のデータ伝送装置と
第２のデータ伝送装置との間が一対の伝送線で接続さ
れ、非同期半二重カレントループが形成されているデー
タ伝送システムにおいて、第１のデータ伝送装置は、
(1) 送信データをプログラム処理によって生成し非同期
半二重カレントループで一対の伝送線の往路線に送出す
るデータ送信手段と、(2) データ送信手段による送信デ
ータの送出に伴って第２のデータ伝送装置からの受信デ
ータを一対の伝送線の復路線から取り込み、受信データ
のフォーマットが正常であるか否かを判定する論理回路
素子で形成された受信データ判定手段と、(3) 受信デー
タのフォーマットが異常であると確認されると、受信デ
ータのフォーマットエラー回避の処理をプログラム処理
によって行う受信データフォーマットエラー回避手段と
を含む。
第２のデータ伝送装置との間が一対の伝送線で接続さ
れ、非同期半二重カレントループが形成されているデー
タ伝送システムにおいて、第１のデータ伝送装置は、
(1) 送信データをプログラム処理によって生成し非同期
半二重カレントループで一対の伝送線の往路線に送出す
るデータ送信手段と、(2) データ送信手段による送信デ
ータの送出に伴って第２のデータ伝送装置からの受信デ
ータを一対の伝送線の復路線から取り込み、受信データ
のフォーマットが正常であるか否かを判定する論理回路
素子で形成された受信データ判定手段と、(3) 受信デー
タのフォーマットが異常であると確認されると、受信デ
ータのフォーマットエラー回避の処理をプログラム処理
によって行う受信データフォーマットエラー回避手段と
を含む。
【００１１】これによって、論理回路素子で形成された
受信データ判定手段によって短時間にフォーマットの異
常の有無を検出でき、プログラム処理によって送信デー
タの生成と送信データのフォーマットエラー回避の処理
（たとえば、適切にタイミングをとり再送処理、また
は、フォーマットエラーの受信データを読み捨てる処
理）とを行うことで、プログラム処理の処理負担が軽減
され、処理遅延を軽減することができる。
受信データ判定手段によって短時間にフォーマットの異
常の有無を検出でき、プログラム処理によって送信デー
タの生成と送信データのフォーマットエラー回避の処理
（たとえば、適切にタイミングをとり再送処理、また
は、フォーマットエラーの受信データを読み捨てる処
理）とを行うことで、プログラム処理の処理負担が軽減
され、処理遅延を軽減することができる。
【００１２】
【発明の実施の形態】次に本発明の好適な実施例を図面
を用いて説明する。そこで、本実施例では、データ伝送
のソフトウエアによる誤り制御の非効率性を除去するた
めに誤り制御部を論理回路、すなわち、ハードウエア回
路によって構成し、ソフトウエアの処理簡易化による負
荷低減を図り、また、論理回路によって実現すること
で、誤り制御部をモジュール化でき汎用性に優れた伝送
制御を実現する。
を用いて説明する。そこで、本実施例では、データ伝送
のソフトウエアによる誤り制御の非効率性を除去するた
めに誤り制御部を論理回路、すなわち、ハードウエア回
路によって構成し、ソフトウエアの処理簡易化による負
荷低減を図り、また、論理回路によって実現すること
で、誤り制御部をモジュール化でき汎用性に優れた伝送
制御を実現する。
【００１３】具体的には、データ伝送の誤り制御におい
て、送信データの転送バッファへの蓄積、受信データの
解析（誤り制御）、受信データと蓄積した送信データと
の比較によるデータ衝突監視などをハードウエア論理回
路によって行うように構成する。
て、送信データの転送バッファへの蓄積、受信データの
解析（誤り制御）、受信データと蓄積した送信データと
の比較によるデータ衝突監視などをハードウエア論理回
路によって行うように構成する。
【００１４】図１は、本実施例の非同期半二重カレント
ループ伝送システムの構成図である。この図１におい
て、自データ装置1Aは、論理演算回路によって送受信デ
ータの衝突を監視する送受信データ衝突監視回路18と、
論理演算回路によって受信データの誤りを監視する受信
データ誤り監視回路17と、プログラム処理によってエラ
ーフラグを処理するエラーフラグ処理回路20と、プログ
ラム処理によって送信データを生成するデータ生成回路
21と、送信データを一時蓄積するデータ蓄積バッファ回
路19と、送信データをパラレル／シリアル変換するSIO
送信回路12と、送信データをカレント信号に変換する送
信部フォトカプラ15と、受信カレント信号を電流信号に
変換する受信部フォトカプラ16と、受信電流信号をシリ
アルデジタル信号にするデータ受信回路14と、受信シリ
アルデジタル信号をパラレルデジタル信号に変換するSI
O 受信回路13とから構成されている。
ループ伝送システムの構成図である。この図１におい
て、自データ装置1Aは、論理演算回路によって送受信デ
ータの衝突を監視する送受信データ衝突監視回路18と、
論理演算回路によって受信データの誤りを監視する受信
データ誤り監視回路17と、プログラム処理によってエラ
ーフラグを処理するエラーフラグ処理回路20と、プログ
ラム処理によって送信データを生成するデータ生成回路
21と、送信データを一時蓄積するデータ蓄積バッファ回
路19と、送信データをパラレル／シリアル変換するSIO
送信回路12と、送信データをカレント信号に変換する送
信部フォトカプラ15と、受信カレント信号を電流信号に
変換する受信部フォトカプラ16と、受信電流信号をシリ
アルデジタル信号にするデータ受信回路14と、受信シリ
アルデジタル信号をパラレルデジタル信号に変換するSI
O 受信回路13とから構成されている。
【００１５】先ず、データを送信する場合は、伝送制御
仕様にあったデータをプログラム処理によるデータ生成
回路21で生成し、送信データ41としてるSIO 送信回路12
とデータ蓄積バッファ回路19とに与える。伝送制御仕様
としては、たとえば、接続制御方式、伝送コード、伝送
方式、伝送ブロック長などがある。
仕様にあったデータをプログラム処理によるデータ生成
回路21で生成し、送信データ41としてるSIO 送信回路12
とデータ蓄積バッファ回路19とに与える。伝送制御仕様
としては、たとえば、接続制御方式、伝送コード、伝送
方式、伝送ブロック長などがある。
【００１６】また、データを受信する場合は、先ず、デ
ータ受信回路14で受信したデータは、シリアルデータの
ままの状態で送受信データ衝突監視回路18, 受信データ
誤り監視回路17およびSIO 受信回路13に与えられる。
ータ受信回路14で受信したデータは、シリアルデータの
ままの状態で送受信データ衝突監視回路18, 受信データ
誤り監視回路17およびSIO 受信回路13に与えられる。
【００１７】通常の処理として、図１の構成のカレント
ループインタフェースではデータの送信を行うと、相手
データ装置２で受信すると同時に、送信側の自データ伝
送装置1Aのデータ受信回路14でも受信を行う。すなわ
ち、相手データ伝送装置２が受信状態（送信動作を行っ
ていない状態）のときに送信を行うと、送信データと同
じデータが送信側データ伝送装置1Aのデータ受信回路14
において受信され、両方のデータ伝送装置1A,2とも同時
に送信状態になると、一対の伝送ケーブル３の伝送線路
3a（往路線）,3b （復路線）上でデータの衝突が発生す
るため、送信データと異なるデータが送信側の自データ
装置1Aのデータ受信回路14において受信される。
ループインタフェースではデータの送信を行うと、相手
データ装置２で受信すると同時に、送信側の自データ伝
送装置1Aのデータ受信回路14でも受信を行う。すなわ
ち、相手データ伝送装置２が受信状態（送信動作を行っ
ていない状態）のときに送信を行うと、送信データと同
じデータが送信側データ伝送装置1Aのデータ受信回路14
において受信され、両方のデータ伝送装置1A,2とも同時
に送信状態になると、一対の伝送ケーブル３の伝送線路
3a（往路線）,3b （復路線）上でデータの衝突が発生す
るため、送信データと異なるデータが送信側の自データ
装置1Aのデータ受信回路14において受信される。
【００１８】送受信データ衝突監視回路18では、データ
蓄積バッファ回路19の中の送信データと受信データとを
比較し、衝突の有無を検出し、この結果をエラーフラグ
処理回路20へ与える。送信データと受信データとの一致
／不一致の判定には、論理積回路を用いて判定すること
ができ、論理積結果によって一致／不一致を判定し、不
一致であるならば、エラーフラグセット43を発生する論
理回路を備えるとよい。
蓄積バッファ回路19の中の送信データと受信データとを
比較し、衝突の有無を検出し、この結果をエラーフラグ
処理回路20へ与える。送信データと受信データとの一致
／不一致の判定には、論理積回路を用いて判定すること
ができ、論理積結果によって一致／不一致を判定し、不
一致であるならば、エラーフラグセット43を発生する論
理回路を備えるとよい。
【００１９】受信データ誤り監視回路17は、受信データ
が正常な伝送フォーマットの形やデータ長さが定められ
た長さであるか否かを監視し、この結果をエラーフラグ
処理回路20へ与える。この伝送フォーマットが正常であ
るか否かを判定するためには、たとえば、パリティチェ
ック回路や、巡回冗長性検査(Cyclic Redundancy Chec
k) 回路などを使用することができる。これらの回路
は、論理演算回路によって実現することができる。この
論理演算回路によって伝送フォーマットが正常であるか
否かを判定し、異常であるならばエラーフラグを出力し
てエラーフラグ処理回路20に与える。
が正常な伝送フォーマットの形やデータ長さが定められ
た長さであるか否かを監視し、この結果をエラーフラグ
処理回路20へ与える。この伝送フォーマットが正常であ
るか否かを判定するためには、たとえば、パリティチェ
ック回路や、巡回冗長性検査(Cyclic Redundancy Chec
k) 回路などを使用することができる。これらの回路
は、論理演算回路によって実現することができる。この
論理演算回路によって伝送フォーマットが正常であるか
否かを判定し、異常であるならばエラーフラグを出力し
てエラーフラグ処理回路20に与える。
【００２０】エラーフラグ処理回路20は、エラーフラグ
セット43が入力されるとデータ生成回路21へエラー通知
45を与え、データ生成回路21からエラーフラグクリア44
が入力されるまでの間、送受信データ衝突監視回路18,
受信データ誤り監視回路17からのエラーフラグセット43
を保持する。
セット43が入力されるとデータ生成回路21へエラー通知
45を与え、データ生成回路21からエラーフラグクリア44
が入力されるまでの間、送受信データ衝突監視回路18,
受信データ誤り監視回路17からのエラーフラグセット43
を保持する。
【００２１】図３は、上述の送受信データ衝突監視回路
18および受信データ誤り監視回路17の具体的な論理回路
構成を示す図である。この図３において、送受信データ
衝突監視回路18を構成するラッチ回路48には、送信デー
タ41をパラレル信号として取り込み、ラッチ出力し、論
理積回路50a 〜50n の片側の入力端子に与える。一方、
受信データ46をSIO 回路47でパラレル信号に変換してラ
ッチ回路49に与える。このラッチ回路49は、パラレル受
信データをラッチ出力し、論理積回路50a 〜50n の他方
側の入力端子に与える。これによって論理積回路50a 〜
50n は、送信データ41と受信データ46との論理積演算を
行うことによって一致／不一致信号をそれぞれ出力し論
理和回路51に与える。論理和回路51は、論理積回路50a
〜50n から論理積演算結果出力信号（一致・不一致を表
す信号）を論理和演算して論理和演算結果信号を論理和
回路52を通じてエラーフラグセット信号43として出力す
る。
18および受信データ誤り監視回路17の具体的な論理回路
構成を示す図である。この図３において、送受信データ
衝突監視回路18を構成するラッチ回路48には、送信デー
タ41をパラレル信号として取り込み、ラッチ出力し、論
理積回路50a 〜50n の片側の入力端子に与える。一方、
受信データ46をSIO 回路47でパラレル信号に変換してラ
ッチ回路49に与える。このラッチ回路49は、パラレル受
信データをラッチ出力し、論理積回路50a 〜50n の他方
側の入力端子に与える。これによって論理積回路50a 〜
50n は、送信データ41と受信データ46との論理積演算を
行うことによって一致／不一致信号をそれぞれ出力し論
理和回路51に与える。論理和回路51は、論理積回路50a
〜50n から論理積演算結果出力信号（一致・不一致を表
す信号）を論理和演算して論理和演算結果信号を論理和
回路52を通じてエラーフラグセット信号43として出力す
る。
【００２２】また、上述の送信データ41と受信データ46
との一致・不一致を判定することと並行して、受信デー
タ誤り監視回路17で受信データ46のデータ誤りの有無を
判定する。そこで、上述のSIO 回路47から出力されるパ
ラレル受信データをCRC 演算回路53に取り込み、CRC 演
算を行って符号誤りの有無を表す信号を論理和回路52に
与え、エラーフラグセット信号43として出力する。
との一致・不一致を判定することと並行して、受信デー
タ誤り監視回路17で受信データ46のデータ誤りの有無を
判定する。そこで、上述のSIO 回路47から出力されるパ
ラレル受信データをCRC 演算回路53に取り込み、CRC 演
算を行って符号誤りの有無を表す信号を論理和回路52に
与え、エラーフラグセット信号43として出力する。
【００２３】以上のように構成することで、送受信デー
タの不一致、受信データの符号誤りのいずれが起きてい
てもエラーフラグセット信号43を出力することができ
る。なお、SIO 回路47としては、たとえば、沖電気工業
株式会社製品のICであるMSM82C53 (SIO)を使用して回路
構成を実現することもできる。
タの不一致、受信データの符号誤りのいずれが起きてい
てもエラーフラグセット信号43を出力することができ
る。なお、SIO 回路47としては、たとえば、沖電気工業
株式会社製品のICであるMSM82C53 (SIO)を使用して回路
構成を実現することもできる。
【００２４】次に、上述の非同期半二重カレントループ
伝送システムにおける一連のデータ送信処理動作を説明
する。
伝送システムにおける一連のデータ送信処理動作を説明
する。
【００２５】先ず、データ生成回路21は、送信しようと
するデータブロックの生成を行い、送信データの生成が
終了し、送信動作に入ろうとするとき、先ず、プログラ
ムによるな受信処理をマスクし、エラーフラグ処理回路
20に対してエラーフラグクリアを送出する。その後、送
信データを順次、データブロックが終了するまで送出す
る。
するデータブロックの生成を行い、送信データの生成が
終了し、送信動作に入ろうとするとき、先ず、プログラ
ムによるな受信処理をマスクし、エラーフラグ処理回路
20に対してエラーフラグクリアを送出する。その後、送
信データを順次、データブロックが終了するまで送出す
る。
【００２６】送受信データ衝突監視回路18では、順次送
出される送信データと非同期半二重カレントインタフェ
ースループ30を介して入力される受信データを逐次比較
し、データ不一致が発生した場合は、エラーフラグ処理
回路20に対してエラーフラグをセットする。
出される送信データと非同期半二重カレントインタフェ
ースループ30を介して入力される受信データを逐次比較
し、データ不一致が発生した場合は、エラーフラグ処理
回路20に対してエラーフラグをセットする。
【００２７】さらに、受信データ誤り監視回路17では、
非同期半二重カレントインタフェースループ30を介して
入力される受信データのフォーマットチェックなどを行
い、フォーマットエラーなどが発生した場合は、エラー
フラグ処理回路20に対してエラーフラグをセットする。
非同期半二重カレントインタフェースループ30を介して
入力される受信データのフォーマットチェックなどを行
い、フォーマットエラーなどが発生した場合は、エラー
フラグ処理回路20に対してエラーフラグをセットする。
【００２８】データ生成回路21は、一連のデータブロッ
クの送信が終了した段階でエラーフラグ処理回路20から
エラーフラグの状態を読み込み、一連の送信の間にエラ
ーが発生したか否かをチェックする。エラーが発生して
いない場合は、データの送信処理の正常終了となり、一
方、エラーが発生していた場合は、送信データの衝突な
どの回避のためタイミングをとって再送処理を行うなど
の処理へ移る。
クの送信が終了した段階でエラーフラグ処理回路20から
エラーフラグの状態を読み込み、一連の送信の間にエラ
ーが発生したか否かをチェックする。エラーが発生して
いない場合は、データの送信処理の正常終了となり、一
方、エラーが発生していた場合は、送信データの衝突な
どの回避のためタイミングをとって再送処理を行うなど
の処理へ移る。
【００２９】このようにタイミングをとるためには、た
とえば、タイマを備え、このタイマによって所定間隔ご
とに再送要求を出力するように構成すると簡単に実現で
きる。また、受信データのフォーマットエラーによるエ
ラーフラグが発生された場合にも、フォーマットエラー
回避のため、タイミングをとって再送処理を行うことも
良いが、ほかに、エラーフラグが発生したときの受信デ
ータを読み捨てるように処理することもよい。
とえば、タイマを備え、このタイマによって所定間隔ご
とに再送要求を出力するように構成すると簡単に実現で
きる。また、受信データのフォーマットエラーによるエ
ラーフラグが発生された場合にも、フォーマットエラー
回避のため、タイミングをとって再送処理を行うことも
良いが、ほかに、エラーフラグが発生したときの受信デ
ータを読み捨てるように処理することもよい。
【００３０】受信動作については、従来と同様に受信デ
ータ単位にSIO 受信回路13より、受信データを読み込む
方法で行う。すなわち、相手データ伝送装置2 からの受
信データは、受信部フォトカプラ16で電流に変換され、
そして、データ受信回路14で電流のオン／オフ信号を受
信し、SIO 受信回路13でパラレルデータに変換され、受
信データ42としてデータ生成回路21に与えられ受信処理
される。
ータ単位にSIO 受信回路13より、受信データを読み込む
方法で行う。すなわち、相手データ伝送装置2 からの受
信データは、受信部フォトカプラ16で電流に変換され、
そして、データ受信回路14で電流のオン／オフ信号を受
信し、SIO 受信回路13でパラレルデータに変換され、受
信データ42としてデータ生成回路21に与えられ受信処理
される。
【００３１】以上のようにして、一対の伝送ケーブル３
を使用して非同期半二重カレントループ通信において、
受信データフォーマット誤り検出、送受信データ衝突の
検出をハードウエア論理回路によって実現したので、デ
ータ生成処理のソフトウエアの処理を簡易化でき、負荷
を低減することができるようになる。このためデータ生
成処理の遅延が軽減されるようになる。
を使用して非同期半二重カレントループ通信において、
受信データフォーマット誤り検出、送受信データ衝突の
検出をハードウエア論理回路によって実現したので、デ
ータ生成処理のソフトウエアの処理を簡易化でき、負荷
を低減することができるようになる。このためデータ生
成処理の遅延が軽減されるようになる。
【００３２】
【発明の効果】以上述べたように本発明は、送信データ
をプログラム処理によって生成し、受信データと送信デ
ータとが不一致の場合に送受信データ衝突状態として判
定する、または受信データのフォーマットエラーを検出
することを論理回路素子で行い、送受信データが衝突状
態またはフォーマットエラーの場合に、送信データの衝
突回避またはフォーマットエラー回避の処理をプログラ
ム処理によって行うことで、非同期半二重カレントルー
プを適用したシステムや装置において、データ制御ソフ
トウエアの処理負荷を軽減し、処理遅延を生じさせない
ようにすることができる。
をプログラム処理によって生成し、受信データと送信デ
ータとが不一致の場合に送受信データ衝突状態として判
定する、または受信データのフォーマットエラーを検出
することを論理回路素子で行い、送受信データが衝突状
態またはフォーマットエラーの場合に、送信データの衝
突回避またはフォーマットエラー回避の処理をプログラ
ム処理によって行うことで、非同期半二重カレントルー
プを適用したシステムや装置において、データ制御ソフ
トウエアの処理負荷を軽減し、処理遅延を生じさせない
ようにすることができる。
【図１】本発明の実施例の非同期半二重カレントループ
伝送システムの構成図である。
伝送システムの構成図である。
【図２】従来例の非同期半二重カレントループ伝送シス
テムの構成図である。
テムの構成図である。
【図３】実施例の送受信データ衝突監視回路および受信
データ誤り監視回路の具体的な論理回路構成を示す図で
ある。
データ誤り監視回路の具体的な論理回路構成を示す図で
ある。
17 受信データ誤り監視回路 18 送受信データ衝突監視回路 19 データ蓄積バッファ回路 20 エラーフラグ処理回路 21 データ生成回路 30 非同期半二重カレントインタフェースループ
Claims (5)
- 【請求項１】 第１のデータ伝送装置と第２のデータ伝
送装置との間が一対の伝送線で接続され、非同期半二重
カレントループが形成されているデータ伝送システムに
おいて、前記第１のデータ伝送装置は、 送信データをプログラム処理によって生成し、該送信デ
ータを一時保持しておくと共に、前記非同期半二重カレ
ントループで前記一対の伝送線の往路線に送出するデー
タ送信手段と、 該データ送信手段による前記送信データの送出に伴って
前記第２のデータ伝送装置からの受信データを前記一対
の伝送線の復路線から取り込み、前記受信データと前記
一時保持の送信データとが一致するか否かの判定を行
い、不一致の場合は送受信データ衝突状態として判定す
る論理回路素子で形成された送受信データ衝突判定手段
と、 前記送受信データが衝突状態と判定された場合に、送信
データの衝突回避の処理をプログラム処理によって行う
送信データ衝突回避手段とを含むことを特徴とするデー
タ伝送システム。 - 【請求項２】 第１のデータ伝送装置と第２のデータ伝
送装置との間が一対の伝送線で接続され、非同期半二重
カレントループが形成されているデータ伝送システムに
おいて、前記第１のデータ伝送装置は、 送信データをプログラム処理によって生成し、前記非同
期半二重カレントループで前記一対の伝送線の往路線に
送出するデータ送信手段と、 該データ送信手段による前記送信データの送出に伴って
前記第２のデータ伝送装置からの受信データを前記一対
の伝送線の復路線から取り込み、前記受信データのフォ
ーマットが正常であるか否かを判定する論理回路素子で
形成された受信データ判定手段と、 前記受信データのフォーマットが異常であると確認され
ると、受信データのフォーマットエラー回避の処理をプ
ログラム処理によって行う受信データフォーマットエラ
ー回避手段とを含むことを特徴とするデータ伝送システ
ム。 - 【請求項３】 非同期半二重カレントループインタフェ
ース手段を備えるデータ伝送装置において、該装置は、 送信データをプログラム処理によって生成し、該送信デ
ータを一時保持しておくと共に、前記非同期半二重カレ
ントループインタフェース手段で一対の伝送線の往路線
に送出させるためのデータ送信手段と、 該データ送信手段による前記送信データの送出に伴って
前記非同期半二重カレントループインタフェース手段に
よって前記一対の伝送線の復路線から取り込まれる受信
データと前記一時保持送信データとが一致するか否かの
判定を行い、不一致の場合は送受信データ衝突状態とし
て判定するための論理回路素子で形成された送受信デー
タ衝突判定手段と、 前記送受信データの衝突状態と判定された場合に、送信
データの衝突回避の処理をプログラム処理によって行う
ための送信データ衝突回避手段とを含むことを特徴とす
るデータ伝送装置。 - 【請求項４】 請求項３に記載のデータ伝送装置におい
て、前記データ送信手段は、 前記送信データをプログラム処理によって生成するデー
タ生成部と、 該生成した送信データを一時保持するデータ保持部とを
含むことを特徴とするデータ伝送装置。 - 【請求項５】 非同期半二重カレントループインタフェ
ース手段を備えるデータ伝送装置において、該装置は、 送信データをプログラム処理によって生成し、前記非同
期半二重カレントループインタフェース手段で前記一対
の伝送線の往路線に送出させるためのデータ送信手段
と、 該データ送信手段による前記送信データの送出に伴って
前記非同期半二重カレントループインタフェース手段に
よって前記一対の伝送線の復路線から取り込まれる受信
データのフォーマットが正常であるか否かを判定するた
めの論理回路素子で形成された受信データ判定手段と、 前記受信データのフォーマットが異常であると確認され
ると、受信データのフォーマットエラー回避の処理をプ
ログラム処理によって行う受信データフォーマトエラー
回避手段とを含むことを特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19222497A JPH1141214A (ja) | 1997-07-17 | 1997-07-17 | データ伝送システムおよびデータ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19222497A JPH1141214A (ja) | 1997-07-17 | 1997-07-17 | データ伝送システムおよびデータ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141214A true JPH1141214A (ja) | 1999-02-12 |
Family
ID=16287737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19222497A Withdrawn JPH1141214A (ja) | 1997-07-17 | 1997-07-17 | データ伝送システムおよびデータ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1141214A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050678A (ja) * | 2001-08-07 | 2003-02-21 | Naltec Inc | 周辺機器およびその制御方法 |
-
1997
- 1997-07-17 JP JP19222497A patent/JPH1141214A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050678A (ja) * | 2001-08-07 | 2003-02-21 | Naltec Inc | 周辺機器およびその制御方法 |
| JP4625598B2 (ja) * | 2001-08-07 | 2011-02-02 | ナルテック株式会社 | 周辺機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959833A (en) | Data transmission method and bus extender | |
| JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
| JPH04117743A (ja) | 光トランシーバ | |
| EP0166402B1 (en) | Input/output system for an industrial control system | |
| EP0893019B1 (en) | Multiplex communication interface circuit and method | |
| US7546518B2 (en) | Received data compensating device | |
| JPH1141214A (ja) | データ伝送システムおよびデータ伝送装置 | |
| JPH06204989A (ja) | データ通信装置 | |
| US6769039B2 (en) | Data processing apparatus with circuit for confirming normality of serial transmission data | |
| JPS62109441A (ja) | デ−タ伝送方式 | |
| KR970002787B1 (ko) | 패킷 교환 통신시스템에서의 패킷 프레임 전송방법 및 구조 | |
| JPH11234347A (ja) | データ通信におけるバッファ管理方法および方式 | |
| JP2001333048A (ja) | データ転送方式 | |
| JPH10133903A (ja) | データ転送制御装置及び折返し試験方式 | |
| JP3164996B2 (ja) | シリアルデータ受信装置 | |
| JP2000165424A (ja) | ループ式データ伝送装置 | |
| JPH05289956A (ja) | 監視制御装置のデータ伝送方法 | |
| JP2002300138A (ja) | パラレル信号エラー監視方法及びその装置 | |
| CN116260675A (zh) | 一种解决spi主从切换交互的系统及方法 | |
| JPS63158931A (ja) | 二重化デ−タ受信装置 | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| JPH04108238A (ja) | ネットワークの端末での衝突制御方式 | |
| JPH0637738A (ja) | データ伝送誤り制御方式 | |
| JPH08251145A (ja) | プロセッサ間の転送データチェック方式 | |
| JPH0548674A (ja) | データ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |