JPH11354810A - Display panel and manufacture thereof - Google Patents

Display panel and manufacture thereof

Info

Publication number
JPH11354810A
JPH11354810A JP17799398A JP17799398A JPH11354810A JP H11354810 A JPH11354810 A JP H11354810A JP 17799398 A JP17799398 A JP 17799398A JP 17799398 A JP17799398 A JP 17799398A JP H11354810 A JPH11354810 A JP H11354810A
Authority
JP
Japan
Prior art keywords
film
source
forming
semiconductor film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17799398A
Other languages
Japanese (ja)
Other versions
JP3873158B2 (en
Inventor
Eiichi Onaka
栄一 尾中
Kenji Kamiya
建史 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP17799398A priority Critical patent/JP3873158B2/en
Publication of JPH11354810A publication Critical patent/JPH11354810A/en
Application granted granted Critical
Publication of JP3873158B2 publication Critical patent/JP3873158B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the contact resistances between n-type semiconductor films at the drain and source sides and drain and source electrodes formed thereon, in a liquid crystal display panel having thin-film transistors as switching elements. SOLUTION: High quality Cr silicide films 29D, 29S and Cr films 28D, 28S are formed between n-type semiconductor films 27D, 27S of an n-type amorphous Si and Al base metal films 31 formed respectively thereon. After stripping resist films 33D, 33S, a protective film 32 is stripped by the wet etching but since the end faces of the Cr film 28S are covered with source electrodes of the Al base metal film 31, the side etching of the Cr film 28C can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、液晶表示パネル
等の表示パネル及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel such as a liquid crystal display panel and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図25(A)は従来の液晶表示パネルの
一例の一部の平面図を示し、図25(B)はそのB−B
線に沿う断面図を示したものである。この液晶表示パネ
ルを製造する場合には、まず、図26に示すように、ガ
ラス基板1の上面の所定の個所にAlまたはAl合金か
らなるゲート電極2及びゲートライン(走査線)3(図
25(A)参照)を形成し、その上面に窒化シリコンか
らなるゲート絶縁膜4を成膜し、その上面に中性アモル
ファスシリコンからなる半導体膜5を成膜し、その上面
であってゲート電極2上の所定の個所に窒化シリコンか
らなるチャネル保護膜6を形成する。次に、フッ化アン
モニウム溶液による表面処理により、チャネル保護膜6
下以外の領域における半導体膜5の表面の自然酸化膜
(図示せず)を除去する。次に、図27に示すように、
上面全体にN型アモルファスシリコンからなるN型半導
体膜7を成膜する。次に、図28に示すように、フォト
リソグラフィ法により、N型半導体膜7及び半導体膜5
の不要な部分を除去する。この状態では、ゲート絶縁膜
4の上面の所定の箇所でゲート電極2に対応する部分つ
まりデバイスエリアに半導体膜5Aが形成されている。
また、チャネル保護膜6の上面両側及びその両側におけ
る半導体膜5Aの上面にN型半導体膜7D、7Sが形成
されている。次に、図25(A)、(B)に示すよう
に、ソース側のN型半導体膜7Sの上面及びゲート絶縁
膜4の上面の所定の箇所にITOからなるソース電極8
及び画素電極9を形成する。次に、ドレイン側のN型半
導体膜7Dの上面及びゲート絶縁膜4の上面の他の所定
の箇所にAlからなるドレイン電極10及びドレインラ
イン(信号線)11を形成する。この場合、ゲート電極
2、ゲート絶縁膜4、半導体膜5A、N型半導体膜7
S、7D、ソース電極8、ドレイン電極10により、ス
イッチング素子としての薄膜トランジスタが構成されて
いる。
2. Description of the Related Art FIG. 25A is a plan view of a part of an example of a conventional liquid crystal display panel, and FIG.
FIG. 3 shows a cross-sectional view along the line. When this liquid crystal display panel is manufactured, first, as shown in FIG. 26, a gate electrode 2 and a gate line (scanning line) 3 (FIG. 25) made of Al or an Al alloy are provided at predetermined locations on the upper surface of a glass substrate 1. (A), a gate insulating film 4 made of silicon nitride is formed on the upper surface, a semiconductor film 5 made of neutral amorphous silicon is formed on the upper surface, and the gate electrode 2 is formed on the upper surface. A channel protection film 6 made of silicon nitride is formed at a predetermined location above. Next, the channel protective film 6 is subjected to a surface treatment using an ammonium fluoride solution.
The natural oxide film (not shown) on the surface of the semiconductor film 5 in a region other than the lower region is removed. Next, as shown in FIG.
An N-type semiconductor film 7 made of N-type amorphous silicon is formed on the entire upper surface. Next, as shown in FIG. 28, the N-type semiconductor film 7 and the semiconductor film 5 are formed by photolithography.
Remove unnecessary parts of. In this state, the semiconductor film 5A is formed in a portion corresponding to the gate electrode 2 at a predetermined position on the upper surface of the gate insulating film 4, that is, in a device area.
N-type semiconductor films 7D and 7S are formed on both sides of the upper surface of the channel protective film 6 and on the upper surface of the semiconductor film 5A on both sides thereof. Next, as shown in FIGS. 25A and 25B, a source electrode 8 made of ITO is formed at a predetermined position on the upper surface of the source-side N-type semiconductor film 7S and the upper surface of the gate insulating film 4.
And a pixel electrode 9 are formed. Next, a drain electrode 10 and a drain line (signal line) 11 made of Al are formed on the upper surface of the drain-side N-type semiconductor film 7D and another predetermined position on the upper surface of the gate insulating film 4. In this case, the gate electrode 2, the gate insulating film 4, the semiconductor film 5A, the N-type semiconductor film 7
S, 7D, the source electrode 8 and the drain electrode 10 constitute a thin film transistor as a switching element.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
このような液晶表示パネルの製造方法では、N型半導体
膜7を成膜する工程とドレイン電極10及びドレインラ
イン11を形成するためのAl系金属膜を成膜する工程
との間に、フォトリソグラフィ法によりN型半導体膜7
D、7S及び半導体膜5Aを形成する工程、ITO膜を
成膜してフォトリソグラフィ法によりソース電極8及び
画素電極9を形成する工程が存在するので、N型半導体
膜7D、7Sの表面が酸化・汚染されやすく、N型半導
体膜7D、7Sとソース電極8及びドレイン電極10と
の間のコンタクト抵抗が高くなり、薄膜トランジスタの
オン電流が減少するという問題があった。この発明の課
題は、ソース側及びドレイン側のN型半導体膜とその各
上に形成されるソース電極及びドレイン電極との間のコ
ンタクト抵抗を小さくすることである。
However, in the conventional method of manufacturing such a liquid crystal display panel, the step of forming the N-type semiconductor film 7 and the step of forming an Al-based metal for forming the drain electrode 10 and the drain line 11 are performed. An N-type semiconductor film 7 is formed by a photolithography method between the step of forming the film and the step of forming the film.
Since there is a step of forming the D, 7S and the semiconductor film 5A and a step of forming an ITO film and forming the source electrode 8 and the pixel electrode 9 by photolithography, the surfaces of the N-type semiconductor films 7D and 7S are oxidized. There is a problem that the contact resistance between the N-type semiconductor films 7D and 7S and the source electrode 8 and the drain electrode 10 is increased, and the on-current of the thin film transistor is reduced. An object of the present invention is to reduce the contact resistance between the source-side and drain-side N-type semiconductor films and the source electrode and the drain electrode formed thereon.

【0004】[0004]

【課題を解決するための手段】請求項1記載の発明に係
る表示パネルは、薄膜トランジスタ及び該薄膜トランジ
スタのソース電極に接続された画素電極を備えた表示パ
ネルにおいて、前記薄膜トランジスタを、ゲート電極
と、該ゲート電極上に設けられたゲート絶縁膜と、該ゲ
ート絶縁膜上のデバイスエリアに設けられた半導体膜
と、該半導体膜上のドレイン側に設けられたN型半導体
膜、シリサイド膜及びドレイン電極と、前記半導体膜上
のソース側に設けられたN型半導体膜、シリサイド膜及
びソース電極とによって構成したものである。請求項2
記載の発明に係る表示パネルは、薄膜トランジスタ及び
該薄膜トランジスタのソース電極に接続された画素電極
を備えた表示パネルにおいて、前記薄膜トランジスタ
を、ゲート電極と、該ゲート電極上に設けられたゲート
絶縁膜と、該ゲート絶縁膜上のデバイスエリアに設けら
れた半導体膜と、前記ゲート絶縁膜上であって前記半導
体膜の両側に設けられたドレイン側及びソース側のN型
半導体膜と、前記ドレイン側のN型半導体膜上に設けら
れたシリサイド膜及びドレイン電極と、前記ソース側の
N型半導体膜上に設けられたシリサイド膜及びソース電
極とによって構成したものである。請求項3記載の発明
に係る表示パネルは、薄膜トランジスタ及び該薄膜トラ
ンジスタのソース電極に接続された画素電極を備えた表
示パネルにおいて、前記薄膜トランジスタを、ゲート電
極と、該ゲート電極上に設けられたゲート絶縁膜と、該
ゲート絶縁膜上のデバイスエリアに設けられた半導体膜
と、該半導体膜上のドレイン側に設けられたN型半導体
膜、シリサイド膜、シリサイド化可能な金属膜及びドレ
イン電極と、前記半導体膜上のソース側に設けられたN
型半導体膜、シリサイド膜、シリサイド化可能な金属膜
及びソース電極とによって構成し、前記ソース電極によ
って前記他方側の金属膜の端面を覆ったものである。請
求項4記載の発明に係る表示パネルは、薄膜トランジス
タ及び該薄膜トランジスタのソース電極に接続された画
素電極を備えた表示パネルにおいて、前記薄膜トランジ
スタを、ゲート電極と、該ゲート電極上に設けられたゲ
ート絶縁膜と、該ゲート絶縁膜上のデバイスエリアに設
けられた半導体膜と、前記ゲート絶縁膜上であって前記
半導体膜の両側に設けられたドレイン側及びソース側の
N型半導体膜と、前記ドレイン側のN型半導体膜上に設
けられたシリサイド膜、シリサイド化可能な金属膜及び
ドレイン電極と、前記ソース側のN型半導体膜上に設け
られたシリサイド膜、シリサイド化可能な金属膜及びソ
ース電極とによって構成し、前記ソース電極によって前
記他方側の金属膜の端面を覆ったものである。請求項5
記載の発明に係る表示パネルは、請求項3または4記載
の発明において、前記ソース電極を該ソース電極に接続
された前記画素電極と同一の材料によって形成したもの
である。請求項6記載の発明に係る表示パネルは、薄膜
トランジスタ及び該薄膜トランジスタのソース電極に接
続された画素電極を備えた表示パネルにおいて、前記薄
膜トランジスタを、ゲート電極と、該ゲート電極上に設
けられたゲート絶縁膜と、該ゲート絶縁膜上のデバイス
エリアに設けられた半導体膜と、前記ゲート絶縁膜上で
あって前記半導体膜の両側に設けられたドレイン側及び
ソース側のN型半導体膜と、前記ドレイン側のN型半導
体膜上に設けられたシリサイド膜、N型イオンを含むシ
リサイド化可能な金属膜及びドレイン電極と、前記ソー
ス側のN型半導体膜上に設けられたシリサイド膜、N型
イオンを含むシリサイド化可能な金属膜及びソース電極
とによって構成したものである。請求項7記載の発明に
係る表示パネルの製造方法は、基板上にゲート電極、ゲ
ート絶縁膜、半導体膜、N型半導体膜及びシリサイド化
可能な金属膜をこの順で形成して前記N型半導体膜と前
記金属膜との界面にシリサイド膜を形成する工程と、前
記金属膜を剥離する工程と、前記半導体膜上のドレイン
側及びソース側に前記N型半導体膜及び前記シリサイド
膜を残存させる工程と、前記ソース側のシリサイド膜に
接続される画素電極を形成する工程と、上面全体にソー
ス・ドレイン電極形成用金属膜及び保護用金属膜をこの
順で成膜し、これらの金属膜を加工することにより、前
記ドレイン側のシリサイド膜上にドレイン電極を形成す
るとともにその上に前記保護用金属膜を残存させ、且つ
前記ソース側のシリサイド膜上にソース電極を形成する
とともにその上に前記保護用金属膜を残存させ、この後
残存する前記保護用金属膜を剥離する工程と、を具備し
たものである。請求項8記載の発明に係る表示パネルの
製造方法は、基板上にゲート電極、ゲート絶縁膜及び半
導体膜をこの順で形成する工程と、前記半導体膜上の所
定の箇所にチャネル保護膜を形成し、該チャネル保護膜
をマスクとして前記半導体膜にN型イオンを打ち込むこ
とにより、前記チャネル保護膜下以外の領域における前
記半導体膜をN型半導体膜とする工程と、前記N型半導
体膜上にシリサイド化可能な金属膜を成膜して前記N型
半導体膜と前記金属膜との界面にシリサイド膜を形成す
る工程と、前記金属膜を剥離する工程と、前記ソース側
のシリサイド膜に接続される画素電極を形成する工程
と、上面全体にソース・ドレイン電極形成用金属膜及び
保護用金属膜をこの順で成膜し、これらの金属膜を加工
することにより、前記ドレイン側のシリサイド膜上にド
レイン電極を形成するとともにその上に前記保護用金属
膜を残存させ、且つ前記ソース側のシリサイド膜上にソ
ース電極を形成するとともにその上に前記保護用金属膜
を残存させ、この後残存する前記保護用金属膜を剥離す
る工程と、を具備したものである。請求項9記載の発明
に係る表示パネルの製造方法は、半導体膜上のドレイン
側及びソース側にN型半導体膜、シリサイド膜及び金属
膜を形成する工程と、前記ソース側の金属膜に接続され
る画素電極を形成する工程と、前記ドレイン側の金属膜
上にドレイン電極を形成するとともに前記ソース側の金
属膜の周囲を含む全表面を覆うソース電極を形成する工
程と、を具備したものである。請求項10記載の発明に
係る表示パネルの製造方法は、基板上にゲート電極、ゲ
ート絶縁膜及び半導体膜をこの順で形成する工程と、前
記半導体膜上の所定の箇所にチャネル保護膜を形成し、
該チャネル保護膜をマスクとして前記半導体膜にN型イ
オンを打ち込むことにより、前記チャネル保護膜下以外
の領域における前記半導体膜をN型半導体膜とする工程
と、前記N型半導体膜上にシリサイド化可能な金属膜を
成膜して前記N型半導体膜と前記金属膜との界面にシリ
サイド膜を形成する工程と、前記ソース側の金属膜に接
続される画素電極を形成する工程と、前記ドレイン側の
金属膜上にドレイン電極を形成するとともに前記ソース
側の金属膜の周囲を含む全表面を覆うソース電極を形成
する工程と、を具備したものである。請求項11記載の
発明に係る表示パネルの製造方法は、半導体膜上のドレ
イン側及びソース側にN型半導体膜、シリサイド膜及び
金属膜を形成する工程と、前記ソース側の金属膜に接続
される画素電極を形成するとともに該画素電極と同一の
材料によって前記ソース側の金属膜の周囲を含む全表面
を覆うソース電極を形成する工程と、前記ドレイン側の
金属膜上にドレイン電極を形成する工程と、を具備した
ものである。請求項12記載の発明に係る表示パネルの
製造方法は、基板上にゲート電極、ゲート絶縁膜及び半
導体膜をこの順で形成する工程と、前記半導体膜上の所
定の箇所にチャネル保護膜を形成し、該チャネル保護膜
をマスクとして前記半導体膜にN型イオンを打ち込むこ
とにより、前記チャネル保護膜下以外の領域における前
記半導体膜をN型半導体膜とする工程と、前記N型半導
体膜上にシリサイド化可能な金属膜を成膜して前記N型
半導体膜と前記金属膜との界面にシリサイド膜を形成す
る工程と、前記ソース側の金属膜に接続される画素電極
を形成するとともに該画素電極と同一の材料によって前
記ソース側の金属膜の周囲を含む全表面を覆うソース電
極を形成する工程と、前記ドレイン側の金属膜上にドレ
イン電極を形成する工程と、を具備したものである。請
求項13記載の発明に係る表示パネルの製造方法は、基
板上にゲート電極、ゲート絶縁膜、ソース領域、ドレイ
ン領域を有する半導体膜及びシリサイド化可能な金属膜
をこの順で形成して前記半導体膜のソース領域及びドレ
イン領域と前記金属膜との界面にシリサイド膜を形成す
る工程と、前記金属膜及び前記半導体膜にN型イオンを
打ち込んで前記半導体膜のソース領域及びドレイン領域
をN型半導体膜とする工程と、前記ソース領域上の前記
金属膜に接続される画素電極を形成する工程と、を具備
したものである。そして、以上の発明によれば、ドレイ
ン側及びソース側のN型半導体膜とその各上に形成され
たドレイン電極及びソース電極との間に良質のシリサイ
ド膜を形成しているので、ドレイン側及びソース側のN
型半導体膜とその各上に形成されたドレイン電極及びソ
ース電極との間のコンタクト抵抗を小さくすることがで
きる。
According to a first aspect of the present invention, there is provided a display panel including a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor. A gate insulating film provided on the gate electrode, a semiconductor film provided in a device area on the gate insulating film, an N-type semiconductor film provided on a drain side on the semiconductor film, a silicide film, and a drain electrode. , An N-type semiconductor film, a silicide film, and a source electrode provided on the source side on the semiconductor film. Claim 2
The display panel according to the described invention is a display panel including a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor, wherein the thin film transistor is a gate electrode and a gate insulating film provided on the gate electrode. A semiconductor film provided in a device area on the gate insulating film; a drain-side and source-side N-type semiconductor films provided on the gate insulating film on both sides of the semiconductor film; And a silicide film and a drain electrode provided on the type semiconductor film, and a silicide film and a source electrode provided on the source-side N-type semiconductor film. 4. A display panel according to claim 3, wherein the display panel includes a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor. The display panel according to claim 3, wherein the thin film transistor is provided with a gate electrode and a gate insulating film provided on the gate electrode. A film, a semiconductor film provided in a device area on the gate insulating film, an N-type semiconductor film provided on a drain side on the semiconductor film, a silicide film, a silicidable metal film and a drain electrode, N provided on the source side on the semiconductor film
The semiconductor device includes a type semiconductor film, a silicide film, a metal film capable of being silicided, and a source electrode, and the source electrode covers an end surface of the metal film on the other side. 5. The display panel according to claim 4, wherein the display panel includes a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor. The display panel according to claim 4, wherein the thin film transistor is provided with a gate electrode and a gate insulating film provided on the gate electrode. A film, a semiconductor film provided in a device area on the gate insulating film, drain-side and source-side N-type semiconductor films provided on the gate insulating film and on both sides of the semiconductor film; Film, a silicidable metal film, and a drain electrode provided on the N-type semiconductor film on the side, and a silicide film, a metal film, and a source electrode on the N-type semiconductor film on the source side. And the end face of the metal film on the other side is covered with the source electrode. Claim 5
The display panel according to the invention described in claim 3 is the invention according to claim 3 or 4, wherein the source electrode is formed of the same material as the pixel electrode connected to the source electrode. 7. A display panel according to claim 6, wherein the display panel includes a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor. The display panel according to claim 6, wherein the thin film transistor is provided with a gate electrode and a gate insulating film provided on the gate electrode. A film, a semiconductor film provided in a device area on the gate insulating film, drain-side and source-side N-type semiconductor films provided on the gate insulating film and on both sides of the semiconductor film; A silicide film provided on the N-type semiconductor film on the side, a metal film and a drain electrode capable of being silicided containing N-type ions, and a silicide film provided on the N-type semiconductor film on the source side. It comprises a metal film capable of being silicided and a source electrode. 8. A method of manufacturing a display panel according to claim 7, wherein a gate electrode, a gate insulating film, a semiconductor film, an N-type semiconductor film, and a metal film capable of being silicided are formed in this order on the substrate. Forming a silicide film at an interface between a film and the metal film, removing the metal film, and leaving the N-type semiconductor film and the silicide film on the drain and source sides of the semiconductor film Forming a pixel electrode connected to the silicide film on the source side, forming a metal film for forming a source / drain electrode and a metal film for protection on the entire upper surface in this order, and processing these metal films Forming a drain electrode on the drain-side silicide film, leaving the protective metal film thereon, and forming a source electrode on the source-side silicide film. Rutotomoni is left the protective metal film thereon, a step of removing the protective metal film remaining after this, those provided with the. A method of manufacturing a display panel according to claim 8, wherein a gate electrode, a gate insulating film, and a semiconductor film are formed in this order on a substrate, and a channel protection film is formed at a predetermined position on the semiconductor film. Implanting N-type ions into the semiconductor film using the channel protective film as a mask, thereby forming the semiconductor film in a region other than under the channel protective film as an N-type semiconductor film; A step of forming a silicide-forming metal film to form a silicide film at an interface between the N-type semiconductor film and the metal film; a step of peeling the metal film; and a step of connecting to the source-side silicide film. Forming a metal electrode for forming source / drain electrodes and a metal film for protection on the entire upper surface in this order, and processing these metal films to form a pixel electrode on the drain side. Forming a drain electrode on the reside film and leaving the protective metal film thereon, and forming a source electrode on the silicide film on the source side and leaving the protective metal film thereon, Removing the remaining remaining protective metal film. According to a ninth aspect of the present invention, there is provided a display panel manufacturing method, wherein an N-type semiconductor film, a silicide film, and a metal film are formed on a drain side and a source side on a semiconductor film; Forming a drain electrode on the drain-side metal film and forming a source electrode covering the entire surface including the periphery of the source-side metal film. is there. According to a tenth aspect of the present invention, there is provided a method of manufacturing a display panel, comprising: forming a gate electrode, a gate insulating film, and a semiconductor film on a substrate in this order; And
Implanting N-type ions into the semiconductor film using the channel protective film as a mask, thereby converting the semiconductor film into an N-type semiconductor film in a region other than under the channel protective film; and forming a silicide on the N-type semiconductor film. Forming a possible metal film to form a silicide film at an interface between the N-type semiconductor film and the metal film; forming a pixel electrode connected to the source-side metal film; Forming a drain electrode on the metal film on the side and forming a source electrode covering the entire surface including the periphery of the metal film on the source side. A method of manufacturing a display panel according to claim 11, wherein an N-type semiconductor film, a silicide film, and a metal film are formed on a drain side and a source side on a semiconductor film, and the method is connected to the source-side metal film. Forming a source electrode covering the entire surface including the periphery of the source-side metal film with the same material as the pixel electrode, and forming a drain electrode on the drain-side metal film. And a process. According to a twelfth aspect of the present invention, there is provided a method of manufacturing a display panel, comprising: forming a gate electrode, a gate insulating film, and a semiconductor film on a substrate in this order; Implanting N-type ions into the semiconductor film using the channel protective film as a mask, thereby forming the semiconductor film in a region other than under the channel protective film as an N-type semiconductor film; Forming a silicide-forming metal film to form a silicide film at an interface between the N-type semiconductor film and the metal film; forming a pixel electrode connected to the source-side metal film; Forming a source electrode covering the entire surface including the periphery of the source-side metal film with the same material as the electrode, and forming a drain electrode on the drain-side metal film. It is obtained by Bei. 14. The method of manufacturing a display panel according to claim 13, wherein a semiconductor film having a gate electrode, a gate insulating film, a source region, a drain region, and a metal film capable of being silicided are formed in this order on the substrate. Forming a silicide film at an interface between a source region and a drain region of the film and the metal film; and implanting N-type ions into the metal film and the semiconductor film so that the source region and the drain region of the semiconductor film are an N-type semiconductor. Forming a film, and forming a pixel electrode connected to the metal film on the source region. According to the invention described above, the high-quality silicide film is formed between the drain-side and source-side N-type semiconductor films and the drain electrode and the source electrode formed thereon, respectively. Source side N
The contact resistance between the mold semiconductor film and the drain and source electrodes formed thereon can be reduced.

【0005】[0005]

【発明の実施の形態】(第1実施形態)図1(A)はこ
の発明の第1実施形態における液晶表示パネルの要部の
平面図を示し、図1(B)はそのB−B線に沿う断面図
を示したものである。この液晶表示パネルを製造する場
合には、まず、図2に示すように、ガラス基板21の上
面の所定の箇所に、スパッタ法により成膜したAlまた
はAl合金からなるAl系金属膜をフォトリソグラフィ
法(以下、PL法という。)により所定のパターンに加
工することにより、ゲート電極22及びゲートライン
(走査線)23(図1(A)参照)を形成する。次に、
上面全体に、CVD法により、窒化シリコンからなるゲ
ート絶縁膜24、中性アモルファスシリコンからなる半
導体膜25及び窒化シリコンからなるチャネル保護膜形
成用膜26を連続して成膜する。次に、チャネル保護膜
形成用膜26をPL法により所定のパターンに加工する
ことにより、半導体膜25の上面であってゲート電極2
2上の所定の個所にチャネル保護膜26Aを形成する。
次に、フッ化アンモニウム溶液による表面処理により、
チャネル保護膜26A下以外の領域における半導体膜2
5の表面の自然酸化膜(図示せず)を除去する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1A is a plan view of a main part of a liquid crystal display panel according to a first embodiment of the present invention, and FIG. FIG. When manufacturing this liquid crystal display panel, first, as shown in FIG. 2, an Al-based metal film made of Al or an Al alloy formed by sputtering at a predetermined position on the upper surface of the glass substrate 21 is subjected to photolithography. A gate electrode 22 and a gate line (scanning line) 23 (see FIG. 1A) are formed by processing into a predetermined pattern by a method (hereinafter, referred to as a PL method). next,
A gate insulating film 24 made of silicon nitride, a semiconductor film 25 made of neutral amorphous silicon, and a film 26 for forming a channel protective film made of silicon nitride are successively formed on the entire upper surface by CVD. Next, the channel protection film forming film 26 is processed into a predetermined pattern by the PL method, so that the gate electrode 2 on the upper surface of the semiconductor film 25 is formed.
A channel protection film 26A is formed at a predetermined location on the second.
Next, by surface treatment with ammonium fluoride solution,
Semiconductor film 2 in a region other than under channel protective film 26A
The native oxide film (not shown) on the surface of No. 5 is removed.

【0006】次に、図3に示すように、上面全体にCV
D法によりN型アモルファスシリコンからなるN型半導
体膜27を成膜する。次に、フッ化アンモニウム溶液に
よる表面処理により、N型半導体膜27の表面の自然酸
化膜(図示せず)を除去する。次に、N型半導体膜27
の上面にスパッタ法によりCr膜28を成膜する。する
と、N型半導体膜27とCr膜28との界面が清浄であ
るので、N型半導体膜27とCr膜28との界面に良質
なCrシリサイド膜29が形成される。次に、図4に示
すように、PL法により、Cr膜28、Crシリサイド
膜29、N型半導体膜27及び半導体膜25の不要な部
分を除去する。この状態では、ゲート絶縁膜24の上面
の所定の箇所でゲート電極22に対応する部分つまりデ
バイスエリアに半導体膜25Aが形成されている。ま
た、チャネル保護膜26Aの上面両側及びその両側にお
ける半導体膜25Aの上面にN型半導体膜29D、29
S、Crシリサイド膜29D、29S及びCr膜28
D、28Sが形成されている。
[0006] Next, as shown in FIG.
An N-type semiconductor film 27 made of N-type amorphous silicon is formed by the D method. Next, a natural oxide film (not shown) on the surface of the N-type semiconductor film 27 is removed by a surface treatment using an ammonium fluoride solution. Next, the N-type semiconductor film 27
A Cr film 28 is formed on the upper surface by sputtering. Then, since the interface between the N-type semiconductor film 27 and the Cr film 28 is clean, a high-quality Cr silicide film 29 is formed at the interface between the N-type semiconductor film 27 and the Cr film 28. Next, as shown in FIG. 4, unnecessary portions of the Cr film 28, the Cr silicide film 29, the N-type semiconductor film 27, and the semiconductor film 25 are removed by the PL method. In this state, the semiconductor film 25A is formed at a predetermined position on the upper surface of the gate insulating film 24 at a portion corresponding to the gate electrode 22, that is, at a device area. Also, N-type semiconductor films 29D and 29D are formed on both sides of the upper surface of the channel protective film 26A and on the upper surface of the semiconductor film 25A on both sides thereof.
S, Cr silicide films 29D, 29S and Cr film 28
D, 28S are formed.

【0007】次に、図5に示すように、スパッタ法によ
り成膜した透明なITO(インジウム−錫酸化物)等か
らなる透明金属膜膜をPL法により所定のパターンに加
工することにより、ソース側のCr膜28Sの上面の所
定の箇所及びゲート絶縁膜24の上面の所定の箇所に画
素電極30を形成する。次に、図6に示すように、上面
全体にスパッタ法によりAl系金属膜31及び保護用C
r膜32を連続して成膜する。次に、保護用Cr膜32
の上面の所定の箇所に、ドレイン電極、ドレインライン
(信号線)及びソース電極を形成するためのレジスト膜
33D、33Sを形成する。この場合、レジスト膜33
DのCr膜28D上におけるサイズは同Cr膜28Dの
サイズと同じなっているが、レジスト膜33Sのサイズ
はCr膜28Sのサイズよりも所定の大きさだけ大きく
なっている。また、保護用Cr膜32は、レジスト現像
時にITOからなる画素電極30とAl系金属膜31と
が電池反応により腐食しないようにするためのものであ
る。
Next, as shown in FIG. 5, a transparent metal film film made of a transparent ITO (indium-tin oxide) or the like formed by a sputtering method is processed into a predetermined pattern by a PL method to obtain a source. The pixel electrode 30 is formed at a predetermined position on the upper surface of the Cr film 28S on the side and a predetermined position on the upper surface of the gate insulating film 24. Next, as shown in FIG. 6, an Al-based metal film 31 and a protective C
The r film 32 is continuously formed. Next, the protective Cr film 32
At predetermined locations on the upper surface of the substrate, resist films 33D and 33S for forming a drain electrode, a drain line (signal line) and a source electrode are formed. In this case, the resist film 33
The size of D on the Cr film 28D is the same as the size of the Cr film 28D, but the size of the resist film 33S is larger than the size of the Cr film 28S by a predetermined size. The protective Cr film 32 is for preventing the pixel electrode 30 made of ITO and the Al-based metal film 31 from being corroded by a battery reaction during resist development.

【0008】次に、図7に示すように、レジスト膜33
D、33Sをマスクとしてウェットエッチングを行うこ
とにより、保護用Cr膜32及びAl系金属膜31の不
要な部分を除去する。次に、レジスト膜33D、33S
を剥離する。次に、保護用Cr膜32をウェットエッチ
ングにより剥離する。すると、図1(A)、(B)に示
すように、Cr膜28Dの上面及びゲート絶縁膜24の
上面の所定の箇所にAl系金属膜31からなるドレイン
電極34及びドレインライン35が形成される。また、
Cr膜28Sの上面及びその周囲の所定の箇所にAl系
金属膜31からなるソース電極36が形成される。この
場合、Cr膜28S、Crシリサイド膜29S及びN型
半導体膜27Sの端面はソース電極36によって覆われ
ている。このようにした理由については後で説明する。
そして、ゲート電極22、半導体膜25A、N型半導体
膜27D、27S、Crシリサイド膜29D、29S、
Cr膜28D、28S、ドレイン電極34、ソース電極
36により、スイッチング素子としての薄膜トランジス
タが構成されている。
[0008] Next, as shown in FIG.
Unnecessary portions of the protective Cr film 32 and the Al-based metal film 31 are removed by performing wet etching using D and 33S as a mask. Next, the resist films 33D and 33S
Is peeled off. Next, the protective Cr film 32 is removed by wet etching. Then, as shown in FIGS. 1A and 1B, a drain electrode 34 and a drain line 35 made of the Al-based metal film 31 are formed at predetermined positions on the upper surface of the Cr film 28D and the upper surface of the gate insulating film 24. You. Also,
A source electrode 36 made of the Al-based metal film 31 is formed on the upper surface of the Cr film 28S and a predetermined location around the Cr film 28S. In this case, the end surfaces of the Cr film 28S, the Cr silicide film 29S, and the N-type semiconductor film 27S are covered with the source electrode 36. The reason for this will be described later.
Then, the gate electrode 22, the semiconductor film 25A, the N-type semiconductor films 27D and 27S, the Cr silicide films 29D and 29S,
The Cr films 28D and 28S, the drain electrode 34, and the source electrode 36 constitute a thin film transistor as a switching element.

【0009】ここで、ソース側のCr膜28S、Crシ
リサイド膜29S及びN型半導体膜27Sの端面をソー
ス電極36で覆った理由について説明する。まず、図8
(A)、(B)に示すように、レジスト膜33Sの所定
の3つの端面a、b、cがCr膜28Sの所定の3つの
端面と一致する場合には、レジスト膜33Sをマスクと
してウェットエッチングを行うことにより、保護用Cr
膜32及びAl系金属膜31の不要な部分を除去する
と、Cr膜28Dの所定の3つの端面が露出されること
になる。この状態で、レジスト膜33D、33Sを剥離
した後に、保護用Cr膜32をウェットエッチングによ
り剥離すると、ITOからなる画素電極30とCr膜2
8Dとが接続されているので、Crエッチャント中にお
けるITO−Cr系の電池反応により、図9(A)、
(B)に示すように、Cr膜28Sのサイドエッチング
が激しく進行し、10秒程度で1/3程度に減少してし
まう。このような場合には、ソース側におけるコンタク
ト特性が劣化してしまい、好ましくない。そこで、図7
に示すように、ソース側のCr膜28S、Crシリサイ
ド膜29S及びN型半導体膜27Sの端面をソース電極
36で覆うと、Cr膜28Sのサイドエッチングが防止
されることになる。
Here, the reason why the end surfaces of the source-side Cr film 28S, Cr silicide film 29S and N-type semiconductor film 27S are covered with the source electrode 36 will be described. First, FIG.
As shown in (A) and (B), when the three predetermined end faces a, b, and c of the resist film 33S coincide with the three predetermined end faces of the Cr film 28S, the resist film 33S is used as a mask to wet the resist film 33S. Protective Cr by etching
When unnecessary portions of the film 32 and the Al-based metal film 31 are removed, three predetermined end faces of the Cr film 28D are exposed. In this state, after the resist films 33D and 33S are peeled off and the protective Cr film 32 is peeled off by wet etching, the pixel electrode 30 made of ITO and the Cr film 2 are removed.
8D is connected, the ITO-Cr-based battery reaction in the Cr etchant causes the reaction shown in FIG.
As shown in (B), side etching of the Cr film 28S progresses violently, and is reduced to about 1/3 in about 10 seconds. In such a case, the contact characteristics on the source side deteriorate, which is not preferable. Therefore, FIG.
As shown in (1), when the end surfaces of the source-side Cr film 28S, Cr silicide film 29S, and N-type semiconductor film 27S are covered with the source electrode 36, side etching of the Cr film 28S is prevented.

【0010】そして、以上のようにして製造された液晶
表示パネルでは、N型半導体膜27D、27Sとその各
上に形成されたドレイン電極34及びソース電極36と
の間に良質のCrシリサイド膜29D、29S及びCr
膜28D、28Sを形成しているので、N型半導体膜2
7D、27Sとその各上に形成されたドレイン電極34
及びソース電極36との間のコンタクト抵抗を小さくす
ることができ、ひいては寄生抵抗によるオン電流の低下
を少なくすることができる。
In the liquid crystal display panel manufactured as described above, a high-quality Cr silicide film 29D is provided between the N-type semiconductor films 27D and 27S and the drain electrode 34 and the source electrode 36 formed thereon. , 29S and Cr
Since the films 28D and 28S are formed, the N-type semiconductor film 2
7D, 27S and the drain electrode 34 formed on each of them.
In addition, the contact resistance between the gate electrode and the source electrode 36 can be reduced, and the decrease in ON current due to parasitic resistance can be reduced.

【0011】(第2実施形態)図10(A)はこの発明
の第2実施形態における液晶表示パネルの要部の平面図
を示し、図10(B)はそのB−B線に沿う断面図を示
したものである。この液晶表示パネルを製造する場合、
図2〜図4に示すまでの工程は上記第1実施形態の場合
と同じであるので、その後の工程から説明する。図11
に示すように、ソース側のCr膜28Sの上面及びその
周囲の所定の箇所とゲート絶縁膜24の上面の所定の箇
所に、スパッタ法により成膜したITO膜をPL法によ
り所定のパターンに加工することにより、ソース電極3
6及び画素電極30を形成する。この場合、Cr膜28
S、Crシリサイド膜29S及びN型半導体膜27Sの
所定の3つの端面はソース電極36によって覆われ、残
りの1つの端面は画素電極30によって覆われている。
次に、図12に示すように、上面全体にスパッタ法によ
りAl系金属膜31及び保護用Cr膜32を連続して成
膜する。次に、保護用Cr膜32の上面の所定の箇所
に、ドレイン電極及びドレインラインを形成するための
レジスト膜33Dを形成する。この場合、レジスト膜3
3DのCr膜28D上におけるサイズは同Cr膜28D
のサイズと同じなっている。また、保護用Cr膜32
は、レジスト現像時にITOからなる画素電極30とA
l系金属膜31とが電池反応により腐食しないようにす
るためのものである。
(Second Embodiment) FIG. 10A is a plan view of a main part of a liquid crystal display panel according to a second embodiment of the present invention, and FIG. 10B is a cross-sectional view taken along the line BB. It is shown. When manufacturing this liquid crystal display panel,
Steps shown in FIGS. 2 to 4 are the same as those in the first embodiment, and the subsequent steps will be described. FIG.
As shown in FIG. 7, an ITO film formed by sputtering is formed into a predetermined pattern by a PL method at a predetermined position on and around the source-side Cr film 28S and a predetermined position on the upper surface of the gate insulating film 24. By doing so, the source electrode 3
6 and the pixel electrode 30 are formed. In this case, the Cr film 28
Three predetermined end faces of the S, Cr silicide film 29S and the N-type semiconductor film 27S are covered by the source electrode 36, and the remaining one end face is covered by the pixel electrode 30.
Next, as shown in FIG. 12, an Al-based metal film 31 and a protective Cr film 32 are continuously formed on the entire upper surface by a sputtering method. Next, a resist film 33D for forming a drain electrode and a drain line is formed at a predetermined position on the upper surface of the protective Cr film 32. In this case, the resist film 3
The size of the 3D Cr film 28D is the same as that of the Cr film 28D.
The size is the same. Also, the protective Cr film 32
Indicates that the pixel electrode 30 made of ITO and the A
This is to prevent the l-type metal film 31 from corroding due to a battery reaction.

【0012】次に、図13に示すように、レジスト膜3
3Dをマスクとしてウェットエッチングを行うことによ
り、保護用Cr膜32及びAl系金属膜31の不要な部
分を除去する。次に、レジスト膜33Dを剥離する。次
に、保護用Cr膜32をウェットエッチングにより剥離
する。すると、図10(A)、(B)に示すように、C
r膜28Dの上面及びゲート絶縁膜24の上面の所定の
箇所にAl系金属膜31からなるドレイン電極34及び
ドレインライン35が形成される。この場合、Cr膜2
8S、Crシリサイド膜29S及びN型半導体膜27S
の端面はITOからなるソース電極36によって覆われ
ているので、Cr膜28Sのサイドエッチングが防止さ
れる。
Next, as shown in FIG.
Unnecessary portions of the protective Cr film 32 and the Al-based metal film 31 are removed by performing wet etching using the 3D as a mask. Next, the resist film 33D is peeled off. Next, the protective Cr film 32 is removed by wet etching. Then, as shown in FIGS. 10A and 10B, C
A drain electrode 34 and a drain line 35 made of the Al-based metal film 31 are formed at predetermined positions on the upper surface of the r film 28D and the upper surface of the gate insulating film 24. In this case, the Cr film 2
8S, Cr silicide film 29S and N-type semiconductor film 27S
Is covered with the source electrode 36 made of ITO, so that the side etching of the Cr film 28S is prevented.

【0013】そして、以上のようにして製造された液晶
表示パネルでも、N型半導体膜27D、27Sとその各
上に形成されたドレイン電極34及びソース電極36と
の間に良質のCrシリサイド膜29D、29S及びCr
膜28D、28Sを形成しているので、N型半導体膜2
7D、27Sとその各上に形成されたドレイン電極34
及びソース電極36との間のコンタクト抵抗を小さくす
ることができ、ひいては寄生抵抗によるオン電流の低下
を少なくすることができる。
In the liquid crystal display panel manufactured as described above, a high quality Cr silicide film 29D is formed between the N-type semiconductor films 27D and 27S and the drain electrode 34 and the source electrode 36 formed thereon. , 29S and Cr
Since the films 28D and 28S are formed, the N-type semiconductor film 2
7D, 27S and the drain electrode 34 formed on each of them.
In addition, the contact resistance between the gate electrode and the source electrode 36 can be reduced, and the decrease in ON current due to parasitic resistance can be reduced.

【0014】(第3実施形態)図14(A)はこの発明
の第3実施形態における液晶表示パネルの要部の平面図
を示し、図14(B)はそのB−B線に沿う断面図を示
したものである。この液晶表示パネルを製造する場合、
図2〜図3に示すまでの工程は上記第1実施形態の場合
と同じであるので、その後の工程から説明する。図15
に示すように、図3に示すCr膜28をウェッチエッチ
ングにより剥離する。次に、図16に示すように、PL
法により、Crシリサイド膜29、N型半導体膜27及
び半導体膜25の不要な部分を除去する。この状態で
は、ゲート絶縁膜24の上面の所定の箇所でゲート電極
22に対応する部分つまりデバイスエリアに半導体膜2
5Aが形成されている。また、チャネル保護膜26Aの
上面両側及びその両側における半導体膜25Aの上面に
N型半導体膜27D、27S及びCrシリサイド膜29
D、29Sが形成されている。
(Third Embodiment) FIG. 14A is a plan view of a main part of a liquid crystal display panel according to a third embodiment of the present invention, and FIG. 14B is a cross-sectional view taken along the line BB. It is shown. When manufacturing this liquid crystal display panel,
Steps shown in FIGS. 2 to 3 are the same as those in the first embodiment, and the subsequent steps will be described. FIG.
As shown in FIG. 3, the Cr film 28 shown in FIG. 3 is peeled off by wet etching. Next, as shown in FIG.
Unnecessary portions of the Cr silicide film 29, the N-type semiconductor film 27, and the semiconductor film 25 are removed by a method. In this state, the semiconductor film 2 is placed at a predetermined position on the upper surface of the gate insulating film 24 at a portion corresponding to the gate electrode 22, that is, at a device area.
5A are formed. The N-type semiconductor films 27D and 27S and the Cr silicide film 29 are formed on both sides of the upper surface of the channel protection film 26A and on the upper surface of the semiconductor film 25A on both sides thereof.
D, 29S are formed.

【0015】次に、図17に示すように、スパッタ法に
より成膜したITO膜をPL法により所定のパターンに
加工することにより、ソース側のCrシリサイド膜29
Sの上面の所定の箇所及びゲート絶縁膜24の上面の所
定の箇所に画素電極30を形成する。次に、上面全体に
スパッタ法によりAl系金属膜31及び保護用Cr膜3
2を連続して成膜する。次に、保護用Cr膜32の上面
の所定の箇所に、ドレイン電極、ドレインライン(信号
線)及びソース電極を形成するためのレジスト膜33
D、33Sを形成する。この場合、レジスト膜33Dの
Crシリサイド膜29D上におけるサイズは同Crシリ
サイド膜29Dのサイズと同じなっており、またレジス
ト膜33SのCrシリサイド膜29S上におけるサイズ
も同Crシリサイド膜29Sのサイズと同じとなってい
る。また、保護用Cr膜32は、レジスト現像時にIT
Oからなる画素電極30とAl系金属膜31とが電池反
応により腐食しないようにするためのものである。
Next, as shown in FIG. 17, the ITO film formed by the sputtering method is processed into a predetermined pattern by the PL method, so that the Cr silicide film 29 on the source side is formed.
The pixel electrode 30 is formed at a predetermined location on the upper surface of S and at a predetermined location on the upper surface of the gate insulating film 24. Next, the Al-based metal film 31 and the protective Cr film 3 are formed on the entire upper surface by sputtering.
2 is continuously formed. Next, a resist film 33 for forming a drain electrode, a drain line (signal line) and a source electrode is formed at a predetermined position on the upper surface of the protective Cr film 32.
D, 33S are formed. In this case, the size of the resist film 33D on the Cr silicide film 29D is the same as the size of the Cr silicide film 29D, and the size of the resist film 33S on the Cr silicide film 29S is also the same as the size of the Cr silicide film 29S. It has become. Further, the protective Cr film 32 is used for developing the resist when developing the resist.
This is to prevent the pixel electrode 30 made of O and the Al-based metal film 31 from being corroded by a battery reaction.

【0016】次に、図18に示すように、レジスト膜3
3D、33Sをマスクとしてウェットエッチングを行う
ことにより、保護用Cr膜32及びAl系金属膜31の
不要な部分を除去する。次に、レジスト膜33D、33
Sを剥離する。次に、保護用Cr膜32をウェットエッ
チングにより剥離する。すると、図14(A)、(B)
に示すように、Crシリサイド膜29Dの上面及びゲー
ト絶縁膜24の上面の所定の箇所にAl系金属膜31か
らなるドレイン電極34及びドレインライン35が形成
される。また、Crシリサイド膜29Sの上面及び画素
電極30の上面の所定の箇所にAl系金属膜31からな
るソース電極36が形成される。そして、ゲート電極2
2、半導体膜25A、N型半導体膜27D、27S、C
rシリサイド膜29D、29S、ドレイン電極34、ソ
ース電極36により、スイッチング素子としての薄膜ト
ランジスタが構成されている。
Next, as shown in FIG.
Unnecessary portions of the protective Cr film 32 and the Al-based metal film 31 are removed by performing wet etching using the 3D and 33S as a mask. Next, the resist films 33D, 33
S is peeled off. Next, the protective Cr film 32 is removed by wet etching. Then, FIGS. 14A and 14B
As shown in FIG. 7, a drain electrode 34 and a drain line 35 made of the Al-based metal film 31 are formed at predetermined locations on the upper surface of the Cr silicide film 29D and the upper surface of the gate insulating film 24. Further, a source electrode 36 made of the Al-based metal film 31 is formed at a predetermined position on the upper surface of the Cr silicide film 29S and on the upper surface of the pixel electrode 30. And the gate electrode 2
2. Semiconductor film 25A, N-type semiconductor films 27D, 27S, C
The r silicide films 29D and 29S, the drain electrode 34, and the source electrode 36 constitute a thin film transistor as a switching element.

【0017】そして、以上のようにして製造された液晶
表示パネルでは、N型半導体膜27D、27Sとその各
上に形成されたドレイン電極34及びソース電極36と
の間に良質のCrシリサイド膜29D、29Sを形成し
ているので、N型半導体膜27D、27Sとその各上に
形成されたドレイン電極34及びソース電極36との間
のコンタクト抵抗を小さくすることができ、ひいては寄
生抵抗によるオン電流の低下を少なくすることができ
る。
In the liquid crystal display panel manufactured as described above, a high-quality Cr silicide film 29D is provided between the N-type semiconductor films 27D and 27S and the drain electrode 34 and the source electrode 36 formed thereon. , 29S, the contact resistance between the N-type semiconductor films 27D, 27S and the drain electrode 34 and the source electrode 36 formed thereon can be reduced, and the on-current due to the parasitic resistance can be reduced. Can be reduced.

【0018】(第4実施形態)図19(A)はこの発明
の第4実施形態における液晶表示パネルの要部の平面図
を示し、図19(B)はそのB−B線に沿う断面図を示
したものである。この液晶表示パネルを製造する場合、
図2に示すまでの工程は上記第1実施形態の場合と同じ
であるので、その後の工程から説明する。図20に示す
ように、上面全体にスパッタ法によりCr膜28を成膜
する。すると、チャネル保護膜26A下以外の領域にお
ける半導体膜25とCr膜28との界面が清浄であるの
で、チャネル保護膜26A下以外の領域における半導体
膜25とCr膜28との界面に良質なCrシリサイド膜
29が形成される。次に、図21に示すように、チャネ
ル保護膜26Aをマスクとしてリンイオン等のN型イオ
ンを打ち込む。打ち込まれたN型イオンは、Cr膜28
に注入されるとともに、Cr膜28及びCrシリサイド
膜29を貫通してチャネル保護膜26A下以外の領域に
おける半導体膜25に注入される。この結果、Cr膜2
8の膜質はN型イオンの注入により改善される。また、
チャネル保護膜26A下に中性アモルファスシリコンか
らなる半導体膜25Aが形成され、Crシリサイド膜2
9下にN型アモルファスシリコンからなるN型半導体膜
27が形成される。
(Fourth Embodiment) FIG. 19A is a plan view of a main part of a liquid crystal display panel according to a fourth embodiment of the present invention, and FIG. 19B is a cross-sectional view taken along the line BB. It is shown. When manufacturing this liquid crystal display panel,
The steps up to the point shown in FIG. 2 are the same as those in the first embodiment, and the subsequent steps will be described. As shown in FIG. 20, a Cr film 28 is formed on the entire upper surface by a sputtering method. Then, since the interface between the semiconductor film 25 and the Cr film 28 in a region other than below the channel protective film 26A is clean, the interface between the semiconductor film 25 and the Cr film 28 in the region other than below the channel protective film 26A has good Cr. A silicide film 29 is formed. Next, as shown in FIG. 21, N-type ions such as phosphorus ions are implanted using the channel protective film 26A as a mask. The implanted N-type ions form the Cr film 28
And penetrates the Cr film 28 and the Cr silicide film 29 into the semiconductor film 25 in a region other than below the channel protective film 26A. As a result, the Cr film 2
The film quality of No. 8 is improved by implantation of N-type ions. Also,
A semiconductor film 25A made of neutral amorphous silicon is formed under the channel protection film 26A, and the Cr silicide film 2 is formed.
An N-type semiconductor film 27 made of N-type amorphous silicon is formed underneath.

【0019】次に、図22に示すように、PL法によ
り、Cr膜28、Crシリサイド膜29、N型半導体膜
27の不要な部分を除去する。この状態では、ゲート絶
縁膜24の上面の所定の箇所でゲート電極22に対応す
る部分つまりデバイスエリアに半導体膜25A及びN型
半導体膜27D、27Sが形成されている。また、N型
半導体膜27D、27Sの上面にCrシリサイド膜29
D、29Sが形成されている。さらに、チャネル保護膜
26Aの上面両側及びCrシリサイド膜29D、29S
の上面にCr膜28D、28Sが形成されている。
Next, as shown in FIG. 22, unnecessary portions of the Cr film 28, the Cr silicide film 29, and the N-type semiconductor film 27 are removed by the PL method. In this state, the semiconductor film 25A and the N-type semiconductor films 27D and 27S are formed in a portion corresponding to the gate electrode 22 at a predetermined position on the upper surface of the gate insulating film 24, that is, in a device area. A Cr silicide film 29 is formed on the upper surfaces of the N-type semiconductor films 27D and 27S.
D, 29S are formed. Further, both sides of the upper surface of the channel protective film 26A and the Cr silicide films 29D, 29S
Are formed with Cr films 28D and 28S.

【0020】次に、図23に示すように、スパッタ法に
より成膜したITO膜をPL法により所定のパターンに
加工することにより、ソース側のCr膜28Sの上面の
所定の箇所及びゲート絶縁膜24の上面の所定の箇所に
画素電極30を形成する。次に、上面全体にスパッタ法
によりAl系金属膜31及び保護用Cr膜32を連続し
て成膜する。次に、保護用Cr膜32の上面の所定の箇
所に、ドレイン電極、ドレインライン(信号線)及びソ
ース電極を形成するためのレジスト膜33D、33Sを
形成する。この場合、レジスト膜33DのCr膜28D
上におけるサイズは同Cr膜28Dのサイズと同じなっ
ており、レジスト膜33SのCr膜28S上におけるサ
イズは同Cr膜28Sのサイズと同じとなっている。ま
た、保護用Cr膜32は、レジスト現像時にITOから
なる画素電極30とAl系金属膜31とが電池反応によ
り腐食しないようにするためのものである。
Next, as shown in FIG. 23, the ITO film formed by the sputtering method is processed into a predetermined pattern by the PL method, thereby forming a predetermined portion on the upper surface of the source-side Cr film 28S and a gate insulating film. A pixel electrode 30 is formed at a predetermined position on the upper surface of the pixel 24. Next, an Al-based metal film 31 and a protective Cr film 32 are successively formed on the entire upper surface by sputtering. Next, resist films 33D and 33S for forming a drain electrode, a drain line (signal line) and a source electrode are formed at predetermined positions on the upper surface of the protective Cr film 32. In this case, the Cr film 28D of the resist film 33D
The size on the top is the same as the size of the Cr film 28D, and the size of the resist film 33S on the Cr film 28S is the same as the size of the Cr film 28S. The protective Cr film 32 is for preventing the pixel electrode 30 made of ITO and the Al-based metal film 31 from being corroded by a battery reaction during resist development.

【0021】次に、図24に示すように、レジスト膜3
3D、33Sをマスクとしてウェットエッチングを行う
ことにより、保護用Cr膜32及びAl系金属膜31の
不要な部分を除去する。次に、レジスト膜33D、33
Sを剥離する。次に、保護用Cr膜32をウェットエッ
チングにより剥離する。すると、図19(A)、(B)
に示すように、Cr膜28Dの上面及びゲート絶縁膜2
4の上面の所定の箇所にAl系金属膜31からなるドレ
イン電極34及びドレインライン35が形成される。ま
た、Cr膜28Sの上面及び画素電極30の上面の所定
の箇所にAl系金属膜31からなるソース電極36が形
成される。この場合、Cr膜28Sの端面はソース電極
36によって覆われていないが、Cr膜28の膜質がN
型イオンの注入により改質されているので、Cr膜28
Sのサイドエッチングが防止される。そして、ゲート電
極22、半導体膜25A、N型半導体膜27D、27
S、Crシリサイド膜29D、29S、Cr膜28D、
28S、ドレイン電極34、ソース電極36により、ス
イッチング素子としての薄膜トランジスタが構成されて
いる。
Next, as shown in FIG.
Unnecessary portions of the protective Cr film 32 and the Al-based metal film 31 are removed by performing wet etching using the 3D and 33S as a mask. Next, the resist films 33D, 33
S is peeled off. Next, the protective Cr film 32 is removed by wet etching. Then, FIG. 19 (A), (B)
As shown in FIG. 7, the upper surface of the Cr film 28D and the gate insulating film 2
A drain electrode 34 and a drain line 35 made of the Al-based metal film 31 are formed at predetermined locations on the upper surface of the substrate 4. Further, a source electrode 36 made of the Al-based metal film 31 is formed at a predetermined location on the upper surface of the Cr film 28S and the upper surface of the pixel electrode 30. In this case, the end face of the Cr film 28S is not covered with the source electrode 36, but the quality of the Cr film 28 is N
The Cr film 28
S side etching is prevented. Then, the gate electrode 22, the semiconductor film 25A, the N-type semiconductor films 27D, 27
S, Cr silicide film 29D, 29S, Cr film 28D,
The 28S, the drain electrode 34 and the source electrode 36 constitute a thin film transistor as a switching element.

【0022】そして、以上のようにして製造された液晶
表示パネルでも、N型半導体膜27D、27Sとその各
上に形成されたドレイン電極34及びソース電極36と
の間に良質のCrシリサイド膜29D、29S及びCr
膜28D、28Sを形成しているので、N型半導体膜2
7D、27Sとその各上に形成されたドレイン電極34
及びソース電極36との間のコンタクト抵抗を小さくす
ることができ、ひいては寄生抵抗によるオン電流の低下
を少なくすることができる。
Also, in the liquid crystal display panel manufactured as described above, a high quality Cr silicide film 29D is formed between the N-type semiconductor films 27D and 27S and the drain electrode 34 and the source electrode 36 formed thereon. , 29S and Cr
Since the films 28D and 28S are formed, the N-type semiconductor film 2
7D, 27S and the drain electrode 34 formed on each of them.
In addition, the contact resistance between the gate electrode and the source electrode 36 can be reduced, and the decrease in ON current due to parasitic resistance can be reduced.

【0023】なお、上記第1〜第3実施形態では、半導
体膜25Aの上面両側にN型半導体膜27D、27Sを
形成した場合について説明したが、これに限定されるも
のではない。例えば、図2において、チャネル保護膜2
6Aをマスクとして半導体膜25にリンイオン等のN型
イオンを打ち込み、チャネル保護膜26A下以外の領域
にN型半導体膜を形成するようにしてもよい。また、上
記第1〜第3実施形態では、チャネル保護膜26Aを設
けた場合について説明したが、これに限らず、チャネル
保護膜26Aを省略してもよい。さらに、上記第1〜第
4実施形態では、アモルファスシリコンを用いて薄膜ト
ランジスタを形成した場合について説明したが、これに
限らず、ポリシリコンを用いて薄膜トランジスタを形成
するようにしてもよい。
In the first to third embodiments, the case where the N-type semiconductor films 27D and 27S are formed on both sides of the upper surface of the semiconductor film 25A has been described. However, the present invention is not limited to this. For example, in FIG.
N-type ions such as phosphorus ions may be implanted into the semiconductor film 25 using the 6A as a mask to form an N-type semiconductor film in a region other than below the channel protective film 26A. In the first to third embodiments, the case where the channel protective film 26A is provided has been described. However, the present invention is not limited to this, and the channel protective film 26A may be omitted. Further, in the first to fourth embodiments, the case where the thin film transistor is formed using amorphous silicon has been described. However, the present invention is not limited to this, and the thin film transistor may be formed using polysilicon.

【0024】[0024]

【発明の効果】以上説明したように、この発明によれ
ば、ドレイン側及びソース側のN型半導体膜とその各上
に形成されたドレイン電極及びソース電極との間に良質
のシリサイド膜を形成しているので、ドレイン側及びソ
ース側のN型半導体膜とその各上に形成されたドレイン
電極及びソース電極との間のコンタクト抵抗を小さくす
ることができ、ひいては寄生抵抗によるオン電流の低下
を少なくすることができる。
As described above, according to the present invention, a good-quality silicide film is formed between the drain-side and source-side N-type semiconductor films and the drain and source electrodes formed thereon. As a result, the contact resistance between the drain-side and source-side N-type semiconductor films and the drain electrode and the source electrode formed on each of the N-type semiconductor films can be reduced. Can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)はこの発明の第1実施形態における液晶
表示パネルの要部の平面図、(B)はそのB−B線に沿
う断面図。
FIG. 1A is a plan view of a main part of a liquid crystal display panel according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line BB.

【図2】図1に示す液晶表示パネルの製造に際し、当初
の工程を示す断面図。
FIG. 2 is a sectional view showing an initial step in manufacturing the liquid crystal display panel shown in FIG.

【図3】図2に続く工程を示す断面図。FIG. 3 is a sectional view showing a step following FIG. 2;

【図4】図3に続く工程を示す断面図。FIG. 4 is a sectional view showing a step following FIG. 3;

【図5】図4に続く工程を示す断面図。FIG. 5 is a sectional view showing a step following FIG. 4;

【図6】図5に続く工程を示す断面図。FIG. 6 is a sectional view showing a step following FIG. 5;

【図7】図6に続く工程を示す断面図。FIG. 7 is a sectional view showing a step following FIG. 6;

【図8】図7に示す工程においてソース側のCr膜、C
rシリサイド膜及びN型半導体膜の端面をソース電極で
覆わない場合を説明するために示すものであって、
(A)は平面図、(B)はそのB−B線に沿う断面図。
FIG. 8 shows a step of forming a source-side Cr film and C
It is shown to explain a case where the end surfaces of the r silicide film and the N-type semiconductor film are not covered with the source electrode,
(A) is a plan view, and (B) is a cross-sectional view along the line BB.

【図9】図8に示す場合の不都合を説明するために示す
ものであって、(A)は平面図、(B)はそのB−B線
に沿う断面図。
9A and 9B are views for explaining inconvenience in the case shown in FIG. 8, in which FIG. 9A is a plan view, and FIG. 9B is a cross-sectional view along the line BB.

【図10】(A)はこの発明の第2実施形態における液
晶表示パネルの要部の平面図、(B)はそのB−B線に
沿う断面図。
FIG. 10A is a plan view of a main part of a liquid crystal display panel according to a second embodiment of the present invention, and FIG. 10B is a cross-sectional view taken along the line BB.

【図11】図10に示す液晶表示パネルの製造に際し、
所定の工程を示す断面図。
FIG. 11 is a cross-sectional view of the liquid crystal display panel shown in FIG.
Sectional drawing which shows a predetermined | prescribed process.

【図12】図11に続く工程を示す断面図。FIG. 12 is a sectional view showing a step following FIG. 11;

【図13】図12に続く工程を示す断面図。FIG. 13 is a sectional view showing a step following FIG. 12;

【図14】(A)はこの発明の第3実施形態における液
晶表示パネルの要部の平面図、(B)はそのB−B線に
沿う断面図。
14A is a plan view of a main part of a liquid crystal display panel according to a third embodiment of the present invention, and FIG. 14B is a cross-sectional view taken along the line BB.

【図15】図14に示す液晶表示パネルの製造に際し、
所定の工程を示す断面図。
FIG. 15 illustrates a process for manufacturing the liquid crystal display panel shown in FIG.
Sectional drawing which shows a predetermined | prescribed process.

【図16】図15に続く工程を示す断面図。FIG. 16 is a sectional view showing a step following FIG. 15;

【図17】図16に続く工程を示す断面図。FIG. 17 is a sectional view showing a step following FIG. 16;

【図18】図17に続く工程を示す断面図。FIG. 18 is a sectional view showing a step following FIG. 17;

【図19】(A)はこの発明の第4実施形態における液
晶表示パネルの要部の平面図、(B)はそのB−B線に
沿う断面図。
FIG. 19A is a plan view of a main part of a liquid crystal display panel according to a fourth embodiment of the present invention, and FIG. 19B is a cross-sectional view taken along the line BB.

【図20】図19に示す液晶表示パネルの製造に際し、
所定の工程を示す断面図。
FIG. 20 illustrates a process for manufacturing the liquid crystal display panel shown in FIG.
Sectional drawing which shows a predetermined | prescribed process.

【図21】図20に続く工程を示す断面図。FIG. 21 is a sectional view showing a step following FIG. 20;

【図22】図21に続く工程を示す断面図。FIG. 22 is a sectional view showing a step following FIG. 21;

【図23】図22に続く工程を示す断面図。FIG. 23 is a sectional view showing a step following FIG. 22;

【図24】図23に続く工程を示す断面図。FIG. 24 is a sectional view showing a step following FIG. 23;

【図25】(A)は従来の液晶表示パネルの一例の一部
の平面図、(B)はそのB−B線に沿う断面図。
FIG. 25A is a plan view of a part of an example of a conventional liquid crystal display panel, and FIG. 25B is a cross-sectional view taken along line BB.

【図26】図25に示す液晶表示パネルの製造に際し、
当初の工程を示す断面図。
FIG. 26 illustrates a process for manufacturing the liquid crystal display panel shown in FIG.
Sectional drawing which shows the initial process.

【図27】図26に続く工程を示す断面図。FIG. 27 is a sectional view showing a step following FIG. 26;

【図28】図27に続く工程を示す断面図。FIG. 28 is a sectional view showing a step following FIG. 27;

【符号の説明】[Explanation of symbols]

21 ガラス基板 22 ゲート電極 24 ゲート絶縁膜 25A 半導体膜 26A チャネル保護膜 27D、27S N型半導体膜 28D、28S Cr膜 29D、29S Crシリサイド膜 30 画素電極 34 ドレイン電極 36 ソース電極 Reference Signs List 21 glass substrate 22 gate electrode 24 gate insulating film 25A semiconductor film 26A channel protective film 27D, 27S N-type semiconductor film 28D, 28S Cr film 29D, 29S Cr silicide film 30 pixel electrode 34 drain electrode 36 source electrode

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 薄膜トランジスタ及び該薄膜トランジス
タのソース電極に接続された画素電極を備えた表示パネ
ルにおいて、前記薄膜トランジスタは、ゲート電極と、
該ゲート電極上に設けられたゲート絶縁膜と、該ゲート
絶縁膜上のデバイスエリアに設けられた半導体膜と、該
半導体膜上のドレイン側に設けられたN型半導体膜、シ
リサイド膜及びドレイン電極と、前記半導体膜上のソー
ス側に設けられたN型半導体膜、シリサイド膜及びソー
ス電極とによって構成されていることを特徴とする表示
パネル。
1. A display panel comprising a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor, wherein the thin film transistor has a gate electrode,
A gate insulating film provided on the gate electrode, a semiconductor film provided in a device area on the gate insulating film, an N-type semiconductor film provided on a drain side of the semiconductor film, a silicide film, and a drain electrode And a N-type semiconductor film, a silicide film, and a source electrode provided on the source side of the semiconductor film.
【請求項2】 薄膜トランジスタ及び該薄膜トランジス
タのソース電極に接続された画素電極を備えた表示パネ
ルにおいて、前記薄膜トランジスタは、ゲート電極と、
該ゲート電極上に設けられたゲート絶縁膜と、該ゲート
絶縁膜上のデバイスエリアに設けられた半導体膜と、前
記ゲート絶縁膜上であって前記半導体膜の両側に設けら
れたドレイン側及びソース側のN型半導体膜と、前記ド
レイン側のN型半導体膜上に設けられたシリサイド膜及
びドレイン電極と、前記ソース側のN型半導体膜上に設
けられたシリサイド膜及びソース電極とによって構成さ
れていることを特徴とする表示パネル。
2. A display panel comprising a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor, wherein the thin film transistor has a gate electrode,
A gate insulating film provided on the gate electrode; a semiconductor film provided in a device area on the gate insulating film; and a drain side and a source provided on the gate insulating film and on both sides of the semiconductor film. , A silicide film and a drain electrode provided on the drain-side N-type semiconductor film, and a silicide film and a source electrode provided on the source-side N-type semiconductor film. A display panel.
【請求項3】 薄膜トランジスタ及び該薄膜トランジス
タのソース電極に接続された画素電極を備えた表示パネ
ルにおいて、前記薄膜トランジスタは、ゲート電極と、
該ゲート電極上に設けられたゲート絶縁膜と、該ゲート
絶縁膜上のデバイスエリアに設けられた半導体膜と、該
半導体膜上のドレイン側に設けられたN型半導体膜、シ
リサイド膜、シリサイド化可能な金属膜及びドレイン電
極と、前記半導体膜上のソース側に設けられたN型半導
体膜、シリサイド膜、シリサイド化可能な金属膜及びソ
ース電極とによって構成され、前記ソース電極によって
前記ソース側の金属膜の端面が覆われていることを特徴
とする表示パネル。
3. A display panel comprising a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor, wherein the thin film transistor has a gate electrode,
A gate insulating film provided on the gate electrode; a semiconductor film provided in a device area on the gate insulating film; an N-type semiconductor film provided on a drain side of the semiconductor film; a silicide film; A metal film and a drain electrode, and an N-type semiconductor film, a silicide film, a silicidable metal film and a source electrode provided on the source side of the semiconductor film, and the source electrode forms the source side. A display panel, wherein an end face of a metal film is covered.
【請求項4】 薄膜トランジスタ及び該薄膜トランジス
タのソース電極に接続された画素電極を備えた表示パネ
ルにおいて、前記薄膜トランジスタは、ゲート電極と、
該ゲート電極上に設けられたゲート絶縁膜と、該ゲート
絶縁膜上のデバイスエリアに設けられた半導体膜と、前
記ゲート絶縁膜上であって前記半導体膜の両側に設けら
れたドレイン側及びソース側のN型半導体膜と、前記ド
レイン側のN型半導体膜上に設けられたシリサイド膜、
シリサイド化可能な金属膜及びドレイン電極と、前記ソ
ース側のN型半導体膜上に設けられたシリサイド膜、シ
リサイド化可能な金属膜及びソース電極とによって構成
され、前記ソース電極によって前記ソース側の金属膜の
端面が覆われていることを特徴とする表示パネル。
4. A display panel comprising a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor, wherein the thin film transistor has a gate electrode,
A gate insulating film provided on the gate electrode; a semiconductor film provided in a device area on the gate insulating film; and a drain side and a source provided on the gate insulating film and on both sides of the semiconductor film. Side N-type semiconductor film, and a silicide film provided on the drain side N-type semiconductor film;
A metal film and a drain electrode that can be silicided, and a silicide film, a metal film and a source electrode that can be silicided provided on the N-type semiconductor film on the source side, and the metal on the source side is formed by the source electrode. A display panel, wherein an end face of the film is covered.
【請求項5】 請求項3または4記載の発明において、
前記ソース電極は該ソース電極に接続された前記画素電
極と同一の材料によって形成されていることを特徴とす
る表示パネル。
5. The invention according to claim 3, wherein
The display panel, wherein the source electrode is formed of the same material as the pixel electrode connected to the source electrode.
【請求項6】 薄膜トランジスタ及び該薄膜トランジス
タのソース電極に接続された画素電極を備えた表示パネ
ルにおいて、前記薄膜トランジスタは、ゲート電極と、
該ゲート電極上に設けられたゲート絶縁膜と、該ゲート
絶縁膜上のデバイスエリアに設けられた半導体膜と、前
記ゲート絶縁膜上であって前記半導体膜の両側に設けら
れたドレイン側及びソース側のN型半導体膜と、前記ド
レイン側のN型半導体膜上に設けられたシリサイド膜、
N型イオンを含むシリサイド化可能な金属膜及びドレイ
ン電極と、前記ソース側のN型半導体膜上に設けられた
シリサイド膜、N型イオンを含むシリサイド化可能な金
属膜及びソース電極とによって構成されていることを特
徴とする表示パネル。
6. A display panel comprising a thin film transistor and a pixel electrode connected to a source electrode of the thin film transistor, wherein the thin film transistor has a gate electrode,
A gate insulating film provided on the gate electrode; a semiconductor film provided in a device area on the gate insulating film; and a drain side and a source provided on the gate insulating film and on both sides of the semiconductor film. Side N-type semiconductor film, and a silicide film provided on the drain side N-type semiconductor film;
A silicide-containing metal film containing N-type ions and a drain electrode; a silicide film provided on the source-side N-type semiconductor film; a silicide-containing metal film containing N-type ions; and a source electrode. A display panel.
【請求項7】 基板上にゲート電極、ゲート絶縁膜、半
導体膜、N型半導体膜及びシリサイド化可能な金属膜を
この順で形成して前記N型半導体膜と前記金属膜との界
面にシリサイド膜を形成する工程と、前記金属膜を剥離
する工程と、前記半導体膜上のドレイン側及びソース側
に前記N型半導体膜及び前記シリサイド膜を残存させる
工程と、前記ソース側のシリサイド膜に接続される画素
電極を形成する工程と、上面全体にソース・ドレイン電
極形成用金属膜及び保護用金属膜をこの順で成膜し、こ
れらの金属膜を加工することにより、前記ドレイン側の
シリサイド膜上にドレイン電極を形成するとともにその
上に前記保護用金属膜を残存させ、且つ前記ソース側の
シリサイド膜上にソース電極を形成するとともにその上
に前記保護用金属膜を残存させ、この後残存する前記保
護用金属膜を剥離する工程と、を具備することを特徴と
する表示パネルの製造方法。
7. A gate electrode, a gate insulating film, a semiconductor film, an N-type semiconductor film, and a metal film capable of being silicided are formed in this order on a substrate, and a silicide is formed at an interface between the N-type semiconductor film and the metal film. Forming a film, removing the metal film, leaving the N-type semiconductor film and the silicide film on the drain side and the source side on the semiconductor film, and connecting to the silicide film on the source side. Forming a pixel electrode to be formed, and forming a metal film for forming source / drain electrodes and a metal film for protection on the entire upper surface in this order, and processing these metal films to form the silicide film on the drain side. Forming a drain electrode thereon and leaving the protective metal film thereon; and forming a source electrode on the source-side silicide film and forming the protective metal film thereon. And peeling off the remaining protective metal film thereafter. A method of manufacturing a display panel, comprising:
【請求項8】 基板上にゲート電極、ゲート絶縁膜及び
半導体膜をこの順で形成する工程と、前記半導体膜上の
所定の箇所にチャネル保護膜を形成し、該チャネル保護
膜をマスクとして前記半導体膜にN型イオンを打ち込む
ことにより、前記チャネル保護膜下以外の領域における
前記半導体膜をN型半導体膜とする工程と、前記N型半
導体膜上にシリサイド化可能な金属膜を成膜して前記N
型半導体膜と前記金属膜との界面にシリサイド膜を形成
する工程と、前記金属膜を剥離する工程と、前記ソース
側のシリサイド膜に接続される画素電極を形成する工程
と、上面全体にソース・ドレイン電極形成用金属膜及び
保護用金属膜をこの順で成膜し、これらの金属膜を加工
することにより、前記ドレイン側のシリサイド膜上にド
レイン電極を形成するとともにその上に前記保護用金属
膜を残存させ、且つ前記ソース側のシリサイド膜上にソ
ース電極を形成するとともにその上に前記保護用金属膜
を残存させ、この後残存する前記保護用金属膜を剥離す
る工程と、を具備することを特徴とする表示パネルの製
造方法。
8. A step of forming a gate electrode, a gate insulating film, and a semiconductor film on a substrate in this order, forming a channel protection film at a predetermined position on the semiconductor film, and using the channel protection film as a mask. Implanting N-type ions into the semiconductor film to make the semiconductor film an N-type semiconductor film in a region other than below the channel protective film; and forming a silicidable metal film on the N-type semiconductor film. And said N
Forming a silicide film at the interface between the type semiconductor film and the metal film; removing the metal film; forming a pixel electrode connected to the silicide film on the source side; A metal film for forming a drain electrode and a metal film for protection are formed in this order, and by processing these metal films, a drain electrode is formed on the silicide film on the drain side; Leaving a metal film, and forming a source electrode on the source-side silicide film, leaving the protective metal film thereon, and then peeling off the remaining protective metal film. A method of manufacturing a display panel.
【請求項9】 半導体膜上のドレイン側及びソース側に
N型半導体膜、シリサイド膜及び金属膜を形成する工程
と、前記ソース側の金属膜に接続される画素電極を形成
する工程と、前記ドレイン側の金属膜上にドレイン電極
を形成するとともに前記ソース側の金属膜の周囲を含む
全表面を覆うソース電極を形成する工程と、を具備する
ことを特徴とする表示パネルの製造方法。
9. A step of forming an N-type semiconductor film, a silicide film and a metal film on a drain side and a source side on a semiconductor film, a step of forming a pixel electrode connected to the metal film on the source side, Forming a drain electrode on the drain-side metal film and forming a source electrode covering the entire surface including the periphery of the source-side metal film.
【請求項10】 基板上にゲート電極、ゲート絶縁膜及
び半導体膜をこの順で形成する工程と、前記半導体膜上
の所定の箇所にチャネル保護膜を形成し、該チャネル保
護膜をマスクとして前記半導体膜にN型イオンを打ち込
むことにより、前記チャネル保護膜下以外の領域におけ
る前記半導体膜をN型半導体膜とする工程と、前記N型
半導体膜上にシリサイド化可能な金属膜を成膜して前記
N型半導体膜と前記金属膜との界面にシリサイド膜を形
成する工程と、前記ソース側の金属膜に接続される画素
電極を形成する工程と、前記ドレイン側の金属膜上にド
レイン電極を形成するとともに前記ソース側の金属膜の
周囲を含む全表面を覆うソース電極を形成する工程と、
を具備することを特徴とする表示パネルの製造方法。
10. A step of forming a gate electrode, a gate insulating film, and a semiconductor film on a substrate in this order, forming a channel protection film at a predetermined position on the semiconductor film, and using the channel protection film as a mask. Implanting N-type ions into the semiconductor film to make the semiconductor film an N-type semiconductor film in a region other than below the channel protective film; and forming a silicidable metal film on the N-type semiconductor film. Forming a silicide film at an interface between the N-type semiconductor film and the metal film, forming a pixel electrode connected to the metal film on the source side, and forming a drain electrode on the metal film on the drain side. Forming a source electrode that covers the entire surface including the periphery of the source-side metal film and
A method for manufacturing a display panel, comprising:
【請求項11】 半導体膜上のドレイン側及びソース側
にN型半導体膜、シリサイド膜及び金属膜を形成する工
程と、前記ソース側の金属膜に接続される画素電極を形
成するとともに該画素電極と同一の材料によって前記ソ
ース側の金属膜の周囲を含む全表面を覆うソース電極を
形成する工程と、前記ドレイン側の金属膜上にドレイン
電極を形成する工程と、を具備することを特徴とする表
示パネルの製造方法。
11. A step of forming an N-type semiconductor film, a silicide film, and a metal film on a drain side and a source side on a semiconductor film, forming a pixel electrode connected to the source-side metal film, and forming the pixel electrode Forming a source electrode covering the entire surface including the periphery of the source-side metal film with the same material as above, and forming a drain electrode on the drain-side metal film. Display panel manufacturing method.
【請求項12】 基板上にゲート電極、ゲート絶縁膜及
び半導体膜をこの順で形成する工程と、前記半導体膜上
の所定の箇所にチャネル保護膜を形成し、該チャネル保
護膜をマスクとして前記半導体膜にN型イオンを打ち込
むことにより、前記チャネル保護膜下以外の領域におけ
る前記半導体膜をN型半導体膜とする工程と、前記N型
半導体膜上にシリサイド化可能な金属膜を成膜して前記
N型半導体膜と前記金属膜との界面にシリサイド膜を形
成する工程と、前記ソース側の金属膜に接続される画素
電極を形成するとともに該画素電極と同一の材料によっ
て前記ソース側の金属膜の周囲を含む全表面を覆うソー
ス電極を形成する工程と、前記ドレイン側の金属膜上に
ドレイン電極を形成する工程と、を具備することを特徴
とする表示パネルの製造方法。
12. A step of forming a gate electrode, a gate insulating film, and a semiconductor film on a substrate in this order, forming a channel protection film at a predetermined position on the semiconductor film, and using the channel protection film as a mask. Implanting N-type ions into the semiconductor film to make the semiconductor film an N-type semiconductor film in a region other than below the channel protective film; and forming a silicidable metal film on the N-type semiconductor film. Forming a silicide film at the interface between the N-type semiconductor film and the metal film, forming a pixel electrode connected to the metal film on the source side, and forming the pixel electrode on the source side using the same material as the pixel electrode. A step of forming a source electrode covering the entire surface including the periphery of the metal film, and a step of forming a drain electrode on the drain-side metal film. Production method.
【請求項13】 基板上にゲート電極、ゲート絶縁膜、
ソース領域、ドレイン領域を有する半導体膜及びシリサ
イド化可能な金属膜をこの順で形成して前記半導体膜の
ソース領域及びドレイン領域と前記金属膜との界面にシ
リサイド膜を形成する工程と、前記金属膜及び前記半導
体膜にN型イオンを打ち込んで前記半導体膜のソース領
域及びドレイン領域をN型半導体膜とする工程と、前記
ソース領域上の前記金属膜に接続される画素電極を形成
する工程と、を具備することを特徴とする表示パネルの
製造方法。
13. A gate electrode, a gate insulating film,
Forming a semiconductor film having a source region and a drain region and a metal film capable of being silicided in this order to form a silicide film at an interface between the source region and the drain region of the semiconductor film and the metal film; Implanting N-type ions into a film and the semiconductor film to make the source region and the drain region of the semiconductor film an N-type semiconductor film; and forming a pixel electrode connected to the metal film on the source region. A method for manufacturing a display panel, comprising:
JP17799398A 1998-06-11 1998-06-11 Display panel and manufacturing method thereof Expired - Fee Related JP3873158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17799398A JP3873158B2 (en) 1998-06-11 1998-06-11 Display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17799398A JP3873158B2 (en) 1998-06-11 1998-06-11 Display panel and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11354810A true JPH11354810A (en) 1999-12-24
JP3873158B2 JP3873158B2 (en) 2007-01-24

Family

ID=16040674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17799398A Expired - Fee Related JP3873158B2 (en) 1998-06-11 1998-06-11 Display panel and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3873158B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114811A (en) * 2007-02-02 2007-05-10 Advanced Display Inc Method of manufacturing liquid crystal display device
JP2007115859A (en) * 2005-10-20 2007-05-10 Casio Comput Co Ltd Thin-film transistor panel and manufacturing method thereof
JP2007123906A (en) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd Thin-film transistor substrate and its manufacturing method, liquid display panel and electroluminescent display panel having the substrate
JP2011159907A (en) * 2010-02-03 2011-08-18 Mitsubishi Electric Corp Crystallization method of amorphous semiconductor film, thin-film transistor, and manufacturing method of the thin-film transistor
JP2011181741A (en) * 2010-03-02 2011-09-15 Hitachi Displays Ltd Thin-film transistor, method for manufacturing the same, and display device
JP2013115099A (en) * 2011-11-25 2013-06-10 Sony Corp Transistor, display device and electronic apparatus
CN110854069A (en) * 2019-10-31 2020-02-28 深圳市华星光电半导体显示技术有限公司 Preparation method of array substrate and array substrate
US11411026B2 (en) 2019-10-31 2022-08-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing array substrate and array substrate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115859A (en) * 2005-10-20 2007-05-10 Casio Comput Co Ltd Thin-film transistor panel and manufacturing method thereof
US8089068B2 (en) 2005-10-20 2012-01-03 Casio Computer Co., Ltd. Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same
JP2007123906A (en) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd Thin-film transistor substrate and its manufacturing method, liquid display panel and electroluminescent display panel having the substrate
JP2007114811A (en) * 2007-02-02 2007-05-10 Advanced Display Inc Method of manufacturing liquid crystal display device
JP2011159907A (en) * 2010-02-03 2011-08-18 Mitsubishi Electric Corp Crystallization method of amorphous semiconductor film, thin-film transistor, and manufacturing method of the thin-film transistor
JP2011181741A (en) * 2010-03-02 2011-09-15 Hitachi Displays Ltd Thin-film transistor, method for manufacturing the same, and display device
JP2013115099A (en) * 2011-11-25 2013-06-10 Sony Corp Transistor, display device and electronic apparatus
CN110854069A (en) * 2019-10-31 2020-02-28 深圳市华星光电半导体显示技术有限公司 Preparation method of array substrate and array substrate
WO2021082089A1 (en) * 2019-10-31 2021-05-06 深圳市华星光电半导体显示技术有限公司 Manufacturing method for array substrate, and array substrate
US11411026B2 (en) 2019-10-31 2022-08-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing array substrate and array substrate

Also Published As

Publication number Publication date
JP3873158B2 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
US6200835B1 (en) Methods of forming conductive polysilicon lines and bottom gated thin film transistors, and conductive polysilicon lines and thin film transistors
US6200866B1 (en) Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
US6362028B1 (en) Method for fabricating TFT array and devices formed
CN109509707B (en) Display panel, array substrate, thin film transistor and manufacturing method thereof
US20060270162A1 (en) High voltage metal-oxide-semiconductor transistor devices and method of making the same
US7462542B2 (en) Method of fabricating semiconductor devices and method of adjusting lattice distance in device channel
JPH05243373A (en) Method for manufacturing integrated circuit chip
JPH07153969A (en) Manufacture of separative constituent in polycrystal sillicon
JPH11354810A (en) Display panel and manufacture thereof
KR0147510B1 (en) A semiconductor device and mehtod of mnufacturing the same
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
KR100552296B1 (en) Manufacturing Method of Polycrystalline Silicon Thin Film Transistor Board
JPH065852A (en) Mosfet and manufacture thereof
JP3210196B2 (en) Thin film transistor and manufacturing method thereof
US6482685B1 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
JP3865818B2 (en) Manufacturing method of active matrix substrate
US5804838A (en) Thin film transistors
JPH0590589A (en) Thin film transistor and manufacture thereof
JPH10313118A (en) Manufacture of thin-film transistor
US6204521B1 (en) Thin film transistors
JPS60224272A (en) Manufacture of insulating-substrate-mis type field effect transistor
JP2002313805A (en) Manufacturing method of thin film transistor and manufacturing method of liquid crystal display device using the
JPH06232155A (en) Manufacture of semiconductor device
KR100687334B1 (en) Method for manufacturing thin film transistor
JP3883630B2 (en) Thin film transistor manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061009

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees