JPH1195256A - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JPH1195256A
JPH1195256A JP25971997A JP25971997A JPH1195256A JP H1195256 A JPH1195256 A JP H1195256A JP 25971997 A JP25971997 A JP 25971997A JP 25971997 A JP25971997 A JP 25971997A JP H1195256 A JPH1195256 A JP H1195256A
Authority
JP
Japan
Prior art keywords
wiring
gate
source
active matrix
source wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25971997A
Other languages
Japanese (ja)
Inventor
Tsukasa Shibuya
司 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25971997A priority Critical patent/JPH1195256A/en
Publication of JPH1195256A publication Critical patent/JPH1195256A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low cost and high performance TFT(thin film transistor) by enabling elimination of a source wiring forming process. SOLUTION: A metallic film is formed and a gate wiring 7, source wiring 9, a gate electrode, a source electrode, and a drain electrode are formed of a same material simultaneously. The gate wiring 7 is formed to be discontinuous with the source wiring 9 at their interconnecting part, but can be brought into a conductive state by being electrically connected with a bridge wiring via contact holes 8. Moreover, since a gate insulating film is formed between the gate wiring 7 and the source wiring 9, it is possible to keep an insulating state between them.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置等に利用されるアクティブマトリク
ス基板に関し、特に絶縁性基板上に薄膜トランジスタ
(TFT)を形成したアクティブマトリクス基板に関す
るものである。
The present invention relates to an active matrix substrate used for an active matrix type liquid crystal display device and the like, and more particularly to an active matrix substrate having a thin film transistor (TFT) formed on an insulating substrate.

【0002】[0002]

【従来の技術】ガラス等の絶縁性基板上にTFTを有す
る半導体装置としては、これらのTFTを画素スイッチ
ング素子に用いるアクティブマトリクス型液晶表示装置
またはイメージセンサー等が知られている。
2. Description of the Related Art As a semiconductor device having TFTs on an insulating substrate such as glass, an active matrix type liquid crystal display or an image sensor using these TFTs as pixel switching elements is known.

【0003】これらの装置に用いられるTFTには、薄
膜状のシリコン半導体層として非晶質シリコン半導体
(a−Si)または結晶性を有するシリコン半導体(p
−Si)を用いるのが一般的である。
The TFTs used in these devices include an amorphous silicon semiconductor (a-Si) or a crystalline silicon semiconductor (p-type) as a thin silicon semiconductor layer.
-Si) is generally used.

【0004】a−Siを用いた逆スタガ型TFTはプロ
セス温度が低く、製造工程も比較的簡単で量産性に富む
ため、最も一般的に用いられている。しかし、導電性等
の物性がp−Siに比べて劣っている。したがって、よ
り高速特性を得るために、p−SiからなるTFTの製
造方法の確立が強く求められている。
[0004] Inverted staggered TFTs using a-Si are most commonly used because of their low processing temperature, relatively simple manufacturing steps, and high mass productivity. However, physical properties such as conductivity are inferior to p-Si. Therefore, in order to obtain higher-speed characteristics, it is strongly required to establish a method for manufacturing a TFT made of p-Si.

【0005】p−SiからなるTFTでは、より高速特
性を得るため、配線にAlまたはAl合金を用いること
で配線抵抗を低くすることが望まれる。しかしながら、
p−Si薄膜を形成する工程または不純物を活性化する
工程で400〜600℃程度の熱処理が必要となるため
に、a−SiからなるTFTのようにゲート電極が最下
層にくる逆スタガ構造とすると配線材料にAlを用いる
ことが困難となる。このため、p−SiからなるTFT
においては、トップゲート構造をすることが一般的であ
る。しかし、トップゲート構造のTFTは、工程が増加
して複雑になることから工程の削減が望まれる。
In a TFT made of p-Si, in order to obtain higher-speed characteristics, it is desired to reduce the wiring resistance by using Al or an Al alloy for the wiring. However,
Since a heat treatment at about 400 to 600 ° C. is required in the step of forming a p-Si thin film or in the step of activating impurities, an inverted staggered structure in which a gate electrode is at the lowermost layer, such as a TFT made of a-Si, is used. Then, it becomes difficult to use Al as the wiring material. Therefore, a TFT made of p-Si
, It is common to use a top gate structure. However, a TFT having a top gate structure requires more steps because the number of steps increases and the process becomes complicated.

【0006】一方、このようなTFTを用いたアクティ
ブマトリクス型液晶表示装置は、プロジェクター等に応
用した場合、強い光がTFTに入射することによって半
導体層のオフ電流の増加またはしきい値電圧の変動等、
特性の変化または信頼性の低下といった新たな問題を発
生させる。このため、TFTへの光の入射を防ぐための
遮光膜をTFTのチャネルの下層に形成する方法がよく
用いられている。
On the other hand, when an active matrix type liquid crystal display device using such a TFT is applied to a projector or the like, an increase in off-state current of a semiconductor layer or a change in a threshold voltage due to strong light entering the TFT. etc,
A new problem such as a change in characteristics or a decrease in reliability occurs. Therefore, a method of forming a light-shielding film for preventing light from entering the TFT below the channel of the TFT is often used.

【0007】[0007]

【発明が解決しようとする課題】前述のようなTFTを
用いたアクティブマトリクス型液晶表示装置を製造しよ
うとすれば、遮光膜とゲート配線とソース配線とは別々
の工程で形成することとなり、それぞれの材料のデポ工
程、フォト工程およびエッチング工程を要するため工程
が多くなる。
In order to manufacture an active matrix type liquid crystal display device using the above-described TFT, the light-shielding film, the gate wiring, and the source wiring are formed in separate steps. Since a material deposition step, a photo step, and an etching step are required, the number of steps is increased.

【0008】本発明は、以上のような従来の問題点に鑑
みなされたものであって、ソース配線形成工程の削減を
可能とし、低コストで高性能のTFTを提供することを
目的としている。
The present invention has been made in view of the above-described conventional problems, and has as its object to provide a low-cost, high-performance TFT that enables a reduction in the number of source wiring forming steps.

【0009】[0009]

【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項1記載のアクティブマトリクス
基板は、絶縁性基板上に、薄膜トランジスタと、ゲート
配線と、ソース配線と、前記薄膜トランジスタの下層に
設けられた遮光膜とを有するアクティブマトリクス基板
において、前記ゲート配線と前記ソース配線とが同一の
材料で形成されるとともに、前記ゲート配線または前記
ソース配線が前記ゲート配線と前記ソース配線との交差
部で不連続に形成され、前記交差部に前記遮光膜と同一
の材料で架橋配線が形成されていることを特徴としてい
る。
According to another aspect of the present invention, there is provided an active matrix substrate comprising: a thin film transistor; a gate wiring; a source wiring; In an active matrix substrate having a light-shielding film provided in a lower layer, the gate wiring and the source wiring are formed of the same material, and the gate wiring or the source wiring is formed of the gate wiring and the source wiring. Are formed discontinuously at the intersections, and a cross-linked wiring is formed at the intersections with the same material as the light shielding film.

【0010】請求項2記載のアクティブマトリクス基板
は、絶縁性基板上に、薄膜トランジスタと、ゲート配線
と、ソース配線とを有するアクティブマトリクス基板に
おいて、前記ゲート配線と前記ソース配線とが同一の材
料で形成されるとともに、前記ゲート配線または前記ソ
ース配線が前記ゲート配線と前記ソース配線との交差部
で不連続に形成され、前記交差部に前記薄膜トランジス
タを構成する半導体膜と同一の材料で架橋配線が形成さ
れていることを特徴としている。
According to a second aspect of the present invention, in the active matrix substrate having a thin film transistor, a gate wiring, and a source wiring on an insulating substrate, the gate wiring and the source wiring are formed of the same material. And the gate wiring or the source wiring is formed discontinuously at the intersection of the gate wiring and the source wiring, and a bridge wiring is formed at the intersection with the same material as the semiconductor film forming the thin film transistor. It is characterized by being.

【0011】本発明のアクティブマトリクス基板によれ
ば、ゲート配線とソース配線とが同一の材料で形成され
るとともに、ゲート配線またはソース配線がゲート配線
とソース配線との交差部で不連続に形成され、前記交差
部に遮光膜と同一の材料で架橋配線が形成されているこ
とにより、ゲート配線とソース配線とを同じ工程で同時
に形成することができるとともに、遮光膜と架橋配線と
を同じ工程で同時に形成することができる。
According to the active matrix substrate of the present invention, the gate wiring and the source wiring are formed of the same material, and the gate wiring or the source wiring is formed discontinuously at the intersection of the gate wiring and the source wiring. Since the bridge wiring is formed of the same material as the light shielding film at the intersection, the gate wiring and the source wiring can be simultaneously formed in the same step, and the light shielding film and the bridge wiring are formed in the same step. It can be formed simultaneously.

【0012】また、ゲート配線とソース配線とが同一の
材料で形成されるとともに、ゲート配線またはソース配
線がゲート配線とソース配線との交差部で不連続に形成
され、前記交差部に薄膜トランジスタを構成する半導体
膜と同一の材料で架橋配線が形成されていることによ
り、ゲート配線とソース配線とを同じ工程で同時に形成
することができるとともに、半導体膜と架橋配線とを同
じ工程で同時に形成することができる。
Further, the gate wiring and the source wiring are formed of the same material, and the gate wiring or the source wiring is formed discontinuously at the intersection of the gate wiring and the source wiring, and a thin film transistor is formed at the intersection. Since the bridge wiring is formed of the same material as the semiconductor film to be formed, the gate wiring and the source wiring can be simultaneously formed in the same step, and the semiconductor film and the bridge wiring are simultaneously formed in the same step. Can be.

【0013】[0013]

【発明の実施の形態】図1乃至図6を用いて、本発明の
実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS.

【0014】(実施の形態1)図1はTFTの断面を示
す工程図、図2は図1に係わるゲート配線とソース配線
との交差部の断面を示す工程図、図3は図1に係わるゲ
ート配線とソース配線との交差部を示す平面図である。
(Embodiment 1) FIG. 1 is a process diagram showing a cross section of a TFT, FIG. 2 is a process diagram showing a cross section of an intersection between a gate wiring and a source wiring according to FIG. 1, and FIG. FIG. 4 is a plan view showing an intersection between a gate wiring and a source wiring.

【0015】図1(a)および図2(a)に示すよう
に、例えば外形サイズが300mm×300mm程度の
ガラスからなる絶縁性基板1の表面を洗浄した後、例え
ばTa等の金属薄膜をスパッタリング法を用いて厚さ1
00nm程度に堆積させ、フォトリソグラフィー、エッ
チングの工程を行って、金属薄膜を所定の遮光膜2の形
状に加工する。遮光膜2は、図1(a)に示すように本
来の目的であるTFTの下層部となる部分のみに形成す
るのではなく、図2(a)に示すようにゲート配線とソ
ース配線との交差部となる部分にも形成して架橋配線3
とする。
As shown in FIGS. 1 (a) and 2 (a), after cleaning the surface of an insulating substrate 1 made of, for example, glass having an outer size of about 300 mm × 300 mm, a thin metal film such as Ta is sputtered. Thickness 1 using the method
The metal thin film is processed into a predetermined shape of the light shielding film 2 by performing a photolithography and an etching process. The light-shielding film 2 is not formed only in the lower part of the TFT which is the original purpose as shown in FIG. 1A, but is not formed between the gate wiring and the source wiring as shown in FIG. Cross-linking wiring 3 formed at the intersection
And

【0016】次に、絶縁性薄膜4として酸化シリコン膜
(SiO2)または窒化シリコン膜(SiN)を化学的
気相成長法(CVD法)またはスパッタリング法を用い
て厚さ100〜500nm程度に堆積させる。そして、
絶縁性薄膜4上に半導体膜としてa−Si5をCVD法
を用いて厚さ50〜100nm程度に堆積させ、フォト
リソグラフィー、エッチングの工程を行ってa−Si5
を所定の形状に形成し、周知の技術を用いてa−Si5
を結晶化する。
Next, a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) is deposited as the insulating thin film 4 to a thickness of about 100 to 500 nm using a chemical vapor deposition (CVD) method or a sputtering method. Let it. And
A-Si5 is deposited as a semiconductor film on the insulating thin film 4 to a thickness of about 50 to 100 nm using a CVD method, and photolithography and etching are performed to form a-Si5.
Is formed in a predetermined shape, and a-Si5
Is crystallized.

【0017】次に、図1(b)および図2(b)に示す
ように、ゲート絶縁膜6を堆積させ、フォトリソグラフ
ィー、エッチングの工程を行って所定の形状に形成す
る。このとき、図2(b)に示すように、ゲート絶縁膜
6にゲート配線7と架橋配線3とを接続するためのコン
タクトホール8を形成する。そして、周知の技術を用い
てa−Si5に不純物イオンの注入を行い、レーザー光
等によって活性化させる。
Next, as shown in FIGS. 1B and 2B, a gate insulating film 6 is deposited and formed into a predetermined shape by photolithography and etching. At this time, as shown in FIG. 2B, a contact hole 8 for connecting the gate wiring 7 and the bridging wiring 3 is formed in the gate insulating film 6. Then, impurity ions are implanted into the a-Si5 using a known technique, and activated by laser light or the like.

【0018】さらに、図2(b)に示すように、ゲート
配線7と架橋配線3とを接続するためのコンタクトホー
ル8を絶縁膜薄膜4に形成する。そして、金属膜を形成
してゲート配線7およびソース配線9、並びに図1
(b)に示すゲート電極10、ソース電極11およびド
レイン電極12を同じ材料で同時に形成する。
Further, as shown in FIG. 2B, a contact hole 8 for connecting the gate wiring 7 and the bridging wiring 3 is formed in the insulating thin film 4. Then, a metal film is formed to form the gate wiring 7 and the source wiring 9, and FIG.
The gate electrode 10, the source electrode 11, and the drain electrode 12 shown in FIG.

【0019】図2(b)および図3に示すように、ゲー
ト配線7はソース配線9との交差部で不連続に形成して
いるが、コンタクトホール8を介して架橋配線3と電気
的に接続することで導通状態とすることができる。ま
た、ゲート配線7とソース配線9とは、その間にゲート
絶縁膜6を形成しているため絶縁状態を保つことができ
る。本実施の形態においてはゲート配線7を不連続とし
たが、ソース配線9を不連続としてもかまわない。
As shown in FIGS. 2B and 3, the gate wiring 7 is formed discontinuously at the intersection with the source wiring 9, but is electrically connected to the bridge wiring 3 via the contact hole 8. The connection can be made conductive. Further, since the gate insulating film 6 is formed between the gate wiring 7 and the source wiring 9, the insulating state can be maintained. In this embodiment, the gate line 7 is discontinuous, but the source line 9 may be discontinuous.

【0020】その後、図1(c)および図2(c)に示
すように、周知の技術を用いて層間絶縁膜13を形成
し、図1(c)に示すようにコンタクトホール14およ
び画素電極15を形成する。
Thereafter, as shown in FIGS. 1C and 2C, an interlayer insulating film 13 is formed by using a known technique, and as shown in FIG. 1C, a contact hole 14 and a pixel electrode are formed. 15 are formed.

【0021】(実施の形態2)図4は他のTFTの断面
を示す工程図、図5は図4に係わるゲート配線とソース
配線との交差部の断面を示す工程図、図6は図4に係わ
るゲート配線とソース配線との交差部を示す平面図であ
る。
(Embodiment 2) FIG. 4 is a process diagram showing a cross section of another TFT, FIG. 5 is a process diagram showing a cross section of an intersection between a gate wiring and a source wiring according to FIG. 4, and FIG. 3 is a plan view showing an intersection between a gate wiring and a source wiring according to FIG.

【0022】図4(a)および図5(a)に示すよう
に、例えば外形サイズが300mm×300mm程度の
ガラスからなる絶縁性基板1の表面を洗浄した後、絶縁
性薄膜4としてSiO2またはSiNをCVD法または
スパッタリング法を用いて厚さ100〜500nm程度
に堆積させる。
As shown in FIGS. 4 (a) and 5 (a), after cleaning the surface of an insulating substrate 1 made of glass having an outer size of, for example, about 300 mm × 300 mm, the insulating thin film 4 is made of SiO 2 or SiN is deposited to a thickness of about 100 to 500 nm using a CVD method or a sputtering method.

【0023】そして、絶縁性薄膜4上に半導体膜として
a−Si5をCVD法を用いて厚さ50〜100nm程
度に堆積させ、フォトリソグラフィー、エッチングの工
程を行ってa−Si5を所定の形状に形成し、周知の技
術を用いてa−Si5を結晶化する。a−Si5は、図
4(a)に示すように本来の目的であるTFT領域のみ
に形成するのではなく、図5(a)に示すようにゲート
配線とソース配線との交差部となる部分にも形成して架
橋配線3とする。
Then, a-Si5 is deposited as a semiconductor film on the insulating thin film 4 to a thickness of about 50 to 100 nm by a CVD method, and photolithography and etching are performed to form the a-Si5 into a predetermined shape. Once formed, a-Si5 is crystallized using known techniques. The a-Si 5 is not formed only in the TFT region which is the original purpose as shown in FIG. 4A, but is formed at the intersection between the gate wiring and the source wiring as shown in FIG. To form a bridge wiring 3.

【0024】次に、図4(b)および図5(b)に示す
ように、ゲート絶縁膜6を堆積させ、フォトリソグラフ
ィー、エッチングの工程を行って所定の形状に形成す
る。このとき、ゲート絶縁膜6にゲート配線7と架橋配
線3とを接続するためのコンタクトホール8を形成す
る。
Next, as shown in FIG. 4B and FIG. 5B, a gate insulating film 6 is deposited and formed into a predetermined shape by performing photolithography and etching steps. At this time, a contact hole 8 for connecting the gate wiring 7 and the bridging wiring 3 is formed in the gate insulating film 6.

【0025】そして、周知の技術を用いてa−Si5に
不純物イオンの注入を行い、レーザー光等によって活性
化させる。このとき、架橋配線3を構成するa−Siに
も不純物イオンの注入を行い、レーザー光等によって活
性化させる。
Then, impurity ions are implanted into the a-Si 5 by using a known technique, and activated by laser light or the like. At this time, impurity ions are also implanted into a-Si forming the cross-linked wiring 3 and activated by laser light or the like.

【0026】さらに、金属膜を形成してゲート配線7お
よびソース配線9、並びにゲート電極10、ソース電極
11およびドレイン電極12を同じ材料で同時に形成す
る。
Further, a metal film is formed, and the gate wiring 7 and the source wiring 9, and the gate electrode 10, the source electrode 11 and the drain electrode 12 are simultaneously formed of the same material.

【0027】図5(b)および図6に示すように、ゲー
ト配線7はソース配線9との交差部で不連続に形成して
いるが、コンタクトホール8を介して架橋配線3と電気
的に接続することで導通状態とすることができる。ま
た、ゲート配線7とソース配線9とは、その間にゲート
絶縁膜6を形成しているため絶縁状態を保つことができ
る。本実施の形態においてはゲート配線7を不連続とし
たが、ソース配線9を不連続としてもかまわない。
As shown in FIGS. 5B and 6, the gate wiring 7 is formed discontinuously at the intersection with the source wiring 9, but is electrically connected to the bridge wiring 3 through the contact hole 8. The connection can be made conductive. Further, since the gate insulating film 6 is formed between the gate wiring 7 and the source wiring 9, the insulating state can be maintained. In this embodiment, the gate line 7 is discontinuous, but the source line 9 may be discontinuous.

【0028】その後、図4(c)および図5(c)に示
すように、周知の技術を用いて層間絶縁膜13を形成
し、図4(c)に示すようにコンタクトホール14およ
び画素電極15を形成する。
Thereafter, as shown in FIGS. 4C and 5C, an interlayer insulating film 13 is formed by using a known technique, and as shown in FIG. 4C, a contact hole 14 and a pixel electrode are formed. 15 are formed.

【0029】[0029]

【発明の効果】以上の説明のように、本発明のアクティ
ブマトリクス基板によれば、ゲート配線とソース配線と
が同一の材料で形成されるとともに、ゲート配線または
ソース配線がゲート配線とソース配線との交差部で不連
続に形成され、前記交差部に遮光膜と同一の材料で架橋
配線が形成されていることにより、ゲート配線とソース
配線とを同じ工程で同時に形成することができるととも
に、遮光膜と架橋配線とを同じ工程で同時に形成するこ
とができるため、製造工程を簡略化して低コストでアク
ティブマトリクス基板を得ることができる。
As described above, according to the active matrix substrate of the present invention, the gate wiring and the source wiring are formed of the same material, and the gate wiring or the source wiring is formed of the gate wiring and the source wiring. Are formed discontinuously at the intersections of the two, and the bridge wirings are formed at the intersections with the same material as the light shielding film, so that the gate wirings and the source wirings can be simultaneously formed in the same process, Since the film and the cross-linked wiring can be formed simultaneously in the same process, the manufacturing process can be simplified and an active matrix substrate can be obtained at low cost.

【0030】また、ゲート配線とソース配線とが同一の
材料で形成されるとともに、ゲート配線またはソース配
線がゲート配線とソース配線との交差部で不連続に形成
され、前記交差部に薄膜トランジスタを構成する半導体
膜と同一の材料で架橋配線が形成されていることによ
り、ゲート配線とソース配線とを同じ工程で同時に形成
することができるとともに、半導体膜と架橋配線とを同
じ工程で同時に形成することができるため、製造工程を
簡略化して低コストでアクティブマトリクス基板を得る
ことができる。
Further, the gate wiring and the source wiring are formed of the same material, and the gate wiring or the source wiring is formed discontinuously at the intersection of the gate wiring and the source wiring, and a thin film transistor is formed at the intersection. Since the bridge wiring is formed of the same material as the semiconductor film to be formed, the gate wiring and the source wiring can be simultaneously formed in the same step, and the semiconductor film and the bridge wiring are simultaneously formed in the same step. Therefore, the manufacturing process can be simplified and an active matrix substrate can be obtained at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)はTFTの断面を示す工程図で
ある。
FIGS. 1A to 1C are process diagrams showing a cross section of a TFT.

【図2】(a)〜(c)は図1に係わるゲート配線とソ
ース配線との交差部の断面を示す工程図である。
FIGS. 2A to 2C are process diagrams showing cross sections of intersections between a gate wiring and a source wiring according to FIG. 1;

【図3】図1に係わるゲート配線とソース配線との交差
部を示す平面図である。
FIG. 3 is a plan view showing an intersection between a gate wiring and a source wiring according to FIG. 1;

【図4】(a)〜(c)は他のTFTの断面を示す工程
図である。
FIGS. 4A to 4C are process diagrams showing cross sections of another TFT.

【図5】(a)〜(c)は図4に係わるゲート配線とソ
ース配線との交差部の断面を示す工程図である。
5 (a) to 5 (c) are process diagrams showing cross sections of intersections between gate lines and source lines according to FIG.

【図6】図4に係わるゲート配線とソース配線との交差
部を示す平面図である。
6 is a plan view showing an intersection between a gate wiring and a source wiring according to FIG. 4;

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 遮光膜 3 架橋配線 4 絶縁性薄膜 5 a−Si 6 ゲート絶縁膜 7 ゲート配線 8 コンタクトホール 9 ソース配線 10 ゲート電極 11 ソース電極 12 ドレイン電極 13 層間絶縁膜 14 コンタクトホール 15 画素電極 REFERENCE SIGNS LIST 1 insulating substrate 2 light-shielding film 3 cross-linked wiring 4 insulating thin film 5 a-Si 6 gate insulating film 7 gate wiring 8 contact hole 9 source wiring 10 gate electrode 11 source electrode 12 drain electrode 13 interlayer insulating film 14 contact hole 15 pixel electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に、薄膜トランジスタと、
ゲート配線と、ソース配線と、前記薄膜トランジスタの
下層に設けられた遮光膜とを有するアクティブマトリク
ス基板において、 前記ゲート配線と前記ソース配線とが同一の材料で形成
されるとともに、前記ゲート配線または前記ソース配線
が前記ゲート配線と前記ソース配線との交差部で不連続
に形成され、前記交差部に前記遮光膜と同一の材料で架
橋配線が形成されていることを特徴とするアクティブマ
トリクス基板。
1. A thin film transistor on an insulating substrate,
In an active matrix substrate including a gate wiring, a source wiring, and a light shielding film provided below the thin film transistor, the gate wiring and the source wiring are formed of the same material, and the gate wiring or the source is formed. An active matrix substrate, wherein a wiring is discontinuously formed at an intersection of the gate wiring and the source wiring, and a bridging wiring is formed at the intersection with the same material as the light shielding film.
【請求項2】 絶縁性基板上に、薄膜トランジスタと、
ゲート配線と、ソース配線とを有するアクティブマトリ
クス基板において、 前記ゲート配線と前記ソース配線とが同一の材料で形成
されるとともに、前記ゲート配線または前記ソース配線
が前記ゲート配線と前記ソース配線との交差部で不連続
に形成され、前記交差部に前記薄膜トランジスタを構成
する半導体膜と同一の材料で架橋配線が形成されている
ことを特徴とするアクティブマトリクス基板。
2. A thin film transistor on an insulating substrate,
In an active matrix substrate having a gate line and a source line, the gate line and the source line are formed of the same material, and the gate line or the source line intersects the gate line and the source line. An active matrix substrate, wherein the active matrix substrate is formed discontinuously in a portion, and a bridging wiring is formed at the intersection with the same material as a semiconductor film forming the thin film transistor.
JP25971997A 1997-09-25 1997-09-25 Active matrix substrate Pending JPH1195256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25971997A JPH1195256A (en) 1997-09-25 1997-09-25 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25971997A JPH1195256A (en) 1997-09-25 1997-09-25 Active matrix substrate

Publications (1)

Publication Number Publication Date
JPH1195256A true JPH1195256A (en) 1999-04-09

Family

ID=17338001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25971997A Pending JPH1195256A (en) 1997-09-25 1997-09-25 Active matrix substrate

Country Status (1)

Country Link
JP (1) JPH1195256A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051303A (en) * 1999-08-05 2001-02-23 Fujitsu Ltd Liquid crystal display device and its production
JP2001313397A (en) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method
JP2002050761A (en) * 2000-07-31 2002-02-15 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2002189427A (en) * 2000-12-21 2002-07-05 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2002198537A (en) * 2000-09-29 2002-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2003037271A (en) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
KR100900542B1 (en) * 2002-11-14 2009-06-02 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof
JP2012108519A (en) * 2000-03-27 2012-06-07 Semiconductor Energy Lab Co Ltd Semiconductor device, light-emitting device, module, and electronic equipment
JP2015011341A (en) * 2013-06-28 2015-01-19 エルジー ディスプレイ カンパニー リミテッド Array substrate for liquid crystal display device and method of manufacturing the same
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
JP2016021587A (en) * 2015-09-08 2016-02-04 株式会社半導体エネルギー研究所 Semiconductor device
JP2017037340A (en) * 2016-10-26 2017-02-16 株式会社半導体エネルギー研究所 Semiconductor device
JP2020010060A (en) * 2009-03-05 2020-01-16 株式会社半導体エネルギー研究所 Semiconductor device
WO2023225893A1 (en) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 Array substrate and display device
EP4322226A1 (en) * 2022-08-10 2024-02-14 Samsung Display Co., Ltd. Display panel

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051303A (en) * 1999-08-05 2001-02-23 Fujitsu Ltd Liquid crystal display device and its production
JP2001313397A (en) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8399884B2 (en) 2000-02-22 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2012108519A (en) * 2000-03-27 2012-06-07 Semiconductor Energy Lab Co Ltd Semiconductor device, light-emitting device, module, and electronic equipment
US8541804B2 (en) 2000-03-27 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2002050761A (en) * 2000-07-31 2002-02-15 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2002198537A (en) * 2000-09-29 2002-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US10665610B2 (en) 2000-12-11 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9666601B2 (en) 2000-12-11 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
JP4737828B2 (en) * 2000-12-21 2011-08-03 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2002189427A (en) * 2000-12-21 2002-07-05 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2003037271A (en) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
KR100900542B1 (en) * 2002-11-14 2009-06-02 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof
US7582903B2 (en) 2002-11-14 2009-09-01 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2020010060A (en) * 2009-03-05 2020-01-16 株式会社半導体エネルギー研究所 Semiconductor device
US11233132B2 (en) 2009-03-05 2022-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11961894B2 (en) 2009-03-05 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015011341A (en) * 2013-06-28 2015-01-19 エルジー ディスプレイ カンパニー リミテッド Array substrate for liquid crystal display device and method of manufacturing the same
JP2016021587A (en) * 2015-09-08 2016-02-04 株式会社半導体エネルギー研究所 Semiconductor device
JP2017037340A (en) * 2016-10-26 2017-02-16 株式会社半導体エネルギー研究所 Semiconductor device
WO2023225893A1 (en) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 Array substrate and display device
EP4322226A1 (en) * 2022-08-10 2024-02-14 Samsung Display Co., Ltd. Display panel

Similar Documents

Publication Publication Date Title
US6383831B2 (en) Methods of forming thin-film transistor display devices
JPH0553147A (en) Liquid crystal display device and production thereof
JPH1195256A (en) Active matrix substrate
JPH1041521A (en) Manufacture of thin film transistor and the structure of thin film transistor manufactured by the method
JP3349356B2 (en) Thin film transistor and method of manufacturing the same
JP2007206712A (en) Active matrix system liquid crystal display device
JP2594971B2 (en) Thin film transistor panel
JPH08330593A (en) Manufacture of thin film transistor
KR0130372B1 (en) Manufacturing method of liquid crystal display device
JP2598420B2 (en) Thin film transistor and method of manufacturing the same
JPH08172195A (en) Thin film transistor
JP3238072B2 (en) Thin film transistor
JPH10209452A (en) Thin film transistor and its manufacture
JPH0677482A (en) Manufacture of array substrate for liquid-crystal display device
JP2514166B2 (en) Method for manufacturing active matrix liquid crystal display device
JPH09129890A (en) Polycrystalline semiconductor tft, its manufacture, and tft substrate
JPH05198814A (en) Semiconductor device and manufacturing method thereof
JPH11111999A (en) Manufacture of thin-film transistor
KR101107683B1 (en) METHOD OF FABRICATING poly-Si TFT ARRAY SUBSTRATE
JP2001102592A (en) Thin film transistor and method for fabrication thereof
JPH09116164A (en) Normal stagger type film transistor, and its manufacture
JPH0756894B2 (en) Method of manufacturing thin film transistor
JPH02206131A (en) Manufacture of thin-film transistor
JPH063699A (en) Manufacture of thin film semiconductor device
JPH11298006A (en) Manufacture of thin-film transistor