JPH11354729A - 半導体メモリ素子及びその製造方法 - Google Patents
半導体メモリ素子及びその製造方法Info
- Publication number
- JPH11354729A JPH11354729A JP11100979A JP10097999A JPH11354729A JP H11354729 A JPH11354729 A JP H11354729A JP 11100979 A JP11100979 A JP 11100979A JP 10097999 A JP10097999 A JP 10097999A JP H11354729 A JPH11354729 A JP H11354729A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- thin film
- memory device
- ferroelectric thin
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】高い残留分極値や小さい膜疲労を有する高性能
な強誘電体キャパシタを実現し、高品質で製造歩留りの
高い半導体メモリ素子を提供する。 【解決手段】強誘電体薄膜キャパシタをメモリキャパシ
タとして用いる半導体メモリ素子において、キャパシタ
中における強誘電体薄膜１２の結晶粒径の相対標準偏差
を１３％以下にすることにより、高い残留分極値や小さ
い膜疲労（大きい書き換え可能回数）を得ることを可能
とし、高品質で製造歩留りの高い半導体メモリ素子を実
現する。
な強誘電体キャパシタを実現し、高品質で製造歩留りの
高い半導体メモリ素子を提供する。 【解決手段】強誘電体薄膜キャパシタをメモリキャパシ
タとして用いる半導体メモリ素子において、キャパシタ
中における強誘電体薄膜１２の結晶粒径の相対標準偏差
を１３％以下にすることにより、高い残留分極値や小さ
い膜疲労（大きい書き換え可能回数）を得ることを可能
とし、高品質で製造歩留りの高い半導体メモリ素子を実
現する。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体不揮発性
メモリ及び高密度ＤＲＡＭに最適な強誘電体薄膜コンデ
ンサを用いた半導体メモリ素子及びその製造方法に関す
る。
メモリ及び高密度ＤＲＡＭに最適な強誘電体薄膜コンデ
ンサを用いた半導体メモリ素子及びその製造方法に関す
る。
【０００２】
【従来の技術】従来の強誘電体薄膜コンデンサを用いた
半導体メモリでは、例えば「強誘電体薄膜メモリ」（サ
イエンスフォーラム刊，１９９５年）２２７頁に記載さ
れているように、Ｐｔ上部電極／強誘電体層（ＰＺＴ）
／Ｐｔ下部電極の積層構造を持っている。この強誘電体
層の製造方法としては、ゾル・ゲル法，スパッタリング
法，ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法等が知られている。
半導体メモリでは、例えば「強誘電体薄膜メモリ」（サ
イエンスフォーラム刊，１９９５年）２２７頁に記載さ
れているように、Ｐｔ上部電極／強誘電体層（ＰＺＴ）
／Ｐｔ下部電極の積層構造を持っている。この強誘電体
層の製造方法としては、ゾル・ゲル法，スパッタリング
法，ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法等が知られている。
【０００３】例えば、特開平７−１４２６００号公報に
記載された薄膜の形成方法では、ＢａＴｉＯ3の化合物
をＰｔ下部電極上に形成している。Ｐｔ薄膜の結晶配向
をそのまま受け継ぐことにより、強誘電性薄膜の配向性
を制御し、残留分極を確保していた。
記載された薄膜の形成方法では、ＢａＴｉＯ3の化合物
をＰｔ下部電極上に形成している。Ｐｔ薄膜の結晶配向
をそのまま受け継ぐことにより、強誘電性薄膜の配向性
を制御し、残留分極を確保していた。
【０００４】また例えば、Integrated Ferroelectrics
,1995,Vol10,pp.145-154に記載されたＰＺＴ強誘電体
薄膜は、下部電極上にスパッタ法でＰＺＴを成膜し、ア
ニールで結晶化させている。この強誘電体薄膜の走査電
子顕微鏡による表面観察写真では、平均結晶粒径は約１
８０ｎｍであり、結晶粒径の相対標準偏差は約１５％で
あった。
,1995,Vol10,pp.145-154に記載されたＰＺＴ強誘電体
薄膜は、下部電極上にスパッタ法でＰＺＴを成膜し、ア
ニールで結晶化させている。この強誘電体薄膜の走査電
子顕微鏡による表面観察写真では、平均結晶粒径は約１
８０ｎｍであり、結晶粒径の相対標準偏差は約１５％で
あった。
【０００５】
【発明が解決しようとする課題】上記従来技術では、強
誘電体薄膜の結晶粒径を制御することが困難であった。
強誘電体薄膜をパターニングし、メモリキャパシタとし
たときに、結晶粒径のばらつきが大きいために、メモリ
セル間の特性ばらつきが大きくなる。その結果、すべて
のメモリセルで同時に十分な特性を得ることが困難であ
り、製造上の歩留り低下を引き起こすという問題があっ
た。またメモリセル内での結晶粒子の粒径ばらつきが大
きいために、リーク電流の発生、あるいは粒界部分の電
界集中による膜疲労の発生等が起こり、メモリセル性能
上の問題となっていた。
誘電体薄膜の結晶粒径を制御することが困難であった。
強誘電体薄膜をパターニングし、メモリキャパシタとし
たときに、結晶粒径のばらつきが大きいために、メモリ
セル間の特性ばらつきが大きくなる。その結果、すべて
のメモリセルで同時に十分な特性を得ることが困難であ
り、製造上の歩留り低下を引き起こすという問題があっ
た。またメモリセル内での結晶粒子の粒径ばらつきが大
きいために、リーク電流の発生、あるいは粒界部分の電
界集中による膜疲労の発生等が起こり、メモリセル性能
上の問題となっていた。
【０００６】本発明の目的は、上記課題を解決するため
に、メモリセル間で特性ばらつきの少ない強誘電体薄膜
キャパシタを提供し、高集積強誘電体メモリを高性能化
すると同時に製造歩留りを向上することにある。
に、メモリセル間で特性ばらつきの少ない強誘電体薄膜
キャパシタを提供し、高集積強誘電体メモリを高性能化
すると同時に製造歩留りを向上することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明においては、基板上の少なくとも下部電極，
強誘電体薄膜及び上部電極の積層構造よりなる強誘電体
薄膜コンデンサをメモリキャパシタとして使用する半導
体メモリ素子において、該強誘電体薄膜の結晶粒径の相
対標準偏差を１３％以下に制御し、かつ膜厚方向に平行
な柱状形状とし、かつ膜厚方向に粒界を有さないとする
ことにより、リーク電流や強誘電体薄膜内部や強誘電体
薄膜と電極等との界面での電界集中によるキャパシタ間
の印加実効電圧の低下を防ぐことができる。
に、本発明においては、基板上の少なくとも下部電極，
強誘電体薄膜及び上部電極の積層構造よりなる強誘電体
薄膜コンデンサをメモリキャパシタとして使用する半導
体メモリ素子において、該強誘電体薄膜の結晶粒径の相
対標準偏差を１３％以下に制御し、かつ膜厚方向に平行
な柱状形状とし、かつ膜厚方向に粒界を有さないとする
ことにより、リーク電流や強誘電体薄膜内部や強誘電体
薄膜と電極等との界面での電界集中によるキャパシタ間
の印加実効電圧の低下を防ぐことができる。
【０００８】また上記キャパシタの下部電極としてＰｔ
電極、あるいはＰｔ合金を使用し、該下部電極を基板面
に対して垂直方向に（１１１）優先配向とすることによ
り、その上に形成した強誘電体結晶粒子の配向性を向上
することができる。これにより、メモリセル間の均一性
を更に向上することができる。また上記下部電極として
Ｒｕ，Ｉｒ乃至同酸化物やＰｔと強誘電体薄膜中に含む
元素との化合物を使用することによっても同様に達成さ
れる。
電極、あるいはＰｔ合金を使用し、該下部電極を基板面
に対して垂直方向に（１１１）優先配向とすることによ
り、その上に形成した強誘電体結晶粒子の配向性を向上
することができる。これにより、メモリセル間の均一性
を更に向上することができる。また上記下部電極として
Ｒｕ，Ｉｒ乃至同酸化物やＰｔと強誘電体薄膜中に含む
元素との化合物を使用することによっても同様に達成さ
れる。
【０００９】また強誘電体材料として、ペロブスカイト
構造を有するＡＢＯ3型酸化物を使用し、各強誘電体結
晶粒子を基板面に対して垂直方向に（１１１）優先配向
とすることにより、配向性ばらつきによる特性の不均一
性を低減できる。該強誘電体の組成として、Ａ＝Ｐｂ，
Ｌａ，Ｓｒ，Ｎｄ及びＢａの中から選択される少なくと
も１つの元素、Ｂ＝Ｚｒ，Ｔｉ，Ｍｎ，Ｍｇ，Ｎｂ，Ｓ
ｎ，Ｓｂ及びＩｎの中から選択される少なくとも１つの
元素を用いることにより、不揮発性メモリに好適な残留
分極の大きい強誘電体薄膜を得ることができる。また該
強誘電体組成がＡ＝Ｐｂ，Ｌａ，Ｓｒ，Ｎｄ及びＢａの
中から選択される少なくとも１つの元素であり、Ｂ＝Ｚ
ｒ，Ｔｉ，Ｍｎ，Ｍｇ，Ｎｂ，Ｓｎ，Ｓｂ及びＩｎの中
から選択される少なくとも１つの元素を用いることによ
り、メモリ使用温度においてヒステリシスのない常誘電
層を得ることができ、ＤＲＡＭ等のキャパシタに好適な
膜を得ることができる。
構造を有するＡＢＯ3型酸化物を使用し、各強誘電体結
晶粒子を基板面に対して垂直方向に（１１１）優先配向
とすることにより、配向性ばらつきによる特性の不均一
性を低減できる。該強誘電体の組成として、Ａ＝Ｐｂ，
Ｌａ，Ｓｒ，Ｎｄ及びＢａの中から選択される少なくと
も１つの元素、Ｂ＝Ｚｒ，Ｔｉ，Ｍｎ，Ｍｇ，Ｎｂ，Ｓ
ｎ，Ｓｂ及びＩｎの中から選択される少なくとも１つの
元素を用いることにより、不揮発性メモリに好適な残留
分極の大きい強誘電体薄膜を得ることができる。また該
強誘電体組成がＡ＝Ｐｂ，Ｌａ，Ｓｒ，Ｎｄ及びＢａの
中から選択される少なくとも１つの元素であり、Ｂ＝Ｚ
ｒ，Ｔｉ，Ｍｎ，Ｍｇ，Ｎｂ，Ｓｎ，Ｓｂ及びＩｎの中
から選択される少なくとも１つの元素を用いることによ
り、メモリ使用温度においてヒステリシスのない常誘電
層を得ることができ、ＤＲＡＭ等のキャパシタに好適な
膜を得ることができる。
【００１０】また、強誘電体薄膜の結晶粒径の相対標準
偏差を小さくする方法として、下部電極上にばらつきの
少ない晶粒子成長に必要な微小核形成のために、該強誘
電体材料に含まれる少なくとも１つ以上の元素の金属，
酸化物あるいは化合物の初期核を形成し、あるいは下部
電極形成後に高温熱処理を行い、下部電極表面に接着層
（下部電極とＣＭＯＳ基板との密着層）に含まれる少な
くとも１つ以上の元素の金属，酸化物あるいは化合物を
析出させることにより、微小核形成に必要な初期核を形
成し、該初期核層の上に半導体装置に要求される膜厚の
強誘電体薄膜を形成して結晶化を行うことにより、結晶
粒径の相対標準偏差の小さく、各結晶粒子が基板面に対
し垂直方向に（１１１）優先配向である、表面粗さの小
さい強誘電体キャパシタを得ることができる。
偏差を小さくする方法として、下部電極上にばらつきの
少ない晶粒子成長に必要な微小核形成のために、該強誘
電体材料に含まれる少なくとも１つ以上の元素の金属，
酸化物あるいは化合物の初期核を形成し、あるいは下部
電極形成後に高温熱処理を行い、下部電極表面に接着層
（下部電極とＣＭＯＳ基板との密着層）に含まれる少な
くとも１つ以上の元素の金属，酸化物あるいは化合物を
析出させることにより、微小核形成に必要な初期核を形
成し、該初期核層の上に半導体装置に要求される膜厚の
強誘電体薄膜を形成して結晶化を行うことにより、結晶
粒径の相対標準偏差の小さく、各結晶粒子が基板面に対
し垂直方向に（１１１）優先配向である、表面粗さの小
さい強誘電体キャパシタを得ることができる。
【００１１】あるいは、下部電極表面に形成させる初期
核層に、ペロブスカイト構造を有するＡＢＯ3型酸化物
を使用し、その組成としてＡ＝Ｐｂ，Ｌａ，Ｓｒ，Ｎｄ
およびＢａの中から選択される少なくとも１つの元素、
Ｂ＝Ｚｒ，Ｔｉ，Ｍｎ，Ｍｇ，Ｎｂ，Ｓｎ，Ｓｂ及びＩ
ｎの中から選択される少なくとも１つの元素を用いるこ
とにより、結晶粒径が小さく、結晶粒径の相対標準偏差
が小さい強誘電体薄膜を得ることができる。その結果、
強誘電性低下の原因である、絶縁物であるパイロクロア
構造の結晶粒子や、ロゼッタ状の酸化物結晶粒子成長の
抑制を可能となり、不揮発性メモリに最適な、残留分極
値が大きい、かつリーク電流が小さい、かつ膜疲労（書
き換えによる残留分極の低下）の小さい強誘電体薄膜を
得ることができる。
核層に、ペロブスカイト構造を有するＡＢＯ3型酸化物
を使用し、その組成としてＡ＝Ｐｂ，Ｌａ，Ｓｒ，Ｎｄ
およびＢａの中から選択される少なくとも１つの元素、
Ｂ＝Ｚｒ，Ｔｉ，Ｍｎ，Ｍｇ，Ｎｂ，Ｓｎ，Ｓｂ及びＩ
ｎの中から選択される少なくとも１つの元素を用いるこ
とにより、結晶粒径が小さく、結晶粒径の相対標準偏差
が小さい強誘電体薄膜を得ることができる。その結果、
強誘電性低下の原因である、絶縁物であるパイロクロア
構造の結晶粒子や、ロゼッタ状の酸化物結晶粒子成長の
抑制を可能となり、不揮発性メモリに最適な、残留分極
値が大きい、かつリーク電流が小さい、かつ膜疲労（書
き換えによる残留分極の低下）の小さい強誘電体薄膜を
得ることができる。
【００１２】
【発明の実施の形態】以下本発明の実施の形態を説明す
る。 （１）強誘電体薄膜を搭載した半導体メモリ素子 図９は、本発明装置の一実施の形態となる強誘電体薄膜
を用いた半導体メモリ素子のキャパシタ部分の概要を示
す断面図である。基板９９上に、下地ＬＳＩ９１である
メモリセルのトランジスタ部分となるＣＭＯＳを形成
し、更にその上に平坦化及び絶縁、保護のため絶縁層９
２を形成する。本発明の実施の形態では，ＢＰＳＧと呼
ばれるＳｉＯ2ガラス膜を膜厚３００ｎｍで形成してい
る。ＳｉＯ2絶縁層９２の上に、接着層８１（２０ｎ
ｍ），下部電極１１（２００ｎｍ），本発明の結晶粒径
の相対標準偏差が１３％以下の結晶粒子の集合体で構成
される強誘電体層９４（２５０ｎｍ），上部電極９５
（１０ｎｍ）の積層構造よりなる強誘電体キャパシタを
形成する。キャパシタ上には、層間絶縁層９６及び配線
層９３を積層し、キャパシタ電極６，８とトランジスタ
との配線を行っている。更に上部にはＳｉＯ2等よりな
る保護層９７を成膜し、封止樹脂９８でパッケージング
を行っている。
る。 （１）強誘電体薄膜を搭載した半導体メモリ素子 図９は、本発明装置の一実施の形態となる強誘電体薄膜
を用いた半導体メモリ素子のキャパシタ部分の概要を示
す断面図である。基板９９上に、下地ＬＳＩ９１である
メモリセルのトランジスタ部分となるＣＭＯＳを形成
し、更にその上に平坦化及び絶縁、保護のため絶縁層９
２を形成する。本発明の実施の形態では，ＢＰＳＧと呼
ばれるＳｉＯ2ガラス膜を膜厚３００ｎｍで形成してい
る。ＳｉＯ2絶縁層９２の上に、接着層８１（２０ｎ
ｍ），下部電極１１（２００ｎｍ），本発明の結晶粒径
の相対標準偏差が１３％以下の結晶粒子の集合体で構成
される強誘電体層９４（２５０ｎｍ），上部電極９５
（１０ｎｍ）の積層構造よりなる強誘電体キャパシタを
形成する。キャパシタ上には、層間絶縁層９６及び配線
層９３を積層し、キャパシタ電極６，８とトランジスタ
との配線を行っている。更に上部にはＳｉＯ2等よりな
る保護層９７を成膜し、封止樹脂９８でパッケージング
を行っている。
【００１３】（２）強誘電体薄膜の結晶粒径の相対標準
偏差 図１は、本発明装置の一実施の形態となる、下部電極１
１上に形成された結晶粒子１３で構成された結晶粒径の
相対標準偏差が１３％以下の強誘電体薄膜１２を用いた
半導体メモリ素子のキャパシタ部分の概要を示す上面及
び断面図である。このとき該結晶粒径１４のばらつきは
相対標準偏差σとして定義され、（数１）で表される。
単位は％であり、数値の大小によって、結晶粒径の大き
さが揃っているか否かを判断できる。
偏差 図１は、本発明装置の一実施の形態となる、下部電極１
１上に形成された結晶粒子１３で構成された結晶粒径の
相対標準偏差が１３％以下の強誘電体薄膜１２を用いた
半導体メモリ素子のキャパシタ部分の概要を示す上面及
び断面図である。このとき該結晶粒径１４のばらつきは
相対標準偏差σとして定義され、（数１）で表される。
単位は％であり、数値の大小によって、結晶粒径の大き
さが揃っているか否かを判断できる。
【００１４】
【数１】
【００１５】結晶粒径の相対標準偏差の解析について
は、走査型電子顕微鏡（ＳＥＭ），原子間力顕微鏡（Ａ
ＦＭ）あるいは断面ＴＥＭ（透過型電子顕微鏡）により
薄膜表面または断面像を測定して、強誘電体薄膜の膜厚
方向を法線とした面内の結晶粒径とその相対標準偏差σ
を求めた。図２に実施の形態の１つとして、結晶粒径の
求め方を示す。ＡＦＭで得られた強誘電体薄膜の１μｍ
角の観察像について、縦横方向に直線（結晶粒径計算走
査線２１）を設ける。このとき、各走査線に対する結晶
粒子の数を求める。（数１）に結晶粒径の相対標準偏差
の計算式を示す。求めた結晶粒子数を（数１）に代入す
ることにより、平均結晶粒径とその相対標準偏差が得ら
れる。ここで使用したＡＦＭは、米国デジタルインスツ
ルメンツ社製の走査型プローブ顕微鏡NanoScopeIIIであ
る。該ＡＦＭのプローブ（探針）先端の曲率半径は１０
ｎｍであり、そのテーパ角は３５゜である。このプロー
ブを用いたとき、最表面の粒子と粒子間が８０ｎｍのと
き、プローブの侵入深さの限界は１１０ｎｍである。本
実施の形態のＡＦＭ測定では、タッピングモードで行っ
た。タッピングモードの詳細な原理は、東陽テクニカ発
行の大型サンプルＳＰＭ観測システムオペレーションガ
イド（平成８年４月）に記載されている。
は、走査型電子顕微鏡（ＳＥＭ），原子間力顕微鏡（Ａ
ＦＭ）あるいは断面ＴＥＭ（透過型電子顕微鏡）により
薄膜表面または断面像を測定して、強誘電体薄膜の膜厚
方向を法線とした面内の結晶粒径とその相対標準偏差σ
を求めた。図２に実施の形態の１つとして、結晶粒径の
求め方を示す。ＡＦＭで得られた強誘電体薄膜の１μｍ
角の観察像について、縦横方向に直線（結晶粒径計算走
査線２１）を設ける。このとき、各走査線に対する結晶
粒子の数を求める。（数１）に結晶粒径の相対標準偏差
の計算式を示す。求めた結晶粒子数を（数１）に代入す
ることにより、平均結晶粒径とその相対標準偏差が得ら
れる。ここで使用したＡＦＭは、米国デジタルインスツ
ルメンツ社製の走査型プローブ顕微鏡NanoScopeIIIであ
る。該ＡＦＭのプローブ（探針）先端の曲率半径は１０
ｎｍであり、そのテーパ角は３５゜である。このプロー
ブを用いたとき、最表面の粒子と粒子間が８０ｎｍのと
き、プローブの侵入深さの限界は１１０ｎｍである。本
実施の形態のＡＦＭ測定では、タッピングモードで行っ
た。タッピングモードの詳細な原理は、東陽テクニカ発
行の大型サンプルＳＰＭ観測システムオペレーションガ
イド（平成８年４月）に記載されている。
【００１６】図３に、本発明のＰＺＴ強誘電体薄膜のＸ
線回折パターン例を示す。横軸に回折角２θ，縦軸にＸ
線回折強度を示している。測定装置については、Ｃｕタ
ーゲットのＸ線管球をＸ線源に用いた粉末Ｘ線回折装置
を使用した。このとき、強誘電体薄膜については１１１
と２２２の回折ピークが主に測定され、他の１００，１
１０，２００，２１０，２１１及び２２０の回折ピーク
は小さく、ほとんど測定できなかった。したがって、本
発明の強誘電体薄膜は、基板面に対し垂直方向に（１１
１）優先配向であることが分かった。すなわち、該強誘
電体薄膜の結晶面（１１１）に対応する逆格子ベクトル
が、基板面に対して垂直であることを示している。ま
た、電極Ｐｔの回折ピーク１１１と２２２や下地Ｔｉの
回折ピークが確認された。
線回折パターン例を示す。横軸に回折角２θ，縦軸にＸ
線回折強度を示している。測定装置については、Ｃｕタ
ーゲットのＸ線管球をＸ線源に用いた粉末Ｘ線回折装置
を使用した。このとき、強誘電体薄膜については１１１
と２２２の回折ピークが主に測定され、他の１００，１
１０，２００，２１０，２１１及び２２０の回折ピーク
は小さく、ほとんど測定できなかった。したがって、本
発明の強誘電体薄膜は、基板面に対し垂直方向に（１１
１）優先配向であることが分かった。すなわち、該強誘
電体薄膜の結晶面（１１１）に対応する逆格子ベクトル
が、基板面に対して垂直であることを示している。ま
た、電極Ｐｔの回折ピーク１１１と２２２や下地Ｔｉの
回折ピークが確認された。
【００１７】図４（ａ）及び（ｂ）に平均結晶粒径ａと
残留分極値Ｐ及び膜疲労との相関図を示す。
残留分極値Ｐ及び膜疲労との相関図を示す。
【００１８】ここで記述する膜疲労は、１０8回まで書
き込んだ後の残留分極値を書き込む前の初期残留分極値
で割った百分率で定義する。単位は％である。この膜疲
労が小さいとき書き換え可能回数は大きく、膜疲労が大
きいとき書き換え可能回数は小さいことを表している。
尚、残留分極値Ｐや膜疲労の物理的意味や定義、また測
定・解析方法は、「強誘電体薄膜メモリ」（サイエンス
フォーラム刊，１９９５年）や Ｉｎｔｅｇｒａｔｅｄ
Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ Ｖｏｌ１８，ｐｐ．
１−１７（１９９７）など強誘電体材料に関する文献に
記載されている。図４からわかるように、平均結晶粒径
が８０ｎｍまでは、粒径粒径が小さくなるにつれて、残
留分極値Ｐは大きくなり、膜疲労は小さくなる（書き換
え可能回数は大きくなる）。該平均結晶粒径が８０ｎｍ
以下では、残留分極値Ｐは高い値を、膜疲労は小さい
（書き換え可能回数は大きい）値を保ったまま一定とな
る。
き込んだ後の残留分極値を書き込む前の初期残留分極値
で割った百分率で定義する。単位は％である。この膜疲
労が小さいとき書き換え可能回数は大きく、膜疲労が大
きいとき書き換え可能回数は小さいことを表している。
尚、残留分極値Ｐや膜疲労の物理的意味や定義、また測
定・解析方法は、「強誘電体薄膜メモリ」（サイエンス
フォーラム刊，１９９５年）や Ｉｎｔｅｇｒａｔｅｄ
Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ Ｖｏｌ１８，ｐｐ．
１−１７（１９９７）など強誘電体材料に関する文献に
記載されている。図４からわかるように、平均結晶粒径
が８０ｎｍまでは、粒径粒径が小さくなるにつれて、残
留分極値Ｐは大きくなり、膜疲労は小さくなる（書き換
え可能回数は大きくなる）。該平均結晶粒径が８０ｎｍ
以下では、残留分極値Ｐは高い値を、膜疲労は小さい
（書き換え可能回数は大きい）値を保ったまま一定とな
る。
【００１９】図５（ａ）及び（ｂ）に結晶粒径の相対標
準偏差σと残留分極値Ｐ及び膜疲労との相関図を示す。
このとき横軸は、前記したＡＦＭを用いて（数１）で求
めた結晶粒径の相対標準偏差σである。単位はｎｍであ
る。この図から、該結晶粒径の相対標準偏差σが１３％
までは、該結晶粒径の相対標準偏差σが小さくなるにつ
れて残留分極値Ｐは大きくなり、膜疲労は小さくなる
（書き換え可能回数は大きくなる）ことがわかる。該結
晶粒径の相対標準偏差σが１３％以下では、残留分極値
Ｐは高い値を、膜疲労は小さい（書き換え可能回数は大
きい）値を保ったまま一定となる。
準偏差σと残留分極値Ｐ及び膜疲労との相関図を示す。
このとき横軸は、前記したＡＦＭを用いて（数１）で求
めた結晶粒径の相対標準偏差σである。単位はｎｍであ
る。この図から、該結晶粒径の相対標準偏差σが１３％
までは、該結晶粒径の相対標準偏差σが小さくなるにつ
れて残留分極値Ｐは大きくなり、膜疲労は小さくなる
（書き換え可能回数は大きくなる）ことがわかる。該結
晶粒径の相対標準偏差σが１３％以下では、残留分極値
Ｐは高い値を、膜疲労は小さい（書き換え可能回数は大
きい）値を保ったまま一定となる。
【００２０】（３）強誘電体薄膜の表面粗さ 図６に、ＡＦＭを用いた表面凹凸測定の断面概要図を示
す。ＡＦＭプローブ６２で、ＣＭＯＳ基板６３上の下部
電極１１を介して作製された強誘電体薄膜１２表面上を
振動（タッピング）させながら走査させたとき、強誘電
体薄膜表面の凹面すなわち粒界部分では大きく振幅し、
凸面すなわち結晶粒子部分では小さく振幅する。この振
幅を電気信号に変換して、表面粗さ６１の凹凸を測定す
る。
す。ＡＦＭプローブ６２で、ＣＭＯＳ基板６３上の下部
電極１１を介して作製された強誘電体薄膜１２表面上を
振動（タッピング）させながら走査させたとき、強誘電
体薄膜表面の凹面すなわち粒界部分では大きく振幅し、
凸面すなわち結晶粒子部分では小さく振幅する。この振
幅を電気信号に変換して、表面粗さ６１の凹凸を測定す
る。
【００２１】強誘電体薄膜表面粗さの算出については、
実施の形態１で記述した、ＡＦＭ，ＳＥＭあるいはＴＥ
Ｍで求めた強誘電体薄膜の表面凹凸形状（曲面）に対し
て、以下の方法で表面粗さを見積もった。本実施の形態
の一例として、表面粗さはＡＦＭで測定した凹凸全デー
タの最高値と最低値の差の標準偏差で表した。（数２）
は表面粗さＲｍｓを、標準偏差で表した式である。単位
はｎｍである。または、他の表面粗さの定義として、
（数３）に中心面（この平面と表面形状がつくる体積は
この面に対し上下で等しくなる）に対する３次元の平均
表面粗さを表す。単位はｎｍである。詳細は、東陽テク
ニカ発行の大型サンプルＳＰＭ観測システムオペレーシ
ョンガイド（平成８年４月）に記載されている。
実施の形態１で記述した、ＡＦＭ，ＳＥＭあるいはＴＥ
Ｍで求めた強誘電体薄膜の表面凹凸形状（曲面）に対し
て、以下の方法で表面粗さを見積もった。本実施の形態
の一例として、表面粗さはＡＦＭで測定した凹凸全デー
タの最高値と最低値の差の標準偏差で表した。（数２）
は表面粗さＲｍｓを、標準偏差で表した式である。単位
はｎｍである。または、他の表面粗さの定義として、
（数３）に中心面（この平面と表面形状がつくる体積は
この面に対し上下で等しくなる）に対する３次元の平均
表面粗さを表す。単位はｎｍである。詳細は、東陽テク
ニカ発行の大型サンプルＳＰＭ観測システムオペレーシ
ョンガイド（平成８年４月）に記載されている。
【００２２】
【数２】
【００２３】
【数３】
【００２４】図７（ａ）及び（ｂ）に、本実施の形態の
１つとして表面粗さＲｍｓと残留分極値Ｐ及び膜疲労と
の相関図を示す。このとき横軸は、前記ＡＦＭを用いて
表面凹凸を測定し、（数２）で求めた表面粗さＲｍｓで
ある。単位はｎｍである。この図から、該表面粗さＲｍ
ｓが１０ｎｍまでは、表面粗さＲｍｓが小さくなるにつ
れて残留分極値Ｐは大きくなり、膜疲労は小さくなる
（書き換え可能回数は大きくなる）。該表面粗さＲｍｓ
が１０ｎｍ以下では、残留分極値Ｐは高い値を保ったま
ま一定となる。
１つとして表面粗さＲｍｓと残留分極値Ｐ及び膜疲労と
の相関図を示す。このとき横軸は、前記ＡＦＭを用いて
表面凹凸を測定し、（数２）で求めた表面粗さＲｍｓで
ある。単位はｎｍである。この図から、該表面粗さＲｍ
ｓが１０ｎｍまでは、表面粗さＲｍｓが小さくなるにつ
れて残留分極値Ｐは大きくなり、膜疲労は小さくなる
（書き換え可能回数は大きくなる）。該表面粗さＲｍｓ
が１０ｎｍ以下では、残留分極値Ｐは高い値を保ったま
ま一定となる。
【００２５】（４）強誘電体薄膜の製造方法 図８に本実施の形態における強誘電体薄膜の製造方法を
示す。結晶粒径の相対標準偏差が１３％以下の強誘電体
薄膜を得るためには、結晶粒子成長に必要な初期核形成
が必要である。はじめに強誘電体薄膜形成の前に、スパ
ッタリング法、ＣＶＤ法あるいはゾル・ゲル法で、該強
誘電体材料に含まれる少なくとも１つ以上の元素の金
属，酸化物あるいは化合物の極薄膜層を設け、その後高
温熱処理により初期核８２を形成する（図８（ｂ））。
または、下部電極形成後に高温熱処理を行い、下部電極
１１表面に、接着層８１（下部電極１１とＣＭＯＳ基板
６４との接着層）に含まれる少なくとも１つ以上の元素
の金属，酸化物あるいは化合物を析出させることによ
り、微小核形成に必要な初期核８２を形成する（図８
（ｂ））。ここで記載した初期核８２として、ペロブス
カイト構造を有するＡＢＯ３型酸化物を使用し、その組
成としてＡ＝Ｐｂ，Ｌａ，Ｓｒ，Ｎｄ及びＢａの中から
少なくとも１つの元素、Ｂ＝Ｚｒ，Ｔｉ，Ｍｎ，Ｍｇ，
Ｎｂ，Ｓｎ，Ｓｂ及びＩｎの中から選択される少なくと
も１つの元素を用いる。あるいは、上記Ａ，Ｂに含まれ
る少なくとも１つの元素で構成された酸化物を使用す
る。次に、該初期核８２の上に、スパッタリング法、Ｃ
ＶＤ法あるいはゾル・ゲル法等で、半導体メモリ素子に
要求される膜厚分だけ、結晶化前誘電体膜８３を成膜す
る（図８（ｃ））。その後、ＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用い、ランプ
による迅速な熱処理を行って、結晶化後誘電体膜８４が
得られる（図８（ｄ））。本発明の実施の形態における
熱処理では、各結晶粒子がペロブスカイト構造であり、
かつ基板面に対し垂直方向に（１１１）優先配向である
強誘電体薄膜を得ることができる。以上の製造方法によ
り、平均結晶粒径が約８０ｎｍであり、結晶粒径の相対
標準偏差が約１３％、かつ表面粗さの標準偏差が約１０
ｎｍである（１１１）優先配向の強誘電体薄膜を得るこ
とができるので、強誘電性劣化の原因であるパイロクロ
ア構造を有する結晶粒子やロゼッタ状の酸化物結晶粒子
の成長を抑制できる。したがって、高い残留分極値を有
し、かつ膜疲労の小さい（書き換え可能回数の大きい）
強誘電体キャパシタを得ることができる。
示す。結晶粒径の相対標準偏差が１３％以下の強誘電体
薄膜を得るためには、結晶粒子成長に必要な初期核形成
が必要である。はじめに強誘電体薄膜形成の前に、スパ
ッタリング法、ＣＶＤ法あるいはゾル・ゲル法で、該強
誘電体材料に含まれる少なくとも１つ以上の元素の金
属，酸化物あるいは化合物の極薄膜層を設け、その後高
温熱処理により初期核８２を形成する（図８（ｂ））。
または、下部電極形成後に高温熱処理を行い、下部電極
１１表面に、接着層８１（下部電極１１とＣＭＯＳ基板
６４との接着層）に含まれる少なくとも１つ以上の元素
の金属，酸化物あるいは化合物を析出させることによ
り、微小核形成に必要な初期核８２を形成する（図８
（ｂ））。ここで記載した初期核８２として、ペロブス
カイト構造を有するＡＢＯ３型酸化物を使用し、その組
成としてＡ＝Ｐｂ，Ｌａ，Ｓｒ，Ｎｄ及びＢａの中から
少なくとも１つの元素、Ｂ＝Ｚｒ，Ｔｉ，Ｍｎ，Ｍｇ，
Ｎｂ，Ｓｎ，Ｓｂ及びＩｎの中から選択される少なくと
も１つの元素を用いる。あるいは、上記Ａ，Ｂに含まれ
る少なくとも１つの元素で構成された酸化物を使用す
る。次に、該初期核８２の上に、スパッタリング法、Ｃ
ＶＤ法あるいはゾル・ゲル法等で、半導体メモリ素子に
要求される膜厚分だけ、結晶化前誘電体膜８３を成膜す
る（図８（ｃ））。その後、ＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用い、ランプ
による迅速な熱処理を行って、結晶化後誘電体膜８４が
得られる（図８（ｄ））。本発明の実施の形態における
熱処理では、各結晶粒子がペロブスカイト構造であり、
かつ基板面に対し垂直方向に（１１１）優先配向である
強誘電体薄膜を得ることができる。以上の製造方法によ
り、平均結晶粒径が約８０ｎｍであり、結晶粒径の相対
標準偏差が約１３％、かつ表面粗さの標準偏差が約１０
ｎｍである（１１１）優先配向の強誘電体薄膜を得るこ
とができるので、強誘電性劣化の原因であるパイロクロ
ア構造を有する結晶粒子やロゼッタ状の酸化物結晶粒子
の成長を抑制できる。したがって、高い残留分極値を有
し、かつ膜疲労の小さい（書き換え可能回数の大きい）
強誘電体キャパシタを得ることができる。
【００２６】（５）強誘電体薄膜を備えた半導体メモリ
を搭載したＩＣカード ＩＣカードは、その場の要求に応じて様々な半導体メモ
リが使用されている。本発明の強誘電体薄膜を用いた半
導体メモリは、不揮発性メモリである。本発明のＩＣカ
ードは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）のようにデータ保持に電池を
内蔵する必要がないので、チップサイズの制限，携帯
性，メンテナンスフリーの点で有利である。本発明の強
誘電体薄膜を備えた半導体メモリは、高歩留りに製造で
きるので、低コストでＩＣカードを供給することができ
る。また、不揮発性メモリの１つであるＥＥＰＲＯＭ
（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒ
ｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏ
ｒｙ）（書き換え可能回数１０４〜１０５回）より書き
換え回数の向上が図られているので、ＩＣカードの耐用
年数が向上し、ランニングコストが低くなる。尚、ＩＣ
カードの簡単なシステム構成の一例が、川合 知二編著
「消えないＩＣメモリＦＲＡＭのすべて」（工業調査会
刊，１９９６年）やリアライズ社最新技術講座資料集
「不揮発性強誘電体薄膜メモリの最新技術とプロセス技
術課題」（リアライズ社，１９９６年）に記載されてい
る。
を搭載したＩＣカード ＩＣカードは、その場の要求に応じて様々な半導体メモ
リが使用されている。本発明の強誘電体薄膜を用いた半
導体メモリは、不揮発性メモリである。本発明のＩＣカ
ードは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）のようにデータ保持に電池を
内蔵する必要がないので、チップサイズの制限，携帯
性，メンテナンスフリーの点で有利である。本発明の強
誘電体薄膜を備えた半導体メモリは、高歩留りに製造で
きるので、低コストでＩＣカードを供給することができ
る。また、不揮発性メモリの１つであるＥＥＰＲＯＭ
（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒ
ｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏ
ｒｙ）（書き換え可能回数１０４〜１０５回）より書き
換え回数の向上が図られているので、ＩＣカードの耐用
年数が向上し、ランニングコストが低くなる。尚、ＩＣ
カードの簡単なシステム構成の一例が、川合 知二編著
「消えないＩＣメモリＦＲＡＭのすべて」（工業調査会
刊，１９９６年）やリアライズ社最新技術講座資料集
「不揮発性強誘電体薄膜メモリの最新技術とプロセス技
術課題」（リアライズ社，１９９６年）に記載されてい
る。
【００２７】（６）強誘電体薄膜を備えた半導体メモリ
を搭載したコンピュータ 従来のＤＲＡＭ（Ｄｉｎａｍｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）を搭載したコンピュータは、
電源切断による作業データの消滅を防ぐことができな
い。本発明の強誘電体薄膜を用いた半導体メモリは不揮
発性メモリである。したがって、本発明のコンピュータ
は、不意の停電でも直前までの作業状態を保持できる。
また、電源投入毎にシステムやアプリケーショーンを読
み込む必要はなく、電源投入後すぐに作業を開始でき
る。また，無停電電源や電池を内蔵する必要がないの
で、コンピュータの小型化や重量軽減による携帯性の向
上あるいは省スペース化を図ることができる。
を搭載したコンピュータ 従来のＤＲＡＭ（Ｄｉｎａｍｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）を搭載したコンピュータは、
電源切断による作業データの消滅を防ぐことができな
い。本発明の強誘電体薄膜を用いた半導体メモリは不揮
発性メモリである。したがって、本発明のコンピュータ
は、不意の停電でも直前までの作業状態を保持できる。
また、電源投入毎にシステムやアプリケーショーンを読
み込む必要はなく、電源投入後すぐに作業を開始でき
る。また，無停電電源や電池を内蔵する必要がないの
で、コンピュータの小型化や重量軽減による携帯性の向
上あるいは省スペース化を図ることができる。
【００２８】（７）強誘電体薄膜を備えた半導体メモリ
を搭載した携帯情報端末機器 本発明の携帯情報端末機器の１つである携帯電話につい
て、その内蔵半導体メモリは小電力で駆動できる。また
不揮発性メモリであるので、データ保存用の電源が不要
になる。したがって従来のＤＲＡＭやＳＲＡＭやＥＥＰ
ＲＯＭを搭載した携帯情報端末機器に比べて、内蔵電池
の小型化による本体重量の軽減や、電池の大容量化なし
で本体駆動時間の長時間化が実現する。
を搭載した携帯情報端末機器 本発明の携帯情報端末機器の１つである携帯電話につい
て、その内蔵半導体メモリは小電力で駆動できる。また
不揮発性メモリであるので、データ保存用の電源が不要
になる。したがって従来のＤＲＡＭやＳＲＡＭやＥＥＰ
ＲＯＭを搭載した携帯情報端末機器に比べて、内蔵電池
の小型化による本体重量の軽減や、電池の大容量化なし
で本体駆動時間の長時間化が実現する。
【００２９】（８）強誘電体薄膜を備えた半導体メモリ
を搭載した映像音響機器 本発明の映像音響機器の１つであるビデオカメラは、画
像や音声情報記録用のＤＲＡＭやＳＲＡＭやＥＥＰＲＯ
Ｍ等の半導体メモリ素子を内蔵した従来のビデオカメラ
に比べて、内蔵半導体メモリ素子の駆動電力は少なくて
済み、またデータ保存用の電源が不要になる。そのた
め、内蔵電池の小型化による本体重量の軽減や、電池の
大容量化なしで本体駆動時間の長時間化が可能になる。
を搭載した映像音響機器 本発明の映像音響機器の１つであるビデオカメラは、画
像や音声情報記録用のＤＲＡＭやＳＲＡＭやＥＥＰＲＯ
Ｍ等の半導体メモリ素子を内蔵した従来のビデオカメラ
に比べて、内蔵半導体メモリ素子の駆動電力は少なくて
済み、またデータ保存用の電源が不要になる。そのた
め、内蔵電池の小型化による本体重量の軽減や、電池の
大容量化なしで本体駆動時間の長時間化が可能になる。
【００３０】
【発明の効果】本発明により、メモリセル間の特性ばら
つきの少ない強誘電体キャパシタを実現でき、高品質で
製造歩留りの高い半導体メモリ素子を得ることが可能に
なる。本発明の半導体メモリ素子は、データ保存用の電
源不要，省電力駆動あるいは書き換え回数向上を可能に
した不揮発性メモリである。したがって、本発明の半導
体メモリ素子を搭載したシステム装置については、内部
電源の小容量化や非内蔵化が可能になり、本体システム
装置の小型化、耐用年数の増加あるいは低価格化が実現
できる。
つきの少ない強誘電体キャパシタを実現でき、高品質で
製造歩留りの高い半導体メモリ素子を得ることが可能に
なる。本発明の半導体メモリ素子は、データ保存用の電
源不要，省電力駆動あるいは書き換え回数向上を可能に
した不揮発性メモリである。したがって、本発明の半導
体メモリ素子を搭載したシステム装置については、内部
電源の小容量化や非内蔵化が可能になり、本体システム
装置の小型化、耐用年数の増加あるいは低価格化が実現
できる。
【図１】本発明の一実施の形態となる結晶粒径の相対標
準偏差が１３％以下の強誘電体薄膜を用いた半導体メモ
リ素子のキャパシタ部分の概要を示す上面図である。
準偏差が１３％以下の強誘電体薄膜を用いた半導体メモ
リ素子のキャパシタ部分の概要を示す上面図である。
【図２】本発明の一実施の形態となるＡＦＭで得られた
強誘電体薄膜の１μｍ角領域観察像における結晶粒径の
求め方を示す上面図である。
強誘電体薄膜の１μｍ角領域観察像における結晶粒径の
求め方を示す上面図である。
【図３】本発明の一実施の形態となる半導体メモリ素子
中の強誘電体キャパシタのＸ線回折図である。
中の強誘電体キャパシタのＸ線回折図である。
【図４】図４（ａ）は、本発明の一実施の形態となる平
均結晶粒径ａと残留分極値Ｐとの相関図であり、図４
（ｂ）は、本発明の一実施の形態となる平均結晶粒径ａ
と膜疲労との相関図である。
均結晶粒径ａと残留分極値Ｐとの相関図であり、図４
（ｂ）は、本発明の一実施の形態となる平均結晶粒径ａ
と膜疲労との相関図である。
【図５】図５（ａ）は、本発明の一実施の形態となる強
誘電体薄膜における結晶粒径の相対標準偏差σと残留分
極値Ｐの相関図であり、図５（ｂ）は、本発明の一実施
の形態となる強誘電体薄膜の結晶粒径の相対標準偏差σ
と膜疲労との相関図である。
誘電体薄膜における結晶粒径の相対標準偏差σと残留分
極値Ｐの相関図であり、図５（ｂ）は、本発明の一実施
の形態となる強誘電体薄膜の結晶粒径の相対標準偏差σ
と膜疲労との相関図である。
【図６】本発明の一実施の形態となる強誘電体薄膜のＡ
ＦＭによる表面凹凸測定の断面概要図である。
ＦＭによる表面凹凸測定の断面概要図である。
【図７】図７（ａ）は、本発明の一実施の形態となる表
面粗さＲｍｓと残留分極値Ｐのの相関図であり、図７
（ｂ）は、本発明の一実施の形態となる表面粗さＲｍｓ
と膜疲労の相関図である。
面粗さＲｍｓと残留分極値Ｐのの相関図であり、図７
（ｂ）は、本発明の一実施の形態となる表面粗さＲｍｓ
と膜疲労の相関図である。
【図８】本発明の一実施の形態となる強誘電体薄膜を製
造方法である。
造方法である。
【図９】本発明装置の一実施の形態となる強誘電体薄膜
を用いた半導体メモリ素子のキャパシタ部分の概要を示
す断面図である。
を用いた半導体メモリ素子のキャパシタ部分の概要を示
す断面図である。
１１…下部電極， １２…強誘電体薄
膜，１３…結晶粒子， １４…結晶粒
径，２１…結晶粒径計算走査線，６１…表面粗さ，
６２…ＡＦＭプローブ ６３…ＣＭＯＳ基板 ８１…接着層， ８２…初期核 ８３…結晶化前誘電体膜 ８４…結晶化後誘
電体膜 ９１…下地ＬＳＩ， ９２…絶縁層 ９３…配線層， ９４…強誘電体
層，９５…上部電極， ９６…層間絶
縁層，９７…保護層， ９８…封止
樹脂９９…基板
膜，１３…結晶粒子， １４…結晶粒
径，２１…結晶粒径計算走査線，６１…表面粗さ，
６２…ＡＦＭプローブ ６３…ＣＭＯＳ基板 ８１…接着層， ８２…初期核 ８３…結晶化前誘電体膜 ８４…結晶化後誘
電体膜 ９１…下地ＬＳＩ， ９２…絶縁層 ９３…配線層， ９４…強誘電体
層，９５…上部電極， ９６…層間絶
縁層，９７…保護層， ９８…封止
樹脂９９…基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/792 (72)発明者 田中 順 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 吉住 圭一 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 加藤 久幸 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 安部 寿彦 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内
Claims (14)
- 【請求項１】強誘電体薄膜コンデンサをメモリキャパシ
タとして用いる半導体メモリ素子において、該コンデン
サは、少なくとも下部電極、強誘電体薄膜及び上部電極
の積層構造からなり、該強誘電体薄膜の膜厚方向を法線
とした面内において、平均結晶粒径が８０ｎｍ以上であ
り、かつ該結晶粒径の相対標準偏差が１３％以下の範囲
内にあることを特徴とする半導体メモリ素子。 - 【請求項２】請求項１記載の半導体メモリ素子におい
て、上記強誘電体薄膜の結晶粒子が膜厚方向にほぼ平行
な柱状形状をもち、該柱状結晶粒子が膜厚方向で粒界を
有さないことを特徴とする半導体メモリ素子。 - 【請求項３】請求項１または２記載の半導体メモリ素子
において、上記強誘電体薄膜の表面粗さとして、上記薄
膜表面の平均面に対する最高値と最低値との差が、該強
誘電体薄膜の平均膜厚に対して４０％以下の範囲内にあ
ることを特徴とする半導体メモリ素子。 - 【請求項４】請求項１または２記載の半導体メモリ素子
において、上記強誘電体薄膜の表面粗さの標準偏差が１
０ｎｍ以下であることを特徴とする半導体メモリ素子。 - 【請求項５】請求項１または２記載の半導体メモリ素子
において、上記強誘電体薄膜としてペロブスカイト構造
を有するＡＢＯ3型酸化物を使用し、該強誘電体薄膜が
基板に対して垂直方向に（１１１）優先配向であること
を特徴とする半導体メモリ素子。 - 【請求項６】請求項５記載の半導体メモリ素子におい
て、上記強誘電体薄膜がその少なくとも一部にＡＢＯ3
の結晶あるいは非晶質あるいは両者の混合した組成であ
ることを特徴とする半導体メモリ素子。（ただし、Ａは
Ｐｂ，Ｌａ，Ｓｒ，Ｎｄ及びＢａの中から選択される少
なくとも１つの元素であり、ＢはＺｒ，Ｔｉ，Ｍｎ，Ｍ
ｇ，Ｎｂ，Ｓｎ，Ｓｂ及びＩｎの中から選択される少な
くとも１つの元素であり、Ｏは酸素を表す。） - 【請求項７】請求項１または２記載の半導体メモリ素子
の製造方法であって、高密度な結晶粒子の集合体を有す
る強誘電体薄膜を形成するために上記下部電極と上記強
誘電体薄膜界面に微小核形成を促すための初期核を設け
る工程を有することを特徴とする半導体メモリ素子の製
造方法。 - 【請求項８】請求項７記載の半導体メモリ素子の製造方
法において、上記初期核が、その少なくとも一部にＡＢ
Ｏ3の結晶あるいは非晶質あるいは両者の混合した組成
であることを特徴とする半導体メモリ素子の製造方法。
（ただし、ＡはＰｂ，Ｌａ，Ｓｒ，Ｎｄ及びＢａの中か
ら選択される少なくとも１つの元素であり、ＢはＺｒ，
Ｔｉ，Ｍｎ，Ｍｇ，Ｎｂ，Ｓｎ，Ｓｂ及びＩｎの中から
選択される少なくとも１つの元素であり、Ｏは酸素を表
す。） - 【請求項９】請求項７記載の半導体メモリ素子の製造方
法において、上記初期核が、上記下部電極と基板間との
界面接着層、あるいは上記強誘電体薄膜に含まれる組成
の少なくとも１つの元素を有する酸化物であることを特
徴とする半導体メモリ素子の製造方法。 - 【請求項１０】請求項１または２記載の半導体メモリ素
子を搭載したことを特徴とするＩＣカード。 - 【請求項１１】請求項１または２記載の半導体メモリ素
子を搭載したことを特徴とするコンピュータ。 - 【請求項１２】請求項１または２記載の半導体メモリ素
子を搭載したことを特徴とする携帯情報端末機器。 - 【請求項１３】請求項１または２記載の半導体メモリ素
子を搭載したことを特徴とする映像音響機器。 - 【請求項１４】請求項１または２記載の半導体メモリ素
子において、上記強誘電体薄膜のキュリー温度が−２０
℃以下であり、メモリ動作時の環境において該強誘電体
薄膜が自発分極を示さないことを特徴とする半導体メモ
リ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10097999A JP3865528B2 (ja) | 1998-04-09 | 1999-04-08 | 半導体メモリ素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711798 | 1998-04-09 | ||
| JP10-97117 | 1998-04-09 | ||
| JP10097999A JP3865528B2 (ja) | 1998-04-09 | 1999-04-08 | 半導体メモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354729A true JPH11354729A (ja) | 1999-12-24 |
| JP3865528B2 JP3865528B2 (ja) | 2007-01-10 |
Family
ID=26438323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10097999A Expired - Fee Related JP3865528B2 (ja) | 1998-04-09 | 1999-04-08 | 半導体メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3865528B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002073679A1 (fr) * | 2001-03-09 | 2002-09-19 | Nec Corporation | Procede de croissance en phase vapeur pour film dielectrique a oxyde metallique et film pzt |
| JP2004079675A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004153019A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100585114B1 (ko) * | 2003-12-05 | 2006-05-30 | 삼성전자주식회사 | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 |
| JP2007266448A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 強誘電体膜の検査方法及びその検査工程を有する半導体装置の製造方法 |
| US7836567B2 (en) | 2003-10-31 | 2010-11-23 | Waseda University | Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor |
-
1999
- 1999-04-08 JP JP10097999A patent/JP3865528B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002073679A1 (fr) * | 2001-03-09 | 2002-09-19 | Nec Corporation | Procede de croissance en phase vapeur pour film dielectrique a oxyde metallique et film pzt |
| JP2004079675A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004153019A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7836567B2 (en) | 2003-10-31 | 2010-11-23 | Waseda University | Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor |
| KR100585114B1 (ko) * | 2003-12-05 | 2006-05-30 | 삼성전자주식회사 | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 |
| JP2007266448A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 強誘電体膜の検査方法及びその検査工程を有する半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3865528B2 (ja) | 2007-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322220B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| US5998819A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
| CN1204625C (zh) | 铁电电容器和半导体器件 | |
| JP4539844B2 (ja) | 誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
| JP2004214569A (ja) | 強誘電体キャパシタ及びその製造方法、並びに半導体装置 | |
| JPH10270654A (ja) | 半導体記憶装置 | |
| JPH11233733A (ja) | 電子部品及びその製造方法 | |
| JPH11354729A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP2002016234A (ja) | 強誘電体薄膜メモリ素子及びその製造方法 | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP2000156470A (ja) | 強誘電体記憶素子、記憶装置およびそれらの製造方法 | |
| CN100421236C (zh) | 半导体装置及其制造方法 | |
| JP4507491B2 (ja) | 薄膜及び素子 | |
| JPH1187634A (ja) | 薄膜キャパシタ | |
| JP2009094526A (ja) | 強誘電体膜形成用ゾルゲル溶液、強誘電体膜形成用ゾルゲル溶液の製造方法、強誘電体膜、強誘電体メモリ、圧電素子および焦電素子 | |
| JP4074894B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| JP3405050B2 (ja) | 誘電体薄膜及びその形成方法 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JP2004277200A (ja) | 強誘電体薄膜並びに強誘電体薄膜製造方法 | |
| JP2001028426A (ja) | 半導体装置およびその製造方法 | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| JP2001094065A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2001072417A (ja) | 誘電体膜、それを備えたキャパシタ及びそれを備えたランダムアクセスメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040929 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |