JPH11354640A - 集積回路を製造するプロセスおよび集積回路 - Google Patents

集積回路を製造するプロセスおよび集積回路

Info

Publication number
JPH11354640A
JPH11354640A JP11135255A JP13525599A JPH11354640A JP H11354640 A JPH11354640 A JP H11354640A JP 11135255 A JP11135255 A JP 11135255A JP 13525599 A JP13525599 A JP 13525599A JP H11354640 A JPH11354640 A JP H11354640A
Authority
JP
Japan
Prior art keywords
dielectric layer
integrated circuit
layer
layers
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11135255A
Other languages
English (en)
Inventor
Philippe Gayet
フィリップ・ガイェット
Eric Granger
エリック・グランガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JPH11354640A publication Critical patent/JPH11354640A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 集積回路の配線とバイアの間の電気抵抗を
制御する。 【解決手段】nレベルの配線層上に、第１の誘電体層(1
0)および第１の誘電体層(10)に対して選択的にエッチン
グすることができる第２の誘電体層(11)が堆積される。
第１および第２の誘電体層をエッチングして孔(13)を形
成し、金属で充填し、バイア(14)を形成する。第２の誘
電体層(11)およびバイア上に第３の誘電体層(15)が堆積
される。トレンチ(18,19)を形成するため、第３の誘電
体層(15)および第２の誘電体層(11)がエッチングされ、
エッチングは第１の誘電体層(10)の上で止まる。トレン
チ(18,19)が金属で充填され、nおよびn+1レベルの配線
はバイア(14)によって電気的に接続される。バイア(14)
と線(20)の間にオフセットがある場合でも、電気的に接
触する側面部分(20a)の高さを知ることができ、電気抵
抗を制御することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、絶縁層によって
隔てられた多数の導電層を含む半導体集積回路の分野、
およびそれらの製造プロセスに関連する。
【０００２】
【従来の技術】そのような集積回路において、異なるレ
ベルにあって、それゆえ絶縁層によって隔てられている
金属化された導電層間に、電気接続を設ける必要があ
る。
【０００３】知られているように、２つの導電層は、絶
縁層内に設けられる「バイア」と呼ばれる相互接続のよ
うな金属で充填された孔によって電気的に接続される。
【０００４】金属化された導電層の金属線の幅を低減す
る目的で、バイアの幅と等しい幅の線を使用することが
求められている。
【０００５】そのような集積回路は、「ダマシン(damas
cene)」プロセスと呼ばれるプロセスを使用して生成す
ることができ、そのプロセスにおいて、第１の絶縁層
が、レベルnのメタライゼーション層上に堆積される。
この絶縁層を貫通して孔がエッチングされ、バイアを形
成する金属が堆積され、絶縁層の上面と同じ高さになる
まで研磨され、新しい絶縁層が、そのように形成された
レベルnのバイア上に堆積され、将来の線を形成する溝
(trench:トレンチ)がエッチングされ、メタライゼーシ
ョン層の線を形成する金属が堆積されて絶縁層の上面と
同じ高さになるまで研磨される。
【０００６】しかし、バイアまたは線が位置付けられる
孔または溝をフォトエッチングするマシンの位置合わせ
の許容誤差のため、例えば孔または溝の幅の約3分の1の
オフセットが生じることがある。通常バイアは、線の上
に正確に配置される必要があり、その後のメタライゼー
ション・レベルの線は、通常、バイア上に正確に位置付
けられる必要がある。従って、絶縁層をエッチングする
とき、下側の絶縁層内の既存のバイアまたは線は、エッ
チング・プロセスの間、溝または孔の表面全体について
エッチング・ストップ・バリヤを形成しないことにな
る。それゆえエッチングは、下側の絶縁層の中にエッチ
ングされる孔の深さを正確に制御することができずに、
上記下層のバイアまたは線の片側で行われることがあ
る。
【０００７】上層の中の孔が金属で充填されるとき、バ
イアおよび線の間の接触面積は正確には分からない。従
って、これら２つの要素間の抵抗は、容易には分からな
い。線の場合、溝の深さを再現的に制御することができ
ない。これは、線の抵抗のばらつきをもたらす。
【０００８】また、前のものとはわずかに異なり、それ
ぞれのレベルのバイアと線の間の側面の接触を避けるこ
とによって溝の深さを制御しようとするプロセスが知ら
れている。このプロセスでは、ストップ層と呼ばれる層
が、下側の絶縁層上に位置付けられる。ストップ層内お
よび下側絶縁層内の孔がエッチングされ、このように生
成された孔は、金属で充填され研磨され、上側の絶縁層
に続いて上側のストップ層が堆積される。上側の絶縁層
内の孔は、下側ストップ層をエッチングすることができ
ないプロセスを使用してエッチングされる。エッチング
は、ストップ層の上面で止まる。
【０００９】エッチングは、当然ながら、各ストップ層
をエッチングすることができるプロセスを使用して開始
される。ストップ層の厚さは、それらが関連する絶縁層
と比較して小さいので、関連する絶縁層の厚さ全体がエ
ッチングされる前に、エッチングを中断することが可能
である。エッチングは、ストップ層および関連するメタ
ライゼーション・レベルに対して選択的に止められる。
このように、上側の絶縁層内の孔は、下側のストップ層
およびメタライゼーション・レベルまたは関連するバイ
アの上側の面によって境界付けられる。こうして、孔ま
たは溝のエッチングの深さは、２つの隣接する層のバイ
アと線の間にオフセットがある場合でも満足に制御され
る。しかし、オフセットの場合、重ね合わせられたバイ
アと線の間の接触面積が小さくなることがあり、それに
よってこれら２つの要素間の電気抵抗の値の増加を引き
起こす。
【００１０】
【発明が解決しようとする課題】この発明の目的は、上
記のプロセスの欠点を改善し、エッチングの深さを制御
すること、および、十分に大きく相対的に一定である重
ね合わされた要素間の接触面積を得ることの両方を可能
にするプロセスを提供することである。
【００１１】
【課題を解決するための手段】この発明による製造プロ
セスは、集積回路に関連する。このプロセスにおいて、
第１の誘電体層に対して選択的にエッチングすることが
できる第２の誘電体層が、第１の誘電体層上に堆積さ
れ、孔または溝が、第１および第２の誘電体層内にエッ
チングされ、金属で充填されて、電気接続を形成する要
素を構成し、少なくとも第３の誘電体層が堆積される。
第３の誘電体層内および下側の隣接する誘電体層内の孔
または溝は、エッチの深さを制御するように、エッチン
グ方向の次の誘電体層および要素に対して選択的にエッ
チングされる。
【００１２】この発明の１つの注目すべき特性は、重ね
合わせられる２つの要素であるバイアまたは線の間にオ
フセットがあっても、溝の(または概して要素の)深さを
制御しながら、第３の誘電体層の下に位置付けられる誘
電体層の厚さの中にこれら２つの要素間の側面の接触を
与えることができるという事実にある。それによって、
これら２つの要素間の接触面積を実質的に一定に保ち、
先行技術の集積回路において欠点を与えていた特性を利
用して集積回路を改善することを可能にする。
【００１３】この発明の１つの実施例で、第３の誘電体
層に対して選択的にエッチングすることができる第４の
誘電体層が、第３の誘電体層上に堆積される。
【００１４】第４および第３の誘電体層をエッチング
し、第３の誘電体層を第２の誘電体層に対して選択的に
エッチングし、第２の誘電体層を第１の誘電体層に対し
て選択的にエッチングすることができる。
【００１５】この発明の別の実施例では、追加の誘電体
層が第２の誘電体層上に堆積される。次に、第３の誘電
体層および追加の誘電体層が第２の誘電体層に対して選
択的にエッチングされ、孔が金属で充填され、電気接続
を形成する要素を構成することができる。例えば、バイ
アは、２つの近接したメタライゼーション・レベルn+
1、n+2のトラック同士、または所与のメタライゼーショ
ン・レベルの線同士を接続する。
【００１６】先行するステップを繰り返して、その後の
メタライゼーション・レベルn+1およびn+2の層、線およ
びバイアを構成することができる。
【００１７】最後に、先行するステップを繰り返して、
引き続くメタライゼーション・レベルn+2およびn+3、n+
3およびn+4等を構成することができる。
【００１８】さらにこの発明の課題は、重ね合わされた
バイアの間の電気抵抗が実質的に一定である集積回路で
ある。
【００１９】この発明によれば、集積回路は、誘電体層
によって隔てられた多様なメタライゼーション・レベル
のトラックと、２つの近接するメタライゼーション・レ
ベルのトラックを接続する金属化されたバイアとを備
え、メタライゼーション・レベルnとn+1の間に設けられ
る金属化されたバイアは、メタライゼーション・レベル
n+1と同一平面上にある上面を含む。集積回路は、少な
くとも２つの重ね合わされる誘電体層と、該誘電体層の
上に位置付けられる第３の誘電体層内に設けられ、第３
層の下に隣接する層の下に隣接する層と接触するまで第
３層の下に隣接する誘電体層を貫通する少なくとも１つ
の要素を備える。
【００２０】金属化される要素は、それらの上面に隣接
する側面を含むので、少なくとも１つの要素であるバイ
アまたは線は、第３層の下に隣接する誘電体層と同じ高
さに位置付けられ、上述の２つの層内に設けられる対応
する要素の側面と接触するる部分を含む。こうして、線
の厚さおよびそれらの電気抵抗は満足に制御される。
【００２１】この発明の１つの実施例で、連続するメタ
ライゼーション・レベルn+1/n+2、n+2/n+3等の間に位置
付けられる層は、メタライゼーション・レベルnおよびn
+1のものと同様に構築される。
【００２２】この発明は、非制限的な例示によって与え
られ、添付の図面によって示される多くの実施例の詳細
な記述を読むことによってより良く理解され、更なる利
点が明らかになるであろう。
【００２３】
【発明の実施の形態】図１に見られるように、下側の誘
電体層1は、その厚さを貫通し、その下面1aに隣接する
メタライゼーション・レベルとその上面1bに隣接するメ
タライゼーション・レベルとの間の電気接続を与えるバ
イア2を備える。上側の誘電体層3は、下側の誘電体層1
の上面1bを覆い、2本の線4および5を備える。線4および
5は、上側の誘電体層3の厚さについてエッチングされた
溝の中に位置し、メタライゼーション・レベルを形成す
る。
【００２４】これらの溝が上面1bに達するに十分な深さ
になることを保証するため、エッチング・ステップは、
このレベルに達したことが確実になるに十分な時間の間
続けられる。従って、実際に下層1の厚さの一部もエッ
チングされることになる。しかし、こうしてエッチング
される厚さは、正確には分からない。
【００２５】２つ重ね合わされる誘電体層のバイアおよ
び線は、しばしばオフセットされることがある。それゆ
え線4は、バイア2に関してその幅の約3分の1だけオフセ
ットされるように示されている。
【００２６】線4および5について設けられる溝のエッチ
ングの間、バイア2は、エッチングを止める。それにも
かかわらず、エッチングは、オフセットのため、バイア
2の側面に沿って正確に制御することができない深さま
で続く。(溝5の深さも制御することはできない)。
【００２７】線4および5を形成する金属の堆積の間、バ
イア2の側面に沿って位置する孔のその部分も金属で充
填され、下層1の上面1bの下に位置し、バイア2に隣接す
る線4の一部4aを形成する。
【００２８】上層3のエッチング中に下層1内でエッチン
グされる厚さ、および線の一部4aの厚さは正確に分から
ないので、バイア2と線4の間の接触面積を正確に知るこ
とはできない。これは、接触が、下層1の上面1bと同一
平面上にあるバイア2および線4の表面だけでなく、バイ
ア2の端面および線の一部4aを通じても行われるからで
ある。
【００２９】図2に示される集積回路は、下層1の上面1b
上に堆積され、メタライゼーション・レベル(図示せず)
を支持するストップ層6を与えられている。ストップ層6
は、窒化物からなり、誘電体層1は、酸化珪素からなり
うる。また、ストップ層6は、高密度の酸化珪素からな
り、誘電体層1は、低い電気誘電率をもつ絶縁物からな
ることができる。
【００３０】概して、ストップ層6について、隣接する
誘電体層をエッチングする間にエッチングすることがで
きない材料が要求される。
【００３１】バイア2は、下層１およびストップ層6の厚
さの中に堆積される。さらに上側の誘電体層3は、スト
ップ層7を受けとめ、線4および5は、上層3およびストッ
プ層7を通して堆積される。
【００３２】ストップ層7および上層3がエッチングされ
ているとき、ストップ層7をエッチングすることができ
るプロセスが最初に使用される。ストップ層7がいった
んエッチングされると、上側の誘電体層3をバイア2およ
びストップ層6に対して選択的にエッチングすることが
できるプロセスが使用される。従ってエッチングは、ス
トップ層6およびバイア2によって形成される平面上で止
まる。
【００３３】２つの隣接する重ね合わせられた層の間の
孔およびバイアの間にオフセットがあると、バイア2お
よび線4の間の接触は、バイア2におよび線4に共通であ
って、これら２つの要素のうちの一方の面積より小さい
面積をもつ平面上でのみ生じることになる。線の深さは
制御されるが、バイア2と線4の間の接触面積のこのよう
な低減は、これらの要素間の電気抵抗を増加させること
になり、集積回路の適正な演算が損なわれることがあ
る。
【００３４】図3aないし図3hに見られるように、プロセ
スは、レベルnのメタライゼーション層(図示せず)上に
第１の誘電体層10を堆積させることから始まる(ステッ
プA)。次に、ストップ層と呼ばれ、誘電体層10と比較し
て小さい厚さをもつ第２の誘電体層11が堆積される。小
さい厚さをもつ追加の誘電体層12が、ストップ層11上に
堆積される。
【００３５】次に(ステップB)、誘電体層10、11および1
2をエッチングすることができるプロセスを使用して、
そうでなければ連続する異なるプロセスを使用して、孔
13がエッチングされる。
【００３６】ステップCで、孔13は金属で充填され、バ
イア14を形成する。
【００３７】ステップDで、追加の誘電体層12上および
バイア14上に、第３の誘電体層15、第４の誘電体層16、
および追加の誘電体層17が堆積される。
【００３８】次に、ステップEで、追加の誘電体層17、
および第４の誘電体層16が非選択的にエッチングされ、
第３の誘電体層15および追加の誘電体層12が、第２の誘
電体層11に対して選択的にエッチングされる。こうして
溝18および19が得られ、オフセットがない溝18は、バイ
ア14の上端で止まり、溝19は、第２の誘電体層11の上で
止まる。
【００３９】ステップFで、溝18および19は、金属で充
填され、線20および21を形成する。
【００４０】次に、操作(ステップGおよびH)が同様に繰
り返され、隔てられた多数のメタライゼーション・レベ
ルを形成することができる。誘電体層の厚さは、メタラ
イゼーション・レベルに従って変えることができる。
【００４１】他方、オフセットがある場合(ステップ
E')、溝18のエッチングは、一部はバイア14の上で、一
部は第２の誘電体層11の上で止まる。バイア14と第２誘
電体層11の間のこの追加のエッチングの深さは分かって
おり、追加の誘電体層12の厚さに等しい。次に、溝18お
よび19の中に金属が堆積されて(ステップF)、線20およ
び21を形成する。線20は、バイア14の端面に隣接し、バ
イア14の側面に沿って追加の誘電体層12の厚さ方向に延
びる部分20aを含む。バイア14および線20の間の接触
は、バイア14の端部と、それに隣接する側面の常に一定
の高さの部分を通じて起こる。従って、バイア14と線20
の間の接触面積が正確に分かり、バイア14および線20の
間の抵抗も正確に分かることになる。さらに線21の深さ
およびその抵抗も分かる。同じステップを繰り返して、
多数の層を含む集積回路を得ることができる(ステップG
およびH)。
【００４２】図4aないし図4hおよび図4e'ないし図4h'
は、この発明の変形を示しており、その中で第１の誘電
体層10は、ストップ層と呼ばれる厚い第２の誘電体層11
で覆われる(ステップA)。
【００４３】ステップBで、第２の誘電体層11および第
１の誘電体層10がエッチングされ、孔13を取得し、その
孔は金属で充填され、バイア14を形成する(ステップ
C)。
【００４４】ステップDで、第２の誘電体層11およびメ
タライゼーション・レベルn+1上に、第３の誘電体層15
および第４の誘電体層16が堆積される。
【００４５】ステップEで、第４の誘電体層16および第
３の誘電体層15が非選択的にエッチングされ、そして第
３の誘電体層15は、第２の誘電体層11に対して選択的に
エッチングされ、最後に、第２の誘電体層11が、第１の
誘電体層10に対して選択的にエッチングされる。こうし
て、オフセット有りまたは無しの図3aないし図3hのもの
と同様の構造の溝18および19が得られる。溝18および19
は、金属で充填され、線20および21を形成する(ステッ
プF)。プロセスはその後の層について繰り返され、多数
のメタライゼーション・レベルを含む集積回路を形成す
ることができる。
【００４６】２つのメタライゼーション・レベル間の中
間の誘電体層が省略される限りにおいて、集積回路の構
造は、図3aないし図3hに示される実施例よりも単純であ
ることに注意されたい。他方で、層11は厚いので、線間
の漂遊容量を増加させることがある。
【００４７】この発明は、重ね合わされるバイアおよび
線の抵抗が満足に制御され、集積回路の性能を強化し、
多数の欠点を低減することにより品質を高めることを可
能にする集積回路を提供する。
【００４８】この集積回路を達成するために使用される
製造プロセスは、比較的簡単であり、既存のマシン上で
実行することができる。
【００４９】
【発明の効果】本発明によれば、集積回路の配線とバイ
アの間の接触面積および電気抵抗を制御することがで
き、集積回路の品質を向上させることができる。
【図面の簡単な説明】
【図１】先行技術に従う集積回路の概略断面図。
【図２】更なる従来技術に従う集積回路の概略断面図。
【図３】図3aないし図3hおよび図3e'ないし図3h'は、こ
の発明に従う集積回路の製造の手順を示す概略断面図。
【図４】図4aないし図4hおよび図4e'ないし図4h'は、図
３の実施例の変形を示す図。
【符号の説明】
１０,１５ 誘電体層 １１,１６ ストップ層 １３ 孔 １４ バイア １８,１９ 溝(トレンチ) ２０,２１ 線

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】第１の誘電体層に対して選択的にエッチン
    グすることができる第２の誘電体層が第１の誘電体層上
    に堆積され、孔または溝が、第１および第２の誘電体層
    内にエッチングされ、金属で充填され、電気接続を形成
    する要素を構成し、少なくとも第３の誘電体層が堆積さ
    れる集積回路を製造するプロセスであって、 上記第３の誘電体層内および下側に隣接する誘電体層内
    の孔または溝は、エッチの深さを制御するようにそれに
    続く誘電体層および要素に対して選択的にエッチングさ
    れることを特徴とする、集積回路を製造するプロセス。
  2. 【請求項２】上記第３の誘電体層に対して選択的にエッ
    チングすることができる第４の誘電体層が、上記第３の
    誘電体層上に堆積されることを特徴とする、請求項１に
    記載の集積回路を製造するプロセス。
  3. 【請求項３】上記第４および上記第３の誘電体層がエッ
    チングされ、該第３の誘電体層が、上記第２の誘電体層
    に対して選択的にエッチングされ、該第２の誘電体層
    が、上記第１の誘電体層に対して選択的にエッチングさ
    れることを特徴とする、請求項２に記載の集積回路を製
    造するプロセス。
  4. 【請求項４】追加の誘電体層が、上記第２の誘電体層上
    に堆積されることを特徴とする、請求項１に記載の集積
    回路を製造するプロセス。
  5. 【請求項５】上記第３の誘電体層および上記追加の誘電
    体層が、上記第２の誘電体層に対して選択的にエッチン
    グされ、上記孔が、金属で充填され、電気接続を形成す
    る要素を構成することを特徴とする、請求項４に記載の
    集積回路を製造するプロセス。
  6. 【請求項６】上記ステップを繰り返して、引き続くメタ
    ライゼーション・レベルn+1およびn+2の層、線およびバ
    イアを構成することを特徴とする、請求項１ないし請求
    項５のいずれかに記載の集積回路を製造するプロセス。
  7. 【請求項７】上記ステップを繰り返して、引き続くメタ
    ライゼーション・レベルn+2およびn+3、n+3およびn+4等
    のエレメントを構成することを特徴とする、請求項６に
    記載の集積回路を製造するプロセス。
  8. 【請求項８】誘電体層によって隔てられた多数のメタラ
    イゼーション・レベルのトラック、および２つの近接す
    るメタライゼーション・レベルのトラックを接続する金
    属化されたバイアを備え、メタライゼーション・レベル
    nとn+1の間に設けられる金属化されたバイアは、メタラ
    イゼーション・レベルn+1と同一平面上にある上面を含
    む集積回路であって、 少なくとも２つの重ね合わせられた誘電体層と、該誘電
    体層上に位置付けられる第３の誘電体層内に設けられる
    少なくとも１つの要素を含み、該要素は、該第３の誘電
    体層の下に隣接する層の下に隣接する層に接触するま
    で、該第３の誘電体層の下に隣接する誘電体層を貫通す
    ることを特徴とする集積回路。
  9. 【請求項９】上記金属化された要素は、それらの上面に
    隣接する側面を含み、少なくとも１つの要素は、上記第
    ３の誘電体層の下に隣接する誘電体層と同じ高さに位置
    付けられ、上記２つの層内に設けられた対応する要素の
    側面と接触する部分を含むことを特徴とする、請求項８
    に記載の集積回路。
  10. 【請求項１０】連続するメタライゼーション・レベルn+
    1/n+2、n+2/n+3等の間に位置付けられる層は、メタライ
    ゼーション・レベルnおよびn+1の間に位置付けられるも
    のと同様の方法で構築されることを特徴とする、請求項
    ８または請求項９に記載の集積回路。
JP11135255A 1998-05-27 1999-05-17 集積回路を製造するプロセスおよび集積回路 Withdrawn JPH11354640A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9806687A FR2779274B1 (fr) 1998-05-27 1998-05-27 Circuit integre avec couche d'arret et procede de fabrication associe
FR9806687 1998-05-27

Publications (1)

Publication Number Publication Date
JPH11354640A true JPH11354640A (ja) 1999-12-24

Family

ID=9526773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11135255A Withdrawn JPH11354640A (ja) 1998-05-27 1999-05-17 集積回路を製造するプロセスおよび集積回路

Country Status (4)

Country Link
US (2) US6355552B1 (ja)
EP (1) EP0961318A1 (ja)
JP (1) JPH11354640A (ja)
FR (1) FR2779274B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
KR20040061817A (ko) * 2002-12-31 2004-07-07 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US7087104B2 (en) 2003-06-26 2006-08-08 Intel Corporation Preparation of electroless deposition solutions
US7767578B2 (en) * 2007-01-11 2010-08-03 United Microelectronics Corp. Damascene interconnection structure and dual damascene process thereof
JP5837754B2 (ja) * 2011-03-23 2015-12-24 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
JP5923334B2 (ja) * 2012-02-22 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP6816964B2 (ja) * 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10862610B1 (en) 2019-11-11 2020-12-08 X Development Llc Multi-channel integrated photonic wavelength demultiplexer
US11187854B2 (en) * 2019-11-15 2021-11-30 X Development Llc Two-channel integrated photonic wavelength demultiplexer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110712A (en) * 1987-06-12 1992-05-05 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
US5321211A (en) * 1992-04-30 1994-06-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit via structure
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5244837A (en) * 1993-03-19 1993-09-14 Micron Semiconductor, Inc. Semiconductor electrical interconnection methods
US5817574A (en) * 1993-12-29 1998-10-06 Intel Corporation Method of forming a high surface area interconnection structure
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
JPH08241924A (ja) * 1995-03-06 1996-09-17 Sony Corp 接続孔を有する半導体装置及びその製造方法
US5834845A (en) * 1995-09-21 1998-11-10 Advanced Micro Devices, Inc. Interconnect scheme for integrated circuits
JPH10242271A (ja) * 1997-02-28 1998-09-11 Sony Corp 半導体装置及びその製造方法
US5935868A (en) * 1997-03-31 1999-08-10 Intel Corporation Interconnect structure and method to achieve unlanded vias for low dielectric constant materials
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US6020255A (en) * 1998-07-13 2000-02-01 Taiwan Semiconductor Manufacturing Company Dual damascene interconnect process with borderless contact
US6048787A (en) * 1998-09-08 2000-04-11 Winbond Electronics Corp. Borderless contacts for dual-damascene interconnect process

Also Published As

Publication number Publication date
US20020079589A1 (en) 2002-06-27
FR2779274B1 (fr) 2000-08-18
FR2779274A1 (fr) 1999-12-03
EP0961318A1 (fr) 1999-12-01
US6762497B2 (en) 2004-07-13
US6355552B1 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
US7956400B2 (en) MIM capacitor integration
US6891219B2 (en) Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same
US6281587B1 (en) Multi-layered coaxial interconnect structure
KR100724319B1 (ko) 반도체 장치 및 그 제조 방법
US20050145988A1 (en) Semiconductor device and method of fabricating the same
US6451669B2 (en) Method of forming insulated metal interconnections in integrated circuits
JPH11354640A (ja) 集積回路を製造するプロセスおよび集積回路
JP2000077407A (ja) 半導体装置及びその製造方法
US6734483B2 (en) Process for fabricating a capacitor within an integrated circuit, and corresponding integrated circuit
JPH11340320A (ja) 半導体装置
KR100445506B1 (ko) 반도체장치의 제조방법
US6392299B1 (en) Integrated circuit and associated fabrication process
JP2007242883A (ja) 半導体装置の製造方法
TW200403806A (en) Semiconductor device
US7790602B1 (en) Method of forming a metal interconnect with capacitive structures that adjust the capacitance of the interconnect
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
JP2008124070A (ja) 半導体装置
JP5412071B2 (ja) 半導体装置
US5541133A (en) Method of manufacturing insulated electrodes in a semiconductor device and semiconductor device manufactured by such a method
TW469617B (en) Method and apparatus relating to interconnect lines
JP5424551B2 (ja) 半導体装置
US8120182B2 (en) Integrated circuit comprising conductive lines and contact structures and method of manufacturing an integrated circuit
JPH10308445A (ja) 半導体装置及びその製造方法
KR100315849B1 (ko) 다층 배선의 콘택 형성 방법
KR20040038139A (ko) 반도체 소자의 텅스텐 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080827

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090907