JPH11340371A - 高周波用パッケージの実装構造 - Google Patents

高周波用パッケージの実装構造

Info

Publication number
JPH11340371A
JPH11340371A JP10149380A JP14938098A JPH11340371A JP H11340371 A JPH11340371 A JP H11340371A JP 10149380 A JP10149380 A JP 10149380A JP 14938098 A JP14938098 A JP 14938098A JP H11340371 A JPH11340371 A JP H11340371A
Authority
JP
Japan
Prior art keywords
transmission line
signal transmission
ground layer
frequency
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10149380A
Other languages
English (en)
Other versions
JP3181036B2 (ja
Inventor
Kenji Kitazawa
謙治 北澤
Shinichi Koriyama
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14938098A priority Critical patent/JP3181036B2/ja
Publication of JPH11340371A publication Critical patent/JPH11340371A/ja
Application granted granted Critical
Publication of JP3181036B2 publication Critical patent/JP3181036B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】電磁結合部を有するパッケージの外部回路基板
への実装構造における、外部回路基板の形成された配線
層による電磁結合性への影響を低減する。 【解決手段】誘電体基板2表面に、一端が高周波素子5
と接続された第1信号伝送線路7が、誘電体基板2底面
に、第2の信号伝送線路8が形成され、誘電体基板2内
部に第1のグランド層6が形成され、第1の信号伝送線
路7の他端と、第2の信号伝送線路8の一端とをグラン
ド層6に形成したスロット孔9を介して対峙させて電磁
結合してなる高周波用パッケージ1を、少なくとも表面
に第3の信号伝送線路12が形成され、内部に第2のグ
ランド層13が設けられた外部回路基板10の表面に実
装した構造において、外部回路基板10における第2の
グランド層13の少なくともスロット孔9形成部直下に
位置する箇所に、グランド層非形成領域15を設け、望
ましくは、領域15の周囲の第2のグランド層13に複
数のスルーホール導体17を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波用パッケージ
の実装構造に関するもので、特に、マイクロ波帯からミ
リ波帯領域の高周波用の半導体素子を収納あるいは搭載
するのに好適な高周波用パッケージを、高周波信号の伝
送損失を低減して外部回路基板に接続するための実装構
造に関するものである。
【0002】
【従来の技術】従来、マイクロ波やミリ波の信号を取り
扱う高周波用配線基板、例えば、その代表的な応用例で
ある半導体素子用パッケージは、誘電体から成る絶縁基
板と枠体により形成されたキャビティ内に半導体素子を
収納してこれを蓋体によって気密に封止した構造からな
る。
【0003】このキャビティ内に収納される半導体素子
が高周波用の素子である場合、高周波素子と接続される
線路の引き回しや、高周波用パッケージの外部回路基板
への実装も特殊な構造からなる。
【0004】例えば、高周波素子と電気的に接続された
ストリップ線路等の高周波用の信号伝送線路を枠体を通
してキャビティの内側から外側に引き出し、これを更に
誘電体基板の側面を経由して誘電体基板底面まで引き回
し、底面の線路と外部回路基板の配線層を半田等の接着
剤を介して接続して実装していた。
【0005】また他の例として、高周波用パッケージの
誘電体基板の底面に高周波線路を形成し、この高周波線
路と高周波素子とを絶縁基板を貫通するように設けられ
たスルーホール導体によって接続し、底面の線路と外部
回路基板の配線層を半田等の接着材を介して接続してい
た。
【0006】
【発明が解決しようとする課題】しかしながら、前記の
高周波用パッケージをミリ波帯で用いる場合、ストリッ
プ線路等の信号伝送線路を枠体内を通過してキャビティ
の外側に引き出した際、枠体通過部で信号線路がマイク
ロストリップ線路からストリップ線路へと変換されるに
伴い、インピーダンス整合をとるため、信号線路幅を狭
くする必要がある。その結果、この通過部で反射損、放
射損が発生し、高周波信号の伝送特性が悪くなるという
問題がある。さらに、信号伝送線路を誘電体基板の角部
で曲折することから、曲折部での反射が大きくなり信号
の伝送損失が生じる。
【0007】また、誘電体基板内に形成したスルーホー
ル導体を信号伝送線路として用いると、基板底面に形成
された信号伝送線路とスルーホール導体の接触部が曲折
するため、この曲折部分での反射が大きくなり、40G
Hz以上で急激な伝送損失が生じ、高周波領域で使用す
ることが困難であった。
【0008】このような従来の高周波用パッケージの問
題を解消すべく、本発明者等は、先に、キャビティ内に
て高周波素子を接続された高周波伝送線路と、誘電体基
板の底面に形成された高周波伝送線路とを、グランド層
に形成されたスロット孔によって電磁結合させることに
より、低損失な信号の伝送ができることを提案した(特
開平9−186268号)。
【0009】ところが、この高周波用パッケージを種々
の電気回路が形成された外部回路基板の表面に形成され
た配線層に実装する場合、外部回路基板に形成された電
気回路によって、前記パッケージにおける電磁結合性が
低下し、信号の伝送特性に影響を及ぼす場合があること
がわかった。
【0010】
【課題を解決するための手段】本発明者等は、前記高周
波用パッケージを高周波信号の伝送損失がなく外部回路
基板に表面実装するための構成について検討を重ねた結
果、特に、外部回路基板に設けられたグランド層によっ
て平行平板モードやストリップ線路の伝搬モードが発生
するために、パッケージの底面に形成された高周波伝送
線路とキャビティ内に形成された高周波伝送線路とのス
ロット孔による電磁結合性を低下させること、また、前
記パッケージの実装部において、少なくとも前記スロッ
ト孔形成部直下にはグランド層を形成しないことによ
り、前記外部回路基板における電磁結合部への影響を抑
制できることを見いだし、本発明に至った。
【0011】即ち、本発明の高周波用パッケージの実装
構造は、誘電体基板と、該誘電体基板表面に搭載された
高周波素子と、該高周波素子を封止すべく前記誘電体基
板の表面に接合された蓋体と、前記誘電体基板表面に形
成され、一端が前記高周波素子と電気的に接続された第
1の信号伝送線路と、前記誘電体基板の底面に形成され
た第2の信号伝送線路と、前記誘電体基板内部に設けら
れ、前記第1の信号伝送線路の他端と、前記第2の信号
伝送線路の一端とが対峙する部分にスロット孔が形成さ
れてなる第1のグランド層とを具備し、前記第1の信号
伝送線路と前記第2の信号伝送線路とが前記スロット孔
を介して電磁的に結合してなる高周波用パッケージを、
少なくとも表面に第3の信号伝送線路が形成され、且つ
内部に第2のグランド層が設けられてなる外部回路基板
の表面に載置し、前記パッケージの前記第2の信号伝送
線路と、前記外部回路基板の第3の信号伝送線路とを電
気的に接続してなる高周波用パッケージの実装構造にお
いて、前記外部回路基板の前記第2のグランド層の少な
くとも前記パッケージにおける前記スロット孔形成部直
下に位置する箇所に、グランド層非形成領域を設けたこ
とを特徴とするものである。
【0012】また、前記グランド層非形成領域周囲の前
記第2のグランド層には、複数のスルーホール導体を形
成することが望ましい。
【0013】
【作用】本発明によれば、誘電体基板と蓋体により形成
されるキャビティ内部において高周波素子と電気的に接
続された第1の信号伝送線路と、前記誘電体基板の底面
に形成された第2の信号伝送線路とを、前記誘電体基板
内に形成されたグランド層のスロット孔を介して対峙す
る位置に形成して電磁結合させることにより、伝送線路
が蓋体の側壁を通過したり、線路が屈曲することがない
ために、反射損、放射損の発生がなく、またスルーホー
ルやビアホール等による透過損失がないため、高周波信
号を伝送損失を低減しつつ伝送することができる。
【0014】また、外部回路基板に設けられたグランド
層内の高周波用パッケージのスロット孔形成部直下に位
置する箇所に、グランド層非形成領域を設けることによ
り、グランド層により磁場が歪められることがなく、そ
の結果、パッケージにおける電磁結合部に及ぼす影響が
抑制され、伝送特性の劣化を抑制できる。そのため、電
磁結合部の電磁界分布は外部回路基板に実装していない
状態と比較して極端に変化することがなく、伝送損失の
小さい高感度な高周波信号を伝送することができる。
【0015】
【発明の実施の形態】本発明の高周波用パッケージの実
装構造を図面に基づき詳述する。図1は本発明の一実施
例を示す高周波用パッケージを外部回路基板に表面実装
した実装構造の断面図である。図1によれば、高周波用
パッケージ1は、誘電体材料からなる誘電体基板2と蓋
体3によりキャビティ4が形成されており、そのキャビ
ティ4内の誘電体基板2表面にMMIC、MICなどの
高周波素子5が搭載されている。
【0016】蓋体3は、キャビティ4からの電磁波が外
部に漏洩するのを防止できる電磁波遮蔽性を有する材
料、あるいは電磁波遮蔽材料が蓋基体に塗布されたもの
からなることが望ましく、金属、セラミックス、セラミ
ックス−金属複合材料、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。
【0017】本発明によれば、上記の高周波用パッケー
ジ1のキャビティ4内の誘電体基板2の表面には、高周
波素子5への信号の入出力を担う第1の信号伝送線路7
が形成されており、この線路7の端部は、高周波素子5
と、ワイヤボンディング、リボン、テープや、フリップ
チップ実装等によって電気的に接続されている。
【0018】また、誘電体基板2内部には、第1のグラ
ンド層6がほぼ全面にわたり形成されており、前記第1
の信号伝送線路7は、このグランド層6とともにマイク
ロストリップ線路を形成している。
【0019】さらに、誘電体基板2の底面には、第2の
信号伝送線路8が設けられており、グランド層6ととも
にマイクロストリップ線路を形成している。
【0020】そして、グランド層6には導体が形成され
ていないスロット孔9が形成されており、第1の信号伝
送線路7と第2の信号伝送線路8とは、このスロット孔
9を介して各線路の端部を対峙させることにより互いに
電磁結合され、第1の信号伝送線路7と第2の信号伝送
線路8間で損失のない信号の伝達が行われる。
【0021】この電磁結合構造は、具体的には、図2に
示すように、スロット孔9は、長辺と短辺とから成る長
方形の他、楕円形状の細長い孔であってもよく、また、
スロット形状は使用周波数によって特定され、スロット
孔9の長辺の長さaは、信号の伝送効率を上げる点で伝
送信号の波長λの1/2相当の長さにするのが望まし
く、スロット孔9の短辺の長さbは伝送信号の波長λの
1/5相当の長さから1/50相当の長さに設定するの
が望ましい。
【0022】そして、第1の信号伝送線路7および第2
の信号伝送線路8を、上記形状のスロット孔9に対し
て、平面的にみて、スロット孔9の中心xを通過し、互
いに長さyの分だけ突き出るように配設される。この突
き出し長さyは伝送信号の波長λの約1/4相当の長さ
が望ましい。
【0023】一方、上記の高周波用パッケージ1を実装
するための外部回路基板10によれば、絶縁基板11の
表面に高周波信号が伝送可能な第3の信号伝送線路12
が形成されている。また、この外部回路基板10の内部
には、第2のグランド層13が形成されており、第3の
信号伝送線路12は、第2のグランド層13とともに、
マイクロストリップ線路を形成している。
【0024】本発明によれば、上記の構成からなる高周
波用パッケージ1は、外部回路基板10に搭載され、高
周波用パッケージ1の底面に形成された第2の信号伝送
線路8と外部回路基板10上に形成された第3の信号伝
送線路12とを半田バンプ14等を介して接続すること
により、高周波用パッケージ1を外部回路基板10に実
装することができる。
【0025】より具体的には、マイクロストリップ線路
からなる第2の信号伝送線路8と、マイクロストリップ
線路からなる第3の信号伝送線路12とで、マイクロス
トリップ線路同士の接続を行うと、電磁界分布が接続部
前後で逆向きとなるため、信号の伝送損失が大きくな
り、良好な特性が得られにくい。そこで、図3のパッケ
ージ1の底面における配線パターン図に示すように、第
2の信号伝送線路8の終端部を、線路8の両側に一対の
グランド層8’を形成したグランド付きコプレーナ線路
によって形成し、また外部回路基板10における第3の
信号伝送線路12の終端部も、第2の信号伝送線路と同
様に図4の外部回路基板10表面の配線パターン図に示
すように、線路12の両側に一対のグランド層12’を
形成したグランド付きコプレーナ線路によって構成し、
それらの線路8、12と、グランド層8’とグランド層
12’同士を半田等により接続することにより伝送損失
を低減した信号の伝達を行うことができる。なお、グラ
ンド層8’はパッケージ1の誘電体基板2内にあるグラ
ンド層6とビアホール導体または誘電体基板2の側面に
形成したキャスタレーション(図示せず)等によって接
続して、同電位に維持されることが望ましい。
【0026】本発明によれば、外部回路基板10内に形
成された第2のグランド層13におおいて、高周波用パ
ッケージ1の第1のグランド層に形成されたスロット孔
9の少なくとも直下に位置する領域に、グランド層非形
成領域15が形成されている。このグランド層非形成領
域15は図5の第2グランド層13のパターン図に示す
ように、円形の他、楕円形、多角形等でもよい。
【0027】なお、このグランド層非形成領域15は、
図5に示すように、望ましくは、平面的にみて、前記図
2で示した電磁結合構造におけるスロット孔9のみなら
ず、第1の信号伝送線路7および第2の信号伝送線路8
のスロット孔9中心xからの突き出し部の直下部を包含
するように形成する。例えば、信号周波数が60GHz
の場合、グランド層非形成領域15は、概ね縦1.0m
m以上、横3.0mm以上であることが望ましい。
【0028】また、外部回路基板10においては、第3
の信号伝送線路12、第2のグランド層13以外に、高
周波素子5に電力を供給するための電源層等のその他の
配線層16が形成される場合があるが、本発明によれ
ば、パッケージ1のスロット孔9の直下部においては、
外部回路基板10の表面から裏面まで、第2のグランド
層13のみならず、それらの配線層が一切存在しないこ
とが望ましい。グランド層以外の配線層によっても、パ
ッケージ1における電磁結合性に影響を及ぼす場合があ
るためである。
【0029】特に、本発明によれば、電磁結合性への影
響を最小限にするために、図6(a)の断面図および
(b)の第2のグランド層13のパターン図に示すよう
に、グランド層非形成領域15の周囲の第2のグランド
層13に、複数のスルーホール導体17を形成し、電源
層16などと電磁的に隔離することが望ましい。これら
複数のスルーホール導体17は、信号を遮断可能な間隔
zに設定される。このスルーホール導体17の形成によ
って、パッケージ1における電磁結合部と、外部回路基
板10における各種の配線層との相互干渉を防止するこ
とができる。
【0030】このスルーホール導体17は、例えば、外
部回路基板10の表面、底面あるいは内部に導体層18
を形成し、その導体層18と第2のグランド層13とを
電気的に接続することが望ましい。
【0031】なお、上記のパッケージ1の誘電体基板2
および外部回路基板10の絶縁基板11は、アルミナ
(Al2 3 )、ムライト、ガラス、ガラスセラミック
ス、窒化アルミニウム(AlN)、窒化珪素(Si3
4 )等のセラミックス、有機樹脂、有機樹脂−ガラス繊
維、有機樹脂−無機質フィラーなどの複合材料、石英等
によって構成される。
【0032】また、パッケージ1内の信号伝送線路、グ
ランド層などの導体層、外部回路基板10における信号
伝送線路、グランド層などは高周波信号の伝送損失を小
さくするために、Ag、Cu、Au等の低抵抗導体を用
いることが望ましい。さらに、前記絶縁基板がセラミッ
クスからなる場合、焼成温度が800〜1000℃程度
のガラスセラミックス等の低温焼結性のセラミックスを
選択することにより、前記低抵抗金属と同時焼成するこ
とが可能である。
【0033】
【実施例】実施例1 図1の高周波用パッケージにおいて、誘電率8.9、誘
電損失29.0×10-4(測定周波数60GHz)のア
ルミナからなる厚さ400μmの誘電体基板にタングス
テンを導体とする第1および第2の信号伝送線路、さら
に誘電体基板の表面から200μmの深さ位置に第1の
グランド層を、また、高周波素子への電源層も合わせて
同時焼成して形成した。そして、表面の第1および第2
の信号伝送線路表面にはさらに金めっきを施して高周波
用パッケージを作製した。
【0034】なお、電磁結合部におけるスロット孔の長
辺aは0.85mm,短辺bは0.2mmとして、突き
出し長さyを0.3mmとした。
【0035】一方、誘電率2.3、誘電損失9.0×1
-4(測定周波数10GHz)のガラスクロス−テフロ
ン樹脂の複合材料を絶縁基板とする外部回路基板に、銅
からなる第3の信号伝送線路、第2のグランド層および
電源層を形成した。第2のグランド層は実装表面から1
30μmの深さ位置に形成した。また、第2グランド層
には、高周波用パッケージのスロット孔形成部直下を中
心とする縦3.0mm、横3.0mmの正方形のグラン
ド層非形成領域を設けた。なお、電源層は外部回路基板
を平面的にみてグランド層非形成領域の外側に形成し
た。
【0036】そして、高周波用パッケージの第2の信号
伝送線路の端部に形成されたグランド付きコプレーナ線
路のグランド層にペースト状の共晶半田をスクリーン印
刷で塗布した。その後、外部回路基板の第3の信号伝送
線路端部のグランド付きコプレーナ線路と、高周波用パ
ッケージ側の前記グランド付きコプレーナ線路とが接触
するように、高周波用パッケージを外部回路基板に載置
し、190℃程度の温度で熱処理して、前記半田を溶融
させて高周波用パッケージを外部回路基板に表面実装し
た。
【0037】得られた実装物に対して、高周波用パッケ
ージと外部回路基板間の伝送特性をネットワークアナラ
イザにより測定し、S21特性を図7に示した。なお、
測定箇所は高周波用パッケージの高周波素子載置部から
外部回路基板上の第3の信号伝送線路の間で行った。測
定のため第1の信号伝送線路は高周波素子載置部でマイ
クロストリップ線路からグランド付きコプレーナ線路に
変換した。測定の結果、周波数58GHzから62GH
zにてS11が−10dB以下、S21が−1.2dB
以上の良好な伝送特性を示した。
【0038】実施例2 図1の高周波用パッケージにおいて、誘電率8.9、誘
電損失29.0×10-4(測定周波数60GHz)のア
ルミナからなる厚さ400μmの誘電体基板にタングス
テンを導体とする第1および第2の信号伝送線路、さら
に誘電体基板の表面から200μmの深さ位置に第1の
グランド層を、また、高周波素子への電源層も合わせて
同時焼成して形成した。そして、表面の第1および第2
の信号伝送線路表面にはさらに金めっきを施して高周波
用パッケージを作製した。
【0039】なお、電磁結合部におけるスロット孔の長
辺bは0.85mm、短辺aは0.2mmとして、突き
出し長さyを0.3mmとした。
【0040】一方、外部回路基板として、誘電率5.
0、誘電損失8.0×10-4(測定周波数60GHz)
のガラスセラミックスからなる絶縁基板に、銅を導電材
料として、第3の信号伝送線路、第2のグランド層およ
び電源層を形成した。第2グランド層には、高周波用パ
ッケージのスロット孔形成部直下を中心とする縦3.0
mm、横3.0mmの正方形のグランド層非形成領域を
設けた。さらにこの領域を囲むように、第2のグランド
層に径0.2mmのビアホールを0.5mm間隔で配置
した。なお、電源層は外部回路基板を平面的にみてグラ
ンド層非形成領域の外側に形成した。
【0041】その後、上記高周波用パッケージを実施例
1と全く同様にして、外部回路基板表面に実装した。
【0042】得られた構造物について、実施例1と同
様、高周波用パッケージの高周波素子載置部から外部回
路基板上の第3の信号伝送線路までの伝送特性をネット
ワ−クアナライザ−で測定し、S21特性を図8に示し
た。測定の結果、周波数45GHzから65GHzにて
S11が−10dB以下、S21が−1.5dB以上の
良好な伝送特性を示した。
【0043】比較例 外部回路基板において、第2のグランド層内にグランド
層非形成領域を設けない以外は、全く実施例1と同様に
して、高周波用パッケージを外部回路基板に実装した。
【0044】得られた構造物について、実施例1と同
様、高周波用パッケージの高周波素子載置部から外部回
路基板上の配線層までの伝送特性をネットワークアナラ
イザで測定し、S21特性を図9に示した。測定の結
果、外部回路基板にグランド層非形成領域を設けない場
合、周波数が45GHz以上から65GHzにてS1
1:−10dB以上、S21:−2dB以下と感度が悪
くなり、伝送特性が劣化することがわかった。
【0045】
【発明の効果】以上詳述した通り、本発明は高周波素子
搭載面側と誘電体基板の底面に信号伝送線路を形成し、
それらを電磁結合する高周波用パッケージを、外部回路
基板の配線層に実装する構造において、外部回路基板内
に高周波用パッケージの電磁結合領域の近傍領域に導体
層が存在しない非導体層領域を形成することにより、実
装時における伝送損失を低減できることできる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す高周波用パッケージを
外部回路基板に表面実装した実装構造の断面図である。
【図2】本発明における高周波用パッケージの第1信号
伝送線路と第2信号伝送線路との電磁結合構造を説明す
るための概略図である。
【図3】本発明における高周波用パッケージの底面の配
線パターン図である。
【図4】本発明における外部回路基板の表面の配線パタ
ーン図である。
【図5】外部回路基板における第2グランド層の配線パ
ターン図である。
【図6】(a)他の実施態様に基づく外部回路基板の概
略断面図、(b)は、第2グランド層の配線パターン図
である。
【図7】本発明における高周波用パッケージの外部回路
基板への実装構造における伝送特性(S21)結果を示
す図である。
【図8】高周波用パッケージを本発明の別の外部回路基
板に表面実装した時の伝送特性(S21)結果を示す図
である。
【図9】高周波用パッケージを全面にグランド層が配置
された外部回路基板(比較例)へ表面実装した時の伝送
特性(S21)結果を示す図である。
【符号の説明】
1 高周波用パッケージ 2 誘電体基板 3 蓋体 4 キャビティ 5 高周波素子 6 第1のグランド層 7 第1の信号伝送線路 8 第2の信号伝送線路 9 スロット孔 10 外部回路基板 11 絶縁基板 12 第3の信号伝送線路 13 第2のグランド層 14 半田バンプ 15 グランド層非形成領域 16 電源層(他の配線層) 17 スルーホール導体 18 導体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】誘電体基板と、該誘電体基板表面に搭載さ
    れた高周波素子と、該高周波素子を封止すべく前記誘電
    体基板の表面に接合された蓋体と、前記誘電体基板表面
    に形成され、一端が前記高周波素子と電気的に接続され
    た第1の信号伝送線路と、前記誘電体基板の底面に形成
    された第2の信号伝送線路と、前記誘電体基板内部に設
    けられ、前記第1の信号伝送線路の他端と、前記第2の
    信号伝送線路の一端とが対峙する部分にスロット孔が形
    成されてなる第1のグランド層とを具備し、前記第1の
    信号伝送線路と前記第2の信号伝送線路とを前記スロッ
    ト孔を介して電磁的に結合してなる高周波用パッケージ
    を、少なくとも表面に第3の信号伝送線路が形成され、
    且つ内部に第2のグランド層が設けられてなる外部回路
    基板の表面に載置し、前記パッケージの前記第2の信号
    伝送線路と、前記外部回路基板の前記第3の信号伝送線
    路とを接続してなる高周波用パッケージの実装構造にお
    いて、 前記第2のグランド層の少なくとも前記スロット孔形成
    部直下に位置する箇所に、グランド層非形成領域を設け
    たことを特徴とする高周波用パッケージの実装構造。
  2. 【請求項2】前記グランド層非形成領域周囲の前記第2
    のグランド層に、複数のスルーホール導体を設けてなる
    ことを特徴とする請求項1記載の高周波用パッケージの
    実装構造。
JP14938098A 1998-05-29 1998-05-29 高周波用パッケージの実装構造 Expired - Fee Related JP3181036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14938098A JP3181036B2 (ja) 1998-05-29 1998-05-29 高周波用パッケージの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14938098A JP3181036B2 (ja) 1998-05-29 1998-05-29 高周波用パッケージの実装構造

Publications (2)

Publication Number Publication Date
JPH11340371A true JPH11340371A (ja) 1999-12-10
JP3181036B2 JP3181036B2 (ja) 2001-07-03

Family

ID=15473873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14938098A Expired - Fee Related JP3181036B2 (ja) 1998-05-29 1998-05-29 高周波用パッケージの実装構造

Country Status (1)

Country Link
JP (1) JP3181036B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914787B2 (en) 2003-05-19 2005-07-05 Tdk Corporation Electronic component module
US6917526B2 (en) 2003-04-24 2005-07-12 Tdk Corporation Electronic component module
US7102896B2 (en) 2003-05-19 2006-09-05 Tdk Corporation Electronic component module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917526B2 (en) 2003-04-24 2005-07-12 Tdk Corporation Electronic component module
US6914787B2 (en) 2003-05-19 2005-07-05 Tdk Corporation Electronic component module
US7102896B2 (en) 2003-05-19 2006-09-05 Tdk Corporation Electronic component module

Also Published As

Publication number Publication date
JP3181036B2 (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
US6057600A (en) Structure for mounting a high-frequency package
US6483406B1 (en) High-frequency module using slot coupling
JP2013077746A (ja) 電子装置
JP3537626B2 (ja) 高周波用パッケージ
JP3217677B2 (ja) 高周波用半導体装置
JP3305589B2 (ja) 高周波用半導体装置の実装構造
JP3570887B2 (ja) 高周波用配線基板
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3140385B2 (ja) 高周波用半導体装置
JP3619398B2 (ja) 高周波用配線基板および接続構造
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP3638479B2 (ja) 高周波用配線基板およびその接続構造
JP3556470B2 (ja) 高周波用モジュール
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JP2000164764A (ja) 高周波用配線基板の実装構造
JP3145670B2 (ja) 高周波用半導体パッケージの実装構造
JP3112253B2 (ja) 高周波用半導体装置
JP3619397B2 (ja) 高周波用配線基板および接続構造
JP3261094B2 (ja) 高周波用配線基板の実装構造
JP3176337B2 (ja) 高周波用半導体パッケージの実装構造
JP2000022042A (ja) 高周波用パッケージ
JP3426878B2 (ja) 配線基板の実装構造
JP3046287B1 (ja) 接続端子構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees