JPH11338781A - 半導体メモリによるデータの記録方法 - Google Patents

半導体メモリによるデータの記録方法

Info

Publication number
JPH11338781A
JPH11338781A JP14548898A JP14548898A JPH11338781A JP H11338781 A JPH11338781 A JP H11338781A JP 14548898 A JP14548898 A JP 14548898A JP 14548898 A JP14548898 A JP 14548898A JP H11338781 A JPH11338781 A JP H11338781A
Authority
JP
Japan
Prior art keywords
data
memory
recorded
flash memory
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14548898A
Other languages
English (en)
Inventor
Tatsuyuki Matsui
達之 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuo Electronics Co Ltd
Original Assignee
Chuo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019900007629A priority Critical patent/KR900019014A/ko
Application filed by Chuo Electronics Co Ltd filed Critical Chuo Electronics Co Ltd
Priority to JP14548898A priority patent/JPH11338781A/ja
Publication of JPH11338781A publication Critical patent/JPH11338781A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 大容量メモリであるフラッシュ・メモリの寿
命を長くすると共に、長時間分のデータを記録させる。 【解決手段】 半導体メモリ8を書き換え回数に制限の
ない小容量のバッテリーバックアップ・メモリ5と、書
き換え回数に制限のある大容量のフラッシュ・メモリ6
とによって構成し、バッテリーバックアップ・メモリ5
に先ず記録し、そのメモリ容量が一杯になった時に、フ
ラッシュ・メモリ6へコピーさせる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、測定データや各種
ロギングデータより成る大量のデータを、一括して記録
蓄積するデータの記録方法に関する。
【0002】
【従来の技術】計測データ等のディジタル化に伴って記
録しておくべきデータ量は急激に増大しており、これら
のデータを記録蓄積する大容量の記録装置の1つとして
フラッシュ・メモリが開発されている。フラッシュ・メ
モリは大容量の不揮発性メモリであって、その大容量化
に伴って各種の記録媒体としての用途が急速に拡大され
ている。図6はフラッシュ・メモリによるデータの記録
方法を示す説明図であって、データ101がフラッシュ
・メモリ102に入力し、データ101が次第にフラッ
シュ・メモリ102に蓄積されてゆく状態を図6(a)
〜図6(d)によって示している。
【0003】
【発明が解決しようとする課題】フラッシュ・メモリは
大容量のメモリであるが、書き換え寿命が短く1万回〜
100万回である。従って、1秒間に1回書き換えるも
のとすると、数時間から10日間位で寿命が尽きること
になる。一方、書き換え回数に制限のないバッテリーバ
ックアップRAMのメモリ容量は余り大きくなく、デー
タの保存期間はバッテリーの寿命によって決まるので、
不充分なこともある。従って、データを頻繁に記録させ
ることと、長時間に亘って大量のデータを記録保存させ
ることを同時に成立させることは困難であった。
【0004】
【課題を解決するための手段】本発明は上述した従来技
術によるデータ記録方法の欠点を解消するためになされ
たものであって、特長の異なる2種類のメモリを組み合
わせて頻繁に発生するデータ記録に対応でき、かつ、大
量のデータを記録保存することが可能なデータの記録方
法を提案しようとするものである。即ち、書き換え制限
がなく比較的小容量のバッテリーバックアップRAMに
先ずデータを記録させ、そのメモリ容量一杯までデータ
が蓄積されたときは、書き換え回数に制限のある大容量
メモリであるフラッシュ・メモリにバッテリーバックア
ップRAMに蓄積してあるデータを転送してコピーさ
せ、引き続いて入力するデータは書き換えられたバッテ
リーバックアップRAMに再び記録させるようにした。
【0005】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しながら説明する。図1はデータ記録装置の構成を示
すブロック図である。入力データは入出力インターフェ
ース4を介して、バッテリー7を備えたバッテリーバッ
クアップRAM5とフラッシュ・メモリ6より成る半導
体メモリ8に入力し、記録される。CPU1はROM2
とRAM3を制御して、入力データを半導体メモリ8を
構成するバッテリーバックアップRAM5(以下の説明
においてはNVRAMと言う)とフラッシュ・メモリ6
へ記録する手順を指令する。
【0006】本発明による第1のデータ記録方法を図2
と図3を参照しながら説明する。図2は、NVRAM
(不揮発性のランダム・アクセスメモリ)とフラッシュ
・メモリとを組み合わせてデータを記録保存する方法を
示すフローチャートであり、図3はデータがNVRAM
とフラッシュ・メモリに記録され、蓄積されていく状況
を示す説明図である。
【0007】図2のフローチャートにおいて、先ずNV
RAMの書き込みアドレスを0にし(S1)、記録する
データがあるか否か調べ(S2)、YESであるとさら
にNVRAMに空があるか否か調べる(S3)。NVR
AMに空きがなく(S3)がNOのときは、NVRAM
の内容をフラッシュ・メモリに書き出し(S4)、書き
出しの完了に伴ってNVRAMの書き込みアドレスを0
にする(S5)。NVRAMに空きがある(S3)がY
ESのとき、および(S5)においてNVRAMに書き
込みアドレスが0となったときは、NVRAMの書き込
みアドレスよりデータを書き込み(S6)、さらに、N
VRAMの書き込みアドレスをデータサイズ分増やし
(S7)たうえで、再び(S2)へ戻る。
【0008】図3(a)は、NVRAMとフラッシュ・
メモリにはデータが全く記録されていない状態を示して
いるが、次第にNVRAMにデータが蓄積されて図3
(b)になり、さらに、NVRAMのメモリ容量一杯ま
でデータが記録されて図3(c)の状態になると、デー
タはフラッシュ・メモリへコピーされて図3(d)とな
る。入力データは引き続いてNVRAMにおいて記録さ
れ、図3(d)→図3(e)→図3(f)となり、再び
フラッシュ・メモリへデータをコピーする図3(g)。
以下、同様のステップを繰り返して、フラッシュ・メモ
リにデータが蓄積されていく。
【0009】本発明による第2のデータ記録方法を図4
と図5を参照しながら説明する。図4はダブルバッファ
使用の場合のデータ記録方法を示すフローチャートであ
り、図5はデータがNVRAMとフラッシュ・メモリに
記録され、蓄積されていく状況を示す説明図である。
【0010】図4のフローチャートにおいて、NVRA
Mのバンク0の書き込みアドレスを0にし(S11)、
記録するデータがあるか否かを調べ(S12)、YES
であるとさらにNVRAMのバンク0に空きがあるか否
かを調べる(S13)。NVRAMのバンク0に空きが
なく(S13)がNOのときは、NVRAMのバンク0
の内容をフラッシュ・メモリへの書き出しを開始する
(S14)。NVRAMのバンク1の内容のフラッシュ
への書き出しが終了している(S15)がYESのと
き、NVRAMのバンク1の書き込みアドレスを0にす
る(S16)。(S15)がNOのときデータオーバー
フローエラーとなる。NVRAMのバンク0に空きがあ
る(S13)がYESであるとき、および(S15)が
実行されたときは、NVRAMのバンク0の書き込みア
ドレスよりデータを書き込み(S17)、NVRAMの
バンク0の書き込みアドレスをデータサイズ分増やし
(S18)たうえで(S12)へ戻る。一方(S16)
が実行されたとき、およびNVRAMのバンク1に空き
がある(S22)がYESのときは、NVRAMのバン
ク1の書き込みアドレスよりデータを書き込み(S1
9)、NVRAMのバンク1の書き込みアドレスをデー
タサイズ分増やし(S20)たうえで(S21)に戻
り、記録するデータがあるか否かを調べ(S21)、Y
ESであるとNVRAMにバンク1の空きがあるか否か
を調べ(S22)、NOであると、NVRAMのバンク
1の内容のフラッシュへの書き出しを開始する(S2
3)。NVRAMのバンク0の内容のフラッシュへの書
き出しが終了している(S24)がYESのとき、NV
RAMのバンク0の書き込みアドレスを0にする(S2
5)。(S24)がNOであるとデータオーバフローエ
ラーとなる。
【0011】図5(a)は、NVRAMとフラッシュ・
メモリにはデータが全く記録されていない状態を示して
いるが、図5(b)ではNVRAMのバンク0にデータ
が記録されていき、図5(c)ではバンク0のメモリ容
量一杯にデータが記録された状態を示している。バンク
0のメモリ容量が一杯になったときは、バンク0のメモ
リをフラッシュ・メモリへコピーさせると共に、バンク
1へデータを記録させる状態を図5(d)と図5(e)
に示す。バンク1のメモリ容量一杯にデータが記録され
ると、そのデータをフラッシュ・メモリの余裕メモリへ
コピーさせると共に、バンク0にデータを記録させる状
態を図5(f)を図5(g)に示す。以下同様にして、
図5(h)→図5(i)→図5(j)のステップを踏ん
で、フラッシュ・メモリにデータが蓄積されていく。
【0012】以上の説明は、バッテリーバックアップR
AMのメモリ容量を2分割した例を示している。3以上
の分割数とすることも容易に実現できるが、説明は省略
する。
【0013】
【発明の効果】本発明による半導体メモリによるデータ
記録方法によると、書き換え回数に制限のない小容量の
半導体メモリ(例えば、バッテリーバックアップRA
M)に先ずデータを記録し、その内容が一杯になったと
きに書き換え回数に制限がある大容量の半導体メモリ
(例えば、フラッシュ・メモリ)にまとめてコピーさせ
る。その際コピーが終了するまではコピー元のデータを
消去しないようにすると、コピー中に電源異常等があっ
てもデータが失われないようにすることができる。従っ
て、データを確実に記録することができ、長時間分の大
量のデータを記録・保存することも可能である。また、
フラッシュ・メモリの書き込み頻度が減少するので、そ
の寿命が延びる効果がある。
【図面の簡単な説明】
【図1】本発明によるデータ記録装置の構成を示すブロ
ック図。
【図2】本発明による第1のデータ記録方法のフローチ
ャート。
【図3】データが記録される状況を示す説明図。
【図4】本発明による第2のデータ記録方法のフローチ
ャート。
【図5】データが記録される状況を示す説明図。
【図6】従来技術によるデータ記録方法を示す説明図。
【符号の説明】 1 CPU 2 ROM 3 RAM 4 I/O 5 バッテリーバックアップRAM 6 フラッシュ・メモリ 7 バッテリー 8 半導体メモリ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 バッテリーバックアップRAMとフラッ
    シュ・メモリより成る半導体メモリによるデータの記録
    方法であって、 入力データを先ずバッテリーバックアップRAMに入力
    させて記録するステップと、 バッテリーバックアップRAMのメモリ容量一杯までデ
    ータが記録されたときは、これらのデータをフラッシュ
    ・メモリへコピーさせるステップと、 引き続いて入力するデータは、書き換えられたバッテリ
    ーバックアップRAMへ入力させて記録するステップ
    と、 前記バッテリーバックアップRAMのメモリ容量一杯ま
    でデータが記録されたときは、これらのデータを前記フ
    ラッシュ・メモリの余裕メモリへコピーさせるステップ
    と、 以下同様なステップを繰り返して、入力データを半導体
    メモリに記録させるようにしたことを特徴とする半導体
    メモリによるデータの記録方法。
  2. 【請求項2】 バッテリーバックアップRAMのメモリ
    容量をバンク0とバンク1に2分割しておき、 入力データを先ずバッテリーバックアップRAMのバン
    ク0に入力させて記録するステップと、 前記バンク0のメモリ容量一杯までデータが記録された
    ときは、これらのデータをフラッシュ・メモリへコピー
    させると共に、引き続いて入力するデータをバッテリー
    バックアップRAMのバンク1に入力させて記録するス
    テップと、 前記バンク1のメモリ容量一杯までデータが記録された
    ときは、これらのデータを前記フラッシュ・メモリの余
    裕メモリにコピーさせると共に、引き続いて入力するデ
    ータをバッテリーバックアップRAMのバンク0に入力
    させて記録するステップと、 以下同様なステップを交互に繰り返して、入力データを
    半導体メモリに記録させるようにしたことを特徴とする
    請求項1に記載の半導体メモリによるデータの記録方
    法。
JP14548898A 1988-05-25 1998-05-27 半導体メモリによるデータの記録方法 Pending JPH11338781A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019900007629A KR900019014A (ko) 1988-05-25 1990-05-25 반도체메모리의 데이터기록방법 및 그 장치
JP14548898A JPH11338781A (ja) 1998-05-27 1998-05-27 半導体メモリによるデータの記録方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14548898A JPH11338781A (ja) 1998-05-27 1998-05-27 半導体メモリによるデータの記録方法

Publications (1)

Publication Number Publication Date
JPH11338781A true JPH11338781A (ja) 1999-12-10

Family

ID=15386431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14548898A Pending JPH11338781A (ja) 1988-05-25 1998-05-27 半導体メモリによるデータの記録方法

Country Status (2)

Country Link
JP (1) JPH11338781A (ja)
KR (1) KR900019014A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650972A (zh) * 2009-06-12 2010-02-17 东信和平智能卡股份有限公司 智能卡的非易失性存储器数据更新方法
US20150015911A1 (en) * 2013-07-09 2015-01-15 Naoki Shimizu Information processing device, image processing control method, and recording medium storing image processing control program
JP2016509734A (ja) * 2013-12-02 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. データ処理デバイス及びデータ処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650972A (zh) * 2009-06-12 2010-02-17 东信和平智能卡股份有限公司 智能卡的非易失性存储器数据更新方法
US20150015911A1 (en) * 2013-07-09 2015-01-15 Naoki Shimizu Information processing device, image processing control method, and recording medium storing image processing control program
JP2015018332A (ja) * 2013-07-09 2015-01-29 株式会社リコー 情報処理装置、画像処理システム及び制御プログラム
US9203991B2 (en) 2013-07-09 2015-12-01 Ricoh Company, Ltd. Information processing device, image processing control method, and recording medium storing image processing control program
JP2016509734A (ja) * 2013-12-02 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. データ処理デバイス及びデータ処理方法
US9557927B2 (en) 2013-12-02 2017-01-31 Huawei Technologies Co., Ltd. Data processing device and data processing method

Also Published As

Publication number Publication date
KR900019014A (ko) 1990-12-22

Similar Documents

Publication Publication Date Title
TWI283812B (en) Method for permanently preventing modification of a partition of a memory device and method for permanently preventing modification of a file stored in a memory device
US5579502A (en) Memory card apparatus using EEPROMS for storing data and an interface buffer for buffering data transfer between the EEPROMS and an external device
JP4356686B2 (ja) メモリ装置及びメモリ制御方法
US20030229753A1 (en) Flash memory file system
US20080028132A1 (en) Non-volatile storage device, data storage system, and data storage method
JPWO2002054247A1 (ja) データ記録装置及びフラッシュメモリに対するデータ書き込み方法
JP2004516536A (ja) メモリのページサイズおよび/またはブロックサイズとは異なるサイズを有するデータセクタを備えた不揮発性メモリシステムの処理技法
US20050278480A1 (en) Method of writing data into flash memory
JP3580929B2 (ja) 記憶装置
JP3875139B2 (ja) 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
JP3122201B2 (ja) メモリカード装置
JP3122222B2 (ja) メモリカード装置
JP4158526B2 (ja) メモリカード及びメモリへのデータ書き込み方法
US20080126671A1 (en) Nonvolatile memory system and a method of controlling nonvolatile memories
JP2007094639A (ja) メモリコントローラ及びフラッシュメモリシステム
US20120297248A1 (en) Block write handling after corruption
JP2003058417A (ja) 記憶装置
TW478168B (en) Non-volatile semiconductor memory device
JPH07121444A (ja) 補助記憶装置
JPH11338781A (ja) 半導体メモリによるデータの記録方法
JP2008084184A (ja) メモリコントローラ
US20050204115A1 (en) Semiconductor memory device, memory controller and data recording method
JP2546163B2 (ja) 半導体記憶装置
JP4433792B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP2008251063A (ja) 記憶装置