JPH11330875A - 増幅回路およびそれを用いた光受信器 - Google Patents
増幅回路およびそれを用いた光受信器Info
- Publication number
- JPH11330875A JPH11330875A JP11065463A JP6546399A JPH11330875A JP H11330875 A JPH11330875 A JP H11330875A JP 11065463 A JP11065463 A JP 11065463A JP 6546399 A JP6546399 A JP 6546399A JP H11330875 A JPH11330875 A JP H11330875A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- phase output
- output
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 オフセットのばらつきや背景光の混入に対し
ても、常に正確な増幅結果が得られる増幅回路を提供す
ることである。 【解決手段】 単極性の入力信号は、第１の差動増幅器
１１で差動増幅された後、そのピーク値が第１および第
２のピーク検出部１２および１３によって検出、保持さ
れる。第２の差動増幅器１４は、これらピーク検出部１
２および１３の出力差を増幅することにより、第１の増
幅器１１の正相出力の中間値および逆相出力の中間値を
出力する。複合差動増幅器１５は、第１および第２の差
動増幅器１１および１４の各正相出力および逆相出力に
対して所定の演算に従った増幅を実行することで、両極
性信号を出力する。
ても、常に正確な増幅結果が得られる増幅回路を提供す
ることである。 【解決手段】 単極性の入力信号は、第１の差動増幅器
１１で差動増幅された後、そのピーク値が第１および第
２のピーク検出部１２および１３によって検出、保持さ
れる。第２の差動増幅器１４は、これらピーク検出部１
２および１３の出力差を増幅することにより、第１の増
幅器１１の正相出力の中間値および逆相出力の中間値を
出力する。複合差動増幅器１５は、第１および第２の差
動増幅器１１および１４の各正相出力および逆相出力に
対して所定の演算に従った増幅を実行することで、両極
性信号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅回路およびそ
れを用いた光受信器に関し、より特定的には、単極性の
入力信号を増幅して両極性の信号に変換するための増幅
回路およびそのような増幅回路を用いた光受信器に関す
る。
れを用いた光受信器に関し、より特定的には、単極性の
入力信号を増幅して両極性の信号に変換するための増幅
回路およびそのような増幅回路を用いた光受信器に関す
る。
【０００２】
【従来の技術および発明が解決しようとする課題】近
年、光加入者システムや、光インタコネクションにおい
て、光伝送路上でバースト信号（間欠的に出現する信
号）を取り扱う要請が高まってきている。
年、光加入者システムや、光インタコネクションにおい
て、光伝送路上でバースト信号（間欠的に出現する信
号）を取り扱う要請が高まってきている。
【０００３】バースト信号を扱う場合、伝送路上で
「１」と「０」の出現する頻度は、一般的には大きく変
動するため、バースト信号を取り扱う光受信器として
は、ＤＣ結合方式が必要となる。回路にＤＣ結合方式を
採用した場合の課題は、温度変動や電源電圧変動の影響
で、回路の動作点が変動を受けやすく、安定して増幅す
ることが困難になるという点である。
「１」と「０」の出現する頻度は、一般的には大きく変
動するため、バースト信号を取り扱う光受信器として
は、ＤＣ結合方式が必要となる。回路にＤＣ結合方式を
採用した場合の課題は、温度変動や電源電圧変動の影響
で、回路の動作点が変動を受けやすく、安定して増幅す
ることが困難になるという点である。
【０００４】また、ベースバンドディジタル信号を利用
する光伝送システムにおいては、「１」もしくは「０」
の２値情報を伝送するため、変調された光信号として、
光信号の有無を利用する。この光信号を光電変換素子を
用いて電気信号に変換した場合、「０」値に対して
「１」値の場合のみ片側（＋側または−側）に信号が発
生する単極性信号の形態となる。「１」値と「０」値と
を正確に識別するためには、パルス信号へ変換する場合
に、その識別値を正確に中心値に設定する必要がある。
バースト状に信号が発生されるシステムにおいては、無
入力時の出力レベルを中心に信号の有無に従い、±両方
向に振幅成分を持つ両極性信号に変換することで、信号
に雑音が重畳している場合に、上記無入力時の出力レベ
ルを基準にして、「１」「０」の識別をほぼ等しい確率
で行うことができる。また、変換された両極性信号を、
上記無入力時の出力レベルを中心にしてさらに増幅する
場合にも、「１」から「０」へ、もしくは「０」から
「１」への変化点情報は保存されるため、パルス幅歪み
を抑圧することができる。また、バースト信号毎にその
入力光電力レベルが異なる場合にも、正確なパルス再生
を可能とする。
する光伝送システムにおいては、「１」もしくは「０」
の２値情報を伝送するため、変調された光信号として、
光信号の有無を利用する。この光信号を光電変換素子を
用いて電気信号に変換した場合、「０」値に対して
「１」値の場合のみ片側（＋側または−側）に信号が発
生する単極性信号の形態となる。「１」値と「０」値と
を正確に識別するためには、パルス信号へ変換する場合
に、その識別値を正確に中心値に設定する必要がある。
バースト状に信号が発生されるシステムにおいては、無
入力時の出力レベルを中心に信号の有無に従い、±両方
向に振幅成分を持つ両極性信号に変換することで、信号
に雑音が重畳している場合に、上記無入力時の出力レベ
ルを基準にして、「１」「０」の識別をほぼ等しい確率
で行うことができる。また、変換された両極性信号を、
上記無入力時の出力レベルを中心にしてさらに増幅する
場合にも、「１」から「０」へ、もしくは「０」から
「１」への変化点情報は保存されるため、パルス幅歪み
を抑圧することができる。また、バースト信号毎にその
入力光電力レベルが異なる場合にも、正確なパルス再生
を可能とする。
【０００５】以下、単極性信号を両極性信号に変換し、
かつＤＣ結合方式を用いた従来の光受信器について説明
する。
かつＤＣ結合方式を用いた従来の光受信器について説明
する。
【０００６】ＤＣ結合方式を用いた光受信器の第１の従
来例としては、ＩＥＥＥ ＩＳＳＣＣ９７ ＦＰ１５．４
に示された光受信器がある。この光受信器では、フォト
ダイオードが接続されたトランスインピーダンス型プリ
アンプの出力信号を、最大値保持回路と、最小値保持回
路とに入力し、それぞれの出力の中間値を抵抗分圧回路
によって生成し、さらに上記のプリアンプの出力信号
を、生成された中間値を基準としてリミッタアンプによ
り増幅する。そして、これら最大値保持回路，最小値保
持回路およびリミッタアンプの組み合わせから構成され
る増幅部を複数段接続することにより、パルス信号の再
生を可能としている。
来例としては、ＩＥＥＥ ＩＳＳＣＣ９７ ＦＰ１５．４
に示された光受信器がある。この光受信器では、フォト
ダイオードが接続されたトランスインピーダンス型プリ
アンプの出力信号を、最大値保持回路と、最小値保持回
路とに入力し、それぞれの出力の中間値を抵抗分圧回路
によって生成し、さらに上記のプリアンプの出力信号
を、生成された中間値を基準としてリミッタアンプによ
り増幅する。そして、これら最大値保持回路，最小値保
持回路およびリミッタアンプの組み合わせから構成され
る増幅部を複数段接続することにより、パルス信号の再
生を可能としている。
【０００７】しかしながら、上記第１の従来例では、最
大値保持回路と最小値保持回路との構成を一般的には同
一にすることができず、それぞれが独立した温度変動特
性を備えるため、リミッタアンプの信号入力に対する基
準電圧に影響を与え、広い温度範囲において利用するこ
とが困難となるという課題が存在する。また、最大値保
持回路と最小値保持回路とにおいて、それぞれ独立して
オフセットが存在する場合には、このオフセットをキャ
ンセルできずに、リミッタアンプの信号入力に対する基
準電圧に影響を与え、安定した増幅が困難となる。
大値保持回路と最小値保持回路との構成を一般的には同
一にすることができず、それぞれが独立した温度変動特
性を備えるため、リミッタアンプの信号入力に対する基
準電圧に影響を与え、広い温度範囲において利用するこ
とが困難となるという課題が存在する。また、最大値保
持回路と最小値保持回路とにおいて、それぞれ独立して
オフセットが存在する場合には、このオフセットをキャ
ンセルできずに、リミッタアンプの信号入力に対する基
準電圧に影響を与え、安定した増幅が困難となる。
【０００８】次に、ＤＣ結合方式を用いた光受信器の第
２の従来例として、Ｕ．Ｓ．Ｐａｔｅｎｔ５，４３０，
７６６号に示された光受信器を説明する。この光受信器
は、差動増幅器を用いたプリアンプと、次段に接続され
た差動増幅器とを基本にした回路で構成されている。
２の従来例として、Ｕ．Ｓ．Ｐａｔｅｎｔ５，４３０，
７６６号に示された光受信器を説明する。この光受信器
は、差動増幅器を用いたプリアンプと、次段に接続され
た差動増幅器とを基本にした回路で構成されている。
【０００９】上記第２の従来例は、プリアンプを構成す
る差動増幅器の参照入力レベルを決定するために、差動
出力信号の＋端子側のピーク検出部の出力をフィードバ
ックさせている。温度変動や電源電圧変動がある場合、
このピーク検出部の出力変動がプリアンプにおける参照
入力に影響するため、広い温度範囲において正確な信号
再生が困難になるという課題が存在する。また、信号線
に雑音が混入した場合には、ピーク検出部がその雑音に
応答して誤ったピーク値を保持してしまう危険性があ
り、この場合も正確な信号再生が困難になるという課題
が存在する。さらに、背景光の影響を避けるために、プ
リアンプの差動出力のそれぞれのピーク値の差を取り、
その差が無くなるように電流源の制御を行うフィードバ
ック制御を実現しているが、結果として、フィードバッ
クループが２つ用いられることになり、それぞれのフィ
ードバックループの時定数を最適な値に設定することに
困難が伴うという課題がある。
る差動増幅器の参照入力レベルを決定するために、差動
出力信号の＋端子側のピーク検出部の出力をフィードバ
ックさせている。温度変動や電源電圧変動がある場合、
このピーク検出部の出力変動がプリアンプにおける参照
入力に影響するため、広い温度範囲において正確な信号
再生が困難になるという課題が存在する。また、信号線
に雑音が混入した場合には、ピーク検出部がその雑音に
応答して誤ったピーク値を保持してしまう危険性があ
り、この場合も正確な信号再生が困難になるという課題
が存在する。さらに、背景光の影響を避けるために、プ
リアンプの差動出力のそれぞれのピーク値の差を取り、
その差が無くなるように電流源の制御を行うフィードバ
ック制御を実現しているが、結果として、フィードバッ
クループが２つ用いられることになり、それぞれのフィ
ードバックループの時定数を最適な値に設定することに
困難が伴うという課題がある。
【００１０】次に、第３の従来例として、特開平７−２
３１３０７号公報に開示された光受信器がある。この光
受信器では、フォトダイオードが接続されたプリアンプ
からの出力と、当該プリアンプの出力信号レベルとほぼ
同一の値を出力する基準電圧源からの信号とを差動増幅
器で増幅し、この差動増幅器の正相出力および逆相出力
のそれぞれを同一構成の最大値保持回路に入力してそれ
ぞれの最大値を検出保持する。そして、これらの最大値
について、差成分を取り出し、さらに差成分の値を０．
５倍して、差動出力の中間値生成部の出力に加算したも
のを、次段に接続されるコンパレータのリファレンス入
力とする。当該コンパレータの信号入力に差動増幅器の
正相出力を入力することにより、パルス信号の再生を行
う。
３１３０７号公報に開示された光受信器がある。この光
受信器では、フォトダイオードが接続されたプリアンプ
からの出力と、当該プリアンプの出力信号レベルとほぼ
同一の値を出力する基準電圧源からの信号とを差動増幅
器で増幅し、この差動増幅器の正相出力および逆相出力
のそれぞれを同一構成の最大値保持回路に入力してそれ
ぞれの最大値を検出保持する。そして、これらの最大値
について、差成分を取り出し、さらに差成分の値を０．
５倍して、差動出力の中間値生成部の出力に加算したも
のを、次段に接続されるコンパレータのリファレンス入
力とする。当該コンパレータの信号入力に差動増幅器の
正相出力を入力することにより、パルス信号の再生を行
う。
【００１１】上記第３の従来例では、同一構成の最大値
保持回路を２つ利用し、その差成分を取り出すことで、
最大値保持回路が有するオフセットや温度変動特性をキ
ャンセルすることができる。しかしながら、第３の従来
例によると、差動増幅器の正相出力と逆相出力の中間値
生成部において用いる素子（抵抗素子）定数のばらつき
等により、正確に中間値を作り出すことができない場合
があり、その場合にコンパレータのリファレンス信号が
差動出力の正確な中間値からずれてしまい、再生したパ
ルス信号のパルス幅に歪みが生じる恐れがある。また、
電源線やグランド線に雑音が重畳した場合には、差動増
幅器において出力に重畳する雑音と、リファレンス信号
に重畳する雑音成分とを一般には一致させることができ
ず、コンパレータにより正確にパルス信号再生ができな
くなる恐れがある。
保持回路を２つ利用し、その差成分を取り出すことで、
最大値保持回路が有するオフセットや温度変動特性をキ
ャンセルすることができる。しかしながら、第３の従来
例によると、差動増幅器の正相出力と逆相出力の中間値
生成部において用いる素子（抵抗素子）定数のばらつき
等により、正確に中間値を作り出すことができない場合
があり、その場合にコンパレータのリファレンス信号が
差動出力の正確な中間値からずれてしまい、再生したパ
ルス信号のパルス幅に歪みが生じる恐れがある。また、
電源線やグランド線に雑音が重畳した場合には、差動増
幅器において出力に重畳する雑音と、リファレンス信号
に重畳する雑音成分とを一般には一致させることができ
ず、コンパレータにより正確にパルス信号再生ができな
くなる恐れがある。
【００１２】次に、第４の従来例として、特開平９−２
８９４９号公報（対応米国出願０８／８０３，９２７
号）に開示された光受信器がある。この光受信器では、
信号を増幅するための信号増幅用差動増幅器の正相出力
と逆相出力とのそれぞれの最大値を検出して保持し、増
幅率０．５に設定された参照信号用増幅器を介して、信
号増幅用差動増幅器の正相出力信号に対する参照信号を
生成する。この参照信号用増幅器として、無入力時の出
力電圧を信号増幅用差動増幅器と同一に設定できるよ
う、信号増幅用差動増幅器と参照信号用増幅器とで同一
構成の電流源と負荷抵抗を用意する。この方式では、同
一構成の最大値保持回路を２つ利用し、その差成分を取
り出すことで、最大値保持回路に備わるオフセット、温
度変動をキャンセルすることができる。また、第３の従
来例で必要な中間値生成部を用意する必要がなく、信号
の伝達される経路に何も接続する必要がなくなるため、
周波数特性を損なうことなく、信号を増幅することがで
きる。
８９４９号公報（対応米国出願０８／８０３，９２７
号）に開示された光受信器がある。この光受信器では、
信号を増幅するための信号増幅用差動増幅器の正相出力
と逆相出力とのそれぞれの最大値を検出して保持し、増
幅率０．５に設定された参照信号用増幅器を介して、信
号増幅用差動増幅器の正相出力信号に対する参照信号を
生成する。この参照信号用増幅器として、無入力時の出
力電圧を信号増幅用差動増幅器と同一に設定できるよ
う、信号増幅用差動増幅器と参照信号用増幅器とで同一
構成の電流源と負荷抵抗を用意する。この方式では、同
一構成の最大値保持回路を２つ利用し、その差成分を取
り出すことで、最大値保持回路に備わるオフセット、温
度変動をキャンセルすることができる。また、第３の従
来例で必要な中間値生成部を用意する必要がなく、信号
の伝達される経路に何も接続する必要がなくなるため、
周波数特性を損なうことなく、信号を増幅することがで
きる。
【００１３】しかしながら、上記第４の従来例による
と、信号増幅用差動増幅器と参照信号用増幅器とで同一
構成の電流源と負荷抵抗を用意して、無入力時のオフセ
ット電圧を一致させるようにしているが、これら素子の
ばらつきで生じるオフセット電圧の誤差はキャンセルす
ることはできない。このため、オフセット電圧の誤差が
顕著であると、最終段に接続されるコンパレータにおい
て行われるパルス信号再生に悪影響を及ぼすおそれがあ
る。
と、信号増幅用差動増幅器と参照信号用増幅器とで同一
構成の電流源と負荷抵抗を用意して、無入力時のオフセ
ット電圧を一致させるようにしているが、これら素子の
ばらつきで生じるオフセット電圧の誤差はキャンセルす
ることはできない。このため、オフセット電圧の誤差が
顕著であると、最終段に接続されるコンパレータにおい
て行われるパルス信号再生に悪影響を及ぼすおそれがあ
る。
【００１４】それ故に、本発明の目的は、周囲温度の変
動、電源電圧の変動、電源等からの雑音の混入、素子ば
らつき等に起因して発生するオフセットのばらつきが存
在しても、また、背景光の混入した動作条件において
も、常に正確に単極性信号を増幅して両極性信号に変換
することのできる増幅回路および光受信器を提供するこ
とである。
動、電源電圧の変動、電源等からの雑音の混入、素子ば
らつき等に起因して発生するオフセットのばらつきが存
在しても、また、背景光の混入した動作条件において
も、常に正確に単極性信号を増幅して両極性信号に変換
することのできる増幅回路および光受信器を提供するこ
とである。
【００１５】
【課題を解決するための手段および発明の効果】上記目
的を達成するために、本発明は、以下に述べるような特
徴を備えている。
的を達成するために、本発明は、以下に述べるような特
徴を備えている。
【００１６】第１の発明は、単極性の入力信号を両極性
の信号に変換し、かつ増幅する増幅回路であって、単極
性の入力信号を増幅し、増幅結果を正相出力および逆相
出力の形態で差動出力する第１の増幅器と、第１の増幅
器の正相出力の中間値および逆相出力の中間値を生成
し、それぞれ第１および第２の中間値として出力する中
間値生成部と、第１の入力信号（ＶS1）および第１の参
照信号（ＶR1）の差成分（ＶS1−ＶR1）と、第２の入力
信号（ＶS2）および第２の参照信号（ＶR2）の差成分
（ＶS2−ＶR2）との差成分｛（ＶS1−ＶR1）−（ＶS2−
ＶR2）｝を増幅する機能を有し、第１の入力信号には前
記第１の増幅器の正相出力が割り当てられ、第１の参照
信号には第１の中間値が割り当てられ、第２の入力信号
には前記第１の増幅器の逆相出力が割り当てられ、第２
の参照信号には第２の中間値が割り当てられる第２の増
幅器とを備えている。
の信号に変換し、かつ増幅する増幅回路であって、単極
性の入力信号を増幅し、増幅結果を正相出力および逆相
出力の形態で差動出力する第１の増幅器と、第１の増幅
器の正相出力の中間値および逆相出力の中間値を生成
し、それぞれ第１および第２の中間値として出力する中
間値生成部と、第１の入力信号（ＶS1）および第１の参
照信号（ＶR1）の差成分（ＶS1−ＶR1）と、第２の入力
信号（ＶS2）および第２の参照信号（ＶR2）の差成分
（ＶS2−ＶR2）との差成分｛（ＶS1−ＶR1）−（ＶS2−
ＶR2）｝を増幅する機能を有し、第１の入力信号には前
記第１の増幅器の正相出力が割り当てられ、第１の参照
信号には第１の中間値が割り当てられ、第２の入力信号
には前記第１の増幅器の逆相出力が割り当てられ、第２
の参照信号には第２の中間値が割り当てられる第２の増
幅器とを備えている。
【００１７】上記のように、第１の発明によれば、第１
の増幅器の増幅結果をさらに第２の増幅器にて増幅する
際に、第１の増幅器の正相出力と逆相出力の両方を利用
するようにしているため、第１の増幅器の差動出力に同
相関係で重畳する雑音成分を第２の増幅器にてキャンセ
ルすることができる。その結果、電源線やグランドライ
ンに重畳する雑音の影響を排除することができる。
の増幅器の増幅結果をさらに第２の増幅器にて増幅する
際に、第１の増幅器の正相出力と逆相出力の両方を利用
するようにしているため、第１の増幅器の差動出力に同
相関係で重畳する雑音成分を第２の増幅器にてキャンセ
ルすることができる。その結果、電源線やグランドライ
ンに重畳する雑音の影響を排除することができる。
【００１８】第２の発明は、第１の発明に従属する増幅
回路であって、中間値生成部は、第１の増幅器の正相出
力のピーク値を検出して保持する第１のピーク検出器
と、第１の増幅器の逆相出力のピーク値を検出して保持
する第２のピーク検出器と、第１のピーク検出器の出力
と第２のピーク検出器の出力との差成分を増幅し、増幅
結果を正相出力および逆相出力の形態で差動出力する第
３の増幅器とを含み、第３の差動増幅器の正相出力から
第１の中間値が取り出され、逆相出力から第２の中間値
が取り出されることを特徴とする。
回路であって、中間値生成部は、第１の増幅器の正相出
力のピーク値を検出して保持する第１のピーク検出器
と、第１の増幅器の逆相出力のピーク値を検出して保持
する第２のピーク検出器と、第１のピーク検出器の出力
と第２のピーク検出器の出力との差成分を増幅し、増幅
結果を正相出力および逆相出力の形態で差動出力する第
３の増幅器とを含み、第３の差動増幅器の正相出力から
第１の中間値が取り出され、逆相出力から第２の中間値
が取り出されることを特徴とする。
【００１９】上記のように、第２の発明によれば、第１
および第２のピーク値検出器と第３の増幅器とを用いる
ことにより、簡単な構成でかつ正確に第１および第２の
中間値を生成することができる。しかも、第３の増幅器
の正相出力および逆相出力を、第１の中間値および第２
の中間値として利用しているため、第１の増幅器と第２
の増幅器それぞれにおける無入力時の出力電圧に若干の
オフセットが存在したとしても、互いのオフセット成分
が第２の増幅器において差し引きされ、オフセット成分
による影響を小さくすることができる。
および第２のピーク値検出器と第３の増幅器とを用いる
ことにより、簡単な構成でかつ正確に第１および第２の
中間値を生成することができる。しかも、第３の増幅器
の正相出力および逆相出力を、第１の中間値および第２
の中間値として利用しているため、第１の増幅器と第２
の増幅器それぞれにおける無入力時の出力電圧に若干の
オフセットが存在したとしても、互いのオフセット成分
が第２の増幅器において差し引きされ、オフセット成分
による影響を小さくすることができる。
【００２０】第３の発明は、第２の発明に従属する増幅
回路であって、第１の増幅器の無入力時における正相出
力および逆相出力の出力値と、第３の増幅器の無入力時
における正相出力および逆相出力の出力値とが、同一値
に設定されることを特徴とする。
回路であって、第１の増幅器の無入力時における正相出
力および逆相出力の出力値と、第３の増幅器の無入力時
における正相出力および逆相出力の出力値とが、同一値
に設定されることを特徴とする。
【００２１】上記のように、第３の発明によれば、第１
の増幅器の無入力時における正相出力および逆相出力の
出力値と、第３の増幅器の無入力時における正相出力お
よび逆相出力の出力値と第３の増幅器の正相出力および
逆相出力とを同一値に設定することにより、第１の増幅
器と第２の増幅器それぞれにおいて生じるオフセットを
第２の増幅器においてほぼ完全にキャンセルすることが
できる。
の増幅器の無入力時における正相出力および逆相出力の
出力値と、第３の増幅器の無入力時における正相出力お
よび逆相出力の出力値と第３の増幅器の正相出力および
逆相出力とを同一値に設定することにより、第１の増幅
器と第２の増幅器それぞれにおいて生じるオフセットを
第２の増幅器においてほぼ完全にキャンセルすることが
できる。
【００２２】第４の発明は、第３の発明に従属する増幅
回路であって、第３の増幅器の差動入力に対する正相出
力の比率としての増幅率と、第３の増幅器の差動入力に
対する逆相出力の比率としての増幅率とが、それぞれ
０．５付近に設定されていることを特徴とする。
回路であって、第３の増幅器の差動入力に対する正相出
力の比率としての増幅率と、第３の増幅器の差動入力に
対する逆相出力の比率としての増幅率とが、それぞれ
０．５付近に設定されていることを特徴とする。
【００２３】上記のように、第４の発明によれば、第３
の増幅器の正相出力レベルを第１の増幅器の正相出力の
ちょうど中間値に設定することができ、また、第３の差
動増幅器の逆相出力レベルを第１の差動増幅器の逆相出
力のちょうど中間値に設定することができるため、第２
の増幅器での増幅が正確に行なえ、信号の再生が正しく
行なわれる。
の増幅器の正相出力レベルを第１の増幅器の正相出力の
ちょうど中間値に設定することができ、また、第３の差
動増幅器の逆相出力レベルを第１の差動増幅器の逆相出
力のちょうど中間値に設定することができるため、第２
の増幅器での増幅が正確に行なえ、信号の再生が正しく
行なわれる。
【００２４】第５の発明は、第４の発明に従属する増幅
回路であって、第１の増幅器は、少なくとも互いのソー
スが共通接続された第１および第２のトランジスタと、
第１および第２のトランジスタの共通接続されたソース
に接続される第１の電流源と、第１のトランジスタのド
レインと電源線との間に介挿される第１の抵抗と、第２
のトランジスタのドレインと電源線との間に介挿される
第２の抵抗とを含み、第３の増幅器は、少なくとも第３
および第４のトランジスタと、第２の電流源と、第３の
トランジスタのソースと第２の電流源との間に介挿され
る第３の抵抗と、第４のトランジスタのソースと第２の
電流源との間に介挿される第４の抵抗と、第３のトラン
ジスタのドレインと電源線との間に介挿される第５の抵
抗と、第４のトランジスタのドレインと電源線との間に
介挿される第６の抵抗とを含み、第１の抵抗の抵抗値と
第１の電流源の設定電流値との積をＰ１とおき、第２の
抵抗の抵抗値と第１の電流源の設定電流値との積をＰ２
とおき、第５の抵抗の抵抗値と第２の電流源の設定電流
値との積をＰ３とおき、第６の抵抗の抵抗値と第２の電
流源の設定電流値との積をＰ４とおいた場合、Ｐ１＝Ｐ
２＝Ｐ３＝Ｐ４の関係が成立するように、第１，第２，
第５および第６の抵抗の抵抗値と、第１および第２の電
流源の設定電流値とが選ばれていることを特徴とする。
回路であって、第１の増幅器は、少なくとも互いのソー
スが共通接続された第１および第２のトランジスタと、
第１および第２のトランジスタの共通接続されたソース
に接続される第１の電流源と、第１のトランジスタのド
レインと電源線との間に介挿される第１の抵抗と、第２
のトランジスタのドレインと電源線との間に介挿される
第２の抵抗とを含み、第３の増幅器は、少なくとも第３
および第４のトランジスタと、第２の電流源と、第３の
トランジスタのソースと第２の電流源との間に介挿され
る第３の抵抗と、第４のトランジスタのソースと第２の
電流源との間に介挿される第４の抵抗と、第３のトラン
ジスタのドレインと電源線との間に介挿される第５の抵
抗と、第４のトランジスタのドレインと電源線との間に
介挿される第６の抵抗とを含み、第１の抵抗の抵抗値と
第１の電流源の設定電流値との積をＰ１とおき、第２の
抵抗の抵抗値と第１の電流源の設定電流値との積をＰ２
とおき、第５の抵抗の抵抗値と第２の電流源の設定電流
値との積をＰ３とおき、第６の抵抗の抵抗値と第２の電
流源の設定電流値との積をＰ４とおいた場合、Ｐ１＝Ｐ
２＝Ｐ３＝Ｐ４の関係が成立するように、第１，第２，
第５および第６の抵抗の抵抗値と、第１および第２の電
流源の設定電流値とが選ばれていることを特徴とする。
【００２５】上記のように、第５の発明によれば、各抵
抗の抵抗値と電流源の設定電流値との積を相互に同一値
とすることにより、第１の増幅器と第３の増幅器の差動
入力が無入力時の出力レベルを同一にすることが可能に
なる。
抗の抵抗値と電流源の設定電流値との積を相互に同一値
とすることにより、第１の増幅器と第３の増幅器の差動
入力が無入力時の出力レベルを同一にすることが可能に
なる。
【００２６】第６の発明は、第５の発明に従属する増幅
回路であって、第１，第２，第５および第６の抵抗の抵
抗値が互いに等しい値に選ばれ、第３および第４の抵抗
の抵抗値が互いに等しい値に選ばれ、第１の電流源の設
定電流値と第２の電流源の設定電流値とが等しい値に選
ばれることを特徴とする。
回路であって、第１，第２，第５および第６の抵抗の抵
抗値が互いに等しい値に選ばれ、第３および第４の抵抗
の抵抗値が互いに等しい値に選ばれ、第１の電流源の設
定電流値と第２の電流源の設定電流値とが等しい値に選
ばれることを特徴とする。
【００２７】上記のように、第６の発明によれば、各素
子の定数が揃えられているため、温度変動や電源電圧変
動に伴う第１の増幅器の出力の変動と、第３の増幅器の
出力の変動とを同一にすることができる。その結果、耐
環境特性を備えた増幅器を提供することが可能となる。
子の定数が揃えられているため、温度変動や電源電圧変
動に伴う第１の増幅器の出力の変動と、第３の増幅器の
出力の変動とを同一にすることができる。その結果、耐
環境特性を備えた増幅器を提供することが可能となる。
【００２８】第７の発明は、第２の発明に従属する増幅
回路であって、第１および第２のピーク検出器は、互い
に同一の回路構成を有している。
回路であって、第１および第２のピーク検出器は、互い
に同一の回路構成を有している。
【００２９】上記のように、第７の発明によれば、第１
および第２のピーク検出器の回路構成を同一にしている
ため、第３の増幅器においてこれらピーク検出回路の出
力の差を取ることで、これらピーク検出回路の出力の誤
差成分をキャンセルすることができる。
および第２のピーク検出器の回路構成を同一にしている
ため、第３の増幅器においてこれらピーク検出回路の出
力の差を取ることで、これらピーク検出回路の出力の誤
差成分をキャンセルすることができる。
【００３０】第８の発明は、第１の発明に従属する増幅
回路であって、中間値生成部は、第１の増幅器の正相出
力の低域成分のみを通過させる第１のローパスフィルタ
と、第１の増幅器の逆相出力の低域成分のみを通過させ
る第２のローパスフィルタとを含んでいる。
回路であって、中間値生成部は、第１の増幅器の正相出
力の低域成分のみを通過させる第１のローパスフィルタ
と、第１の増幅器の逆相出力の低域成分のみを通過させ
る第２のローパスフィルタとを含んでいる。
【００３１】上記のように、第８の発明によれば、より
簡単な構成で第１および第２の中間値を得ることができ
る。
簡単な構成で第１および第２の中間値を得ることができ
る。
【００３２】第９の発明は、第１の発明に従属する増幅
回路であって、第１の増幅器は、単極性の入力信号を信
号入力として受け、当該入力信号の直流レベルに対して
仮設定された固定電圧を参照入力として受け、当該固定
電圧に基づいて当該入力信号を差動増幅する差動増幅器
を含んでいる。
回路であって、第１の増幅器は、単極性の入力信号を信
号入力として受け、当該入力信号の直流レベルに対して
仮設定された固定電圧を参照入力として受け、当該固定
電圧に基づいて当該入力信号を差動増幅する差動増幅器
を含んでいる。
【００３３】第１０の発明は、単極性の入力信号を両極
性の信号に変換し、かつ増幅する増幅回路であって、多
段縦続接続される複数の基本増幅部と、最終段の基本増
幅部のさらに後段に接続され、第１の入力信号（ＶS1）
および第１の参照信号（ＶR1）の差成分（ＶS1−ＶR1）
と、第２の入力信号（ＶS2）および第２の参照信号（Ｖ
R2）の差成分（ＶS2−ＶR2）との差成分｛（ＶS1−
ＶR1）−（ＶS2−ＶR2）｝を増幅する機能を有し、増幅
結果を正相出力および逆相出力の形態で差動出力する第
１の増幅器とを備え、各基本増幅部は、第１の入力信号
（ＶS1）および第１の参照信号（ＶR1）の差成分（ＶS1
−Ｖ R1）と、第２の入力信号（ＶS2）および第２の参照
信号（ＶR2）の差成分（ＶS2−ＶR2）との差成分｛（Ｖ
S1−ＶR1）−（ＶS2−ＶR2）｝を増幅する機能を有し、
増幅結果を正相出力および逆相出力の形態で差動出力す
る第２の増幅器と、第１の増幅器の正相出力の中間値お
よび逆相出力の中間値を生成し、それぞれ第１および第
２の中間値として出力する中間値生成部とを含み、初段
の基本増幅部における第２の増幅器は、単極性の入力信
号を差動増幅し、２段目以降の基本増幅部における第２
の増幅器は、前段の基本増幅部における第２の増幅器の
正相出力および逆相出力を、それぞれ第１および第２の
入力信号として受け、前段の基本増幅部における中間値
生成部から出力される第１および第２の中間値を、それ
ぞれ第１および第２の参照信号として受け、第１の増幅
器は、最終段の基本増幅部における第２の増幅器の正相
出力および逆相出力を、それぞれ第１および第２の入力
信号として受け、最終段の基本増幅部における中間値生
成部から出力される第１および第２の中間値を、それぞ
れ第１および第２の参照信号として受けることを特徴と
する。
性の信号に変換し、かつ増幅する増幅回路であって、多
段縦続接続される複数の基本増幅部と、最終段の基本増
幅部のさらに後段に接続され、第１の入力信号（ＶS1）
および第１の参照信号（ＶR1）の差成分（ＶS1−ＶR1）
と、第２の入力信号（ＶS2）および第２の参照信号（Ｖ
R2）の差成分（ＶS2−ＶR2）との差成分｛（ＶS1−
ＶR1）−（ＶS2−ＶR2）｝を増幅する機能を有し、増幅
結果を正相出力および逆相出力の形態で差動出力する第
１の増幅器とを備え、各基本増幅部は、第１の入力信号
（ＶS1）および第１の参照信号（ＶR1）の差成分（ＶS1
−Ｖ R1）と、第２の入力信号（ＶS2）および第２の参照
信号（ＶR2）の差成分（ＶS2−ＶR2）との差成分｛（Ｖ
S1−ＶR1）−（ＶS2−ＶR2）｝を増幅する機能を有し、
増幅結果を正相出力および逆相出力の形態で差動出力す
る第２の増幅器と、第１の増幅器の正相出力の中間値お
よび逆相出力の中間値を生成し、それぞれ第１および第
２の中間値として出力する中間値生成部とを含み、初段
の基本増幅部における第２の増幅器は、単極性の入力信
号を差動増幅し、２段目以降の基本増幅部における第２
の増幅器は、前段の基本増幅部における第２の増幅器の
正相出力および逆相出力を、それぞれ第１および第２の
入力信号として受け、前段の基本増幅部における中間値
生成部から出力される第１および第２の中間値を、それ
ぞれ第１および第２の参照信号として受け、第１の増幅
器は、最終段の基本増幅部における第２の増幅器の正相
出力および逆相出力を、それぞれ第１および第２の入力
信号として受け、最終段の基本増幅部における中間値生
成部から出力される第１および第２の中間値を、それぞ
れ第１および第２の参照信号として受けることを特徴と
する。
【００３４】上記のように、第１０の発明によれば、基
本増幅部を複数段縦続接続することにより、オフセット
成分を十分に小さくしつつ微小信号を増幅することがで
きる。
本増幅部を複数段縦続接続することにより、オフセット
成分を十分に小さくしつつ微小信号を増幅することがで
きる。
【００３５】第１１の発明は、第１０の発明に従属する
増幅回路であって、各基本増幅部に設けられる中間値生
成部は、第２の増幅器の正相出力のピーク値を検出して
保持する第１のピーク検出器と、第２の増幅器の逆相出
力のピーク値を検出して保持する第２のピーク検出器
と、第１のピーク検出器の出力と第２のピーク検出器の
出力との差成分を増幅し、増幅結果を正相出力および逆
相出力の形態で差動出力する第３の増幅器とを含み、第
３の差動増幅器の正相出力から第１の中間値が取り出さ
れ、逆相出力から第２の中間値が取り出されることを特
徴とする。
増幅回路であって、各基本増幅部に設けられる中間値生
成部は、第２の増幅器の正相出力のピーク値を検出して
保持する第１のピーク検出器と、第２の増幅器の逆相出
力のピーク値を検出して保持する第２のピーク検出器
と、第１のピーク検出器の出力と第２のピーク検出器の
出力との差成分を増幅し、増幅結果を正相出力および逆
相出力の形態で差動出力する第３の増幅器とを含み、第
３の差動増幅器の正相出力から第１の中間値が取り出さ
れ、逆相出力から第２の中間値が取り出されることを特
徴とする。
【００３６】上記のように、第１１の発明によれば、第
１および第２のピーク値検出器と第３の増幅器とを用い
ることにより、簡単な構成でかつ正確に第１および第２
の中間値を生成することができる。しかも、第３の増幅
器の正相出力および逆相出力を、第１の中間値および第
２の中間値として利用しているため、第１の増幅器と第
２の増幅器それぞれにおける無入力時の出力電圧に若干
のオフセットが存在したとしても、互いのオフセット成
分が第２の増幅器において差し引きされ、オフセット成
分による影響を小さくすることができる。
１および第２のピーク値検出器と第３の増幅器とを用い
ることにより、簡単な構成でかつ正確に第１および第２
の中間値を生成することができる。しかも、第３の増幅
器の正相出力および逆相出力を、第１の中間値および第
２の中間値として利用しているため、第１の増幅器と第
２の増幅器それぞれにおける無入力時の出力電圧に若干
のオフセットが存在したとしても、互いのオフセット成
分が第２の増幅器において差し引きされ、オフセット成
分による影響を小さくすることができる。
【００３７】第１２の発明は、第１１の発明に従属する
増幅回路であって、第２の増幅器の無入力時における正
相出力および逆相出力の出力値と、第３の増幅器の無入
力時における正相出力および逆相出力の出力値とが、同
一値に設定されることを特徴とする。
増幅回路であって、第２の増幅器の無入力時における正
相出力および逆相出力の出力値と、第３の増幅器の無入
力時における正相出力および逆相出力の出力値とが、同
一値に設定されることを特徴とする。
【００３８】上記のように、第１２の発明によれば、第
１の増幅器の無入力時における正相出力および逆相出力
の出力値と、第３の増幅器の無入力時における正相出力
および逆相出力の出力値と第３の増幅器の正相出力およ
び逆相出力とを同一値に設定することにより、第１の増
幅器と第２の増幅器それぞれにおいて生じるオフセット
を次段の第２の増幅器においてほぼ完全にキャンセルす
ることができる。
１の増幅器の無入力時における正相出力および逆相出力
の出力値と、第３の増幅器の無入力時における正相出力
および逆相出力の出力値と第３の増幅器の正相出力およ
び逆相出力とを同一値に設定することにより、第１の増
幅器と第２の増幅器それぞれにおいて生じるオフセット
を次段の第２の増幅器においてほぼ完全にキャンセルす
ることができる。
【００３９】第１３の発明は、第１２の発明に従属する
増幅回路であって、第３の増幅器の差動入力に対する正
相出力の比率としての増幅率と、第３の増幅器の差動入
力に対する逆相出力の比率としての増幅率とが、それぞ
れ０．５付近に設定されていることを特徴とする。
増幅回路であって、第３の増幅器の差動入力に対する正
相出力の比率としての増幅率と、第３の増幅器の差動入
力に対する逆相出力の比率としての増幅率とが、それぞ
れ０．５付近に設定されていることを特徴とする。
【００４０】上記のように、第１３の発明によれば、第
３の増幅器の正相出力レベルを第１の増幅器の正相出力
のちょうど中間値に設定することができ、また、第３の
差動増幅器の逆相出力レベルを第１の差動増幅器の逆相
出力のちょうど中間値に設定することができるため、次
段における第２の増幅器での増幅が正確に行なえ、信号
の再生が正しく行なわれる。
３の増幅器の正相出力レベルを第１の増幅器の正相出力
のちょうど中間値に設定することができ、また、第３の
差動増幅器の逆相出力レベルを第１の差動増幅器の逆相
出力のちょうど中間値に設定することができるため、次
段における第２の増幅器での増幅が正確に行なえ、信号
の再生が正しく行なわれる。
【００４１】第１４の発明は、第１１の発明に従属する
増幅回路であって、第１および第２のピーク検出器は、
互いに同一の回路構成を有している。
増幅回路であって、第１および第２のピーク検出器は、
互いに同一の回路構成を有している。
【００４２】上記のように、第１４の発明によれば、第
１および第２のピーク検出器の回路構成を同一にしてい
るため、第３の増幅器においてこれらピーク検出回路の
出力の差を取ることで、これらピーク検出回路の出力の
誤差成分をキャンセルすることができる。
１および第２のピーク検出器の回路構成を同一にしてい
るため、第３の増幅器においてこれらピーク検出回路の
出力の差を取ることで、これらピーク検出回路の出力の
誤差成分をキャンセルすることができる。
【００４３】第１５の発明は、第１０の発明に従属する
増幅回路であって、各基本増幅部に設けられる中間値生
成部は、第１の増幅器の正相出力の低域成分のみを通過
させる第１のローパスフィルタと、第１の増幅器の逆相
出力の低域成分のみを通過させる第２のローパスフィル
タとを含んでいる。
増幅回路であって、各基本増幅部に設けられる中間値生
成部は、第１の増幅器の正相出力の低域成分のみを通過
させる第１のローパスフィルタと、第１の増幅器の逆相
出力の低域成分のみを通過させる第２のローパスフィル
タとを含んでいる。
【００４４】上記のように、第１５の発明によれば、よ
り簡単な構成で第１および第２の中間値を得ることがで
きる。
り簡単な構成で第１および第２の中間値を得ることがで
きる。
【００４５】第１６の発明は、光信号を電気信号に変換
し、かつ増幅する光受信器であって、光信号を電流信号
に変換する光電変換素子と、光電変換素子の出力信号を
電圧信号に変換する前置増幅器と、前置増幅器の出力信
号の平均値を出力する平均値出力部と、前置増幅器の出
力と平均値出力部の出力との差成分を増幅し、増幅結果
を正相出力および逆相出力の形態で差動出力する第１の
増幅器と、第１の増幅器の正相出力の中間値および逆相
出力の中間値を生成し、それぞれ第１および第２の中間
値として出力する中間値生成部と、第１の入力信号（Ｖ
S1）および第１の参照信号（ＶR1）の差成分（ＶS1−Ｖ
R1）と、第２の入力信号（ＶS2）および第２の参照信号
（ＶR2）の差成分（ＶS2−ＶR2）との差成分｛（ＶS1−
ＶR1）−（ＶS2−ＶR2）｝を増幅する機能を有し、第１
の入力信号には差動増幅器の正相出力が割り当てられ、
第１の参照信号には第１の中間値が割り当てられ、第２
の入力信号には差動増幅器の逆相出力が割り当てられ、
第２の参照信号には第２の中間値が割り当てられる第２
の増幅器とを備えている。
し、かつ増幅する光受信器であって、光信号を電流信号
に変換する光電変換素子と、光電変換素子の出力信号を
電圧信号に変換する前置増幅器と、前置増幅器の出力信
号の平均値を出力する平均値出力部と、前置増幅器の出
力と平均値出力部の出力との差成分を増幅し、増幅結果
を正相出力および逆相出力の形態で差動出力する第１の
増幅器と、第１の増幅器の正相出力の中間値および逆相
出力の中間値を生成し、それぞれ第１および第２の中間
値として出力する中間値生成部と、第１の入力信号（Ｖ
S1）および第１の参照信号（ＶR1）の差成分（ＶS1−Ｖ
R1）と、第２の入力信号（ＶS2）および第２の参照信号
（ＶR2）の差成分（ＶS2−ＶR2）との差成分｛（ＶS1−
ＶR1）−（ＶS2−ＶR2）｝を増幅する機能を有し、第１
の入力信号には差動増幅器の正相出力が割り当てられ、
第１の参照信号には第１の中間値が割り当てられ、第２
の入力信号には差動増幅器の逆相出力が割り当てられ、
第２の参照信号には第２の中間値が割り当てられる第２
の増幅器とを備えている。
【００４６】上記のように、第１６の発明によれば、第
１の増幅器の増幅結果をさらに第２の増幅器にて増幅す
る際に、第１の増幅器の正相出力と逆相出力の両方を利
用するようにしているため、第１の増幅器の差動出力に
同相関係で重畳する雑音成分を第２の増幅器にてキャン
セルすることができる。その結果、電源線やグランドラ
インに雑音成分が重畳している場合であっても、正確に
信号を再生することができる。また、平均値出力部の出
力が前置増幅器の出力信号に対してオフセット成分を持
つ場合にも、正確に信号の再生が行える。
１の増幅器の増幅結果をさらに第２の増幅器にて増幅す
る際に、第１の増幅器の正相出力と逆相出力の両方を利
用するようにしているため、第１の増幅器の差動出力に
同相関係で重畳する雑音成分を第２の増幅器にてキャン
セルすることができる。その結果、電源線やグランドラ
インに雑音成分が重畳している場合であっても、正確に
信号を再生することができる。また、平均値出力部の出
力が前置増幅器の出力信号に対してオフセット成分を持
つ場合にも、正確に信号の再生が行える。
【００４７】第１７の発明は、第１６の発明に従属する
光受信器であって、中間値生成部は、第１の増幅器の正
相出力のピーク値を検出して保持する第１のピーク検出
器と、第１の増幅器の逆相出力のピーク値を検出して保
持する第２のピーク検出器と、第１のピーク検出器の出
力と第２のピーク検出器の出力との差成分を増幅し、増
幅結果を正相出力および逆相出力の形態で差動出力する
第３の増幅器とを含み、第３の差動増幅器の正相出力か
ら第１の中間値が取り出され、逆相出力から第２の中間
値が取り出されることを特徴とする。
光受信器であって、中間値生成部は、第１の増幅器の正
相出力のピーク値を検出して保持する第１のピーク検出
器と、第１の増幅器の逆相出力のピーク値を検出して保
持する第２のピーク検出器と、第１のピーク検出器の出
力と第２のピーク検出器の出力との差成分を増幅し、増
幅結果を正相出力および逆相出力の形態で差動出力する
第３の増幅器とを含み、第３の差動増幅器の正相出力か
ら第１の中間値が取り出され、逆相出力から第２の中間
値が取り出されることを特徴とする。
【００４８】上記のように、第１７の発明によれば、第
１および第２のピーク値検出器と第３の増幅器とを用い
ることにより、簡単な構成でかつ正確に第１および第２
の中間値を生成することができる。しかも、第３の増幅
器の正相出力および逆相出力を、第１の中間値および第
２の中間値として利用しているため、第１の増幅器と第
２の増幅器それぞれにおける無入力時の出力電圧に若干
のオフセットが存在したとしても、互いのオフセット成
分が第２の増幅器において差し引きされ、オフセット成
分による影響を小さくすることができる。
１および第２のピーク値検出器と第３の増幅器とを用い
ることにより、簡単な構成でかつ正確に第１および第２
の中間値を生成することができる。しかも、第３の増幅
器の正相出力および逆相出力を、第１の中間値および第
２の中間値として利用しているため、第１の増幅器と第
２の増幅器それぞれにおける無入力時の出力電圧に若干
のオフセットが存在したとしても、互いのオフセット成
分が第２の増幅器において差し引きされ、オフセット成
分による影響を小さくすることができる。
【００４９】第１８の発明は、第１７の発明に従属する
光受信器であって、第１の増幅器の無入力時における正
相出力および逆相出力の出力値と、第３の増幅器の無入
力時における正相出力および逆相出力の出力値とが、同
一値に設定されることを特徴とする。
光受信器であって、第１の増幅器の無入力時における正
相出力および逆相出力の出力値と、第３の増幅器の無入
力時における正相出力および逆相出力の出力値とが、同
一値に設定されることを特徴とする。
【００５０】上記のように、第１８の発明によれば、第
１の増幅器の無入力時における正相出力および逆相出力
の出力値と、第３の増幅器の無入力時における正相出力
および逆相出力の出力値と第３の増幅器の正相出力およ
び逆相出力とを同一値に設定することにより、第１の増
幅器と第２の増幅器それぞれにおいて生じるオフセット
を第２の増幅器においてほぼ完全にキャンセルすること
ができる。
１の増幅器の無入力時における正相出力および逆相出力
の出力値と、第３の増幅器の無入力時における正相出力
および逆相出力の出力値と第３の増幅器の正相出力およ
び逆相出力とを同一値に設定することにより、第１の増
幅器と第２の増幅器それぞれにおいて生じるオフセット
を第２の増幅器においてほぼ完全にキャンセルすること
ができる。
【００５１】第１９の発明は、第１８の発明に従属する
光受信器であって、第３の増幅器の差動入力に対する正
相出力の比率としての増幅率と、第３の増幅器の差動入
力に対する逆相出力の比率としての増幅率とが、それぞ
れ０．５付近に設定されていることを特徴とする。
光受信器であって、第３の増幅器の差動入力に対する正
相出力の比率としての増幅率と、第３の増幅器の差動入
力に対する逆相出力の比率としての増幅率とが、それぞ
れ０．５付近に設定されていることを特徴とする。
【００５２】上記のように、第１９の発明によれば、第
３の増幅器の正相出力レベルを第１の増幅器の正相出力
のちょうど中間値に設定することができ、また、第３の
差動増幅器の逆相出力レベルを第１の差動増幅器の逆相
出力のちょうど中間値に設定することができるため、第
２の増幅器での増幅が正確に行なえ、信号の再生が正し
く行なわれる。
３の増幅器の正相出力レベルを第１の増幅器の正相出力
のちょうど中間値に設定することができ、また、第３の
差動増幅器の逆相出力レベルを第１の差動増幅器の逆相
出力のちょうど中間値に設定することができるため、第
２の増幅器での増幅が正確に行なえ、信号の再生が正し
く行なわれる。
【００５３】第２０の発明は、第１９の発明に従属する
光受信器であって、第１の増幅器は、少なくとも互いの
ソースが共通接続された第１および第２のトランジスタ
と、第１および第２のトランジスタの共通接続されたソ
ースに接続される第１の電流源と、第１のトランジスタ
のドレインと電源線との間に介挿される第１の抵抗と、
第２のトランジスタのドレインと電源線との間に介挿さ
れる第２の抵抗とを含み、第３の増幅器は、少なくとも
第３および第４のトランジスタと、第２の電流源と、第
３のトランジスタのソースと第２の電流源との間に介挿
される第３の抵抗と、第４のトランジスタのソースと第
２の電流源との間に介挿される第４の抵抗と、第３のト
ランジスタのドレインと電源線との間に介挿される第５
の抵抗と、第４のトランジスタのドレインと電源線との
間に介挿される第６の抵抗とを含み、第１の抵抗の抵抗
値と第１の電流源の設定電流値との積をＰ１とおき、第
２の抵抗の抵抗値と第１の電流源の設定電流値との積を
Ｐ２とおき、第５の抵抗の抵抗値と第２の電流源の設定
電流値との積をＰ３とおき、第６の抵抗の抵抗値と第２
の電流源の設定電流値との積をＰ４とおいた場合、 Ｐ１＝Ｐ２＝Ｐ３＝Ｐ４ の関係が成立するように、第１，第２，第５および第６
の抵抗の抵抗値と、第１および第２の電流源の設定電流
値とが選ばれていることを特徴とする。
光受信器であって、第１の増幅器は、少なくとも互いの
ソースが共通接続された第１および第２のトランジスタ
と、第１および第２のトランジスタの共通接続されたソ
ースに接続される第１の電流源と、第１のトランジスタ
のドレインと電源線との間に介挿される第１の抵抗と、
第２のトランジスタのドレインと電源線との間に介挿さ
れる第２の抵抗とを含み、第３の増幅器は、少なくとも
第３および第４のトランジスタと、第２の電流源と、第
３のトランジスタのソースと第２の電流源との間に介挿
される第３の抵抗と、第４のトランジスタのソースと第
２の電流源との間に介挿される第４の抵抗と、第３のト
ランジスタのドレインと電源線との間に介挿される第５
の抵抗と、第４のトランジスタのドレインと電源線との
間に介挿される第６の抵抗とを含み、第１の抵抗の抵抗
値と第１の電流源の設定電流値との積をＰ１とおき、第
２の抵抗の抵抗値と第１の電流源の設定電流値との積を
Ｐ２とおき、第５の抵抗の抵抗値と第２の電流源の設定
電流値との積をＰ３とおき、第６の抵抗の抵抗値と第２
の電流源の設定電流値との積をＰ４とおいた場合、 Ｐ１＝Ｐ２＝Ｐ３＝Ｐ４ の関係が成立するように、第１，第２，第５および第６
の抵抗の抵抗値と、第１および第２の電流源の設定電流
値とが選ばれていることを特徴とする。
【００５４】上記のように、第２０の発明によれば、各
抵抗の抵抗値と電流源の設定電流値との積を相互に同一
値とすることにより、第１の増幅器と第３の増幅器の差
動入力が無入力時の出力レベルを同一にすることが可能
になる。
抵抗の抵抗値と電流源の設定電流値との積を相互に同一
値とすることにより、第１の増幅器と第３の増幅器の差
動入力が無入力時の出力レベルを同一にすることが可能
になる。
【００５５】第２１の発明は、第２０の発明に従属する
光受信器であって、第１，第２，第５および第６の抵抗
の抵抗値が互いに等しい値に選ばれ、第３および第４の
抵抗の抵抗値が互いに等しい値に選ばれ、第１の電流源
の設定電流値と第２の電流源の設定電流値とが等しい値
に選ばれることを特徴とする。
光受信器であって、第１，第２，第５および第６の抵抗
の抵抗値が互いに等しい値に選ばれ、第３および第４の
抵抗の抵抗値が互いに等しい値に選ばれ、第１の電流源
の設定電流値と第２の電流源の設定電流値とが等しい値
に選ばれることを特徴とする。
【００５６】上記のように、第２１の発明によれば、各
素子の定数が揃えられているため、温度変動や電源電圧
変動に伴う第１の増幅器の出力の変動と、第３の増幅器
の出力の変動とを同一にすることができる。その結果、
耐環境特性を備えた光受信器を提供することが可能とな
る。
素子の定数が揃えられているため、温度変動や電源電圧
変動に伴う第１の増幅器の出力の変動と、第３の増幅器
の出力の変動とを同一にすることができる。その結果、
耐環境特性を備えた光受信器を提供することが可能とな
る。
【００５７】第２２の発明は、第１７の発明に従属する
光受信器であって、第１および第２のピーク検出器は、
互いに同一の回路構成を有している。
光受信器であって、第１および第２のピーク検出器は、
互いに同一の回路構成を有している。
【００５８】上記のように、第２２の発明によれば、第
１および第２のピーク検出器の回路構成を同一にしてい
るため、第３の増幅器においてこれらピーク検出回路の
出力の差を取ることで、これらピーク検出回路の出力の
誤差成分をキャンセルすることができる。
１および第２のピーク検出器の回路構成を同一にしてい
るため、第３の増幅器においてこれらピーク検出回路の
出力の差を取ることで、これらピーク検出回路の出力の
誤差成分をキャンセルすることができる。
【００５９】第２３の発明は、第１６の発明に従属する
光受信器であって、中間値生成部は、第１の増幅器の正
相出力の低域成分のみを通過させる第１のローパスフィ
ルタと、第１の増幅器の逆相出力の低域成分のみを通過
させる第２のローパスフィルタとを含んでいる。
光受信器であって、中間値生成部は、第１の増幅器の正
相出力の低域成分のみを通過させる第１のローパスフィ
ルタと、第１の増幅器の逆相出力の低域成分のみを通過
させる第２のローパスフィルタとを含んでいる。
【００６０】上記のように、第２３の発明によれば、よ
り簡単な構成で第１および第２の中間値を得ることがで
きる。
り簡単な構成で第１および第２の中間値を得ることがで
きる。
【００６１】第２４の発明は、第１６の発明に従属する
光受信器であって、第２の増幅器は、増幅結果を正相出
力および逆相出力の形態で差動出力し、第２の増幅器の
正相出力および逆相出力のいずれか一方をしきい値とし
ていずれか他方を弁別することにより、第２の増幅器の
増幅結果をディジタル波形に成型するコンパレータをさ
らに備えている。
光受信器であって、第２の増幅器は、増幅結果を正相出
力および逆相出力の形態で差動出力し、第２の増幅器の
正相出力および逆相出力のいずれか一方をしきい値とし
ていずれか他方を弁別することにより、第２の増幅器の
増幅結果をディジタル波形に成型するコンパレータをさ
らに備えている。
【００６２】上記のように、第２４の発明によれば、第
２の増幅器から出力される両極性信号の両相（すなわ
ち、正相出力および逆相出力）を、それぞれコンパレー
タの信号入力およびリファレンス入力として与えてパル
ス再生を行うようにしているため、リファレンス信号を
新たに生成する手段が不要になり回路規模を小さくする
ことができる。また、両相出力それぞれに重畳するコモ
ンモード雑音成分が除去可能となること、および、増幅
器で発生し両相信号それぞれに独立に重畳する雑音成分
の影響を軽減することができることによって、雑音に対
する耐性を向上することができる。
２の増幅器から出力される両極性信号の両相（すなわ
ち、正相出力および逆相出力）を、それぞれコンパレー
タの信号入力およびリファレンス入力として与えてパル
ス再生を行うようにしているため、リファレンス信号を
新たに生成する手段が不要になり回路規模を小さくする
ことができる。また、両相出力それぞれに重畳するコモ
ンモード雑音成分が除去可能となること、および、増幅
器で発生し両相信号それぞれに独立に重畳する雑音成分
の影響を軽減することができることによって、雑音に対
する耐性を向上することができる。
【００６３】第２５の発明は、光信号を電気信号に変換
し、かつ増幅する光受信器であって、光信号を電流信号
に変換する光電変換素子と、光電変換素子の出力信号を
正相出力と逆相出力の差動電圧信号として取り出す前置
増幅器と、前置増幅器の正相出力および逆相出力の差成
分を増幅し、増幅結果を正相出力および逆相出力の形態
で差動出力する第１の増幅器と、第１の増幅器の正相出
力の中間値および逆相出力の中間値を生成し、それぞれ
第１および第２の中間値として出力する中間値生成部
と、第１の入力信号（ＶS1）および第１の参照信号（Ｖ
R1）の差成分（ＶS1−ＶR1）と、第２の入力信号
（ＶS2）および第２の参照信号（ＶR2）の差成分（ＶS2
−ＶR2）との差成分｛（ＶS1−ＶR1）−（ＶS2−
ＶR2）｝を増幅する機能を有し、第１の入力信号には差
動増幅器の正相出力が割り当てられ、第１の参照信号に
は第１の中間値が割り当てられ、第２の入力信号には差
動増幅器の逆相出力が割り当てられ、第２の参照信号に
は第２の中間値が割り当てられる第２の増幅器とを備え
ている。
し、かつ増幅する光受信器であって、光信号を電流信号
に変換する光電変換素子と、光電変換素子の出力信号を
正相出力と逆相出力の差動電圧信号として取り出す前置
増幅器と、前置増幅器の正相出力および逆相出力の差成
分を増幅し、増幅結果を正相出力および逆相出力の形態
で差動出力する第１の増幅器と、第１の増幅器の正相出
力の中間値および逆相出力の中間値を生成し、それぞれ
第１および第２の中間値として出力する中間値生成部
と、第１の入力信号（ＶS1）および第１の参照信号（Ｖ
R1）の差成分（ＶS1−ＶR1）と、第２の入力信号
（ＶS2）および第２の参照信号（ＶR2）の差成分（ＶS2
−ＶR2）との差成分｛（ＶS1−ＶR1）−（ＶS2−
ＶR2）｝を増幅する機能を有し、第１の入力信号には差
動増幅器の正相出力が割り当てられ、第１の参照信号に
は第１の中間値が割り当てられ、第２の入力信号には差
動増幅器の逆相出力が割り当てられ、第２の参照信号に
は第２の中間値が割り当てられる第２の増幅器とを備え
ている。
【００６４】上記のように、第２５の発明によれば、第
１の増幅器の増幅結果をさらに第２の増幅器にて増幅す
る際に、第１の増幅器の正相出力と逆相出力の両方を利
用するようにしているため、第１の増幅器の差動出力に
同相関係で重畳する雑音成分を第２の増幅器にてキャン
セルすることができる。その結果、電源線やグランドラ
インに雑音成分が重畳している場合であっても、正確に
信号を再生することができる。また、前置増幅器の差動
出力にオフセットが存在する場合にも、正確に信号の再
生が行える。
１の増幅器の増幅結果をさらに第２の増幅器にて増幅す
る際に、第１の増幅器の正相出力と逆相出力の両方を利
用するようにしているため、第１の増幅器の差動出力に
同相関係で重畳する雑音成分を第２の増幅器にてキャン
セルすることができる。その結果、電源線やグランドラ
インに雑音成分が重畳している場合であっても、正確に
信号を再生することができる。また、前置増幅器の差動
出力にオフセットが存在する場合にも、正確に信号の再
生が行える。
【００６５】第２６の発明は、第２５の発明に従属する
光受信器であって、中間値生成部は、第１の増幅器の正
相出力のピーク値を検出して保持する第１のピーク検出
器と、第１の増幅器の逆相出力のピーク値を検出して保
持する第２のピーク検出器と、第１のピーク検出器の出
力と第２のピーク検出器の出力との差成分を増幅し、増
幅結果を正相出力および逆相出力の形態で差動出力する
第３の増幅器とを含み、第３の差動増幅器の正相出力か
ら第１の中間値が取り出され、逆相出力から第２の中間
値が取り出されることを特徴とする。
光受信器であって、中間値生成部は、第１の増幅器の正
相出力のピーク値を検出して保持する第１のピーク検出
器と、第１の増幅器の逆相出力のピーク値を検出して保
持する第２のピーク検出器と、第１のピーク検出器の出
力と第２のピーク検出器の出力との差成分を増幅し、増
幅結果を正相出力および逆相出力の形態で差動出力する
第３の増幅器とを含み、第３の差動増幅器の正相出力か
ら第１の中間値が取り出され、逆相出力から第２の中間
値が取り出されることを特徴とする。
【００６６】上記のように、第２６の発明によれば、第
１および第２のピーク値検出器と第３の増幅器とを用い
ることにより、簡単な構成でかつ正確に第１および第２
の中間値を生成することができる。しかも、第３の増幅
器の正相出力および逆相出力を、第１の中間値および第
２の中間値として利用しているため、第１の増幅器と第
２の増幅器それぞれにおける無入力時の出力電圧に若干
のオフセットが存在したとしても、互いのオフセット成
分が第２の増幅器において差し引きされ、オフセット成
分による影響を小さくすることができる。
１および第２のピーク値検出器と第３の増幅器とを用い
ることにより、簡単な構成でかつ正確に第１および第２
の中間値を生成することができる。しかも、第３の増幅
器の正相出力および逆相出力を、第１の中間値および第
２の中間値として利用しているため、第１の増幅器と第
２の増幅器それぞれにおける無入力時の出力電圧に若干
のオフセットが存在したとしても、互いのオフセット成
分が第２の増幅器において差し引きされ、オフセット成
分による影響を小さくすることができる。
【００６７】第２７の発明は、第２６の発明に従属する
光受信器であって、第１の増幅器の無入力時における正
相出力および逆相出力の出力値と、第３の増幅器の無入
力時における正相出力および逆相出力の出力値とが、同
一値に設定されることを特徴とする。
光受信器であって、第１の増幅器の無入力時における正
相出力および逆相出力の出力値と、第３の増幅器の無入
力時における正相出力および逆相出力の出力値とが、同
一値に設定されることを特徴とする。
【００６８】上記のように、第２７の発明によれば、第
１の増幅器の無入力時における正相出力および逆相出力
の出力値と、第３の増幅器の無入力時における正相出力
および逆相出力の出力値と第３の増幅器の正相出力およ
び逆相出力とを同一値に設定することにより、第１の増
幅器と第２の増幅器それぞれにおいて生じるオフセット
を第２の増幅器においてほぼ完全にキャンセルすること
ができる。
１の増幅器の無入力時における正相出力および逆相出力
の出力値と、第３の増幅器の無入力時における正相出力
および逆相出力の出力値と第３の増幅器の正相出力およ
び逆相出力とを同一値に設定することにより、第１の増
幅器と第２の増幅器それぞれにおいて生じるオフセット
を第２の増幅器においてほぼ完全にキャンセルすること
ができる。
【００６９】第２８の発明は、第２７の発明に従属する
光受信器であって、第３の増幅器の差動入力に対する正
相出力の比率としての増幅率と、第３の増幅器の差動入
力に対する逆相出力の比率としての増幅率とが、それぞ
れ０．５付近に設定されていることを特徴とする。
光受信器であって、第３の増幅器の差動入力に対する正
相出力の比率としての増幅率と、第３の増幅器の差動入
力に対する逆相出力の比率としての増幅率とが、それぞ
れ０．５付近に設定されていることを特徴とする。
【００７０】上記のように、第２８の発明によれば、第
３の増幅器の正相出力レベルを第１の増幅器の正相出力
のちょうど中間値に設定することができ、また、第３の
差動増幅器の逆相出力レベルを第１の差動増幅器の逆相
出力のちょうど中間値に設定することができるため、第
２の増幅器での増幅が正確に行なえ、信号の再生が正し
く行なわれる。
３の増幅器の正相出力レベルを第１の増幅器の正相出力
のちょうど中間値に設定することができ、また、第３の
差動増幅器の逆相出力レベルを第１の差動増幅器の逆相
出力のちょうど中間値に設定することができるため、第
２の増幅器での増幅が正確に行なえ、信号の再生が正し
く行なわれる。
【００７１】第２９の発明は、第２８の発明に従属する
光受信器であって、第１の増幅器は、少なくとも互いの
ソースが共通接続された第１および第２のトランジスタ
と、第１および第２のトランジスタの共通接続されたソ
ースに接続される第１の電流源と、第１のトランジスタ
のドレインと電源線との間に介挿される第１の抵抗と、
第２のトランジスタのドレインと電源線との間に介挿さ
れる第２の抵抗とを含み、第３の増幅器は、少なくとも
第３および第４のトランジスタと、第２の電流源と、第
３のトランジスタのソースと第２の電流源との間に介挿
される第３の抵抗と、第４のトランジスタのソースと第
２の電流源との間に介挿される第４の抵抗と、第３のト
ランジスタのドレインと電源線との間に介挿される第５
の抵抗と、第４のトランジスタのドレインと電源線との
間に介挿される第６の抵抗とを含み、第１の抵抗の抵抗
値と第１の電流源の設定電流値との積をＰ１とおき、第
２の抵抗の抵抗値と第１の電流源の設定電流値との積を
Ｐ２とおき、第５の抵抗の抵抗値と第２の電流源の設定
電流値との積をＰ３とおき、第６の抵抗の抵抗値と第２
の電流源の設定電流値との積をＰ４とおいた場合、Ｐ１
＝Ｐ２＝Ｐ３＝Ｐ４の関係が成立するように、第１，第
２，第５および第６の抵抗の抵抗値と、第１および第２
の電流源の設定電流値とが選ばれていることを特徴とす
る。
光受信器であって、第１の増幅器は、少なくとも互いの
ソースが共通接続された第１および第２のトランジスタ
と、第１および第２のトランジスタの共通接続されたソ
ースに接続される第１の電流源と、第１のトランジスタ
のドレインと電源線との間に介挿される第１の抵抗と、
第２のトランジスタのドレインと電源線との間に介挿さ
れる第２の抵抗とを含み、第３の増幅器は、少なくとも
第３および第４のトランジスタと、第２の電流源と、第
３のトランジスタのソースと第２の電流源との間に介挿
される第３の抵抗と、第４のトランジスタのソースと第
２の電流源との間に介挿される第４の抵抗と、第３のト
ランジスタのドレインと電源線との間に介挿される第５
の抵抗と、第４のトランジスタのドレインと電源線との
間に介挿される第６の抵抗とを含み、第１の抵抗の抵抗
値と第１の電流源の設定電流値との積をＰ１とおき、第
２の抵抗の抵抗値と第１の電流源の設定電流値との積を
Ｐ２とおき、第５の抵抗の抵抗値と第２の電流源の設定
電流値との積をＰ３とおき、第６の抵抗の抵抗値と第２
の電流源の設定電流値との積をＰ４とおいた場合、Ｐ１
＝Ｐ２＝Ｐ３＝Ｐ４の関係が成立するように、第１，第
２，第５および第６の抵抗の抵抗値と、第１および第２
の電流源の設定電流値とが選ばれていることを特徴とす
る。
【００７２】上記のように、第２９の発明によれば、各
抵抗の抵抗値と電流源の設定電流値との積を相互に同一
値とすることにより、第１の増幅器と第３の増幅器の差
動入力が無入力時の出力レベルを同一にすることが可能
になる。
抵抗の抵抗値と電流源の設定電流値との積を相互に同一
値とすることにより、第１の増幅器と第３の増幅器の差
動入力が無入力時の出力レベルを同一にすることが可能
になる。
【００７３】第３０の発明は、第２９の発明に従属する
光受信器であって、第１，第２，第５および第６の抵抗
の抵抗値が互いに等しい値に選ばれ、第３および第４の
抵抗の抵抗値が互いに等しい値に選ばれ、第１の電流源
の設定電流値と第２の電流源の設定電流値とが等しい値
に選ばれることを特徴とする。
光受信器であって、第１，第２，第５および第６の抵抗
の抵抗値が互いに等しい値に選ばれ、第３および第４の
抵抗の抵抗値が互いに等しい値に選ばれ、第１の電流源
の設定電流値と第２の電流源の設定電流値とが等しい値
に選ばれることを特徴とする。
【００７４】上記のように、第３０の発明によれば、各
素子の定数が揃えられているため、温度変動や電源電圧
変動に伴う第１の増幅器の出力の変動と、第３の増幅器
の出力の変動とを同一にすることができる。その結果、
耐環境特性を備えた光受信器を提供することが可能とな
る。
素子の定数が揃えられているため、温度変動や電源電圧
変動に伴う第１の増幅器の出力の変動と、第３の増幅器
の出力の変動とを同一にすることができる。その結果、
耐環境特性を備えた光受信器を提供することが可能とな
る。
【００７５】第３１の発明は、第２６の発明に従属する
光受信器であって、第１および第２のピーク検出器は、
互いに同一の回路構成を有している。
光受信器であって、第１および第２のピーク検出器は、
互いに同一の回路構成を有している。
【００７６】上記のように、第３１の発明によれば、第
１および第２のピーク検出器の回路構成を同一にしてい
るため、第３の増幅器においてこれらピーク検出回路の
出力の差を取ることで、これらピーク検出回路の出力の
誤差成分をキャンセルすることができる。
１および第２のピーク検出器の回路構成を同一にしてい
るため、第３の増幅器においてこれらピーク検出回路の
出力の差を取ることで、これらピーク検出回路の出力の
誤差成分をキャンセルすることができる。
【００７７】第３２の発明は、第２５の発明に従属する
光受信器であって、中間値生成部は、第１の増幅器の正
相出力の低域成分のみを通過させる第１のローパスフィ
ルタと、第１の増幅器の逆相出力の低域成分のみを通過
させる第２のローパスフィルタとを含んでいる。
光受信器であって、中間値生成部は、第１の増幅器の正
相出力の低域成分のみを通過させる第１のローパスフィ
ルタと、第１の増幅器の逆相出力の低域成分のみを通過
させる第２のローパスフィルタとを含んでいる。
【００７８】上記のように、第３２の発明によれば、よ
り簡単な構成で第１および第２の中間値を得ることがで
きる。
り簡単な構成で第１および第２の中間値を得ることがで
きる。
【００７９】第３３の発明は、第２５の発明に従属する
光受信器であって、第２の増幅器は、増幅結果を正相出
力および逆相出力の形態で差動出力し、第２の増幅器の
正相出力および逆相出力のいずれか一方をしきい値とし
ていずれか他方を弁別することにより、第２の増幅器の
増幅結果をディジタル波形に成型するコンパレータをさ
らに備えている。
光受信器であって、第２の増幅器は、増幅結果を正相出
力および逆相出力の形態で差動出力し、第２の増幅器の
正相出力および逆相出力のいずれか一方をしきい値とし
ていずれか他方を弁別することにより、第２の増幅器の
増幅結果をディジタル波形に成型するコンパレータをさ
らに備えている。
【００８０】上記のように、第３３の発明によれば、第
２の増幅器から出力される両極性信号の両相（すなわ
ち、正相出力および逆相出力）を、それぞれコンパレー
タの信号入力およびリファレンス入力として与えてパル
ス再生を行うようにしているため、リファレンス信号を
新たに生成する手段が不要になり回路規模を小さくする
ことができる。また、両相出力それぞれに重畳するコモ
ンモード雑音成分が除去可能となること、および、増幅
器で発生し両相信号それぞれに独立に重畳する雑音成分
の影響を軽減することができることによって、雑音に対
する耐性を向上することができる。
２の増幅器から出力される両極性信号の両相（すなわ
ち、正相出力および逆相出力）を、それぞれコンパレー
タの信号入力およびリファレンス入力として与えてパル
ス再生を行うようにしているため、リファレンス信号を
新たに生成する手段が不要になり回路規模を小さくする
ことができる。また、両相出力それぞれに重畳するコモ
ンモード雑音成分が除去可能となること、および、増幅
器で発生し両相信号それぞれに独立に重畳する雑音成分
の影響を軽減することができることによって、雑音に対
する耐性を向上することができる。
【００８１】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態に係る増幅回路の構成を示すブロッ
ク図である。図１において、本実施形態の増幅回路は、
第１の差動増幅器１１と、第１のピーク検出部１２と、
第２のピーク検出部１３と、第２の差動増幅器１４と、
複合差動増幅器１５とを備えている。
明の第１の実施形態に係る増幅回路の構成を示すブロッ
ク図である。図１において、本実施形態の増幅回路は、
第１の差動増幅器１１と、第１のピーク検出部１２と、
第２のピーク検出部１３と、第２の差動増幅器１４と、
複合差動増幅器１５とを備えている。
【００８２】第１の差動増幅器１１の信号入力端子Ｓに
は、増幅すべき信号が供給され、差動増幅器１１のリフ
ァレンス入力端子Ｒには、リファレンス信号が供給され
る。第１の差動増幅器１１は、信号入力端子Ｓに入力さ
れる信号とリファレンス入力端子Ｒに入力されるリファ
レンス信号との差成分を増幅する。第１の差動増幅器１
１は、増幅結果を正相出力および逆相出力の両方に差動
出力する。
は、増幅すべき信号が供給され、差動増幅器１１のリフ
ァレンス入力端子Ｒには、リファレンス信号が供給され
る。第１の差動増幅器１１は、信号入力端子Ｓに入力さ
れる信号とリファレンス入力端子Ｒに入力されるリファ
レンス信号との差成分を増幅する。第１の差動増幅器１
１は、増幅結果を正相出力および逆相出力の両方に差動
出力する。
【００８３】第１のピーク検出部１２は、第１の差動増
幅器１１の正相出力を入力し、そのピーク値を検出して
保持する。第２のピーク検出部１３は、第１の差動増幅
器１１の逆相出力を入力し、そのピーク値を検出して保
持する。第１のピーク検出部１２の出力は、第２の差動
増幅器１４の信号入力端子Ｓに供給され、第２のピーク
検出部１３の出力は、第２の差動増幅器１４のリファレ
ンス入力端子Ｒに供給される。第２の差動増幅器１４も
第１の差動増幅器１１と同様に、増幅結果を正相出力お
よび逆相出力の両方に差動出力する。そして、第２の差
動増幅器１４の正相出力は、第１の差動増幅器１１の正
相出力の中間値を示し、第２の差動増幅器１４の逆相出
力は、第１の差動増幅器１１の逆相出力の中間値を示
す。すなわち、これら第１および第２のピーク検出部１
２および１３と、第２の差動増幅器１４とで、第１の差
動増幅器１１の正相出力の中間値および逆相出力の中間
値を生成する中間値生成部を構成している。
幅器１１の正相出力を入力し、そのピーク値を検出して
保持する。第２のピーク検出部１３は、第１の差動増幅
器１１の逆相出力を入力し、そのピーク値を検出して保
持する。第１のピーク検出部１２の出力は、第２の差動
増幅器１４の信号入力端子Ｓに供給され、第２のピーク
検出部１３の出力は、第２の差動増幅器１４のリファレ
ンス入力端子Ｒに供給される。第２の差動増幅器１４も
第１の差動増幅器１１と同様に、増幅結果を正相出力お
よび逆相出力の両方に差動出力する。そして、第２の差
動増幅器１４の正相出力は、第１の差動増幅器１１の正
相出力の中間値を示し、第２の差動増幅器１４の逆相出
力は、第１の差動増幅器１１の逆相出力の中間値を示
す。すなわち、これら第１および第２のピーク検出部１
２および１３と、第２の差動増幅器１４とで、第１の差
動増幅器１１の正相出力の中間値および逆相出力の中間
値を生成する中間値生成部を構成している。
【００８４】複合差動増幅器１５は、第１および第２の
信号入力端子Ｓ１およびＳ２と、第１および第２のリフ
ァレンス入力端子Ｒ１およびＲ２とを備えており、第１
の信号入力端子Ｓ１には第１の差動増幅器１１の正相出
力が、第２の信号入力端子Ｓ２には第１の差動増幅器１
１の逆相出力が、第１のリファレンス入力端子Ｒ１には
第２の差動増幅器１４の正相出力が、第２のリファレン
ス入力端子Ｒ２には第２の差動増幅器１４の逆相出力
が、それぞれ供給される。
信号入力端子Ｓ１およびＳ２と、第１および第２のリフ
ァレンス入力端子Ｒ１およびＲ２とを備えており、第１
の信号入力端子Ｓ１には第１の差動増幅器１１の正相出
力が、第２の信号入力端子Ｓ２には第１の差動増幅器１
１の逆相出力が、第１のリファレンス入力端子Ｒ１には
第２の差動増幅器１４の正相出力が、第２のリファレン
ス入力端子Ｒ２には第２の差動増幅器１４の逆相出力
が、それぞれ供給される。
【００８５】今、複合差動増幅器１５の第１および第２
の信号入力端子Ｓ１およびＳ２の入力電圧をそれぞれＶ
S1およびＶS2とし、第１および第２のリファレンス入力
端子Ｒ１およびＲ２の入力電圧をそれぞれＶR1およびＶ
R2とする。そして、複合差動増幅器１５の無入力時（す
なわち、（ＶS1−ＶR1）と（ＶS2−ＶR2）とがそれぞれ
０である場合）の、正相出力と逆相出力の直流レベルを
Ｖos15とし、差動入力に対する正相出力および逆相出力
それぞれの増幅率をＡ15とした場合、複合差動増幅器１
５の正相出力Ｖout および逆相出力／Ｖout は、それぞ
れ、次式（１）および（２）の関係を満たす。 Ｖout ＝ＶOS15＋Ａ15＊｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝ …（１） ／Ｖout ＝ＶOS15−Ａ15＊｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝ …（２）
の信号入力端子Ｓ１およびＳ２の入力電圧をそれぞれＶ
S1およびＶS2とし、第１および第２のリファレンス入力
端子Ｒ１およびＲ２の入力電圧をそれぞれＶR1およびＶ
R2とする。そして、複合差動増幅器１５の無入力時（す
なわち、（ＶS1−ＶR1）と（ＶS2−ＶR2）とがそれぞれ
０である場合）の、正相出力と逆相出力の直流レベルを
Ｖos15とし、差動入力に対する正相出力および逆相出力
それぞれの増幅率をＡ15とした場合、複合差動増幅器１
５の正相出力Ｖout および逆相出力／Ｖout は、それぞ
れ、次式（１）および（２）の関係を満たす。 Ｖout ＝ＶOS15＋Ａ15＊｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝ …（１） ／Ｖout ＝ＶOS15−Ａ15＊｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝ …（２）
【００８６】図２は、図１における第１の差動増幅器１
１のより詳細な構成の一例を示す回路図である。図２に
おいて、信号入力端子Ｓおよびリファレンス入力端子Ｒ
は、それぞれ、トランジスタ２０１および２０２のゲー
トに接続される。トランジスタ２０１および２０２の各
ソースは、電流源２３に接続される。トランジスタ４０
１および４０２のドレインは、それぞれ、抵抗２１１お
よび２１２を介して電源線に接続される。また、トラン
ジスタ２０１および２０２のドレインは、それぞれ、ト
ランジスタ２２１および２２２のゲートに接続される。
トランジスタ２２１および２２２の各ドレインは、電源
線に接続される。トランジスタ２２１および２２２のソ
ースは、それぞれ、電流源２４１および２４２に接続さ
れる。また、トランジスタ２２１および２２２のソース
は、それぞれ、正相出力端子および逆相出力端子に接続
される。なお、抵抗２１１および２１２のそれぞれの抵
抗値は、互いに同一の値に設定される。
１のより詳細な構成の一例を示す回路図である。図２に
おいて、信号入力端子Ｓおよびリファレンス入力端子Ｒ
は、それぞれ、トランジスタ２０１および２０２のゲー
トに接続される。トランジスタ２０１および２０２の各
ソースは、電流源２３に接続される。トランジスタ４０
１および４０２のドレインは、それぞれ、抵抗２１１お
よび２１２を介して電源線に接続される。また、トラン
ジスタ２０１および２０２のドレインは、それぞれ、ト
ランジスタ２２１および２２２のゲートに接続される。
トランジスタ２２１および２２２の各ドレインは、電源
線に接続される。トランジスタ２２１および２２２のソ
ースは、それぞれ、電流源２４１および２４２に接続さ
れる。また、トランジスタ２２１および２２２のソース
は、それぞれ、正相出力端子および逆相出力端子に接続
される。なお、抵抗２１１および２１２のそれぞれの抵
抗値は、互いに同一の値に設定される。
【００８７】図３は、図１における第１のピーク検出部
１２のより詳細な構成の一例を示す回路図である。図３
において、オペアンプ３１の“＋”側入力端子には、第
１の差動増幅器１１の正相出力が入力される。オペアン
プ３１の出力は、ダイオード３２のアノードに供給され
る。ダイオード３２のカソードは、ピーク保持用コンデ
ンサ３３に接続されると共に、トランジスタ３４のゲー
トに接続される。トランジスタ３４のドレインは電源線
に接続される。トランジスタ３４のソースは、電流源３
５に接続される。トランジスタ３４のソースは、出力端
子に接続される。また、トランジスタ３４のソース出力
は、オペアンプ３１の“−”側入力端子にフィードバッ
クされる。なお、第２のピーク検出部１３の回路構成も
図３と全く同様である。
１２のより詳細な構成の一例を示す回路図である。図３
において、オペアンプ３１の“＋”側入力端子には、第
１の差動増幅器１１の正相出力が入力される。オペアン
プ３１の出力は、ダイオード３２のアノードに供給され
る。ダイオード３２のカソードは、ピーク保持用コンデ
ンサ３３に接続されると共に、トランジスタ３４のゲー
トに接続される。トランジスタ３４のドレインは電源線
に接続される。トランジスタ３４のソースは、電流源３
５に接続される。トランジスタ３４のソースは、出力端
子に接続される。また、トランジスタ３４のソース出力
は、オペアンプ３１の“−”側入力端子にフィードバッ
クされる。なお、第２のピーク検出部１３の回路構成も
図３と全く同様である。
【００８８】図４は、図１における第２の差動増幅器１
４のより詳細な構成の一例を示す回路図である。図４に
おいて、信号入力端子Ｓおよびリファレンス入力端子Ｒ
は、それぞれ、トランジスタ４０１および４０２のゲー
トに接続される。トランジスタ４０１および４０２のソ
ースは、それぞれ、抵抗４２１および４２２を介して電
流源４４に接続される。トランジスタ４０１および４０
２のドレインは、それぞれ、抵抗４１１および４１２を
介して電源線に接続される。また、トランジスタ４０１
および４０２のドレインは、それぞれ、トランジスタ４
３１および４３２のゲートに接続される。トランジスタ
４３１および４３２の各ドレインは、電源線に接続され
る。トランジスタ４３１および４３２のソースは、それ
ぞれ、電流源４５１および４５２に接続される。また、
トランジスタ４３１および４３２のソースは、それぞ
れ、正相出力端子および逆相出力端子に接続される。な
お、抵抗４１１および４１２の抵抗値は、互いに同一の
値に設定されると共に、それぞれ、図２の抵抗２１１お
よび２１２の抵抗値とも同一の値に設定される。また、
電流源４４の電流値は、図２の電流源２３の電流値と同
一の値に設定される。
４のより詳細な構成の一例を示す回路図である。図４に
おいて、信号入力端子Ｓおよびリファレンス入力端子Ｒ
は、それぞれ、トランジスタ４０１および４０２のゲー
トに接続される。トランジスタ４０１および４０２のソ
ースは、それぞれ、抵抗４２１および４２２を介して電
流源４４に接続される。トランジスタ４０１および４０
２のドレインは、それぞれ、抵抗４１１および４１２を
介して電源線に接続される。また、トランジスタ４０１
および４０２のドレインは、それぞれ、トランジスタ４
３１および４３２のゲートに接続される。トランジスタ
４３１および４３２の各ドレインは、電源線に接続され
る。トランジスタ４３１および４３２のソースは、それ
ぞれ、電流源４５１および４５２に接続される。また、
トランジスタ４３１および４３２のソースは、それぞ
れ、正相出力端子および逆相出力端子に接続される。な
お、抵抗４１１および４１２の抵抗値は、互いに同一の
値に設定されると共に、それぞれ、図２の抵抗２１１お
よび２１２の抵抗値とも同一の値に設定される。また、
電流源４４の電流値は、図２の電流源２３の電流値と同
一の値に設定される。
【００８９】図５は、図１における複合差動増幅器１５
のより詳細な構成の一例を示す回路図である。図５にお
いて、第１の信号入力端子Ｓ１および第１のリファレン
ス入力端子Ｒ１は、それぞれ、トランジスタ５０１およ
び５０２のゲートに接続される。第２の信号入力端子Ｓ
２および第２のリファレンス入力端子Ｒ２は、それぞ
れ、トランジスタ５１２および５１１のゲートに接続さ
れる。トランジスタ５０１および５０２の各ソースは、
電流源５３に接続される。トランジスタ５１１および５
１２の各ソースは、電流源５４に接続される。トランジ
スタ５０１および５１２のドレインは、それぞれ、抵抗
５２１および５２２を介して電源線に接続される。トラ
ンジスタ５０２のドレインは、トランジスタ５１２のド
レインに接続される。トランジスタ５１１のドレイン
は、トランジスタ５０１のドレインに接続される。ま
た、トランジスタ５０１および５１２のドレインは、そ
れぞれ、トランジスタ５５２および５５１のゲートに接
続される。トランジスタ５５１および５５２の各ドレイ
ンは、電源線に接続される。トランジスタ５５１および
５５２のソースは、それぞれ、電流源５６１および５６
２に接続される。また、トランジスタ５５１および５５
２のソースは、それぞれ、正相出力端子および逆相出力
端子に接続される。
のより詳細な構成の一例を示す回路図である。図５にお
いて、第１の信号入力端子Ｓ１および第１のリファレン
ス入力端子Ｒ１は、それぞれ、トランジスタ５０１およ
び５０２のゲートに接続される。第２の信号入力端子Ｓ
２および第２のリファレンス入力端子Ｒ２は、それぞ
れ、トランジスタ５１２および５１１のゲートに接続さ
れる。トランジスタ５０１および５０２の各ソースは、
電流源５３に接続される。トランジスタ５１１および５
１２の各ソースは、電流源５４に接続される。トランジ
スタ５０１および５１２のドレインは、それぞれ、抵抗
５２１および５２２を介して電源線に接続される。トラ
ンジスタ５０２のドレインは、トランジスタ５１２のド
レインに接続される。トランジスタ５１１のドレイン
は、トランジスタ５０１のドレインに接続される。ま
た、トランジスタ５０１および５１２のドレインは、そ
れぞれ、トランジスタ５５２および５５１のゲートに接
続される。トランジスタ５５１および５５２の各ドレイ
ンは、電源線に接続される。トランジスタ５５１および
５５２のソースは、それぞれ、電流源５６１および５６
２に接続される。また、トランジスタ５５１および５５
２のソースは、それぞれ、正相出力端子および逆相出力
端子に接続される。
【００９０】上記のような構成を有する複合差動増幅器
１５では、第１の信号入力端子Ｓ１への入力信号と第１
のリファレンス入力端子Ｒ１への入力信号との電位差に
応じて、電流源５３の設定電流がトランジスタ５０１お
よび５０２に分流する。また、第２の信号入力端子Ｓ２
への入力信号と第２のリファレンス入力端子Ｒ２への入
力信号との電位差に応じて、電流源５４の設定電流がト
ランジスタ５１１および５１２に分流する。それぞれの
トランジスタ対で分流された電流が抵抗５２１および５
２２に流れることで、入力された電流信号が電圧信号に
変換されて出力される。また、トランジスタ５０１およ
び５１１の各ドレインが相互に接続されて電流が合成さ
れ、さらにトランジスタ５０２および５１２の各ドレイ
ンが相互に接続されて電流が合成されるため、複合差動
増幅器１５の正相出力および逆相出力は、それぞれ、前
述の式（１）および（２）で表現されるものとなる。こ
のように、複合差動増幅器１５は、２つの差動増幅器を
含み、出力段でこれら２つの差動増幅器の出力を合成す
るように構成されている。
１５では、第１の信号入力端子Ｓ１への入力信号と第１
のリファレンス入力端子Ｒ１への入力信号との電位差に
応じて、電流源５３の設定電流がトランジスタ５０１お
よび５０２に分流する。また、第２の信号入力端子Ｓ２
への入力信号と第２のリファレンス入力端子Ｒ２への入
力信号との電位差に応じて、電流源５４の設定電流がト
ランジスタ５１１および５１２に分流する。それぞれの
トランジスタ対で分流された電流が抵抗５２１および５
２２に流れることで、入力された電流信号が電圧信号に
変換されて出力される。また、トランジスタ５０１およ
び５１１の各ドレインが相互に接続されて電流が合成さ
れ、さらにトランジスタ５０２および５１２の各ドレイ
ンが相互に接続されて電流が合成されるため、複合差動
増幅器１５の正相出力および逆相出力は、それぞれ、前
述の式（１）および（２）で表現されるものとなる。こ
のように、複合差動増幅器１５は、２つの差動増幅器を
含み、出力段でこれら２つの差動増幅器の出力を合成す
るように構成されている。
【００９１】図６は、図１に示す増幅回路の各部の信号
の波形を示している。図６（ａ）において、波形１０１
は第１の差動増幅器１１の信号入力波形を、波形１０２
は第１の差動増幅器１１のリファレンス入力波形を、そ
れぞれ示している。図６（ｂ）において、波形１０４は
第１の差動増幅器１１の無入力時における正相出力およ
び逆相出力のレベルを、波形１０３１は第１の差動増幅
器１１の信号入力時における正相出力の波形を、波形１
０５１は第１の差動増幅器１１の信号入力時における逆
相出力の波形を、波形１０３２は第１のピーク検出部１
２の出力波形を、波形１０５２は第２のピーク検出部１
３の出力波形を、波形１０３３は第２の差動増幅器１４
の正相出力の波形を、波形１０５３は第２の差動増幅器
１４の逆相出力の波形を、それぞれ示している。なお、
図６（ｂ）において、ΔＶは信号入力波形１０１の平均
レベルとリファレンス入力波形１０２との誤差であり、
Ａ 11は差動増幅器１１の増幅率であり、Ｖ1 は信号入力
波形１０１の振幅であるものとする。図６（ｃ）におい
て、波形１０７は複合差動増幅器１５の無入力時（すな
わち、（ＶS1−ＶR1）と（ＶS2−ＶR2）とがそれぞれ０
である場合）における正相出力と逆相出力のレベルを、
波形１０６１は複合差動増幅器１５の信号入力時におけ
る正相出力の波形を、波形１０６２は複合差動増幅器１
５の信号入力時における逆相出力の波形を、それぞれ示
している。
の波形を示している。図６（ａ）において、波形１０１
は第１の差動増幅器１１の信号入力波形を、波形１０２
は第１の差動増幅器１１のリファレンス入力波形を、そ
れぞれ示している。図６（ｂ）において、波形１０４は
第１の差動増幅器１１の無入力時における正相出力およ
び逆相出力のレベルを、波形１０３１は第１の差動増幅
器１１の信号入力時における正相出力の波形を、波形１
０５１は第１の差動増幅器１１の信号入力時における逆
相出力の波形を、波形１０３２は第１のピーク検出部１
２の出力波形を、波形１０５２は第２のピーク検出部１
３の出力波形を、波形１０３３は第２の差動増幅器１４
の正相出力の波形を、波形１０５３は第２の差動増幅器
１４の逆相出力の波形を、それぞれ示している。なお、
図６（ｂ）において、ΔＶは信号入力波形１０１の平均
レベルとリファレンス入力波形１０２との誤差であり、
Ａ 11は差動増幅器１１の増幅率であり、Ｖ1 は信号入力
波形１０１の振幅であるものとする。図６（ｃ）におい
て、波形１０７は複合差動増幅器１５の無入力時（すな
わち、（ＶS1−ＶR1）と（ＶS2−ＶR2）とがそれぞれ０
である場合）における正相出力と逆相出力のレベルを、
波形１０６１は複合差動増幅器１５の信号入力時におけ
る正相出力の波形を、波形１０６２は複合差動増幅器１
５の信号入力時における逆相出力の波形を、それぞれ示
している。
【００９２】以下、図６を参照して、第１の実施形態に
係る増幅回路の動作を説明する。第１の差動増幅器１１
の無入力時（すなわち、信号入力とリファレンス入力と
が等しい場合）における正相出力と逆相出力のレベルＶ
OS11は、電源線の電圧レベルをＶｃｃとし、互いに同一
の値に設定される抵抗２１１および２１２の抵抗値をＲ
１とし、トランジスタ２２１および２２２のゲート−ソ
ース間電圧をＶGS 1 とし、電流源２３の設定電流値をＩ
23とした場合、次式（３）で示される。 ＶOS11＝Ｖｃｃ−（Ｒ１＊Ｉ23／２）−ＶGS1 …（３）
係る増幅回路の動作を説明する。第１の差動増幅器１１
の無入力時（すなわち、信号入力とリファレンス入力と
が等しい場合）における正相出力と逆相出力のレベルＶ
OS11は、電源線の電圧レベルをＶｃｃとし、互いに同一
の値に設定される抵抗２１１および２１２の抵抗値をＲ
１とし、トランジスタ２２１および２２２のゲート−ソ
ース間電圧をＶGS 1 とし、電流源２３の設定電流値をＩ
23とした場合、次式（３）で示される。 ＶOS11＝Ｖｃｃ−（Ｒ１＊Ｉ23／２）−ＶGS1 …（３）
【００９３】第２の差動増幅器１４の無入力時（すなわ
ち、信号入力とリファレンス入力とが等しい場合）にお
ける正相出力と逆相出力の出力レベルＶOS14は、抵抗４
１１および４１２の抵抗値を（抵抗２１１および２１２
の抵抗値と同一に設定されるため）Ｒ１とし、電流源４
４の設定電流値を（電流源２３の設定電流値と同一に設
定されるため）Ｉ23とし、トランジスタ４３１および４
３２のゲート−ソース間電圧をＶGS2とすると、次式
（４）で示される。 ＶOS14＝Ｖｃｃ−（Ｒ１＊Ｉ23／２）−ＶGS2 …（４）
ち、信号入力とリファレンス入力とが等しい場合）にお
ける正相出力と逆相出力の出力レベルＶOS14は、抵抗４
１１および４１２の抵抗値を（抵抗２１１および２１２
の抵抗値と同一に設定されるため）Ｒ１とし、電流源４
４の設定電流値を（電流源２３の設定電流値と同一に設
定されるため）Ｉ23とし、トランジスタ４３１および４
３２のゲート−ソース間電圧をＶGS2とすると、次式
（４）で示される。 ＶOS14＝Ｖｃｃ−（Ｒ１＊Ｉ23／２）−ＶGS2 …（４）
【００９４】ここで、電流源２４１，２４２，４５１お
よび４５２の電流値を相互に同一になるように設定し、
かつトランジスタ２２１，２２２，４３１および４３２
のゲート長およびゲート幅が相互に同一になるように設
定した場合、トランジスタ２２１および２２２のゲート
−ソース間電圧ＶGS1 と、トランジスタ４３１および４
３２のゲート−ソース間電圧ＶGS2 とが同一値になるた
め、ＶOS11とＶOS14とを同一値に設定できることが、上
式（３）および（４）から判る。そして、電源電圧が変
動した場合や、動作温度が変動した場合にも、設定電流
値の変動が同じになるように各電流源２４１，２４２，
４５１および４５２を構成した場合には、ＶOS11とＶ
OS14とが常に同一値になることが判る。
よび４５２の電流値を相互に同一になるように設定し、
かつトランジスタ２２１，２２２，４３１および４３２
のゲート長およびゲート幅が相互に同一になるように設
定した場合、トランジスタ２２１および２２２のゲート
−ソース間電圧ＶGS1 と、トランジスタ４３１および４
３２のゲート−ソース間電圧ＶGS2 とが同一値になるた
め、ＶOS11とＶOS14とを同一値に設定できることが、上
式（３）および（４）から判る。そして、電源電圧が変
動した場合や、動作温度が変動した場合にも、設定電流
値の変動が同じになるように各電流源２４１，２４２，
４５１および４５２を構成した場合には、ＶOS11とＶ
OS14とが常に同一値になることが判る。
【００９５】また、第２の差動増幅器１４の差動入力に
対する差動出力の比率としての増幅率Ａ14は、抵抗４１
１および４１２の抵抗値をＲ１とおき、抵抗４２１およ
び４２２の抵抗値をＲ２とおき、トランジスタ４０１お
よび４０２のトランスコンダクタンスをｇｍ１とおいた
場合、次式（５）で示される。 Ａ14＝Ｒ１／｛Ｒ２＋（１／ｇｍ１）｝ …（５）
対する差動出力の比率としての増幅率Ａ14は、抵抗４１
１および４１２の抵抗値をＲ１とおき、抵抗４２１およ
び４２２の抵抗値をＲ２とおき、トランジスタ４０１お
よび４０２のトランスコンダクタンスをｇｍ１とおいた
場合、次式（５）で示される。 Ａ14＝Ｒ１／｛Ｒ２＋（１／ｇｍ１）｝ …（５）
【００９６】トランスコンダクタンスｇｍ１が十分に大
きな値となるようにトランジスタ４０１および４０２を
設計し、抵抗値Ｒ１およびＲ２が互いにほぼ同一値にな
るように選択することで、増幅率Ａ14をほぼ１に設定す
ることができる。
きな値となるようにトランジスタ４０１および４０２を
設計し、抵抗値Ｒ１およびＲ２が互いにほぼ同一値にな
るように選択することで、増幅率Ａ14をほぼ１に設定す
ることができる。
【００９７】この場合、第２の差動増幅器１４におい
て、差動入力に対する正相出力の比率としての増幅率お
よび差動入力に対する逆相出力の比率としての増幅率
は、それぞれ０．５となる。また、抵抗値Ｒ１およびＲ
２のみにより、これら増幅率が決定されるため、電源電
圧の変動や動作温度の変動に対して、安定して増幅率を
０．５に保つことができる。
て、差動入力に対する正相出力の比率としての増幅率お
よび差動入力に対する逆相出力の比率としての増幅率
は、それぞれ０．５となる。また、抵抗値Ｒ１およびＲ
２のみにより、これら増幅率が決定されるため、電源電
圧の変動や動作温度の変動に対して、安定して増幅率を
０．５に保つことができる。
【００９８】第１の差動増幅器１１の信号入力端子Ｓに
波形１０１で示す信号が入力され、リファレンス入力端
子Ｒに波形１０２で示す信号が入力される場合、第１の
差動増幅器１１の正相出力および逆相出力の信号波形
は、それぞれ、波形１０３１および１０５１で示される
ものとなる。今、信号波形１０１の振幅をＶ1 とし、信
号波形１０２から信号波形１０１の平均値までの電位差
を△Ｖとおき、第１の差動増幅器１１の無入力時の正相
出力および逆相出力の出力電圧をＶOS11とおき、第１の
差動増幅器１１の差動入力に対する正相出力および逆相
出力それぞれの比率としての増幅率をＡ11とおくと、第
１および第２のピーク検出部１２および１３の出力Ｖ
max12 およびＶmax13 は、それぞれ、次式（６）および
（７）で示される。 Ｖmax12 ＝ＶOS11＋（Ａ11＊△Ｖ）＋（Ａ11＊Ｖ1 ／２） …（６） Ｖmax13 ＝ＶOS11−（Ａ11＊△Ｖ）＋（Ａ11＊Ｖ1 ／２） …（７）
波形１０１で示す信号が入力され、リファレンス入力端
子Ｒに波形１０２で示す信号が入力される場合、第１の
差動増幅器１１の正相出力および逆相出力の信号波形
は、それぞれ、波形１０３１および１０５１で示される
ものとなる。今、信号波形１０１の振幅をＶ1 とし、信
号波形１０２から信号波形１０１の平均値までの電位差
を△Ｖとおき、第１の差動増幅器１１の無入力時の正相
出力および逆相出力の出力電圧をＶOS11とおき、第１の
差動増幅器１１の差動入力に対する正相出力および逆相
出力それぞれの比率としての増幅率をＡ11とおくと、第
１および第２のピーク検出部１２および１３の出力Ｖ
max12 およびＶmax13 は、それぞれ、次式（６）および
（７）で示される。 Ｖmax12 ＝ＶOS11＋（Ａ11＊△Ｖ）＋（Ａ11＊Ｖ1 ／２） …（６） Ｖmax13 ＝ＶOS11−（Ａ11＊△Ｖ）＋（Ａ11＊Ｖ1 ／２） …（７）
【００９９】次に、第２の差動増幅器１４の正相出力の
電位レベルＶout14 と、逆相出力の電位レベル／Ｖ
out14 とを、それぞれ、次式（８）および（９）に示
す。ここで、第２の差動増幅器１４の差動入力に対する
正相出力および逆相出力のそれぞれの比率である増幅率
は０．５となることと、無入力時の正相出力および逆相
出力の出力電圧レベルは、上記記述よりＶOS11となるこ
とを利用する。 Ｖout14 ＝ＶOS11＋｛０．５＊（Ｖmax12 −Ｖmax13 ）｝ ＝ＶOS11＋（Ａ11＊△Ｖ） …（８） ／Ｖout14 ＝ＶOS11−｛０．５＊（Ｖmax12 −Ｖmax13 ）｝ ＝ＶOS11−（Ａ11＊△Ｖ） …（９）
電位レベルＶout14 と、逆相出力の電位レベル／Ｖ
out14 とを、それぞれ、次式（８）および（９）に示
す。ここで、第２の差動増幅器１４の差動入力に対する
正相出力および逆相出力のそれぞれの比率である増幅率
は０．５となることと、無入力時の正相出力および逆相
出力の出力電圧レベルは、上記記述よりＶOS11となるこ
とを利用する。 Ｖout14 ＝ＶOS11＋｛０．５＊（Ｖmax12 −Ｖmax13 ）｝ ＝ＶOS11＋（Ａ11＊△Ｖ） …（８） ／Ｖout14 ＝ＶOS11−｛０．５＊（Ｖmax12 −Ｖmax13 ）｝ ＝ＶOS11−（Ａ11＊△Ｖ） …（９）
【０１００】第２の差動増幅器１４の正相出力である信
号波形１０３３の電圧レベルはＶou t14 であり、この値
は差動増幅器１１の正相出力の信号波形１０３１の平均
値レベルと一致する。
号波形１０３３の電圧レベルはＶou t14 であり、この値
は差動増幅器１１の正相出力の信号波形１０３１の平均
値レベルと一致する。
【０１０１】また、第２の差動増幅器１４の逆相出力で
ある信号波形１０５３の電圧レベルは／Ｖout14 であ
り、この値は差動増幅器１１の逆相出力の信号波形１０
５１の平均値レベルと一致する。
ある信号波形１０５３の電圧レベルは／Ｖout14 であ
り、この値は差動増幅器１１の逆相出力の信号波形１０
５１の平均値レベルと一致する。
【０１０２】複合差動増幅器１５において、第１の信号
入力端子Ｓ１には、信号波形１０３１で示される第１の
差動増幅器１１の正相出力が与えられ、第１のリファレ
ンス入力端子Ｒ１には、信号波形１０３３で示される第
２の差動増幅器１４の正相出力が与えられる。また、第
２の信号入力端子Ｓ２には、信号波形１０５１で示され
る第１の差動増幅器１１の逆相出力が与えられ、第２の
リファレンス入力端子Ｒ２には、信号波形１０５３で示
される第２の差動増幅器１４の逆相出力が与えられる。
入力端子Ｓ１には、信号波形１０３１で示される第１の
差動増幅器１１の正相出力が与えられ、第１のリファレ
ンス入力端子Ｒ１には、信号波形１０３３で示される第
２の差動増幅器１４の正相出力が与えられる。また、第
２の信号入力端子Ｓ２には、信号波形１０５１で示され
る第１の差動増幅器１１の逆相出力が与えられ、第２の
リファレンス入力端子Ｒ２には、信号波形１０５３で示
される第２の差動増幅器１４の逆相出力が与えられる。
【０１０３】今、複合差動増幅器１５の増幅率をＡ15と
し、無入力時の正相出力および逆相出力の電圧レベルを
ＶOS15とした場合、複合差動増幅器１５の正相出力とし
て、 ＶOS15＋Ａ15＊｛（ＶS1−ＶR1）＋（ＶR2−ＶS2）｝ で示される出力が得られ、逆相出力として、 ＶOS15−Ａ15＊｛（ＶS1−ＶR1）＋（ＶR2−ＶS2）｝ で示される出力が得られる。このことより、複合差動増
幅器１５の正相出力は、その振幅がＡ15＊（Ａ11＊Ｖ
1 ）で与えられ、その平均値がＶOS15と規定した、波形
１０７で示される。また、複合差動増幅器１５の逆相出
力は、その振幅が正相出力と同様にＡ15＊（Ａ11＊Ｖ
1 ）で与えられ、その平均値がＶOS15と規定した、波形
１０７で示され、位相が正相出力と１８０度反転する信
号波形１０６２となることが判る。これら正相出力およ
び逆相出力を、コンパレータ（図示せず）に入力するこ
とで、正確に“１”もしくは“０”の論理レベルを表す
出力が得られる。
し、無入力時の正相出力および逆相出力の電圧レベルを
ＶOS15とした場合、複合差動増幅器１５の正相出力とし
て、 ＶOS15＋Ａ15＊｛（ＶS1−ＶR1）＋（ＶR2−ＶS2）｝ で示される出力が得られ、逆相出力として、 ＶOS15−Ａ15＊｛（ＶS1−ＶR1）＋（ＶR2−ＶS2）｝ で示される出力が得られる。このことより、複合差動増
幅器１５の正相出力は、その振幅がＡ15＊（Ａ11＊Ｖ
1 ）で与えられ、その平均値がＶOS15と規定した、波形
１０７で示される。また、複合差動増幅器１５の逆相出
力は、その振幅が正相出力と同様にＡ15＊（Ａ11＊Ｖ
1 ）で与えられ、その平均値がＶOS15と規定した、波形
１０７で示され、位相が正相出力と１８０度反転する信
号波形１０６２となることが判る。これら正相出力およ
び逆相出力を、コンパレータ（図示せず）に入力するこ
とで、正確に“１”もしくは“０”の論理レベルを表す
出力が得られる。
【０１０４】次に、第１および第２の差動増幅器１１お
よび１４の無入力時の正相および逆相出力の出力電圧レ
ベルにオフセットが生じた場合を考慮する。このような
オフセットは、第１および第２の差動増幅器１１および
１４に設けられる抵抗素子の抵抗値にばらつきがあった
場合や、電流源の設定電流値にばらつきがあった場合等
に発生する。
よび１４の無入力時の正相および逆相出力の出力電圧レ
ベルにオフセットが生じた場合を考慮する。このような
オフセットは、第１および第２の差動増幅器１１および
１４に設けられる抵抗素子の抵抗値にばらつきがあった
場合や、電流源の設定電流値にばらつきがあった場合等
に発生する。
【０１０５】ここで、オフセット電圧を△Ｖ1 とおく。
第１の差動増幅器１１の無入力時の出力をＶOS11とした
場合、第２の差動増幅器１４の無入力時の出力レベル
は、ＶOS11＋△Ｖ1と表される。この場合、第２の差動
増幅器１４の正相出力Ｖout14 および逆相出力／Ｖ
out14 は、それぞれ、次式（１０）および（１１）で示
される。なお、次式（１０）および（１１）において、
Ａ11は第１の差動増幅器１１の増幅率であり、△Ｖは第
１の差動増幅器１１の信号入力の平均電圧レベルとリフ
ァレンス入力の電圧レベルとの差を示している。 Ｖout14 ＝ＶOS11＋△Ｖ1＋Ａ11＊△Ｖ …（１０） ／Ｖout14 ＝ＶOS11＋△Ｖ1−Ａ11＊△Ｖ …（１１）
第１の差動増幅器１１の無入力時の出力をＶOS11とした
場合、第２の差動増幅器１４の無入力時の出力レベル
は、ＶOS11＋△Ｖ1と表される。この場合、第２の差動
増幅器１４の正相出力Ｖout14 および逆相出力／Ｖ
out14 は、それぞれ、次式（１０）および（１１）で示
される。なお、次式（１０）および（１１）において、
Ａ11は第１の差動増幅器１１の増幅率であり、△Ｖは第
１の差動増幅器１１の信号入力の平均電圧レベルとリフ
ァレンス入力の電圧レベルとの差を示している。 Ｖout14 ＝ＶOS11＋△Ｖ1＋Ａ11＊△Ｖ …（１０） ／Ｖout14 ＝ＶOS11＋△Ｖ1−Ａ11＊△Ｖ …（１１）
【０１０６】また、複合差動増幅器１５の正相出力Ｖ
out15 および逆相出力／Ｖout15 は、それぞれ、次式
（１２）および（１３）で示される。 Ｖout15 ＝ＶOS15＋Ａ15＊（ＶS1−Ｖout14 −ＶS2＋／Ｖout14 ） …（１２） ／Ｖout15 ＝ＶOS15−Ａ15＊（ＶS1−Ｖout14 −ＶS2＋／Ｖout14 ） …（１３）
out15 および逆相出力／Ｖout15 は、それぞれ、次式
（１２）および（１３）で示される。 Ｖout15 ＝ＶOS15＋Ａ15＊（ＶS1−Ｖout14 −ＶS2＋／Ｖout14 ） …（１２） ／Ｖout15 ＝ＶOS15−Ａ15＊（ＶS1−Ｖout14 −ＶS2＋／Ｖout14 ） …（１３）
【０１０７】上式（１２）および（１３）に、前述の式
（１０）および（１１）を代入すると、ＶOS11と△Ｖ1
の項は消去されることが判る。すなわち、第１および第
２の差動増幅器１１および１４の無入力時の出力電圧レ
ベルにオフセットが生じる場合においても、複合差動増
幅器１５においてそのオフセット電圧成分がキャンセル
され、正確に信号成分を増幅することが可能であること
が判る。
（１０）および（１１）を代入すると、ＶOS11と△Ｖ1
の項は消去されることが判る。すなわち、第１および第
２の差動増幅器１１および１４の無入力時の出力電圧レ
ベルにオフセットが生じる場合においても、複合差動増
幅器１５においてそのオフセット電圧成分がキャンセル
され、正確に信号成分を増幅することが可能であること
が判る。
【０１０８】なお、第１および第２の差動増幅器１１お
よび１４における素子の定数を揃えることにより（すな
わち、抵抗２１１，２１２，４１１および４１２の各抵
抗値を同一とし、抵抗４２１および４２２の各抵抗値を
同一とし、電流源２３および４４の各設定電流値を同一
とすることにより）、温度変動や電源電圧変動に伴う第
１の差動増幅器１１の出力の変動と、第２の増幅器１４
の出力の変動とを同一にすることができる。その結果、
耐環境特性を持たせることが可能となる。
よび１４における素子の定数を揃えることにより（すな
わち、抵抗２１１，２１２，４１１および４１２の各抵
抗値を同一とし、抵抗４２１および４２２の各抵抗値を
同一とし、電流源２３および４４の各設定電流値を同一
とすることにより）、温度変動や電源電圧変動に伴う第
１の差動増幅器１１の出力の変動と、第２の増幅器１４
の出力の変動とを同一にすることができる。その結果、
耐環境特性を持たせることが可能となる。
【０１０９】しかしながら、上記のような耐環境特性を
望まないならば、素子定数を揃えなくとも良い。しかし
ながら、素子定数については、抵抗２１１の抵抗値と電
流源２３の設定電流値との積をＰ１とおき、抵抗２１２
の抵抗値と電流源２３の設定電流値との積をＰ２とお
き、抵抗４１１の抵抗値と電流源４４の設定電流値との
積をＰ３とおき、抵抗４１２の抵抗値と電流源４４の設
定電流値との積をＰ２とおいた場合、 Ｐ１＝Ｐ２＝Ｐ３＝Ｐ４ の関係が成立するように、抵抗２１１，２１２，４１１
および４１２の各抵抗値と、電流源２３および４４の各
設定電流値とが選ばれていることが必要となる。
望まないならば、素子定数を揃えなくとも良い。しかし
ながら、素子定数については、抵抗２１１の抵抗値と電
流源２３の設定電流値との積をＰ１とおき、抵抗２１２
の抵抗値と電流源２３の設定電流値との積をＰ２とお
き、抵抗４１１の抵抗値と電流源４４の設定電流値との
積をＰ３とおき、抵抗４１２の抵抗値と電流源４４の設
定電流値との積をＰ２とおいた場合、 Ｐ１＝Ｐ２＝Ｐ３＝Ｐ４ の関係が成立するように、抵抗２１１，２１２，４１１
および４１２の各抵抗値と、電流源２３および４４の各
設定電流値とが選ばれていることが必要となる。
【０１１０】（第２の実施形態）図７は、本発明の第２
の実施形態に係る増幅回路の構成を示すブロック図であ
る。この第２の実施形態の増幅回路は、互いに同一の回
路構成を有する複数の基本増幅部が縦続接続された構成
となっている。なお、図７では、３つの基本増幅部６０
ａ〜６０ｃが縦続接続されている場合を一例として示し
ている。また、最終段の基本増幅部６０ｃの後段には、
複合差動増幅器６５が接続されている。
の実施形態に係る増幅回路の構成を示すブロック図であ
る。この第２の実施形態の増幅回路は、互いに同一の回
路構成を有する複数の基本増幅部が縦続接続された構成
となっている。なお、図７では、３つの基本増幅部６０
ａ〜６０ｃが縦続接続されている場合を一例として示し
ている。また、最終段の基本増幅部６０ｃの後段には、
複合差動増幅器６５が接続されている。
【０１１１】図７において、初段の基本増幅部６０ａ
は、複合差動増幅器６１ａと、第１のピーク検出部６２
ａと、第２のピーク検出部６３ａと、差動増幅器６４ａ
とを備えている。複合差動増幅器６１ａは、第１および
第２の信号入力端子Ｓ１およびＳ２と、第１および第２
のリファレンス入力端子Ｒ１およびＲ２とを備えてお
り、第１の信号入力端子Ｓ１および第２のリファレンス
入力端子Ｒ２には増幅すべき信号が供給され、第２の信
号入力端子Ｓ２および第１のリファレンス入力端子Ｒ１
にはリファレンス信号が入力される。第１のピーク検出
部６２ａは、複合差動増幅器６１ａの正相出力を入力
し、そのピーク値を検出して保持する。第２のピーク検
出部６３ａは、複合差動増幅器６１ａの逆相出力を入力
し、そのピーク値を検出して保持する。差動増幅器６４
ａは、信号入力端子Ｓに第１のピーク検出部６２ａの出
力を入力し、リファレンス入力端子Ｒに第２のピーク検
出部６３ａの出力を入力し、それらを差動増幅する。
は、複合差動増幅器６１ａと、第１のピーク検出部６２
ａと、第２のピーク検出部６３ａと、差動増幅器６４ａ
とを備えている。複合差動増幅器６１ａは、第１および
第２の信号入力端子Ｓ１およびＳ２と、第１および第２
のリファレンス入力端子Ｒ１およびＲ２とを備えてお
り、第１の信号入力端子Ｓ１および第２のリファレンス
入力端子Ｒ２には増幅すべき信号が供給され、第２の信
号入力端子Ｓ２および第１のリファレンス入力端子Ｒ１
にはリファレンス信号が入力される。第１のピーク検出
部６２ａは、複合差動増幅器６１ａの正相出力を入力
し、そのピーク値を検出して保持する。第２のピーク検
出部６３ａは、複合差動増幅器６１ａの逆相出力を入力
し、そのピーク値を検出して保持する。差動増幅器６４
ａは、信号入力端子Ｓに第１のピーク検出部６２ａの出
力を入力し、リファレンス入力端子Ｒに第２のピーク検
出部６３ａの出力を入力し、それらを差動増幅する。
【０１１２】２段目の基本増幅部６０ｂは、複合差動増
幅器６１ｂと、第１のピーク検出部６２ｂと、第２のピ
ーク検出部６３ｂと、差動増幅器６４ｂとを備えてい
る。複合差動増幅器６１ｂにおいて、第１の信号入力端
子Ｓ１には前段の複合差動増幅器６１ａの正相出力が与
えられ、第２の信号入力端子Ｓ２には前段の複合差動増
幅器６１ａの逆相出力が与えられ、第１のリファレンス
入力端子Ｒ１には前段の差動増幅器６４ａの正相出力が
与えられ、第２のリファレンス入力端子Ｒ２には前段の
差動増幅器６４ａの逆相出力が与えられる。第１のピー
ク検出部６２ｂは、複合差動増幅器６１ｂの正相出力を
入力し、そのピーク値を検出して保持する。第２のピー
ク検出部６３ｂは、複合差動増幅器６１ｂの逆相出力を
入力し、そのピーク値を検出して保持する。差動増幅器
６４ｂは、信号入力端子Ｓに第１のピーク検出部６２ｂ
の出力を入力し、リファレンス入力端子Ｒに第２のピー
ク検出部６３ｂの出力を入力し、それらを差動増幅す
る。
幅器６１ｂと、第１のピーク検出部６２ｂと、第２のピ
ーク検出部６３ｂと、差動増幅器６４ｂとを備えてい
る。複合差動増幅器６１ｂにおいて、第１の信号入力端
子Ｓ１には前段の複合差動増幅器６１ａの正相出力が与
えられ、第２の信号入力端子Ｓ２には前段の複合差動増
幅器６１ａの逆相出力が与えられ、第１のリファレンス
入力端子Ｒ１には前段の差動増幅器６４ａの正相出力が
与えられ、第２のリファレンス入力端子Ｒ２には前段の
差動増幅器６４ａの逆相出力が与えられる。第１のピー
ク検出部６２ｂは、複合差動増幅器６１ｂの正相出力を
入力し、そのピーク値を検出して保持する。第２のピー
ク検出部６３ｂは、複合差動増幅器６１ｂの逆相出力を
入力し、そのピーク値を検出して保持する。差動増幅器
６４ｂは、信号入力端子Ｓに第１のピーク検出部６２ｂ
の出力を入力し、リファレンス入力端子Ｒに第２のピー
ク検出部６３ｂの出力を入力し、それらを差動増幅す
る。
【０１１３】３段目の基本増幅部６０ｃは、複合差動増
幅器６１ｃと、第１のピーク検出部６２ｃと、第２のピ
ーク検出部６３ｃと、差動増幅器６４ｃとを備えてい
る。複合差動増幅器６１ｃにおいて、第１の信号入力端
子Ｓ１には前段の複合差動増幅器６１ｂの正相出力が与
えられ、第２の信号入力端子Ｓ２には前段の複合差動増
幅器６１ｂの逆相出力が与えられ、第１のリファレンス
入力端子Ｒ１には前段の差動増幅器６４ｂの正相出力が
与えられ、第２のリファレンス入力端子Ｒ２には前段の
差動増幅器６４ｂの逆相出力が与えられる。第１のピー
ク検出部６２ｃは、複合差動増幅器６１ｃの正相出力を
入力し、そのピーク値を検出して保持する。第２のピー
ク検出部６３ｃは、複合差動増幅器６１ｃの逆相出力を
入力し、そのピーク値を検出して保持する。差動増幅器
６４ｃは、信号入力端子Ｓに第１のピーク検出部６２ｃ
の出力を入力し、リファレンス入力端子Ｒに第２のピー
ク検出部６３ｃの出力を入力し、それらを差動増幅す
る。
幅器６１ｃと、第１のピーク検出部６２ｃと、第２のピ
ーク検出部６３ｃと、差動増幅器６４ｃとを備えてい
る。複合差動増幅器６１ｃにおいて、第１の信号入力端
子Ｓ１には前段の複合差動増幅器６１ｂの正相出力が与
えられ、第２の信号入力端子Ｓ２には前段の複合差動増
幅器６１ｂの逆相出力が与えられ、第１のリファレンス
入力端子Ｒ１には前段の差動増幅器６４ｂの正相出力が
与えられ、第２のリファレンス入力端子Ｒ２には前段の
差動増幅器６４ｂの逆相出力が与えられる。第１のピー
ク検出部６２ｃは、複合差動増幅器６１ｃの正相出力を
入力し、そのピーク値を検出して保持する。第２のピー
ク検出部６３ｃは、複合差動増幅器６１ｃの逆相出力を
入力し、そのピーク値を検出して保持する。差動増幅器
６４ｃは、信号入力端子Ｓに第１のピーク検出部６２ｃ
の出力を入力し、リファレンス入力端子Ｒに第２のピー
ク検出部６３ｃの出力を入力し、それらを差動増幅す
る。
【０１１４】差動増幅器６５は、第１および第２の信号
入力端子Ｓ１およびＳ２と、第１および第２のリファレ
ンス入力端子Ｒ１およびＲ２とを備えており、第１の信
号入力端子Ｓ１には前段の複合差動増幅器６１ｃの正相
出力が与えられ、第２の信号入力端子Ｓ２には前段の複
合差動増幅器６１ｃの逆相出力が与えられ、第１のリフ
ァレンス入力端子Ｒ１には前段の差動増幅器６４ｃの正
相出力が与えられ、第２のリファレンス入力端子Ｒ２に
は前段の差動増幅器６４ｃの逆相出力が与えられる。
入力端子Ｓ１およびＳ２と、第１および第２のリファレ
ンス入力端子Ｒ１およびＲ２とを備えており、第１の信
号入力端子Ｓ１には前段の複合差動増幅器６１ｃの正相
出力が与えられ、第２の信号入力端子Ｓ２には前段の複
合差動増幅器６１ｃの逆相出力が与えられ、第１のリフ
ァレンス入力端子Ｒ１には前段の差動増幅器６４ｃの正
相出力が与えられ、第２のリファレンス入力端子Ｒ２に
は前段の差動増幅器６４ｃの逆相出力が与えられる。
【０１１５】ここで、複合差動増幅器６１ａ〜６１ｃお
よび６５は、互いに同一の回路構成、例えば図５に示す
ような回路構成を有している。また、第１のピーク検出
回路６２ａ〜６２ｃおよび第２のピーク検出回路６３ａ
〜６３ｃは、互いに同一の回路構成、例えば図３に示す
ような回路構成を有している。また、差動増幅器６４ａ
〜６４ｃは、互いに同一の回路構成、例えば図４に示す
ような回路構成を有している。従って、以下には、複合
差動増幅器６１ａ〜６１ｃおよび６５は、図５に示すよ
うな回路構成を、第１のピーク検出回路６２ａ〜６２ｃ
および第２のピーク検出回路６３ａ〜６３ｃは、図３に
示すような回路構成を、差動増幅器６４ａ〜６４ｃは、
図４に示すような回路構成を、それぞれ有するものとし
て説明を行う。
よび６５は、互いに同一の回路構成、例えば図５に示す
ような回路構成を有している。また、第１のピーク検出
回路６２ａ〜６２ｃおよび第２のピーク検出回路６３ａ
〜６３ｃは、互いに同一の回路構成、例えば図３に示す
ような回路構成を有している。また、差動増幅器６４ａ
〜６４ｃは、互いに同一の回路構成、例えば図４に示す
ような回路構成を有している。従って、以下には、複合
差動増幅器６１ａ〜６１ｃおよび６５は、図５に示すよ
うな回路構成を、第１のピーク検出回路６２ａ〜６２ｃ
および第２のピーク検出回路６３ａ〜６３ｃは、図３に
示すような回路構成を、差動増幅器６４ａ〜６４ｃは、
図４に示すような回路構成を、それぞれ有するものとし
て説明を行う。
【０１１６】なお、図７に示した各回路における素子定
数の設定については、図３〜図５を参照して説明した第
１の実施形態の対応するものと同様であって良い。さら
に、図４における抵抗４１１および４１２の抵抗値は、
図５における抵抗５２１および５２２と同一の抵抗値に
設定される。ここでは、この抵抗値をＲ３とおく。ま
た、電流源４４の設定電流値は、電流源５３に設定され
る電流値と電流源５４に設定される電流値とを合計した
電流値に設定される。電流源４４の設定電流値をＩ44と
おくと、電流源５３および５４の設定電流値は、０．５
＊Ｉ44となる。
数の設定については、図３〜図５を参照して説明した第
１の実施形態の対応するものと同様であって良い。さら
に、図４における抵抗４１１および４１２の抵抗値は、
図５における抵抗５２１および５２２と同一の抵抗値に
設定される。ここでは、この抵抗値をＲ３とおく。ま
た、電流源４４の設定電流値は、電流源５３に設定され
る電流値と電流源５４に設定される電流値とを合計した
電流値に設定される。電流源４４の設定電流値をＩ44と
おくと、電流源５３および５４の設定電流値は、０．５
＊Ｉ44となる。
【０１１７】図５の回路構成を有する複合差動増幅器６
１ａにおいて、差動入力が無入力時には、第１および第
２の信号入力端子Ｓ１およびＳ２の電圧ＶS1およびＶS2
と、第１および第２のリファレンス入力端子Ｒ１および
Ｒ２の電圧ＶR1およびＶR2との間に、 ＶS1＝ＶR1 ＶS2＝ＶR2 の関係が成り立つため、電流源５３に流れる電流は、ト
ランジスタ５０１および５０２に等しく分流され、電流
源５４に流れる電流は、トランジスタ５１１および５１
２に等しく分流される。そのため、抵抗５２１および５
２２には、それぞれ０．５＊Ｉ44の電流が流れることに
なる。抵抗５２１および５２２のそれぞれの抵抗値をＲ
３とし、トランジスタ５５１および５５２のそれぞれの
ゲートソース間電圧をＶgs3 とおき、電源電圧をＶｃｃ
とした場合、複合差動増幅器６１ａの無入力時における
正相出力および逆相出力の電圧レベルＶOS61は、次式
（１４）により表される。 ＶOS61＝Ｖｃｃ−（０．５＊Ｉ44＊Ｒ３）−Ｖgs3 …（１４）
１ａにおいて、差動入力が無入力時には、第１および第
２の信号入力端子Ｓ１およびＳ２の電圧ＶS1およびＶS2
と、第１および第２のリファレンス入力端子Ｒ１および
Ｒ２の電圧ＶR1およびＶR2との間に、 ＶS1＝ＶR1 ＶS2＝ＶR2 の関係が成り立つため、電流源５３に流れる電流は、ト
ランジスタ５０１および５０２に等しく分流され、電流
源５４に流れる電流は、トランジスタ５１１および５１
２に等しく分流される。そのため、抵抗５２１および５
２２には、それぞれ０．５＊Ｉ44の電流が流れることに
なる。抵抗５２１および５２２のそれぞれの抵抗値をＲ
３とし、トランジスタ５５１および５５２のそれぞれの
ゲートソース間電圧をＶgs3 とおき、電源電圧をＶｃｃ
とした場合、複合差動増幅器６１ａの無入力時における
正相出力および逆相出力の電圧レベルＶOS61は、次式
（１４）により表される。 ＶOS61＝Ｖｃｃ−（０．５＊Ｉ44＊Ｒ３）−Ｖgs3 …（１４）
【０１１８】次に、図４の回路構成を有する差動増幅器
６４ａの無入力時の出力電圧ＶOS64について説明する。
差動入力が無入力であるため、電流源４４に流れる電流
は、抵抗４１１および４１２に等しく分流される。この
ため、抵抗４１１および４１２の抵抗値をＲ３とし、ト
ランジスタ４３１および４３２のゲートソース間電圧を
Ｖgs4 とおいた場合、差動増幅器６４ａの無入力時の出
力電圧ＶOS64は、次式（１５）で示される。 ＶOS64＝Ｖｃｃ−（０．５＊Ｉ44＊Ｒ３）−Ｖgs4 …（１５）
６４ａの無入力時の出力電圧ＶOS64について説明する。
差動入力が無入力であるため、電流源４４に流れる電流
は、抵抗４１１および４１２に等しく分流される。この
ため、抵抗４１１および４１２の抵抗値をＲ３とし、ト
ランジスタ４３１および４３２のゲートソース間電圧を
Ｖgs4 とおいた場合、差動増幅器６４ａの無入力時の出
力電圧ＶOS64は、次式（１５）で示される。 ＶOS64＝Ｖｃｃ−（０．５＊Ｉ44＊Ｒ３）−Ｖgs4 …（１５）
【０１１９】電流源４５１，４５２，５６１および５６
２の設定電流値を相互に同一とし、トランジスタ４３
１，４３２，５５１および５５２のゲート長およびゲー
ト幅のサイズを相互に同一とすることで、Ｖgs3 とＶ
gs4 とを同一にすることができる。このとき、ＶOS61お
よびＶOS64は、互いに同じ値になる。
２の設定電流値を相互に同一とし、トランジスタ４３
１，４３２，５５１および５５２のゲート長およびゲー
ト幅のサイズを相互に同一とすることで、Ｖgs3 とＶ
gs4 とを同一にすることができる。このとき、ＶOS61お
よびＶOS64は、互いに同じ値になる。
【０１２０】複合差動増幅器６１ａおよび差動増幅器６
４ａの無入力時の出力レベルを同一に設定し、かつ差動
増幅器６４ａの差動入力に対する正相出力および逆相出
力それぞれの比率としての増幅率を０．５に設定するた
め、第１の実施形態の場合と同様に、差動増幅器６４ａ
の正相出力は、複合差動増幅器６１ａの正相出力におけ
る平均値レベルと同一となり、差動増幅器６４ａの逆相
出力は、複合差動増幅器６１ａの逆相出力における平均
値レベルと同一となる。すなわち、これら第１および第
２のピーク検出部６２ａおよび６３ａと、差動増幅器６
４ａとで、複合差動増幅器６１ａの正相出力の中間値お
よび逆相出力の中間値を生成する中間値生成部を構成し
ている。その結果、次段の複合差動増幅器６１ｂにより
信号の増幅が正確に行われることになる。
４ａの無入力時の出力レベルを同一に設定し、かつ差動
増幅器６４ａの差動入力に対する正相出力および逆相出
力それぞれの比率としての増幅率を０．５に設定するた
め、第１の実施形態の場合と同様に、差動増幅器６４ａ
の正相出力は、複合差動増幅器６１ａの正相出力におけ
る平均値レベルと同一となり、差動増幅器６４ａの逆相
出力は、複合差動増幅器６１ａの逆相出力における平均
値レベルと同一となる。すなわち、これら第１および第
２のピーク検出部６２ａおよび６３ａと、差動増幅器６
４ａとで、複合差動増幅器６１ａの正相出力の中間値お
よび逆相出力の中間値を生成する中間値生成部を構成し
ている。その結果、次段の複合差動増幅器６１ｂにより
信号の増幅が正確に行われることになる。
【０１２１】以上の動作が第２段の基本増幅部６０ｂと
第３段の基本増幅部６０ｃとの間、および第３段の基本
増幅部６０ｃと複合差動増幅器６５との間でも行われ
る。
第３段の基本増幅部６０ｃとの間、および第３段の基本
増幅部６０ｃと複合差動増幅器６５との間でも行われ
る。
【０１２２】ただし、以上説明した動作は誤差のない理
想的な場合を想定しており、実際の回路においては、誤
差が必ず生じ、その生じた誤差による影響を考慮する必
要がある。
想的な場合を想定しており、実際の回路においては、誤
差が必ず生じ、その生じた誤差による影響を考慮する必
要がある。
【０１２３】初段の基本増幅部６０ａにおける信号入力
の平均値に対するリファレンス電圧の電圧レベル差であ
る入力オフセット電圧をΔＶとし、複合差動増幅器６１
ａの増幅率をＡ、差動増幅器６４ａの増幅率の０．５か
らのずれをＡ’とした場合、次段の基本増幅部６０ｂの
複合差動増幅器６１ｂへの入力における信号入力の平均
電圧レベルに対するリファレンス入力電圧のレベル差
は、 ２＊Ａ＊Ａ’＊ΔＶ となる。
の平均値に対するリファレンス電圧の電圧レベル差であ
る入力オフセット電圧をΔＶとし、複合差動増幅器６１
ａの増幅率をＡ、差動増幅器６４ａの増幅率の０．５か
らのずれをＡ’とした場合、次段の基本増幅部６０ｂの
複合差動増幅器６１ｂへの入力における信号入力の平均
電圧レベルに対するリファレンス入力電圧のレベル差
は、 ２＊Ａ＊Ａ’＊ΔＶ となる。
【０１２４】入力信号の振幅をＶとおいた場合、複合差
動増幅器６１ｂの出力においては、その振幅がＡ＊Ｖと
なるため、出力対入力の比率αは、 α＝２＊Ａ＊Ａ’＊ΔＶ／Ａ＊Ｖ ＝２＊Ａ’＊ΔＶ／Ｖ となる。この比率αは、一段あたりの誤差量を示してい
る。
動増幅器６１ｂの出力においては、その振幅がＡ＊Ｖと
なるため、出力対入力の比率αは、 α＝２＊Ａ＊Ａ’＊ΔＶ／Ａ＊Ｖ ＝２＊Ａ’＊ΔＶ／Ｖ となる。この比率αは、一段あたりの誤差量を示してい
る。
【０１２５】基本増幅部の接続段数がＮである場合、各
段の入力においてΔＶだけのオフセットが加わるという
前提において、Ｎ段接続時の比率αｎは、 αｎ＝｛（２＊Ａ’）2 ＋（１／Ａ）2｝n/2 ＊ΔＶ／
Ｖ となる。
段の入力においてΔＶだけのオフセットが加わるという
前提において、Ｎ段接続時の比率αｎは、 αｎ＝｛（２＊Ａ’）2 ＋（１／Ａ）2｝n/2 ＊ΔＶ／
Ｖ となる。
【０１２６】すなわち、差動増幅器６４ａ，６４ｂ，６
４ｃにおける増幅率の０．５からのずれＡ’を十分に小
さくすることで、Ｎ段後のオフセット電圧を十分に小さ
くでき、正確な増幅が可能となることが判る。
４ｃにおける増幅率の０．５からのずれＡ’を十分に小
さくすることで、Ｎ段後のオフセット電圧を十分に小さ
くでき、正確な増幅が可能となることが判る。
【０１２７】（第３の実施形態）図８は、本発明の第３
の実施形態に係る光受信器の構成を示すブロック図であ
る。図８において、本実施形態の光受信器は、第１の実
施形態で述べた増幅回路（図１参照）と同様の回路構成
を有する増幅回路７０を用いて構成されている。本実施
形態の光受信器は、さらに光電変換素子７１と、前置増
幅器７２と、平均値出力部７３と、コンパレータ７８と
を備えている。
の実施形態に係る光受信器の構成を示すブロック図であ
る。図８において、本実施形態の光受信器は、第１の実
施形態で述べた増幅回路（図１参照）と同様の回路構成
を有する増幅回路７０を用いて構成されている。本実施
形態の光受信器は、さらに光電変換素子７１と、前置増
幅器７２と、平均値出力部７３と、コンパレータ７８と
を備えている。
【０１２８】光電変換素子７１は、入力される光信号を
電流信号に変換する。前置増幅器７２は、光電変換素子
７１から出力される電流信号を電圧信号に変換する。平
均値出力部７３は、前置増幅器７２の出力信号の振幅の
ほぼ中心の電圧レベルを出力する。
電流信号に変換する。前置増幅器７２は、光電変換素子
７１から出力される電流信号を電圧信号に変換する。平
均値出力部７３は、前置増幅器７２の出力信号の振幅の
ほぼ中心の電圧レベルを出力する。
【０１２９】増幅回路７０は、図１に示す増幅回路と同
様の構成であり、第１の差動増幅器１１と、第１のピー
ク値検出部１２と、第２のピーク値検出部１３と、第２
の差動増幅器１４と、複合差動増幅器１５とを備えてい
る。
様の構成であり、第１の差動増幅器１１と、第１のピー
ク値検出部１２と、第２のピーク値検出部１３と、第２
の差動増幅器１４と、複合差動増幅器１５とを備えてい
る。
【０１３０】第１の差動増幅器１１は、信号入力端子Ｓ
に前置増幅器７２の出力を受け、リファレンス入力端子
Ｒに平均値出力部７３の出力を受ける。第１の差動増幅
器１１の回路構成は、図２に示されている。第１および
第２のピーク検出部１２および１３は、互いに同一の回
路構成を有しており、当該回路構成は、図３に示されて
いる。第２の差動増幅器１４は、図１に示すものと同様
に、その増幅率が０．５に設定され、差動入力が無入力
時の出力電圧レベルが、第１の差動増幅器の無入力時の
出力電圧レベルと同一に設定される。第２の差動増幅器
１４の回路構成は、図４に示されている。複合差動増幅
器１５の回路構成は、図５に示されている。
に前置増幅器７２の出力を受け、リファレンス入力端子
Ｒに平均値出力部７３の出力を受ける。第１の差動増幅
器１１の回路構成は、図２に示されている。第１および
第２のピーク検出部１２および１３は、互いに同一の回
路構成を有しており、当該回路構成は、図３に示されて
いる。第２の差動増幅器１４は、図１に示すものと同様
に、その増幅率が０．５に設定され、差動入力が無入力
時の出力電圧レベルが、第１の差動増幅器の無入力時の
出力電圧レベルと同一に設定される。第２の差動増幅器
１４の回路構成は、図４に示されている。複合差動増幅
器１５の回路構成は、図５に示されている。
【０１３１】コンパレータ７８は、信号入力端子Ｓに複
合差動増幅器１５の正相出力を受け、リファレンス入力
端子Ｒに複合差動増幅器１５の逆相出力を受ける。
合差動増幅器１５の正相出力を受け、リファレンス入力
端子Ｒに複合差動増幅器１５の逆相出力を受ける。
【０１３２】図９は、図８に示す平均値出力部７３のよ
り詳細な構成を示す回路図である。図９において、前置
増幅器７２の出力は、入力信号の最大値を検出して保持
する最大値検出部８１と、入力信号の最小値を検出して
保持する最小値検出部８２とに入力される。最大値検出
部８１の出力と、最小値検出部８２の出力は、抵抗８３
１および８３２によって構成される抵抗分割回路によっ
て抵抗分割された後に出力される。ここで、抵抗８３１
および８３２は、互いに同一の抵抗値が設定される。従
って、これら抵抗８３１および８３２で構成される抵抗
分割回路からは、最大値検出部８１の出力と最小値検出
部８２の出力との中間値が出力されることとなる。
り詳細な構成を示す回路図である。図９において、前置
増幅器７２の出力は、入力信号の最大値を検出して保持
する最大値検出部８１と、入力信号の最小値を検出して
保持する最小値検出部８２とに入力される。最大値検出
部８１の出力と、最小値検出部８２の出力は、抵抗８３
１および８３２によって構成される抵抗分割回路によっ
て抵抗分割された後に出力される。ここで、抵抗８３１
および８３２は、互いに同一の抵抗値が設定される。従
って、これら抵抗８３１および８３２で構成される抵抗
分割回路からは、最大値検出部８１の出力と最小値検出
部８２の出力との中間値が出力されることとなる。
【０１３３】図１０は、図８に示す光受信器の各部の信
号の波形を示している。
号の波形を示している。
【０１３４】図１０（ａ）において、波形１１０１は光
電変換素子７１に入力される光信号の波形を示してい
る。
電変換素子７１に入力される光信号の波形を示してい
る。
【０１３５】図１０（ｂ）において、波形１１０２は前
置増幅器７２により変換された電圧信号の波形を、波形
１１０３は平均値出力部７３の出力信号の波形を、それ
ぞれ示している。前置増幅器７２の出力は、微少振幅の
信号を出力する場合があり、その場合には、最大値検出
部８１および最小値検出部８２により誤差が相対的に大
きく出る場合がある。この図では、誤差が大きく発生
し、実際の平均値から大きくずれている場合を示してい
る。
置増幅器７２により変換された電圧信号の波形を、波形
１１０３は平均値出力部７３の出力信号の波形を、それ
ぞれ示している。前置増幅器７２の出力は、微少振幅の
信号を出力する場合があり、その場合には、最大値検出
部８１および最小値検出部８２により誤差が相対的に大
きく出る場合がある。この図では、誤差が大きく発生
し、実際の平均値から大きくずれている場合を示してい
る。
【０１３６】図１０（ｃ）において、波形１１０４は第
１の差動増幅器１１の正相出力の信号波形を、波形１１
０５は第１の差動増幅器１１の逆相出力の信号波形を、
それぞれ示している。また、図１０（ｃ）において、波
形１１０６は第２の差動増幅器７６の正相出力の信号波
形を、波形１１０７は第２の差動増幅器７６の逆相出力
の信号波形を、それぞれ示している。第１の実施形態に
おいて説明した通り、第２の差動増幅器１４の正相出力
１１０６は、第１の差動増幅器１１の正相出力１１０４
の中心値に設定される。また、第２の差動増幅器１４の
逆相出力１１０７は、第１の差動増幅器１１の逆相出力
１１０５の中心値に設定される。
１の差動増幅器１１の正相出力の信号波形を、波形１１
０５は第１の差動増幅器１１の逆相出力の信号波形を、
それぞれ示している。また、図１０（ｃ）において、波
形１１０６は第２の差動増幅器７６の正相出力の信号波
形を、波形１１０７は第２の差動増幅器７６の逆相出力
の信号波形を、それぞれ示している。第１の実施形態に
おいて説明した通り、第２の差動増幅器１４の正相出力
１１０６は、第１の差動増幅器１１の正相出力１１０４
の中心値に設定される。また、第２の差動増幅器１４の
逆相出力１１０７は、第１の差動増幅器１１の逆相出力
１１０５の中心値に設定される。
【０１３７】図１０（ｄ）において、波形１１０８は複
合差動増幅器１５の正相出力の信号波形を、波形１１０
９は複合差動増幅器１５の逆相出力の信号波形を、それ
ぞれ示している。
合差動増幅器１５の正相出力の信号波形を、波形１１０
９は複合差動増幅器１５の逆相出力の信号波形を、それ
ぞれ示している。
【０１３８】信号波形１１０８および１１０９は、第１
の実施形態で説明したように、それぞれの平均値レベル
が互いに一致する波形となり、両信号をそれぞれコンパ
レータ７８の信号入力およびリファレンス入力とするこ
とで、コンパレータ７８からは、図１０（ｅ）に波形１
１１０として示すように、受信した光信号に正確に対応
するパルス信号が出力される。すなわち、コンパレータ
７８は、リファレンス入力をしきい値として信号入力を
弁別することにより、当該信号入力を波形１１１０で示
すようなディジタル波形に整形する。
の実施形態で説明したように、それぞれの平均値レベル
が互いに一致する波形となり、両信号をそれぞれコンパ
レータ７８の信号入力およびリファレンス入力とするこ
とで、コンパレータ７８からは、図１０（ｅ）に波形１
１１０として示すように、受信した光信号に正確に対応
するパルス信号が出力される。すなわち、コンパレータ
７８は、リファレンス入力をしきい値として信号入力を
弁別することにより、当該信号入力を波形１１１０で示
すようなディジタル波形に整形する。
【０１３９】たとえ平均値出力部７３からの出力信号が
前置増幅器７２からの出力信号に対してオフセットを持
っていた場合であっても、上述したように、正確に信号
の再生が行えることが判る。
前置増幅器７２からの出力信号に対してオフセットを持
っていた場合であっても、上述したように、正確に信号
の再生が行えることが判る。
【０１４０】（第４の実施形態）図１１は、本発明の第
４の実施形態に係る光受信器の構成を示すブロック図で
ある。図１１において、本実施形態の光受信器は、第１
の実施形態で述べた増幅回路（図１参照）と同様の回路
構成を有する増幅回路７０を用いて構成されている。本
実施形態の光受信器は、さらに光電変換素子９１と、前
置増幅器９２と、コンパレータ９７とを備えている。
４の実施形態に係る光受信器の構成を示すブロック図で
ある。図１１において、本実施形態の光受信器は、第１
の実施形態で述べた増幅回路（図１参照）と同様の回路
構成を有する増幅回路７０を用いて構成されている。本
実施形態の光受信器は、さらに光電変換素子９１と、前
置増幅器９２と、コンパレータ９７とを備えている。
【０１４１】光電変換素子９１は、入力される光信号を
電流信号に変換する。前置増幅器９２は、差動入／出力
機能を有しており、光電変換素子９１から出力される電
流信号を電圧信号に変換する。
電流信号に変換する。前置増幅器９２は、差動入／出力
機能を有しており、光電変換素子９１から出力される電
流信号を電圧信号に変換する。
【０１４２】増幅回路７０の構成については、前述して
いるため、その説明を省略する。なお、第１の差動増幅
器１１は、信号入力端子Ｓに前置増幅器９２の正相出力
を受け、リファレンス入力端子Ｒに前置増幅器９２の逆
相出力を受ける。
いるため、その説明を省略する。なお、第１の差動増幅
器１１は、信号入力端子Ｓに前置増幅器９２の正相出力
を受け、リファレンス入力端子Ｒに前置増幅器９２の逆
相出力を受ける。
【０１４３】コンパレータ９７は、信号入力端子Ｓに複
合差動増幅器１５の正相出力を受け、リファレンス入力
端子Ｒに複合差動増幅器１５の逆相出力を受ける。
合差動増幅器１５の正相出力を受け、リファレンス入力
端子Ｒに複合差動増幅器１５の逆相出力を受ける。
【０１４４】図１２は、図１０に示す光受信器の各部の
信号の波形を示している。
信号の波形を示している。
【０１４５】図１２（ａ）において、波形１２０１は光
電変換素子９１に入力される光信号の波形を示してい
る。
電変換素子９１に入力される光信号の波形を示してい
る。
【０１４６】図１２（ｂ）において、波形１２０２は前
置増幅器９２の正相出力の電圧信号波形を、波形１２０
３は前置増幅器９２の逆相出力の電圧信号波形を、それ
ぞれ示している。本来、光信号が無入力時には、前置増
幅器９２の正相出力と逆相出力は、互いの出力レベルが
同一になるが、受信する光信号の消光比が劣化している
場合や、差動入力におけるオフセット電圧の存在等に起
因して、前置増幅器９２の正相出力と逆相出力との間に
レベル差が生じる。
置増幅器９２の正相出力の電圧信号波形を、波形１２０
３は前置増幅器９２の逆相出力の電圧信号波形を、それ
ぞれ示している。本来、光信号が無入力時には、前置増
幅器９２の正相出力と逆相出力は、互いの出力レベルが
同一になるが、受信する光信号の消光比が劣化している
場合や、差動入力におけるオフセット電圧の存在等に起
因して、前置増幅器９２の正相出力と逆相出力との間に
レベル差が生じる。
【０１４７】図１２（ｃ）において、波形１２０４は第
１の差動増幅器１１の正相出力の信号波形を、波形１２
０５は第１の差動増幅器１１の逆相出力の信号波形を、
それぞれ示している。また、図１２（ｃ）において、波
形１２０６は第２の差動増幅器１４の正相出力の信号波
形を、波形１２０７は第２の差動増幅器１４の逆相出力
の信号波形を、それぞれ示している。第１の実施形態に
おいて説明した通り、第２の差動増幅器１４の正相出力
１２０６は、第１の差動増幅器１１の正相出力１２０４
の中心値と一致する。また、第２の差動増幅器１４の逆
相出力１２０７は、第１の差動増幅器１１の逆相出力１
２０５の中心値と一致する。
１の差動増幅器１１の正相出力の信号波形を、波形１２
０５は第１の差動増幅器１１の逆相出力の信号波形を、
それぞれ示している。また、図１２（ｃ）において、波
形１２０６は第２の差動増幅器１４の正相出力の信号波
形を、波形１２０７は第２の差動増幅器１４の逆相出力
の信号波形を、それぞれ示している。第１の実施形態に
おいて説明した通り、第２の差動増幅器１４の正相出力
１２０６は、第１の差動増幅器１１の正相出力１２０４
の中心値と一致する。また、第２の差動増幅器１４の逆
相出力１２０７は、第１の差動増幅器１１の逆相出力１
２０５の中心値と一致する。
【０１４８】図１２（ｄ）において、波形１２０９は複
合差動増幅器１５の正相出力の信号波形を、波形１２０
８は複合差動増幅器１５の逆相出力の信号波形を、それ
ぞれ示している。
合差動増幅器１５の正相出力の信号波形を、波形１２０
８は複合差動増幅器１５の逆相出力の信号波形を、それ
ぞれ示している。
【０１４９】信号波形１２０８および１２０９は、第１
の実施形態で説明したように、それぞれの平均値レベル
が互いに一致する波形となり、両信号をそれぞれコンパ
レータ９７の信号入力およびリファレンス入力とするこ
とで、コンパレータ９７からは、図１２（ｅ）に波形１
２１０として示すように、受信した光信号に正確に対応
するパルス信号が出力される。すなわち、コンパレータ
９７は、リファレンス入力をしきい値として信号入力を
弁別することにより、当該信号入力を波形１２１０で示
すようなディジタル波形に整形する。
の実施形態で説明したように、それぞれの平均値レベル
が互いに一致する波形となり、両信号をそれぞれコンパ
レータ９７の信号入力およびリファレンス入力とするこ
とで、コンパレータ９７からは、図１２（ｅ）に波形１
２１０として示すように、受信した光信号に正確に対応
するパルス信号が出力される。すなわち、コンパレータ
９７は、リファレンス入力をしきい値として信号入力を
弁別することにより、当該信号入力を波形１２１０で示
すようなディジタル波形に整形する。
【０１５０】以上説明した上記第１〜第４の実施形態に
おいて、単極性信号が両極性信号に変換されていく過程
を以下に説明する。なお、ここでは、図１３の波形図を
参照して、図１に示す増幅回路で単極性信号が両極性信
号に変換されていく過程を、代表的に説明するが、かか
る変換過程は、他の実施形態でも同様である。
おいて、単極性信号が両極性信号に変換されていく過程
を以下に説明する。なお、ここでは、図１３の波形図を
参照して、図１に示す増幅回路で単極性信号が両極性信
号に変換されていく過程を、代表的に説明するが、かか
る変換過程は、他の実施形態でも同様である。
【０１５１】図１３（ａ）において、波形１３０１は第
１の差動増幅器１１の信号入力端子Ｓに入力される信号
波形であり、波形１３０２は第１の差動増幅器１１のリ
ファレンス入力端子Ｒに入力される信号波形である。信
号波形１３０１はバースト信号の先頭を示しており、時
間ｔ１までの信号の無い「０」に相当する状態に引き続
き、時間ｔ１以降では「１」「０」交番信号が発生して
いる。この波形１３０１は、信号の無い「０」値を示す
値を基準にして、「１」値を示す値の場合に電圧の下が
る方向に信号振幅が発生する単極性信号形態である。リ
ファレンスレベル１３０２に対し、「０」値に相当する
レベルはΔＶ1 であり、「０」値と「１」値とのレベル
差はＶ1 とする。
１の差動増幅器１１の信号入力端子Ｓに入力される信号
波形であり、波形１３０２は第１の差動増幅器１１のリ
ファレンス入力端子Ｒに入力される信号波形である。信
号波形１３０１はバースト信号の先頭を示しており、時
間ｔ１までの信号の無い「０」に相当する状態に引き続
き、時間ｔ１以降では「１」「０」交番信号が発生して
いる。この波形１３０１は、信号の無い「０」値を示す
値を基準にして、「１」値を示す値の場合に電圧の下が
る方向に信号振幅が発生する単極性信号形態である。リ
ファレンスレベル１３０２に対し、「０」値に相当する
レベルはΔＶ1 であり、「０」値と「１」値とのレベル
差はＶ1 とする。
【０１５２】図１３（ｂ）において、波形１３１１は第
１の差動増幅器１１の正相出力信号を、波形１３１２は
第１の差動増幅器１１の逆相出力信号を、波形１３１３
は第１のピーク検出部１２の出力信号を、波形１３１４
は第２のピーク検出部１３の出力信号を、それぞれ示し
てる。また、波形１３１５は第２の差動増幅器１４の正
相出力信号を、波形１３１６は第２の差動増幅器１４の
逆相出力信号を、それぞれ示している。さらに、波形１
３１７は第１の差動増幅器１１および第２の差動増幅器
１４の無入力時のオフセット電圧値を示している。
１の差動増幅器１１の正相出力信号を、波形１３１２は
第１の差動増幅器１１の逆相出力信号を、波形１３１３
は第１のピーク検出部１２の出力信号を、波形１３１４
は第２のピーク検出部１３の出力信号を、それぞれ示し
てる。また、波形１３１５は第２の差動増幅器１４の正
相出力信号を、波形１３１６は第２の差動増幅器１４の
逆相出力信号を、それぞれ示している。さらに、波形１
３１７は第１の差動増幅器１１および第２の差動増幅器
１４の無入力時のオフセット電圧値を示している。
【０１５３】図１３（ｃ）において、波形１３２１は複
合差動増幅器１５の正相出力信号を、波形１３２２は複
合差動増幅器１５の逆相出力信号を、それぞれ示してい
る。また、波形１３２３は複合差動増幅器１５の無入力
時におけるオフセット電圧値を示している。また、差動
増幅器１１のゲインをＡ1 とし、差動増幅器１５のゲイ
ンをＡ2 とする。
合差動増幅器１５の正相出力信号を、波形１３２２は複
合差動増幅器１５の逆相出力信号を、それぞれ示してい
る。また、波形１３２３は複合差動増幅器１５の無入力
時におけるオフセット電圧値を示している。また、差動
増幅器１１のゲインをＡ1 とし、差動増幅器１５のゲイ
ンをＡ2 とする。
【０１５４】時間ｔ１以前では、第１の差動増幅器の正
相出力１３１１と第１のピーク検出部１２の出力１３１
３とは一致し、また第１の差動増幅器の逆相出力１３１
２と第２のピーク検出部１３の出力１３１４とは一致す
る。第２の差動増幅器１４において、正相出力および逆
相出力それぞれのゲインは０．５に設定されており、オ
フセット電圧値１３１７をＶOS11とすると、第２の差動
増幅器１４の正相出力Ｖout14 および逆相出力／Ｖ
out14 は、それぞれ、次式（１６）および（１７）で示
される。ここで、第１のピーク検出部１２の出力をＶ
max12 とし、第２のピーク検出部１３の出力をＶmax13
とする。 Ｖout14 ＝ＶOS11＋０．５＊（Ｖmax12 −Ｖmax13 ） ＝ＶOS11＋０．５＊｛ＶOS11＋Ａ1 ＊ΔＶ1 −（ＶOS11−Ａ1 ＊ΔＶ1 ）｝ ＝ＶOS11＋Ａ1 ＊ΔＶ1 …（１６） ／Ｖout14 ＝ＶOS11−０．５＊（Ｖmax12−Ｖmax13） ＝ＶOS11−０．５＊｛ＶOS11＋Ａ1 ＊ΔＶ1 −（ＶOS11−Ａ1 ＊ΔＶ1 ）｝ ＝ＶOS11−Ａ1 ＊ΔＶ1 …（１７）
相出力１３１１と第１のピーク検出部１２の出力１３１
３とは一致し、また第１の差動増幅器の逆相出力１３１
２と第２のピーク検出部１３の出力１３１４とは一致す
る。第２の差動増幅器１４において、正相出力および逆
相出力それぞれのゲインは０．５に設定されており、オ
フセット電圧値１３１７をＶOS11とすると、第２の差動
増幅器１４の正相出力Ｖout14 および逆相出力／Ｖ
out14 は、それぞれ、次式（１６）および（１７）で示
される。ここで、第１のピーク検出部１２の出力をＶ
max12 とし、第２のピーク検出部１３の出力をＶmax13
とする。 Ｖout14 ＝ＶOS11＋０．５＊（Ｖmax12 −Ｖmax13 ） ＝ＶOS11＋０．５＊｛ＶOS11＋Ａ1 ＊ΔＶ1 −（ＶOS11−Ａ1 ＊ΔＶ1 ）｝ ＝ＶOS11＋Ａ1 ＊ΔＶ1 …（１６） ／Ｖout14 ＝ＶOS11−０．５＊（Ｖmax12−Ｖmax13） ＝ＶOS11−０．５＊｛ＶOS11＋Ａ1 ＊ΔＶ1 −（ＶOS11−Ａ1 ＊ΔＶ1 ）｝ ＝ＶOS11−Ａ1 ＊ΔＶ1 …（１７）
【０１５５】すなわち、第２の差動増幅器１４の正相出
力１３１５は、第１の差動増幅器の正相出力１３１１と
一致する。また第２の差動増幅器１４の逆相出力１３１
６は、第１の差動増幅器の逆相出力１３１２と一致す
る。このため、複合差動増幅器１５の正相出力１３２１
と逆相出力１３２２とは、無入力時のオフセット電圧で
ある波形１３２３で示す電圧値に等しくなる。
力１３１５は、第１の差動増幅器の正相出力１３１１と
一致する。また第２の差動増幅器１４の逆相出力１３１
６は、第１の差動増幅器の逆相出力１３１２と一致す
る。このため、複合差動増幅器１５の正相出力１３２１
と逆相出力１３２２とは、無入力時のオフセット電圧で
ある波形１３２３で示す電圧値に等しくなる。
【０１５６】次に、時間ｔ１以降では、第１のピーク検
出部１２の出力１３１３は変化が無いが、第２のピーク
検出部１３の出力１３１４は、第１の差動増幅器１１の
逆相出力１３１２に応じて、ピーク値 ｛ＶOS11−Ａ1 ＊（ΔＶ1 −Ｖ1 ）｝ を検出して保持することになる。この新たに検出保持し
たピーク値により、第２の差動増幅器１４では、次式
（１８）および（１９）で示すように、正相出力Ｖ
out14 および逆相出力／Ｖout14 が決定される。 Ｖout14 ＝ＶOS11＋０．５＊（Ｖmax12 −Ｖmax13 ） ＝ＶOS11＋０．５＊［ＶOS11＋Ａ1 ＊ΔＶ1 −｛ＶOS11−Ａ1 ＊（ΔＶ1 −Ｖ1 ）｝］ ＝ＶOS11＋Ａ1 ＊ΔＶ1 −０．５＊Ａ1 ＊Ｖ1 …（１８） ／Ｖout14 ＝ＶOS11−０．５＊（Ｖmax12−Ｖmax13） ＝ＶOS11−０．５＊［ＶOS11＋Ａ1 ＊ΔＶ1 −｛ＶOS11−Ａ1 ＊（ΔＶ1 −Ｖ1 ）｝］ ＝ＶOS11−Ａ1 ＊ΔＶ1 ＋０．５＊Ａ1 ＊Ｖ1 …（１９）
出部１２の出力１３１３は変化が無いが、第２のピーク
検出部１３の出力１３１４は、第１の差動増幅器１１の
逆相出力１３１２に応じて、ピーク値 ｛ＶOS11−Ａ1 ＊（ΔＶ1 −Ｖ1 ）｝ を検出して保持することになる。この新たに検出保持し
たピーク値により、第２の差動増幅器１４では、次式
（１８）および（１９）で示すように、正相出力Ｖ
out14 および逆相出力／Ｖout14 が決定される。 Ｖout14 ＝ＶOS11＋０．５＊（Ｖmax12 −Ｖmax13 ） ＝ＶOS11＋０．５＊［ＶOS11＋Ａ1 ＊ΔＶ1 −｛ＶOS11−Ａ1 ＊（ΔＶ1 −Ｖ1 ）｝］ ＝ＶOS11＋Ａ1 ＊ΔＶ1 −０．５＊Ａ1 ＊Ｖ1 …（１８） ／Ｖout14 ＝ＶOS11−０．５＊（Ｖmax12−Ｖmax13） ＝ＶOS11−０．５＊［ＶOS11＋Ａ1 ＊ΔＶ1 −｛ＶOS11−Ａ1 ＊（ΔＶ1 −Ｖ1 ）｝］ ＝ＶOS11−Ａ1 ＊ΔＶ1 ＋０．５＊Ａ1 ＊Ｖ1 …（１９）
【０１５７】上式（１８）および（１９）から判るよう
に、第２の差動増幅器１４の正相出力１３１５および逆
相出力１３１６は、時間ｔ１以降にバースト信号が入力
されると、それぞれ、第１の差動増幅器１１の正相出力
１３１１および逆相出力１３１２の中間値に設定され
る。このため、複合差動増幅器１５においては、無入力
時のレベル１３２３を中心として、「１」値と「０」値
とが、電圧の低い側と高い側とに同じ振幅で出力される
両極性信号波形に変換されることになる。
に、第２の差動増幅器１４の正相出力１３１５および逆
相出力１３１６は、時間ｔ１以降にバースト信号が入力
されると、それぞれ、第１の差動増幅器１１の正相出力
１３１１および逆相出力１３１２の中間値に設定され
る。このため、複合差動増幅器１５においては、無入力
時のレベル１３２３を中心として、「１」値と「０」値
とが、電圧の低い側と高い側とに同じ振幅で出力される
両極性信号波形に変換されることになる。
【０１５８】ここで、第３および第４の実施形態では、
複合差動増幅器１５から出力される両極性信号の両相
（すなわち、正相出力および逆相出力）を、それぞれコ
ンパレータの信号入力およびリファレンス入力として与
えてパルス再生を行うようにしている。このような構成
によると、リファレンス信号を新たに生成する手段が不
要になり回路規模を小さくすることができる。また、両
相出力それぞれに重畳するコモンモード雑音成分が除去
可能となること、および、増幅器で発生し両相信号それ
ぞれに独立に重畳する雑音成分の影響を軽減することが
できることによって、雑音に対する耐性を向上すること
ができる。
複合差動増幅器１５から出力される両極性信号の両相
（すなわち、正相出力および逆相出力）を、それぞれコ
ンパレータの信号入力およびリファレンス入力として与
えてパルス再生を行うようにしている。このような構成
によると、リファレンス信号を新たに生成する手段が不
要になり回路規模を小さくすることができる。また、両
相出力それぞれに重畳するコモンモード雑音成分が除去
可能となること、および、増幅器で発生し両相信号それ
ぞれに独立に重畳する雑音成分の影響を軽減することが
できることによって、雑音に対する耐性を向上すること
ができる。
【０１５９】（第５の実施形態）図１４は、本発明の第
５の実施形態に係る増幅回路の構成を示すブロック図で
ある。前述した第１，第３および第４の実施形態では、
第１の差動増幅器１１の正相出力および逆相出力の中間
値を得るために、第１のピーク検出部１２，第２のピー
ク検出部１３および第２の差動増幅器１４を用いるよう
にしている。これに対し、第５の実施形態では、第１の
差動増幅器１１の正相出力および逆相出力を、個別にロ
ーパスフィルタ１４１１および１４１２でフィルタリン
グすることで、それぞれの中間値を取り出すようにして
いる。
５の実施形態に係る増幅回路の構成を示すブロック図で
ある。前述した第１，第３および第４の実施形態では、
第１の差動増幅器１１の正相出力および逆相出力の中間
値を得るために、第１のピーク検出部１２，第２のピー
ク検出部１３および第２の差動増幅器１４を用いるよう
にしている。これに対し、第５の実施形態では、第１の
差動増幅器１１の正相出力および逆相出力を、個別にロ
ーパスフィルタ１４１１および１４１２でフィルタリン
グすることで、それぞれの中間値を取り出すようにして
いる。
【０１６０】同様に、第２の実施形態では、複合差動増
幅器６１ａ（または、６１ｂ、６１ｃ）の正相出力およ
び逆相出力の中間値を得るために、第１のピーク検出部
６２ａ（または、６２ｂ、６２ｃ），第２のピーク検出
部６３ａ（または、６３ｂ、６３ｃ）および差動増幅器
６４ａ（または、６４ｂ、６４ｃ）を用いるようにして
いるが、このような構成に代えて、複合差動増幅器６１
ａ（または、６１ｂ、６１ｃ）の正相出力および逆相出
力を個別にローパスフィルタでフィルタリングすること
で、それぞれの中間値を取り出すようにしても良い。
幅器６１ａ（または、６１ｂ、６１ｃ）の正相出力およ
び逆相出力の中間値を得るために、第１のピーク検出部
６２ａ（または、６２ｂ、６２ｃ），第２のピーク検出
部６３ａ（または、６３ｂ、６３ｃ）および差動増幅器
６４ａ（または、６４ｂ、６４ｃ）を用いるようにして
いるが、このような構成に代えて、複合差動増幅器６１
ａ（または、６１ｂ、６１ｃ）の正相出力および逆相出
力を個別にローパスフィルタでフィルタリングすること
で、それぞれの中間値を取り出すようにしても良い。
【図１】本発明の第１の実施形態に係る増幅回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１における第１の差動増幅器１１のより詳細
な構成の一例を示す回路図である。
な構成の一例を示す回路図である。
【図３】図１における第１のピーク検出部１２のより詳
細な構成の一例を示す回路図である。
細な構成の一例を示す回路図である。
【図４】図１における第２の差動増幅器１４のより詳細
な構成の一例を示す回路図である。
な構成の一例を示す回路図である。
【図５】図１における複合差動増幅器１５のより詳細な
構成の一例を示す回路図である。
構成の一例を示す回路図である。
【図６】図１に示す増幅回路の各部の信号の波形を示す
波形図である。
波形図である。
【図７】本発明の第２の実施形態に係る増幅回路の構成
を示すブロック図である。
を示すブロック図である。
【図８】本発明の第３の実施形態に係る光受信器の構成
を示すブロック図である。
を示すブロック図である。
【図９】図８に示す平均値出力部７３のより詳細な構成
を示す回路図である。
を示す回路図である。
【図１０】図８に示す光受信器の各部の信号の波形を示
す波形図である。
す波形図である。
【図１１】本発明の第４の実施形態に係る光受信器の構
成を示すブロック図である。
成を示すブロック図である。
【図１２】図１０に示す光受信器の各部の信号の波形を
示す波形図である。
示す波形図である。
【図１３】図１に示す増幅回路で単極性信号が両極性信
号に変換されていく過程を示す波形図である。
号に変換されていく過程を示す波形図である。
【図１４】本発明の第５の実施形態に係る増幅回路の構
成を示すブロック図である。
成を示すブロック図である。
１１…第１の差動増幅器 １２…第１のピーク検出部 １３…第２のピーク検出部 １４…第２の差動増幅器 １５…複合差動増幅器 ６０ａ〜６０ｃ…基本増幅部 ６１ａ〜６１ｃおよび６５…複合差動増幅器 ６２ａ〜６２ｃ…第１のピーク検出回路 ６３ａ〜６３ｃ…第２のピーク検出回路 ６４ａ〜６４ｃ…差動増幅器 ７０…増幅回路 ７１…光電変換素子 ７２…前置増幅器 ７３…平均値出力部 ７８…コンパレータ ８１…最大値検出部 ８２…最小値検出部 ９１…光電変換素子 ９２…前置増幅器 ９７…コンパレータ １４１１および１４１２…ローパスフィルタ
Claims (33)
- 【請求項１】 単極性の入力信号を両極性の信号に変換
し、かつ増幅する増幅回路であって、 前記単極性の入力信号を増幅し、増幅結果を正相出力お
よび逆相出力の形態で差動出力する第１の増幅器と、 前記第１の増幅器の正相出力の中間値および逆相出力の
中間値を生成し、それぞれ第１および第２の中間値とし
て出力する中間値生成部と、 第１の入力信号（ＶS1）および第１の参照信号（ＶR1）
の差成分（ＶS1−ＶR1）と、第２の入力信号（ＶS2）お
よび第２の参照信号（ＶR2）の差成分（ＶS2−ＶR2）と
の差成分｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝を増幅す
る機能を有し、第１の入力信号には前記第１の増幅器の
正相出力が割り当てられ、第１の参照信号には前記第１
の中間値が割り当てられ、第２の入力信号には前記第１
の増幅器の逆相出力が割り当てられ、第２の参照信号に
は前記第２の中間値が割り当てられる第２の増幅器とを
備える、増幅回路。 - 【請求項２】 前記中間値生成部は、 前記第１の増幅器の正相出力のピーク値を検出して保持
する第１のピーク検出器と、 前記第１の増幅器の逆相出力のピーク値を検出して保持
する第２のピーク検出器と、 前記第１のピーク検出器の出力と前記第２のピーク検出
器の出力との差成分を増幅し、増幅結果を正相出力およ
び逆相出力の形態で差動出力する第３の増幅器とを含
み、 前記第３の差動増幅器の正相出力から前記第１の中間値
が取り出され、逆相出力から前記第２の中間値が取り出
されることを特徴とする、請求項第１に記載の増幅回
路。 - 【請求項３】 前記第１の増幅器の無入力時における正
相出力および逆相出力の出力値と、前記第３の増幅器の
無入力時における正相出力および逆相出力の出力値と
が、同一値に設定されることを特徴とする、請求項２に
記載の増幅回路。 - 【請求項４】 前記第３の増幅器の差動入力に対する正
相出力の比率としての増幅率と、前記第３の増幅器の差
動入力に対する逆相出力の比率としての増幅率とが、そ
れぞれ０．５付近に設定されていることを特徴とする、
請求項３に記載の増幅回路。 - 【請求項５】 前記第１の増幅器は、少なくとも互いの
ソースが共通接続された第１および第２のトランジスタ
と、 前記第１および第２のトランジスタの共通接続されたソ
ースに接続される第１の電流源と、 前記第１のトランジスタのドレインと電源線との間に介
挿される第１の抵抗と、 前記第２のトランジスタのドレインと電源線との間に介
挿される第２の抵抗とを含み、 前記第３の増幅器は、少なくとも第３および第４のトラ
ンジスタと、 第２の電流源と、 前記第３のトランジスタのソースと前記第２の電流源と
の間に介挿される第３の抵抗と、 前記第４のトランジスタのソースと前記第２の電流源と
の間に介挿される第４の抵抗と、 前記第３のトランジスタのドレインと電源線との間に介
挿される第５の抵抗と、 前記第４のトランジスタのドレインと電源線との間に介
挿される第６の抵抗とを含み、 前記第１の抵抗の抵抗値と前記第１の電流源の設定電流
値との積をＰ１とおき、前記第２の抵抗の抵抗値と前記
第１の電流源の設定電流値との積をＰ２とおき、前記第
５の抵抗の抵抗値と前記第２の電流源の設定電流値との
積をＰ３とおき、前記第６の抵抗の抵抗値と前記第２の
電流源の設定電流値との積をＰ４とおいた場合、 Ｐ１＝Ｐ２＝Ｐ３＝Ｐ４ の関係が成立するように、前記第１，第２，第５および
第６の抵抗の抵抗値と、前記第１および第２の電流源の
設定電流値とが選ばれていることを特徴とする、請求項
４に記載の増幅回路。 - 【請求項６】 前記第１，第２，第５および第６の抵抗
の抵抗値が互いに等しい値に選ばれ、 前記第３および第４の抵抗の抵抗値が互いに等しい値に
選ばれ、 前記第１の電流源の設定電流値と前記第２の電流源の設
定電流値とが等しい値に選ばれることを特徴とする、請
求項５に記載の増幅回路。 - 【請求項７】 前記第１および第２のピーク検出器は、
互いに同一の回路構成を有している、請求項２に記載の
増幅回路。 - 【請求項８】 前記中間値生成部は、 前記第１の増幅器の正相出力の低域成分のみを通過させ
る第１のローパスフィルタと、 前記第１の増幅器の逆相出力の低域成分のみを通過させ
る第２のローパスフィルタとを含む、請求項１に記載の
増幅回路。 - 【請求項９】 前記第１の増幅器は、前記単極性の入力
信号を信号入力として受け、当該入力信号の直流レベル
に対して仮設定された固定電圧を参照入力として受け、
当該固定電圧に基づいて当該入力信号を差動増幅する差
動増幅器を含む、請求項１に記載の増幅回路。 - 【請求項１０】 単極性の入力信号を両極性の信号に変
換し、かつ増幅する増幅回路であって、 多段縦続接続される複数の基本増幅部と、 最終段の基本増幅部のさらに後段に接続され、第１の入
力信号（ＶS1）および第１の参照信号（ＶR1）の差成分
（ＶS1−ＶR1）と、第２の入力信号（ＶS2）および第２
の参照信号（ＶR2）の差成分（ＶS2−ＶR2）との差成分
｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝を増幅する機能を
有し、増幅結果を正相出力および逆相出力の形態で差動
出力する第１の増幅器とを備え、 各前記基本増幅部は、 第１の入力信号（ＶS1）および第１の参照信号（ＶR1）
の差成分（ＶS1−Ｖ R1）と、第２の入力信号（ＶS2）お
よび第２の参照信号（ＶR2）の差成分（ＶS2−ＶR2）と
の差成分｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝を増幅す
る機能を有し、増幅結果を正相出力および逆相出力の形
態で差動出力する第２の増幅器と、 前記第１の増幅器の正相出力の中間値および逆相出力の
中間値を生成し、それぞれ第１および第２の中間値とし
て出力する中間値生成部とを含み、 初段の基本増幅部における前記第２の増幅器は、前記単
極性の入力信号を差動増幅し、 ２段目以降の基本増幅部における前記第２の増幅器は、 前段の基本増幅部における第２の増幅器の正相出力およ
び逆相出力を、それぞれ前記第１および第２の入力信号
として受け、 前段の基本増幅部における前記中間値生成部から出力さ
れる前記第１および第２の中間値を、それぞれ前記第１
および第２の参照信号として受け、 前記第１の増幅器は、 最終段の基本増幅部における第２の増幅器の正相出力お
よび逆相出力を、それぞれ前記第１および第２の入力信
号として受け、 最終段の基本増幅部における前記中間値生成部から出力
される前記第１および第２の中間値を、それぞれ前記第
１および第２の参照信号として受けることを特徴とす
る、増幅回路。 - 【請求項１１】 各前記基本増幅部に設けられる前記中
間値生成部は、 前記第２の増幅器の正相出力のピーク値を検出して保持
する第１のピーク検出器と、 前記第２の増幅器の逆相出力のピーク値を検出して保持
する第２のピーク検出器と、 前記第１のピーク検出器の出力と前記第２のピーク検出
器の出力との差成分を増幅し、増幅結果を正相出力およ
び逆相出力の形態で差動出力する第３の増幅器とを含
み、 前記第３の差動増幅器の正相出力から前記第１の中間値
が取り出され、逆相出力から前記第２の中間値が取り出
されることを特徴とする、請求項第１０に記載の増幅回
路。 - 【請求項１２】 前記第２の増幅器の無入力時における
正相出力および逆相出力の出力値と、前記第３の増幅器
の無入力時における正相出力および逆相出力の出力値と
が、同一値に設定されることを特徴とする、請求項１１
に記載の増幅回路。 - 【請求項１３】 前記第３の増幅器の差動入力に対する
正相出力の比率としての増幅率と、前記第３の増幅器の
差動入力に対する逆相出力の比率としての増幅率とが、
それぞれ０．５付近に設定されていることを特徴とす
る、請求項１２に記載の増幅回路。 - 【請求項１４】 前記第１および第２のピーク検出器
は、互いに同一の回路構成を有している、請求項１１に
記載の増幅回路。 - 【請求項１５】 各前記基本増幅部に設けられる前記中
間値生成部は、 前記第１の増幅器の正相出力の低域成分のみを通過させ
る第１のローパスフィルタと、 前記第１の増幅器の逆相出力の低域成分のみを通過させ
る第２のローパスフィルタとを含む、請求項１０に記載
の増幅回路。 - 【請求項１６】 光信号を電気信号に変換し、かつ増幅
する光受信器であって、 前記光信号を電流信号に変換する光電変換素子と、 前記光電変換素子の出力信号を電圧信号に変換する前置
増幅器と、 前記前置増幅器の出力信号の平均値を出力する平均値出
力部と、 前記前置増幅器の出力と前記平均値出力部の出力との差
成分を増幅し、増幅結果を正相出力および逆相出力の形
態で差動出力する第１の増幅器と、 前記第１の増幅器の正相出力の中間値および逆相出力の
中間値を生成し、それぞれ第１および第２の中間値とし
て出力する中間値生成部と、 第１の入力信号（ＶS1）および第１の参照信号（ＶR1）
の差成分（ＶS1−ＶR1）と、第２の入力信号（ＶS2）お
よび第２の参照信号（ＶR2）の差成分（ＶS2−ＶR2）と
の差成分｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝を増幅す
る機能を有し、第１の入力信号には前記差動増幅器の正
相出力が割り当てられ、第１の参照信号には前記第１の
中間値が割り当てられ、第２の入力信号には前記差動増
幅器の逆相出力が割り当てられ、第２の参照信号には前
記第２の中間値が割り当てられる第２の増幅器とを備え
る、光受信器。 - 【請求項１７】 前記中間値生成部は、 前記第１の増幅器の正相出力のピーク値を検出して保持
する第１のピーク検出器と、 前記第１の増幅器の逆相出力のピーク値を検出して保持
する第２のピーク検出器と、 前記第１のピーク検出器の出力と前記第２のピーク検出
器の出力との差成分を増幅し、増幅結果を正相出力およ
び逆相出力の形態で差動出力する第３の増幅器とを含
み、 前記第３の差動増幅器の正相出力から前記第１の中間値
が取り出され、逆相出力から前記第２の中間値が取り出
されることを特徴とする、請求項第１６に記載の光受信
器。 - 【請求項１８】 前記第１の増幅器の無入力時における
正相出力および逆相出力の出力値と、前記第３の増幅器
の無入力時における正相出力および逆相出力の出力値と
が、同一値に設定されることを特徴とする、請求項１７
に記載の光受信器。 - 【請求項１９】 前記第３の増幅器の差動入力に対する
正相出力の比率としての増幅率と、前記第３の増幅器の
差動入力に対する逆相出力の比率としての増幅率とが、
それぞれ０．５付近に設定されていることを特徴とす
る、請求項１８に記載の光受信器。 - 【請求項２０】 前記第１の増幅器は、少なくとも 互いのソースが共通接続された第１および第２のトラン
ジスタと、 前記第１および第２のトランジスタの共通接続されたソ
ースに接続される第１の電流源と、 前記第１のトランジスタのドレインと電源線との間に介
挿される第１の抵抗と、 前記第２のトランジスタのドレインと電源線との間に介
挿される第２の抵抗とを含み、 前記第３の増幅器は、少なくとも 第３および第４のトランジスタと、 第２の電流源と、 前記第３のトランジスタのソースと前記第２の電流源と
の間に介挿される第３の抵抗と、 前記第４のトランジスタのソースと前記第２の電流源と
の間に介挿される第４の抵抗と、 前記第３のトランジスタのドレインと電源線との間に介
挿される第５の抵抗と、 前記第４のトランジスタのドレインと電源線との間に介
挿される第６の抵抗とを含み、 前記第１の抵抗の抵抗値と前記第１の電流源の設定電流
値との積をＰ１とおき、前記第２の抵抗の抵抗値と前記
第１の電流源の設定電流値との積をＰ２とおき、前記第
５の抵抗の抵抗値と前記第２の電流源の設定電流値との
積をＰ３とおき、前記第６の抵抗の抵抗値と前記第２の
電流源の設定電流値との積をＰ４とおいた場合、 Ｐ１＝Ｐ２＝Ｐ３＝Ｐ４ の関係が成立するように、前記第１，第２，第５および
第６の抵抗の抵抗値と、前記第１および第２の電流源の
設定電流値とが選ばれていることを特徴とする、請求項
１９に記載の光受信器。 - 【請求項２１】 前記第１，第２，第５および第６の抵
抗の抵抗値が互いに等しい値に選ばれ、 前記第３および第４の抵抗の抵抗値が互いに等しい値に
選ばれ、 前記第１の電流源の設定電流値と前記第２の電流源の設
定電流値とが等しい値に選ばれることを特徴とする、請
求項２０に記載の光受信器。 - 【請求項２２】 前記第１および第２のピーク検出器
は、互いに同一の回路構成を有している、請求項１７に
記載の光受信器。 - 【請求項２３】 前記中間値生成部は、 前記第１の増幅器の正相出力の低域成分のみを通過させ
る第１のローパスフィルタと、 前記第１の増幅器の逆相出力の低域成分のみを通過させ
る第２のローパスフィルタとを含む、請求項１６に記載
の光受信器。 - 【請求項２４】 前記第２の増幅器は、増幅結果を正相
出力および逆相出力の形態で差動出力し、 前記第２の増幅器の正相出力および逆相出力のいずれか
一方をしきい値としていずれか他方を弁別することによ
り、第２の増幅器の増幅結果をディジタル波形に成型す
るコンパレータをさらに備える、請求項１６に記載の光
受信器。 - 【請求項２５】 光信号を電気信号に変換し、かつ増幅
する光受信器であって、 前記光信号を電流信号に変換する光電変換素子と、 前記光電変換素子の出力信号を正相出力と逆相出力の差
動電圧信号として取り出す前置増幅器と、 前記前置増幅器の正相出力および逆相出力の差成分を増
幅し、増幅結果を正相出力および逆相出力の形態で差動
出力する第１の増幅器と、 前記第１の増幅器の正相出力の中間値および逆相出力の
中間値を生成し、それぞれ第１および第２の中間値とし
て出力する中間値生成部と、 第１の入力信号（ＶS1）および第１の参照信号（ＶR1）
の差成分（ＶS1−ＶR1）と、第２の入力信号（ＶS2）お
よび第２の参照信号（ＶR2）の差成分（ＶS2−ＶR2）と
の差成分｛（ＶS1−ＶR1）−（ＶS2−ＶR2）｝を増幅す
る機能を有し、第１の入力信号には前記差動増幅器の正
相出力が割り当てられ、第１の参照信号には前記第１の
中間値が割り当てられ、第２の入力信号には前記差動増
幅器の逆相出力が割り当てられ、第２の参照信号には前
記第２の中間値が割り当てられる第２の増幅器とを備え
る、光受信器。 - 【請求項２６】 前記中間値生成部は、 前記第１の増幅器の正相出力のピーク値を検出して保持
する第１のピーク検出器と、 前記第１の増幅器の逆相出力のピーク値を検出して保持
する第２のピーク検出器と、 前記第１のピーク検出器の出力と前記第２のピーク検出
器の出力との差成分を増幅し、増幅結果を正相出力およ
び逆相出力の形態で差動出力する第３の増幅器とを含
み、 前記第３の差動増幅器の正相出力から前記第１の中間値
が取り出され、逆相出力から前記第２の中間値が取り出
されることを特徴とする、請求項第２５に記載の光受信
器。 - 【請求項２７】 前記第１の増幅器の無入力時における
正相出力および逆相出力の出力値と、前記第３の増幅器
の無入力時における正相出力および逆相出力の出力値と
が、同一値に設定されることを特徴とする、請求項２６
に記載の光受信器。 - 【請求項２８】 前記第３の増幅器の差動入力に対する
正相出力の比率としての増幅率と、前記第３の増幅器の
差動入力に対する逆相出力の比率としての増幅率とが、
それぞれ０．５付近に設定されていることを特徴とす
る、請求項２７に記載の光受信器。 - 【請求項２９】 前記第１の増幅器は、少なくとも 互いのソースが共通接続された第１および第２のトラン
ジスタと、 前記第１および第２のトランジスタの共通接続されたソ
ースに接続される第１の電流源と、 前記第１のトランジスタのドレインと電源線との間に介
挿される第１の抵抗と、 前記第２のトランジスタのドレインと電源線との間に介
挿される第２の抵抗とを含み、 前記第３の増幅器は、少なくとも第３および第４のトラ
ンジスタと、 第２の電流源と、 前記第３のトランジスタのソースと前記第２の電流源と
の間に介挿される第３の抵抗と、 前記第４のトランジスタのソースと前記第２の電流源と
の間に介挿される第４の抵抗と、 前記第３のトランジスタのドレインと電源線との間に介
挿される第５の抵抗と、 前記第４のトランジスタのドレインと電源線との間に介
挿される第６の抵抗とを含み、 前記第１の抵抗の抵抗値と前記第１の電流源の設定電流
値との積をＰ１とおき、前記第２の抵抗の抵抗値と前記
第１の電流源の設定電流値との積をＰ２とおき、前記第
５の抵抗の抵抗値と前記第２の電流源の設定電流値との
積をＰ３とおき、前記第６の抵抗の抵抗値と前記第２の
電流源の設定電流値との積をＰ４とおいた場合、 Ｐ１＝Ｐ２＝Ｐ３＝Ｐ４ の関係が成立するように、前記第１，第２，第５および
第６の抵抗の抵抗値と、前記第１および第２の電流源の
設定電流値とが選ばれていることを特徴とする、請求項
２８に記載の光受信器。 - 【請求項３０】 前記第１，第２，第５および第６の抵
抗の抵抗値が互いに等しい値に選ばれ、 前記第３および第４の抵抗の抵抗値が互いに等しい値に
選ばれ、 前記第１の電流源の設定電流値と前記第２の電流源の設
定電流値とが等しい値に選ばれることを特徴とする、請
求項２９に記載の光受信器。 - 【請求項３１】 前記第１および第２のピーク検出器
は、互いに同一の回路構成を有している、請求項２６に
記載の光受信器。 - 【請求項３２】 前記中間値生成部は、 前記第１の増幅器の正相出力の低域成分のみを通過させ
る第１のローパスフィルタと、 前記第１の増幅器の逆相出力の低域成分のみを通過させ
る第２のローパスフィルタとを含む、請求項２５に記載
の光受信器。 - 【請求項３３】 前記第２の増幅器は、増幅結果を正相
出力および逆相出力の形態で差動出力し、 前記第２の増幅器の正相出力および逆相出力のいずれか
一方をしきい値としていずれか他方を弁別することによ
り、第２の増幅器の増幅結果をディジタル波形に成型す
るコンパレータをさらに備える、請求項２５に記載の光
受信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06546399A JP3354892B2 (ja) | 1998-03-13 | 1999-03-11 | 増幅回路およびそれを用いた光受信器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6372598 | 1998-03-13 | ||
| JP10-63725 | 1998-03-13 | ||
| JP06546399A JP3354892B2 (ja) | 1998-03-13 | 1999-03-11 | 増幅回路およびそれを用いた光受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330875A true JPH11330875A (ja) | 1999-11-30 |
| JP3354892B2 JP3354892B2 (ja) | 2002-12-09 |
Family
ID=26404856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06546399A Expired - Fee Related JP3354892B2 (ja) | 1998-03-13 | 1999-03-11 | 増幅回路およびそれを用いた光受信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3354892B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1056196A2 (en) * | 1999-05-24 | 2000-11-29 | Matsushita Electric Industrial Co., Ltd. | Amplifying circuit |
| JP2008211738A (ja) * | 2007-02-28 | 2008-09-11 | Yamaha Corp | メータ駆動回路 |
| JP2009527948A (ja) * | 2006-02-17 | 2009-07-30 | イグザー コーポレイション | 入力同相モードフィードバックを備えた乗算器・トランスインピーダンス増幅器複合回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4541964B2 (ja) * | 2005-04-28 | 2010-09-08 | 日本電信電話株式会社 | リミッタアンプ回路 |
-
1999
- 1999-03-11 JP JP06546399A patent/JP3354892B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1056196A2 (en) * | 1999-05-24 | 2000-11-29 | Matsushita Electric Industrial Co., Ltd. | Amplifying circuit |
| EP1056196A3 (en) * | 1999-05-24 | 2003-08-06 | Matsushita Electric Industrial Co., Ltd. | Amplifying circuit |
| JP2009527948A (ja) * | 2006-02-17 | 2009-07-30 | イグザー コーポレイション | 入力同相モードフィードバックを備えた乗算器・トランスインピーダンス増幅器複合回路 |
| JP2008211738A (ja) * | 2007-02-28 | 2008-09-11 | Yamaha Corp | メータ駆動回路 |
| JP4702307B2 (ja) * | 2007-02-28 | 2011-06-15 | ヤマハ株式会社 | メータ駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3354892B2 (ja) | 2002-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340341B2 (ja) | レベル識別回路 | |
| US5875049A (en) | Amplifier for burst signal and optical receiving circuit | |
| US6292058B1 (en) | Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic | |
| JP2656734B2 (ja) | 光受信回路 | |
| JPH10190385A (ja) | 増幅回路ユニットおよび増幅回路 | |
| WO2001048914A1 (fr) | Circuit amplificateur de signal et recepteur de signal optique utilisant ledit circuit amplificateur | |
| JPS59148416A (ja) | カスコ−ド差動増幅器 | |
| JPH0821906B2 (ja) | 光受信回路 | |
| US6232842B1 (en) | Amplifying circuit and optical receiver comprising the same | |
| EP0639002A1 (en) | Pulse shaping circuit using an analog delay line for fiber-optic systems | |
| JP3354892B2 (ja) | 増幅回路およびそれを用いた光受信器 | |
| JPH10126183A (ja) | 差動増幅器およびリミッタ増幅器 | |
| JPH09289495A (ja) | バースト信号用増幅器および光受信回路 | |
| US4156854A (en) | Differential amplifier balancing system | |
| US6384620B1 (en) | Signal deciding apparatus | |
| US5914623A (en) | 90°-phase shifter | |
| US20060152626A1 (en) | Setting the slice level in a binary signal | |
| JPH08250955A (ja) | 等化増幅回路 | |
| WO2000057546A1 (fr) | Procede pour ameliorer le decalage d'entree d'un amplificateur et amplificateur | |
| JPS61261917A (ja) | 直流再生回路 | |
| JPH07131489A (ja) | 光信号受信回路 | |
| JPH10209825A (ja) | しきい値制御回路 | |
| JP3441628B2 (ja) | 振幅検出回路 | |
| JPH08250943A (ja) | 平衡増幅回路 | |
| JP2688963B2 (ja) | 光磁気信号検出増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |