JPH11330528A - Ｍｓｍフォトコンダクター素子および製造方法 - Google Patents
Ｍｓｍフォトコンダクター素子および製造方法Info
- Publication number
- JPH11330528A JPH11330528A JP10133524A JP13352498A JPH11330528A JP H11330528 A JPH11330528 A JP H11330528A JP 10133524 A JP10133524 A JP 10133524A JP 13352498 A JP13352498 A JP 13352498A JP H11330528 A JPH11330528 A JP H11330528A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- epitaxial layer
- msm
- electrodes
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 応答速度が速く低オン抵抗であるＭＳＭフォ
トコンダクター素子の実現。 【解決手段】 低温成長ＧａＡｓエピタキシャル層６上
に形成され、光３の照射部分で相互に近接した第１の電
極７及び第２の電極８を備えるＭＳＭフォトコンダクタ
ー素子において、各前記電極はアロイ化したＡｕＧｅ／
Ｎｉ／Ａｕ(14 ，12，13) である。
トコンダクター素子の実現。 【解決手段】 低温成長ＧａＡｓエピタキシャル層６上
に形成され、光３の照射部分で相互に近接した第１の電
極７及び第２の電極８を備えるＭＳＭフォトコンダクタ
ー素子において、各前記電極はアロイ化したＡｕＧｅ／
Ｎｉ／Ａｕ(14 ，12，13) である。
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体基板の表
面に近接して電極を形成した構造を有し、光通信システ
ムなどに用いられる光信号を電気信号に変換するための
高帯域光半導体スイッチとして使用されるＭＳＭフォト
コンダクター素子およびその製造方法に関する。
面に近接して電極を形成した構造を有し、光通信システ
ムなどに用いられる光信号を電気信号に変換するための
高帯域光半導体スイッチとして使用されるＭＳＭフォト
コンダクター素子およびその製造方法に関する。
【０００２】
【従来の技術】図１はＭＳＭ(Metal-Semiconductor-Met
al) フォトコンダクター素子の斜視図である。ＭＳＭフ
ォトコンダクター素子は、金属−半導体−金属からなる
素子で、広帯域な特性を有し、光５を照射することによ
り抵抗値が変化する。その構造は、光導電材料からなる
基板１上に形成され、光５の照射部分で相互に近接した
第１の電極２及び第２の電極３とを備える。これら電極
間にバイアス４がかけられているときに、電極ギャップ
間に光５が照射されると導通する。ＭＳＭフォトコンダ
クター素子は、この特性を利用して半導体光スイッチと
して利用される。
al) フォトコンダクター素子の斜視図である。ＭＳＭフ
ォトコンダクター素子は、金属−半導体−金属からなる
素子で、広帯域な特性を有し、光５を照射することによ
り抵抗値が変化する。その構造は、光導電材料からなる
基板１上に形成され、光５の照射部分で相互に近接した
第１の電極２及び第２の電極３とを備える。これら電極
間にバイアス４がかけられているときに、電極ギャップ
間に光５が照射されると導通する。ＭＳＭフォトコンダ
クター素子は、この特性を利用して半導体光スイッチと
して利用される。
【０００３】従来例としては、半絶縁性ＧａＡｓ基板、
半絶縁性ＩｎＰ基板、低温成長ＧａＡｓエピタキシャル
基板系の光導電材料からなる基板１の表面に第１の電極
２及び第２の電極３が形成され、前記第１の電極２及び
前記第２の電極３はノンアロイのＴｉ／Ｐｔ／ＡｕやＴ
ｉ／Ａｕ等からなるＭＳＭフォトコンダクター素子が挙
げられる。
半絶縁性ＩｎＰ基板、低温成長ＧａＡｓエピタキシャル
基板系の光導電材料からなる基板１の表面に第１の電極
２及び第２の電極３が形成され、前記第１の電極２及び
前記第２の電極３はノンアロイのＴｉ／Ｐｔ／ＡｕやＴ
ｉ／Ａｕ等からなるＭＳＭフォトコンダクター素子が挙
げられる。
【０００４】
【発明が解決しようとする課題】上記従来例の、第１の
電極２および第２の電極３にノンアロイのＴｉ／Ｐｔ／
ＡｕやＴｉ／Ａｕ等を用いたＭＳＭフォトコンダクター
素子は、電極ギャップ間に光５が照射されて導通したと
きの抵抗であるオン抵抗が大きすぎるため、半導体光ス
イッチとして使用した場合、感度が悪いという機能上の
問題があった。
電極２および第２の電極３にノンアロイのＴｉ／Ｐｔ／
ＡｕやＴｉ／Ａｕ等を用いたＭＳＭフォトコンダクター
素子は、電極ギャップ間に光５が照射されて導通したと
きの抵抗であるオン抵抗が大きすぎるため、半導体光ス
イッチとして使用した場合、感度が悪いという機能上の
問題があった。
【０００５】また、オーミック電極を作成するとき電極
のアロイ化は一般的に行われるが、基板１にＩｎＰやＧ
ａＡｓ等の光導電材料を使ったＭＳＭフォトコンダクタ
ー素子の場合、各前記電極のアロイ化を行うと半導体光
スイッチの応答速度が遅くなるという問題があった。本
発明の目的は、このような問題を解決するためのもので
あって、低オン抵抗の光半導体素子を提供することを目
的とする。
のアロイ化は一般的に行われるが、基板１にＩｎＰやＧ
ａＡｓ等の光導電材料を使ったＭＳＭフォトコンダクタ
ー素子の場合、各前記電極のアロイ化を行うと半導体光
スイッチの応答速度が遅くなるという問題があった。本
発明の目的は、このような問題を解決するためのもので
あって、低オン抵抗の光半導体素子を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を実現するため
に、本発明は各電極をアロイ化する。本願発明者が各種
材料で試作及び評価を行ったところ、半絶縁性ＧａＡｓ
基板の上面に低温成長ＧａＡｓエピタキシャル層を含む
ＭＳＭフォトコンダクター素子の各前記電極にアロイ化
したＡｕＧｅ／Ｎｉ／Ａｕを用いれば、応答速度を低下
させることなく、オン抵抗を低くできることが分かっ
た。
に、本発明は各電極をアロイ化する。本願発明者が各種
材料で試作及び評価を行ったところ、半絶縁性ＧａＡｓ
基板の上面に低温成長ＧａＡｓエピタキシャル層を含む
ＭＳＭフォトコンダクター素子の各前記電極にアロイ化
したＡｕＧｅ／Ｎｉ／Ａｕを用いれば、応答速度を低下
させることなく、オン抵抗を低くできることが分かっ
た。
【０００７】
【発明の実施の形態】ＭＳＭフォトコンダクター素子
は、金属−半導体−金属からなる素子で、光導電材料か
らなる基板１上に形成され、光３の照射部分で相互に近
接した第１の電極２及び第２の電極３とを備える。その
電極間にバイアス４がかけられているときに、電極ギャ
ップ間に光が照射されると導通し、光信号を電気信号に
変換する。
は、金属−半導体−金属からなる素子で、光導電材料か
らなる基板１上に形成され、光３の照射部分で相互に近
接した第１の電極２及び第２の電極３とを備える。その
電極間にバイアス４がかけられているときに、電極ギャ
ップ間に光が照射されると導通し、光信号を電気信号に
変換する。
【０００８】図２は、本発明の実施例における、第１の
電極２及び第２の電極３をアロイ化したＭＳＭフォトコ
ンダクター素子の斜視図である。半絶縁性ＧａＡｓの上
面に低温成長ＧａＡｓエピタキシャル層６を積んでい
る。その表面にくし形の第１の電極７及び第２の電極８
であるアロイ化したＡｕＧｅ／Ｎｉ／Ａｕが形成され
る。低温成長ＧａＡｓエピタキシャル層６は４００℃で
１時間に１μｍの速度で成長させる。
電極２及び第２の電極３をアロイ化したＭＳＭフォトコ
ンダクター素子の斜視図である。半絶縁性ＧａＡｓの上
面に低温成長ＧａＡｓエピタキシャル層６を積んでい
る。その表面にくし形の第１の電極７及び第２の電極８
であるアロイ化したＡｕＧｅ／Ｎｉ／Ａｕが形成され
る。低温成長ＧａＡｓエピタキシャル層６は４００℃で
１時間に１μｍの速度で成長させる。
【０００９】図３，４，５を参照して、図２に示す本実
施例におけるＭＳＭフォトコンダクター素子の製造方法
について説明する。図３は低温成長ＧａＡｓエピタキシ
ャル層６上に電極を形成する工程であるリフトオフプロ
セスを示し、図４はＡｕＧｅ／Ｎｉ／Ａｕ電極蒸着後の
ＭＳＭフォトコンダクター素子の断面を示し、図５は前
記ＡｕＧｅ／Ｎｉ／Ａｕ電極をアロイ化したＭＳＭフォ
トコンダクター素子の断面を示す。
施例におけるＭＳＭフォトコンダクター素子の製造方法
について説明する。図３は低温成長ＧａＡｓエピタキシ
ャル層６上に電極を形成する工程であるリフトオフプロ
セスを示し、図４はＡｕＧｅ／Ｎｉ／Ａｕ電極蒸着後の
ＭＳＭフォトコンダクター素子の断面を示し、図５は前
記ＡｕＧｅ／Ｎｉ／Ａｕ電極をアロイ化したＭＳＭフォ
トコンダクター素子の断面を示す。
【００１０】まずリフトオフプロセスにより電極の形状
にパターンを形成する。本実施例では、はじめにフォト
リソグラフィを用いて低温成長ＧａＡｓエピタキシャル
層６上に、所望の電極部以外の場所にホトレジスト膜９
を形成する。図３(1) はこの状態を示す。続いて、塗布
されたホトレジスト膜９を有する低温成長ＧａＡｓエピ
タキシャル層６上の全面に、電子ビーム蒸着装置によっ
て、電極材として金属膜10をＡｕＧｅ、Ｎｉ、Ａｕの順
に蒸着する。この状態を図３(2) に示す。そしてホトレ
ジスト膜９の除去とともに所望の電極部以外の金属膜を
除去し所望のＡｕＧｅ／Ｎｉ／Ａｕからなる第１の電極
２及び第２の電極３のパターンを形成する。この状態を
図３(3) に示す。 図５にＡｕＧｅ／Ｎｉ／Ａｕからな
る第１の電極２及び第２の電極３の蒸着後のＭＳＭフォ
トコンダクター素子の断面図を示す。参照番号６は低温
成長ＧａＡｓエピタキシャル層であり、厚さは約６００
μｍの半絶縁性ＧａＡｓ基板６′に１μｍの厚さで積ん
でいる。11，12，13は電極の層構造であり、11はＡｕＧ
ｅ層、12はＮｉ層、13はＡｕ層である。
にパターンを形成する。本実施例では、はじめにフォト
リソグラフィを用いて低温成長ＧａＡｓエピタキシャル
層６上に、所望の電極部以外の場所にホトレジスト膜９
を形成する。図３(1) はこの状態を示す。続いて、塗布
されたホトレジスト膜９を有する低温成長ＧａＡｓエピ
タキシャル層６上の全面に、電子ビーム蒸着装置によっ
て、電極材として金属膜10をＡｕＧｅ、Ｎｉ、Ａｕの順
に蒸着する。この状態を図３(2) に示す。そしてホトレ
ジスト膜９の除去とともに所望の電極部以外の金属膜を
除去し所望のＡｕＧｅ／Ｎｉ／Ａｕからなる第１の電極
２及び第２の電極３のパターンを形成する。この状態を
図３(3) に示す。 図５にＡｕＧｅ／Ｎｉ／Ａｕからな
る第１の電極２及び第２の電極３の蒸着後のＭＳＭフォ
トコンダクター素子の断面図を示す。参照番号６は低温
成長ＧａＡｓエピタキシャル層であり、厚さは約６００
μｍの半絶縁性ＧａＡｓ基板６′に１μｍの厚さで積ん
でいる。11，12，13は電極の層構造であり、11はＡｕＧ
ｅ層、12はＮｉ層、13はＡｕ層である。
【００１１】その後アニーリングによって第１の電極２
及び第２の電極３をアロイ化する。本実施例ではハロゲ
ンランプを照射してアニーリングしており、アロイ化の
条件はＡｒ雰囲気４４０℃で２秒である。 図５に、図
４のＡｕＧｅ／Ｎｉ／Ａｕからなる第１の電極２及び第
２の電極３をアロイ化したＭＳＭフォトコンダクター素
子の断面を示す。ＡｕＧｅ層14だけが低温成長ＧａＡｓ
エピタキシャル層６に入り込んでアロイ化（合金化）し
た状態になり、Ｎｉ層12とＡｕ層13はそのままの状態を
保って、ＡｕＧｅ／Ｎｉ／Ａｕをアロイ化した第１の電
極７及び第２の電極８を構成している。このアロイ化に
よってＡｕＧｅ層14と低温成長ＧａＡｓエピタキシャル
層６のショットキー障壁が小さくなる。
及び第２の電極３をアロイ化する。本実施例ではハロゲ
ンランプを照射してアニーリングしており、アロイ化の
条件はＡｒ雰囲気４４０℃で２秒である。 図５に、図
４のＡｕＧｅ／Ｎｉ／Ａｕからなる第１の電極２及び第
２の電極３をアロイ化したＭＳＭフォトコンダクター素
子の断面を示す。ＡｕＧｅ層14だけが低温成長ＧａＡｓ
エピタキシャル層６に入り込んでアロイ化（合金化）し
た状態になり、Ｎｉ層12とＡｕ層13はそのままの状態を
保って、ＡｕＧｅ／Ｎｉ／Ａｕをアロイ化した第１の電
極７及び第２の電極８を構成している。このアロイ化に
よってＡｕＧｅ層14と低温成長ＧａＡｓエピタキシャル
層６のショットキー障壁が小さくなる。
【００１２】アニーリングは、材料の表面改質を行うプ
ロセス技術であり、全体の温度を上げることなくほぼ瞬
間的に表面のみアニール (加熱) することができる。本
実施例ではハロゲンランプを用いたランプアニールによ
るが、その他にレーザビームによるアニーリングがあ
る。ランプアニールの特長としては、(1) 短時間( １〜
２００秒) の処理，(2) 幅広い温度（４００〜１３００
℃）の処理が可能，(3)急速加熱，急速冷却ができ、加
熱・冷却速度のコントロールも可能，(4) 自動化による
枚葉処理が可能、などが挙げられる。
ロセス技術であり、全体の温度を上げることなくほぼ瞬
間的に表面のみアニール (加熱) することができる。本
実施例ではハロゲンランプを用いたランプアニールによ
るが、その他にレーザビームによるアニーリングがあ
る。ランプアニールの特長としては、(1) 短時間( １〜
２００秒) の処理，(2) 幅広い温度（４００〜１３００
℃）の処理が可能，(3)急速加熱，急速冷却ができ、加
熱・冷却速度のコントロールも可能，(4) 自動化による
枚葉処理が可能、などが挙げられる。
【００１３】ところで、本実施例においては、低温成長
ＧａＡｓエピタキシャル層６上の近接したアロイ化した
第１の電極７及び第２の電極８としてくし形構造を用い
ているが、その他に図６に示すような様々な形状が考え
られる。図６(1) は低温成長ＧａＡｓエピタキシャル層
６上にアロイ化した第１の電極７及び第２の電極８とが
長方形の形状をとって近接して配置された場合であり、
図６(2) は低温成長ＧａＡｓエピタキシャル層６上にア
ロイ化した第１の電極７及び第２の電極８とが突起部を
持つように近接して配置された場合であり、図６(3) は
低温成長ＧａＡｓエピタキシャル層６上にアロイ化した
第１の電極７及び第２の電極８との近接した電極の面積
が図６(1) の場合に比べてさらに大きくなるようにＴ字
形の形状で配置された場合である。照射する光強度が同
じ場合、低温成長ＧａＡｓエピタキシャル層６上に形成
されたアロイ化した第１の電極７及び第２の電極８の形
状により抵抗値が変わる。
ＧａＡｓエピタキシャル層６上の近接したアロイ化した
第１の電極７及び第２の電極８としてくし形構造を用い
ているが、その他に図６に示すような様々な形状が考え
られる。図６(1) は低温成長ＧａＡｓエピタキシャル層
６上にアロイ化した第１の電極７及び第２の電極８とが
長方形の形状をとって近接して配置された場合であり、
図６(2) は低温成長ＧａＡｓエピタキシャル層６上にア
ロイ化した第１の電極７及び第２の電極８とが突起部を
持つように近接して配置された場合であり、図６(3) は
低温成長ＧａＡｓエピタキシャル層６上にアロイ化した
第１の電極７及び第２の電極８との近接した電極の面積
が図６(1) の場合に比べてさらに大きくなるようにＴ字
形の形状で配置された場合である。照射する光強度が同
じ場合、低温成長ＧａＡｓエピタキシャル層６上に形成
されたアロイ化した第１の電極７及び第２の電極８の形
状により抵抗値が変わる。
【００１４】上記の製造プロセスが終了したウエハは、
素子の大きさにへき開し、個々のＭＳＭフォトコンダク
ター素子になる。チップ化されたＭＳＭフォトコンダク
ター素子はボンディングによってモジュール化される。
次に本実施例において、図４に示す低温成長ＧａＡｓエ
ピタキシャル層６上にくし形に形成したノンアロイのＡ
ｕＧｅ／Ｎｉ／Ａｕからなる第１の電極２及び第２の電
極３とを有するＭＳＭフォトコンダクター素子のオン抵
抗値と、図５に示す低温成長ＧａＡｓエピタキシャル層
６上にくし形に形成したＡｕＧｅ／Ｎｉ／Ａｕをアロイ
化した第１の電極７及び第２の電極８とを有するＭＳＭ
フォトコンダクター素子のオン抵抗値とを表１にまとめ
た。測定条件は光波長８５０ｎｍ、光パワー１０ｍＷ、
バイアスは０．１Ｖである。電極間隔は６μｍである。
素子の大きさにへき開し、個々のＭＳＭフォトコンダク
ター素子になる。チップ化されたＭＳＭフォトコンダク
ター素子はボンディングによってモジュール化される。
次に本実施例において、図４に示す低温成長ＧａＡｓエ
ピタキシャル層６上にくし形に形成したノンアロイのＡ
ｕＧｅ／Ｎｉ／Ａｕからなる第１の電極２及び第２の電
極３とを有するＭＳＭフォトコンダクター素子のオン抵
抗値と、図５に示す低温成長ＧａＡｓエピタキシャル層
６上にくし形に形成したＡｕＧｅ／Ｎｉ／Ａｕをアロイ
化した第１の電極７及び第２の電極８とを有するＭＳＭ
フォトコンダクター素子のオン抵抗値とを表１にまとめ
た。測定条件は光波長８５０ｎｍ、光パワー１０ｍＷ、
バイアスは０．１Ｖである。電極間隔は６μｍである。
【００１５】
【表１】
【００１６】上記表１からも分かるようにＡｕＧｅ／Ｎ
ｉ／Ａｕ電極のアロイ化によりオン抵抗値が非常に小さ
くなることが分かる。通常ＩｎＰ，ＧａＡｓを基板とす
るＭＳＭフォトコンダクター素子の電極をアロイ化する
と光半導体スイッチとしての応答速度が遅くなる。しか
し本実施例の、上面に低温成長ＧａＡｓエピタキシャル
層６上にＡｕＧｅ／Ｎｉ／Ａｕをアロイ化した第１の電
極７及び第２の電極８とを有するＭＳＭフォトコンダク
ター素子では、応答速度を低下させることなく、オン抵
抗を小さくすることができた。
ｉ／Ａｕ電極のアロイ化によりオン抵抗値が非常に小さ
くなることが分かる。通常ＩｎＰ，ＧａＡｓを基板とす
るＭＳＭフォトコンダクター素子の電極をアロイ化する
と光半導体スイッチとしての応答速度が遅くなる。しか
し本実施例の、上面に低温成長ＧａＡｓエピタキシャル
層６上にＡｕＧｅ／Ｎｉ／Ａｕをアロイ化した第１の電
極７及び第２の電極８とを有するＭＳＭフォトコンダク
ター素子では、応答速度を低下させることなく、オン抵
抗を小さくすることができた。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
低温成長ＧａＡｓエピタキシャル層を含むＭＳＭフォト
コンダクターの光半導体素子においてＡｕＧｅ／Ｎｉ／
Ａｕで形成される各電極をアロイ化することによって応
答速度を低下させることなくオン抵抗の値を小さくさせ
ることができる。
低温成長ＧａＡｓエピタキシャル層を含むＭＳＭフォト
コンダクターの光半導体素子においてＡｕＧｅ／Ｎｉ／
Ａｕで形成される各電極をアロイ化することによって応
答速度を低下させることなくオン抵抗の値を小さくさせ
ることができる。
【図１】ＭＳＭフォトコンダクター素子の斜視図であ
る。
る。
【図２】本発明の実施例の、ＡｕＧｅ／Ｎｉ／Ａｕをア
ロイ化した第１の電極７及び第２の電極８とを有するＭ
ＳＭフォトコンダクター素子の斜視図である。
ロイ化した第１の電極７及び第２の電極８とを有するＭ
ＳＭフォトコンダクター素子の斜視図である。
【図３】本発明における、低温成長ＧａＡｓエピタキシ
ャル層６上に第１の電極２及び第２の電極３とを形成す
る工程であるリフトオフプロセスについて示す図であ
る。
ャル層６上に第１の電極２及び第２の電極３とを形成す
る工程であるリフトオフプロセスについて示す図であ
る。
【図４】本実施例のＡｕＧｅ／Ｎｉ／Ａｕ電極蒸着後(
ノンアロイ) のＭＳＭフォトコンダクター素子の断面を
示す図である。
ノンアロイ) のＭＳＭフォトコンダクター素子の断面を
示す図である。
【図５】本発明の実施例の前記ＡｕＧｅ／Ｎｉ／Ａｕ電
極をアロイ化したＭＳＭフォトコンダクター素子の断面
を示す図である。
極をアロイ化したＭＳＭフォトコンダクター素子の断面
を示す図である。
【図６】ＭＳＭフォトコンダクター素子の各電極の形状
の例を示す図である。
の例を示す図である。
１…光導電材料からなる基板 ２…第１の電極 ３…第２の電極 ６…低温成長ＧａＡｓエピタキシャル層 ６′…半絶縁性ＧａＡｓ基板 ７…ＡｕＧｅ／Ｎｉ／Ａｕをアロイ化した第１の電極 ８…ＡｕＧｅ／Ｎｉ／Ａｕをアロイ化した第２の電極 ９…ホトレジスト膜 10…金属膜
Claims (5)
- 【請求項１】 光導電材料からなる基板と、 該光導電材料からなる基板上に形成され、光の照射部分
で相互に近接した第１の電極及び第２の電極とを備える
金属−半導体−金属からなるＭＳＭ(Metal-Semiconduct
or-Metal) フォトコンダクター素子であって、 各前記電極がアロイ化されていることを特徴とするＭＳ
Ｍフォトコンダクター素子。 - 【請求項２】 請求項１に記載のＭＳＭフォトコンダク
ター素子であって、 前記光導電材料からなる基板は半絶縁性ＧａＡｓ基板の
上面に低温成長ＧａＡｓエピタキシャル層を含み、 各前記電極はアロイ化したＡｕＧｅ／Ｎｉ／Ａｕである
ＭＳＭフォトコンダクター素子。 - 【請求項３】 請求項１に記載のＭＳＭフォトコンダク
ター素子の製造方法であって、 前記光導電材料からなる基板上に各前記電極を形成する
工程と、 アニールによってアロイ化する工程とを有するＭＳＭフ
ォトコンダクター素子の製造方法。 - 【請求項４】 請求項３に記載のＭＳＭフォトコンダク
ター素子の製造方法であって、前記光導電材料からなる
基板は半絶縁性ＧａＡｓ基板の上面に低温成長ＧａＡｓ
エピタキシャル層を含み、 前記低温成長エピタキシャルＧａＡｓ層上に各前記電極
を形成する前記工程は、 前記低温成長ＧａＡｓエピタキシャル層上にホトレジス
ト膜を塗布する工程と、 フォトリソグラフィにより各前記電極をパターニングす
る工程と、 前記低温成長ＧａＡｓエピタキシャル層上全面に電極材
として金属膜を蒸着する工程と、 ホトレジスト膜の除去とともに所望の電極部以外の金属
膜を除去する工程とを有するＭＳＭフォトコンダクター
素子の製造方法。 - 【請求項５】 請求項３に記載のＭＳＭフォトコンダク
ター素子の製造方法であって、アニールによってアロイ
化する前記工程は、 ランプアニールによって各前記電極を加熱する工程を有
するＭＳＭフォトコンダクター素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10133524A JPH11330528A (ja) | 1998-05-15 | 1998-05-15 | Ｍｓｍフォトコンダクター素子および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10133524A JPH11330528A (ja) | 1998-05-15 | 1998-05-15 | Ｍｓｍフォトコンダクター素子および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330528A true JPH11330528A (ja) | 1999-11-30 |
Family
ID=15106814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10133524A Withdrawn JPH11330528A (ja) | 1998-05-15 | 1998-05-15 | Ｍｓｍフォトコンダクター素子および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005538561A (ja) * | 2002-09-11 | 2005-12-15 | テラビュー リミテッド | 半導体の光導電特性を改善する方法及び改善された光導電特性を有する半導体を製造する方法 |
| JP2013080939A (ja) * | 2012-11-29 | 2013-05-02 | Pioneer Electronic Corp | 光伝導基板およびこれを用いた電磁波発生検出装置 |
-
1998
- 1998-05-15 JP JP10133524A patent/JPH11330528A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005538561A (ja) * | 2002-09-11 | 2005-12-15 | テラビュー リミテッド | 半導体の光導電特性を改善する方法及び改善された光導電特性を有する半導体を製造する方法 |
| JP2013080939A (ja) * | 2012-11-29 | 2013-05-02 | Pioneer Electronic Corp | 光伝導基板およびこれを用いた電磁波発生検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181755A (en) | Thin film pattern generation by an inverse self-lifting technique | |
| JPH04342172A (ja) | 半導体装置 | |
| JPH10284436A (ja) | オーミック電極形成方法 | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| US4403397A (en) | Method of making avalanche photodiodes | |
| JPH07107905B2 (ja) | 半導体素子の製造方法 | |
| JPS5935489A (ja) | 光半導体装置の製造方法 | |
| JPH11330528A (ja) | Ｍｓｍフォトコンダクター素子および製造方法 | |
| JP2757915B2 (ja) | Ｉｉ−ｖｉ族半導体デバイス及びその製造方法 | |
| JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
| US20240178075A1 (en) | Method for testing a wafer and wafer | |
| JPS583303Y2 (ja) | シヨツトキバリアダイオ−ド | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2650280B2 (ja) | 島状薄膜素子 | |
| JPS6050957A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JPH0376586B2 (ja) | ||
| RU2084988C1 (ru) | Способ изготовления омических контактов к планарной стороне структуры с локальными областями низколегированных полупроводников группы а3в5 | |
| JPS593979A (ja) | 半導体装置の製造方法 | |
| JPH0332070A (ja) | 光電変換半導体装置の電極形成方法 | |
| JPH04363071A (ja) | 光半導体装置の製造方法 | |
| JPS6163016A (ja) | Ｓｏｉ形成方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0246773A (ja) | 化合物半導体装置およびその電極形成方法 | |
| JPS63228671A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080110 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080919 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090707 |