JPH11330477A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH11330477A JPH11330477A JP13631298A JP13631298A JPH11330477A JP H11330477 A JPH11330477 A JP H11330477A JP 13631298 A JP13631298 A JP 13631298A JP 13631298 A JP13631298 A JP 13631298A JP H11330477 A JPH11330477 A JP H11330477A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- forming
- polycrystalline silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ボトムゲート型薄膜トランジスタの品質向上
を図る。 【解決手段】 絶縁基板１上にゲート電極２を形成する
第１工程と、上記ゲート電極１上にゲート絶縁膜５を形
成する第２工程と、上記ゲート絶縁膜５上に多結晶シリ
コン膜６を形成する第３工程と、水蒸気等の酸化能力の
ある気体を主成分とし圧力が５〜５０気圧の雰囲気で上
記多結晶シリコン膜６の表面層を酸化して酸化シリコン
膜８を形成する第４工程と、酸化シリコン膜８を部分的
にエッチングして島状の酸化シリコン膜９を形成する第
５工程と、島状の酸化シリコン膜９をマスクとして不純
物イオン１０をドーピングする第６工程とを有する。
を図る。 【解決手段】 絶縁基板１上にゲート電極２を形成する
第１工程と、上記ゲート電極１上にゲート絶縁膜５を形
成する第２工程と、上記ゲート絶縁膜５上に多結晶シリ
コン膜６を形成する第３工程と、水蒸気等の酸化能力の
ある気体を主成分とし圧力が５〜５０気圧の雰囲気で上
記多結晶シリコン膜６の表面層を酸化して酸化シリコン
膜８を形成する第４工程と、酸化シリコン膜８を部分的
にエッチングして島状の酸化シリコン膜９を形成する第
５工程と、島状の酸化シリコン膜９をマスクとして不純
物イオン１０をドーピングする第６工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法に係り、特に絶縁性基板上に形成される薄膜ト
ランジスタの製造方法に関する。
製造方法に係り、特に絶縁性基板上に形成される薄膜ト
ランジスタの製造方法に関する。
【０００２】
【従来の技術】液晶ディスプレイやイメージサンサ等の
画像入出力デバイスの駆動回路は、いわゆるＬＳＩとし
て形成され、画像入出力デバイスの基板上に貼り付けら
れて実装されていた。ところが、この貼付作業は複雑、
かつ、面倒であるため、近年では駆動回路を画像入出力
デバイスと同一基板上に直接作製するための開発が進め
られている。これらの画像入出力デバイスの基板には、
通常、半導体素子への不純物の影響を考慮して、無アル
カリガラスが用いられている。無アルカリガラスには、
バリウムホウケイ酸ガラス、ホウケイ酸ガラス、アルミ
ノホウケイ酸ガラス、アルミノケイ酸ガラス等がある。
これらの無アルカリガラスを使用したガラス基板の歪点
は５９３〜７００℃程度であるため、この基板上に駆動
回路を直接作製するときには、少なくとも７００℃以下
の温度で処理することが要求される。
画像入出力デバイスの駆動回路は、いわゆるＬＳＩとし
て形成され、画像入出力デバイスの基板上に貼り付けら
れて実装されていた。ところが、この貼付作業は複雑、
かつ、面倒であるため、近年では駆動回路を画像入出力
デバイスと同一基板上に直接作製するための開発が進め
られている。これらの画像入出力デバイスの基板には、
通常、半導体素子への不純物の影響を考慮して、無アル
カリガラスが用いられている。無アルカリガラスには、
バリウムホウケイ酸ガラス、ホウケイ酸ガラス、アルミ
ノホウケイ酸ガラス、アルミノケイ酸ガラス等がある。
これらの無アルカリガラスを使用したガラス基板の歪点
は５９３〜７００℃程度であるため、この基板上に駆動
回路を直接作製するときには、少なくとも７００℃以下
の温度で処理することが要求される。
【０００３】しかし、駆動回路を形成するのに必要な性
能を持ったトランジスタの半導体膜を、７００℃以下の
温度で作製するのは一般に困難である。７００℃以下の
温度で半導体膜を形成する方法として固相成長法があ
る。固相成長法は、非晶質膜を出発材料として、６００
℃程度の温度でアニールして多結晶化することにより、
多結晶シリコン膜を作って半導体膜を成形する方法であ
るが、その多結晶化の段階でそれぞれの結晶方位が異な
るため、その結晶粒界で多くの結晶欠陥が発生する。
能を持ったトランジスタの半導体膜を、７００℃以下の
温度で作製するのは一般に困難である。７００℃以下の
温度で半導体膜を形成する方法として固相成長法があ
る。固相成長法は、非晶質膜を出発材料として、６００
℃程度の温度でアニールして多結晶化することにより、
多結晶シリコン膜を作って半導体膜を成形する方法であ
るが、その多結晶化の段階でそれぞれの結晶方位が異な
るため、その結晶粒界で多くの結晶欠陥が発生する。
【０００４】短波長のエキシマレーザを非晶質シリコン
膜または多結晶シリコン膜に照射して溶融固化すること
により良質な半導体膜を得る方法もある。エキシマレー
ザはパルスレーザであり、かつ、ビームサイズが限られ
ているので、大面積照射する場合は、ビームを継ぎ合わ
せて照射しなければならず、その継ぎ合わせ部分で多結
晶シリコン膜の膜質が変化し、その部分のトランジスタ
は異なった特性になってしまう。また、シリコン膜にレ
ーザ照射するとシリコン膜の表面は局所的、かつ、瞬間
的に溶融し凝固するため、照射エネルギによって多結晶
シリコン膜の膜質は急峻に変化し、結果的に安定して同
一膜質の多結晶シリコン膜を得ることが困難である。
膜または多結晶シリコン膜に照射して溶融固化すること
により良質な半導体膜を得る方法もある。エキシマレー
ザはパルスレーザであり、かつ、ビームサイズが限られ
ているので、大面積照射する場合は、ビームを継ぎ合わ
せて照射しなければならず、その継ぎ合わせ部分で多結
晶シリコン膜の膜質が変化し、その部分のトランジスタ
は異なった特性になってしまう。また、シリコン膜にレ
ーザ照射するとシリコン膜の表面は局所的、かつ、瞬間
的に溶融し凝固するため、照射エネルギによって多結晶
シリコン膜の膜質は急峻に変化し、結果的に安定して同
一膜質の多結晶シリコン膜を得ることが困難である。
【０００５】以上述べた問題点を解決するものとして、
特開平７−１６２００２号公報では、多結晶シリコン膜
の表面層を水蒸気を主成分とする雰囲気下で酸化した
後、その酸化膜を除去することによって、良質の半導体
膜を得る方法が提案されている。このように多結晶シリ
コン膜を酸化処理すると、シリコン原子が酸化されて酸
素原子と結合する過程において、シリコン原子同士の結
合が切り離され、ある確率で完全に自由になるシリコン
原子が生成される。この完全に自由になったシリコン原
子が、多結晶シリコン膜中を拡散して多結晶シリコン膜
中の結晶欠陥を補償し、結晶欠陥が低減されると考えら
れている。
特開平７−１６２００２号公報では、多結晶シリコン膜
の表面層を水蒸気を主成分とする雰囲気下で酸化した
後、その酸化膜を除去することによって、良質の半導体
膜を得る方法が提案されている。このように多結晶シリ
コン膜を酸化処理すると、シリコン原子が酸化されて酸
素原子と結合する過程において、シリコン原子同士の結
合が切り離され、ある確率で完全に自由になるシリコン
原子が生成される。この完全に自由になったシリコン原
子が、多結晶シリコン膜中を拡散して多結晶シリコン膜
中の結晶欠陥を補償し、結晶欠陥が低減されると考えら
れている。
【０００６】
【発明が解決しようとする課題】しかし、上記特開平７
−１６２００２号公報に開示された、薄膜トランジスタ
の製造方法は、絶縁性基板上に形成された半導体膜上に
ゲート電極を形成する技術に関するもので、絶縁性基板
上に先ずゲート電極を形成し、その上に半導体膜を形成
するボトムゲート型の薄膜トランジスタについては何ら
開示されていない。しかも、上記公報に記載された発明
では多結晶シリコン膜を酸化して形成された、酸化シリ
コン膜を利用することなく除去している。
−１６２００２号公報に開示された、薄膜トランジスタ
の製造方法は、絶縁性基板上に形成された半導体膜上に
ゲート電極を形成する技術に関するもので、絶縁性基板
上に先ずゲート電極を形成し、その上に半導体膜を形成
するボトムゲート型の薄膜トランジスタについては何ら
開示されていない。しかも、上記公報に記載された発明
では多結晶シリコン膜を酸化して形成された、酸化シリ
コン膜を利用することなく除去している。
【０００７】本発明は、以上述べた問題点に鑑み案出さ
れたもので、多結晶シリコン膜の酸化による改質技術を
ボトムゲート型の薄膜トランジスタの製造に摘要すると
ともに、酸化により形成された酸化シリコン膜を不純物
イオンのドーピングの際のマスクとして利用することに
より、製造工程の短縮化を図ることができる薄膜トラン
ジスタの製造方法を提供することを目的とする。
れたもので、多結晶シリコン膜の酸化による改質技術を
ボトムゲート型の薄膜トランジスタの製造に摘要すると
ともに、酸化により形成された酸化シリコン膜を不純物
イオンのドーピングの際のマスクとして利用することに
より、製造工程の短縮化を図ることができる薄膜トラン
ジスタの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明の薄膜トランジスタの製造方法は、絶縁基板上に
ゲート電極を形成する第１工程と、上記ゲート電極上に
ゲート絶縁膜を形成する第２工程と、上記ゲート絶縁膜
上に多結晶シリコン膜を形成する第３工程と、水蒸気等
の酸化能力のある気体を主成分とし圧力が５〜５０気圧
の雰囲気で上記多結晶シリコン膜の表面層を酸化して酸
化シリコン膜を形成する第４工程と、酸化シリコン膜を
エッチングして島状の酸化シリコン膜を形成する第５工
程と、島状の酸化シリコン膜をマスクとして不純物イオ
ンをドーピングする第６工程とを有している。
本発明の薄膜トランジスタの製造方法は、絶縁基板上に
ゲート電極を形成する第１工程と、上記ゲート電極上に
ゲート絶縁膜を形成する第２工程と、上記ゲート絶縁膜
上に多結晶シリコン膜を形成する第３工程と、水蒸気等
の酸化能力のある気体を主成分とし圧力が５〜５０気圧
の雰囲気で上記多結晶シリコン膜の表面層を酸化して酸
化シリコン膜を形成する第４工程と、酸化シリコン膜を
エッチングして島状の酸化シリコン膜を形成する第５工
程と、島状の酸化シリコン膜をマスクとして不純物イオ
ンをドーピングする第６工程とを有している。
【０００９】上記第４工程のあとに窒素等の不活性なガ
スを主成分とし圧力が５〜５０気圧の雰囲気で熱処理す
る工程を付加してもよい。
スを主成分とし圧力が５〜５０気圧の雰囲気で熱処理す
る工程を付加してもよい。
【００１０】上記多結晶シリコン膜を酸化する第４工程
および請求項２の熱処理温度は３００〜７００℃である
ことが好ましい。
および請求項２の熱処理温度は３００〜７００℃である
ことが好ましい。
【００１１】次に、本発明の作用を説明する。ゲート絶
縁膜上に形成された多結晶シリコン膜を酸化して表面層
に酸化シリコン膜を形成することにより、酸化されずに
残された多結晶シリコン膜の改質を行うことができる。
酸化処理を５気圧以上の高圧で行うことにより、処理温
度の均一性が高まるとともに、圧力に比例して酸化レー
トをあげることができるので、同じ酸化レートであれば
処理温度を低温化することができる。絶縁性基板として
ガラス基板を使用しても歪を起すことのない７００℃以
下の低温でも、使用可能な酸化速度（１０ｎｍ／ｈ）が
得られる。
縁膜上に形成された多結晶シリコン膜を酸化して表面層
に酸化シリコン膜を形成することにより、酸化されずに
残された多結晶シリコン膜の改質を行うことができる。
酸化処理を５気圧以上の高圧で行うことにより、処理温
度の均一性が高まるとともに、圧力に比例して酸化レー
トをあげることができるので、同じ酸化レートであれば
処理温度を低温化することができる。絶縁性基板として
ガラス基板を使用しても歪を起すことのない７００℃以
下の低温でも、使用可能な酸化速度（１０ｎｍ／ｈ）が
得られる。
【００１２】一般に、多結晶シリコン膜に不純物イオン
をドーピングする場合には、レジストマスクを使用する
が、レジストは耐熱性に劣るので高エネルギで高ドーズ
量のイオンを注入すると温度が上昇し、レジストマスク
が使えない場合がある。しかし、本発明では酸化シリコ
ン膜をパターニングしてドーピングマスクとして使用す
るが、酸化シリコン膜は耐熱性に優れているので、不純
物イオンドーピングの注入条件を広く取ることができ
る。
をドーピングする場合には、レジストマスクを使用する
が、レジストは耐熱性に劣るので高エネルギで高ドーズ
量のイオンを注入すると温度が上昇し、レジストマスク
が使えない場合がある。しかし、本発明では酸化シリコ
ン膜をパターニングしてドーピングマスクとして使用す
るが、酸化シリコン膜は耐熱性に優れているので、不純
物イオンドーピングの注入条件を広く取ることができ
る。
【００１３】請求項２に示す発明では、酸化シリコン膜
を形成する第４工程のあとに窒素等の不活性なガスを主
成分とする雰囲気で熱処理を行う工程を付加している
が、この処理により前記酸化シリコン膜が緻密化されて
上述の作用がさらに大きくなる。また、このようにして
作った薄膜トランジスタは信頼性に優れ、良好な性能が
得られる。
を形成する第４工程のあとに窒素等の不活性なガスを主
成分とする雰囲気で熱処理を行う工程を付加している
が、この処理により前記酸化シリコン膜が緻密化されて
上述の作用がさらに大きくなる。また、このようにして
作った薄膜トランジスタは信頼性に優れ、良好な性能が
得られる。
【００１４】
【発明の実施の形態】以下本発明の１実施形態につい
て、図面を参照しつつ説明する。図１（ａ）〜（ｆ）
は、本発明の薄膜トランジスタの製造方法を説明するた
めの断面図である。第１工程として、図１（ａ）に示す
ように絶縁性基板１（ここでは絶縁性基板の１例とし
て、ガラス基板を用いたので以下「ガラス基板１」とい
う。）上にゲート電極２を形成する。ゲート電極２はＡ
ｌ、ＡｌＳｉ、ＡｌＴｉ、ＴｉＮ、Ｔｉ、Ｔａ、Ｔａ
Ｎ、Ｃｒ、Ｗまたはこれらの積層膜をスパッタ法等によ
って成膜した後、エッチングを行って形成する。また、
ここではガラス基板１を用いたが、石英基板、サファイ
ア基板等の基板を用いることもできる。ガラス基板１
は、安価なので作製するデバイスコストを低減できる。
これらの基板上またはシリコンウエハ上に絶縁膜を形成
したものを用いることもできる。この絶縁膜には酸化シ
リコン膜、窒化シリコン膜、酸化アルミニウム、酸化タ
ンタル等の単膜または２種以上を積層したものを用いる
ことができる。
て、図面を参照しつつ説明する。図１（ａ）〜（ｆ）
は、本発明の薄膜トランジスタの製造方法を説明するた
めの断面図である。第１工程として、図１（ａ）に示す
ように絶縁性基板１（ここでは絶縁性基板の１例とし
て、ガラス基板を用いたので以下「ガラス基板１」とい
う。）上にゲート電極２を形成する。ゲート電極２はＡ
ｌ、ＡｌＳｉ、ＡｌＴｉ、ＴｉＮ、Ｔｉ、Ｔａ、Ｔａ
Ｎ、Ｃｒ、Ｗまたはこれらの積層膜をスパッタ法等によ
って成膜した後、エッチングを行って形成する。また、
ここではガラス基板１を用いたが、石英基板、サファイ
ア基板等の基板を用いることもできる。ガラス基板１
は、安価なので作製するデバイスコストを低減できる。
これらの基板上またはシリコンウエハ上に絶縁膜を形成
したものを用いることもできる。この絶縁膜には酸化シ
リコン膜、窒化シリコン膜、酸化アルミニウム、酸化タ
ンタル等の単膜または２種以上を積層したものを用いる
ことができる。
【００１５】次に、図１（ｂ）に示すように、ゲート電
極２を電解液に浸漬し、通電することにより陽極酸化し
て陽極酸化膜４を形成する。３は陽極酸化後のゲート電
極である。
極２を電解液に浸漬し、通電することにより陽極酸化し
て陽極酸化膜４を形成する。３は陽極酸化後のゲート電
極である。
【００１６】次に、第２工程として図１（ｃ）に示すよ
うに、ゲート絶縁膜５を形成する。ゲート絶縁膜５はプ
ラズマＣＶＤ法により３５０℃でＴＥＯＳ（テトラ・エ
チル・オルト・シリケート：Ｓｉ（ＯＣ2 Ｈ5 ）4 ）ガ
スとＯ2 ガスとを用いて成膜した膜厚１００ｎｍの酸化
シリコン（ＳｉＯ2 ）膜を用いた。ここでは上記方法を
用いたが、ＳｉＨ4 ガスとＯ2 ガスを用いたプラズマＣ
ＶＤ法や、４５０℃でＳｉＨ4 ガスとＯ2 ガスを用いた
減圧ＣＶＤ法や、４３０℃でＳｉＨ4 ガスとＯ 2ガスを
用いた常圧ＣＶＤ法や、スパッタ法等を用いて成膜した
酸化シリコン膜でもよいことは言うまでもない。膜厚は
５０〜１５０ｎｍ程度が好ましい。また、ここでは酸化
シリコン膜を用いたが、窒化シリコン膜や、酸化シリコ
ン膜と窒化シリコン膜との積層膜でもよい。
うに、ゲート絶縁膜５を形成する。ゲート絶縁膜５はプ
ラズマＣＶＤ法により３５０℃でＴＥＯＳ（テトラ・エ
チル・オルト・シリケート：Ｓｉ（ＯＣ2 Ｈ5 ）4 ）ガ
スとＯ2 ガスとを用いて成膜した膜厚１００ｎｍの酸化
シリコン（ＳｉＯ2 ）膜を用いた。ここでは上記方法を
用いたが、ＳｉＨ4 ガスとＯ2 ガスを用いたプラズマＣ
ＶＤ法や、４５０℃でＳｉＨ4 ガスとＯ2 ガスを用いた
減圧ＣＶＤ法や、４３０℃でＳｉＨ4 ガスとＯ 2ガスを
用いた常圧ＣＶＤ法や、スパッタ法等を用いて成膜した
酸化シリコン膜でもよいことは言うまでもない。膜厚は
５０〜１５０ｎｍ程度が好ましい。また、ここでは酸化
シリコン膜を用いたが、窒化シリコン膜や、酸化シリコ
ン膜と窒化シリコン膜との積層膜でもよい。
【００１７】次に、第３工程として図１（ｄ）に示すよ
うに、多結晶シリコン膜６を形成する。多結晶シリコン
膜６の形成方法は種々あるが、ここでは非晶質シリコン
膜を成膜した後、これをアニールして多結晶シリコン膜
６とした。非晶質シリコン膜は、ここでは減圧ＣＶＤ法
によりＳｉ2 Ｈ6 ガスを用いて基板温度４５０℃で、膜
厚２００ｎｍの非晶質シリコン膜を成膜した。非晶質シ
リコン膜を成膜する方法は、他にプラズマＣＶＤ法、ス
パッタ法等が使用できる。減圧ＣＶＤ法を用いるとアニ
ール後に良質な多結晶シリコン膜６が得られるので、こ
こでは減圧ＣＶＤ法を用いた。基板温度は４００〜６０
０℃が好ましく、使用する原料ガスはＳｉＨ4 を用いて
もよいし、膜厚は５０〜５００ｎｍとすることができ
る。
うに、多結晶シリコン膜６を形成する。多結晶シリコン
膜６の形成方法は種々あるが、ここでは非晶質シリコン
膜を成膜した後、これをアニールして多結晶シリコン膜
６とした。非晶質シリコン膜は、ここでは減圧ＣＶＤ法
によりＳｉ2 Ｈ6 ガスを用いて基板温度４５０℃で、膜
厚２００ｎｍの非晶質シリコン膜を成膜した。非晶質シ
リコン膜を成膜する方法は、他にプラズマＣＶＤ法、ス
パッタ法等が使用できる。減圧ＣＶＤ法を用いるとアニ
ール後に良質な多結晶シリコン膜６が得られるので、こ
こでは減圧ＣＶＤ法を用いた。基板温度は４００〜６０
０℃が好ましく、使用する原料ガスはＳｉＨ4 を用いて
もよいし、膜厚は５０〜５００ｎｍとすることができ
る。
【００１８】次に、アニールして結晶化し多結晶シリコ
ン膜６を形成する。ここでは均一性の良好な炉アニール
により窒素雰囲気中６００℃で２４時間アニールして結
晶化した。アニール法は炉アニール以外に、レーザアニ
ール、ランプアニール、電子ビームアニールまたはこれ
らの組み合わせを用いることもできる。窒素雰囲気中で
アニール温度５００〜６５０℃、アニール時間４〜２４
時間で行うこともできる。
ン膜６を形成する。ここでは均一性の良好な炉アニール
により窒素雰囲気中６００℃で２４時間アニールして結
晶化した。アニール法は炉アニール以外に、レーザアニ
ール、ランプアニール、電子ビームアニールまたはこれ
らの組み合わせを用いることもできる。窒素雰囲気中で
アニール温度５００〜６５０℃、アニール時間４〜２４
時間で行うこともできる。
【００１９】次に、第４工程として図１（ｅ）に示すよ
うに、水蒸気を主成分とし圧力が５〜５０気圧の雰囲気
下において前記多結晶シリコン膜６の表面層を酸化して
酸化シリコン膜８を形成する。ここでは、６００℃で２
５気圧雰囲気において、水蒸気による酸化工程を２時間
行った。これにより、酸化されずに残った多結晶シリコ
ン膜７の膜厚は８０ｎｍとなった。この酸化作用によっ
て、前述のように良質な多結晶シリコン膜７が得られ
る。
うに、水蒸気を主成分とし圧力が５〜５０気圧の雰囲気
下において前記多結晶シリコン膜６の表面層を酸化して
酸化シリコン膜８を形成する。ここでは、６００℃で２
５気圧雰囲気において、水蒸気による酸化工程を２時間
行った。これにより、酸化されずに残った多結晶シリコ
ン膜７の膜厚は８０ｎｍとなった。この酸化作用によっ
て、前述のように良質な多結晶シリコン膜７が得られ
る。
【００２０】このように、多結晶シリコン膜を高圧の雰
囲気で酸化を行うのは、圧力が高いほど熱伝達がよくな
り、温度の均一性が高まるのも１つの理由である。図２
は雰囲気圧力と温度均一性との関係の実験結果を示すグ
ラフである。温度設定を６００℃として、４００×５０
０ｍｍ角のガラス基板の面内温度の均一性を評価した。
測定点数は５０点である。ここで、温度均一性（％）と
は、最高温度と最低温度との差の半分を平均値で除した
商を１００倍した数値である。図２から、高い圧力下で
熱処理すると圧力に応じて熱の伝達効率が高まるので、
熱処理の均一性を高めることができる。非晶質シリコン
膜を、均一性の高い温度雰囲気で処理すれば、それだけ
均一性の良い多結晶シリコン膜７を得ることができる。
１０％以下の良好な均一性を得るためには、およそ５気
圧以上の雰囲気下で熱処理すれば良いことが判る。ま
た、１０気圧程度まで均一性の向上が顕著であって、１
０気圧以上から飽和傾向にあることから、特に好ましく
は、１０気圧以上とすることが効果的であり、逆に５０
気圧以上としても均一性の向上はみられない。
囲気で酸化を行うのは、圧力が高いほど熱伝達がよくな
り、温度の均一性が高まるのも１つの理由である。図２
は雰囲気圧力と温度均一性との関係の実験結果を示すグ
ラフである。温度設定を６００℃として、４００×５０
０ｍｍ角のガラス基板の面内温度の均一性を評価した。
測定点数は５０点である。ここで、温度均一性（％）と
は、最高温度と最低温度との差の半分を平均値で除した
商を１００倍した数値である。図２から、高い圧力下で
熱処理すると圧力に応じて熱の伝達効率が高まるので、
熱処理の均一性を高めることができる。非晶質シリコン
膜を、均一性の高い温度雰囲気で処理すれば、それだけ
均一性の良い多結晶シリコン膜７を得ることができる。
１０％以下の良好な均一性を得るためには、およそ５気
圧以上の雰囲気下で熱処理すれば良いことが判る。ま
た、１０気圧程度まで均一性の向上が顕著であって、１
０気圧以上から飽和傾向にあることから、特に好ましく
は、１０気圧以上とすることが効果的であり、逆に５０
気圧以上としても均一性の向上はみられない。
【００２１】次に、第５工程として図１（ｆ）に示すよ
うに、前記酸化シリコン膜８をエッチングして、島状の
酸化シリコン膜９を形成する。ここでは通常用いられる
フォトリソグラフィ技術によりパターニングされたレジ
ストを形成して、プラズマを用いたドライエッチング法
により酸化シリコン膜８をエッチングした。
うに、前記酸化シリコン膜８をエッチングして、島状の
酸化シリコン膜９を形成する。ここでは通常用いられる
フォトリソグラフィ技術によりパターニングされたレジ
ストを形成して、プラズマを用いたドライエッチング法
により酸化シリコン膜８をエッチングした。
【００２２】またさらに、この後、請求項２に記載した
ように窒素を主成分とする雰囲気下において酸化シリコ
ン膜８および多結晶シリコン膜７を熱処理することによ
って、前記酸化シリコン膜８が緻密化され、かつ、前記
酸化シリコン膜８と前記多結晶シリコン膜７との界面も
さらに良好になって、このようにして作った多結晶シリ
コン薄膜トランジスタは信頼性に優れ、良好な性能が得
られる。
ように窒素を主成分とする雰囲気下において酸化シリコ
ン膜８および多結晶シリコン膜７を熱処理することによ
って、前記酸化シリコン膜８が緻密化され、かつ、前記
酸化シリコン膜８と前記多結晶シリコン膜７との界面も
さらに良好になって、このようにして作った多結晶シリ
コン薄膜トランジスタは信頼性に優れ、良好な性能が得
られる。
【００２３】次に、第６工程として図１（ｆ）に示すよ
うに、酸化シリコン膜９をマスクとして自己整合的に不
純物イオン１０を多結晶シリコン膜に注入して、この後
不純物イオンを活性化してトランジスタのソース部１１
Ｓ、ドレイン部１１Ｄを形成する。このとき不純物注入
されなかった部分はトランジスタのチャネル部１１Ｃと
なる。Ｎ型トランジスタを形成するときにはリン、砒素
等の第５族元素を、Ｐ型トランジスタを形成するときに
は、ボロン等の第３族元素を不純物イオンとして注入す
る。不純物イオンの注入には質量分離を行わないで水素
等を同時に打ち込んでもよい。活性化には炉アニール、
レーザアニール、ランプアニール等を用いる。ここで
は、ＸｅＣｌエキシマレーザ照射を行って活性化した。
このようにして薄膜トランジスタを作製する。
うに、酸化シリコン膜９をマスクとして自己整合的に不
純物イオン１０を多結晶シリコン膜に注入して、この後
不純物イオンを活性化してトランジスタのソース部１１
Ｓ、ドレイン部１１Ｄを形成する。このとき不純物注入
されなかった部分はトランジスタのチャネル部１１Ｃと
なる。Ｎ型トランジスタを形成するときにはリン、砒素
等の第５族元素を、Ｐ型トランジスタを形成するときに
は、ボロン等の第３族元素を不純物イオンとして注入す
る。不純物イオンの注入には質量分離を行わないで水素
等を同時に打ち込んでもよい。活性化には炉アニール、
レーザアニール、ランプアニール等を用いる。ここで
は、ＸｅＣｌエキシマレーザ照射を行って活性化した。
このようにして薄膜トランジスタを作製する。
【００２４】このようにして作製したＮ型薄膜トランジ
スタの特性を従来例と比較したものを表１に示す。
スタの特性を従来例と比較したものを表１に示す。
【００２５】
【表１】
【００２６】ここでは、従来例として、水蒸気を主成分
とする５気圧以上の雰囲気下において多結晶シリコン膜
を酸化して酸化シリコン膜を形成する工程を行わないで
形成したトランジスタの特性を示した。本発明によって
作製したＮ型の薄膜トランジスタを評価して求めた移動
度、しきい値、Ｓ値の全ての項目において、従来例より
本発明のほうが特性が優っていることがわかる。
とする５気圧以上の雰囲気下において多結晶シリコン膜
を酸化して酸化シリコン膜を形成する工程を行わないで
形成したトランジスタの特性を示した。本発明によって
作製したＮ型の薄膜トランジスタを評価して求めた移動
度、しきい値、Ｓ値の全ての項目において、従来例より
本発明のほうが特性が優っていることがわかる。
【００２７】本発明は以上述べた実施形態に限定される
ものではなく、発明の要旨を逸脱しない範囲で種々の変
更が可能である。
ものではなく、発明の要旨を逸脱しない範囲で種々の変
更が可能である。
【００２８】
【発明の効果】以上述べたように、本発明の薄膜トラン
ジスタの製造方法は、多結晶シリコン膜の酸化による改
質方法をボトムゲート型の薄膜トランジスタに応用する
とともに、酸化により多結晶シリコン膜の表面層に形成
された酸化シリコン膜をパターニングして、不純物イオ
ンのドーピングマスクにすることにより、通常レジスト
マスクを使わなければならないところを耐熱性のある酸
化シリコン膜を使えるので、従来は、高エネルギーで高
ドーズ量にイオン注入すると温度上昇してしまうこと等
によりレジストマスクが使えない場合もあったのに対
し、注入条件の範囲を広くできるなどの優れた効果を有
する。
ジスタの製造方法は、多結晶シリコン膜の酸化による改
質方法をボトムゲート型の薄膜トランジスタに応用する
とともに、酸化により多結晶シリコン膜の表面層に形成
された酸化シリコン膜をパターニングして、不純物イオ
ンのドーピングマスクにすることにより、通常レジスト
マスクを使わなければならないところを耐熱性のある酸
化シリコン膜を使えるので、従来は、高エネルギーで高
ドーズ量にイオン注入すると温度上昇してしまうこと等
によりレジストマスクが使えない場合もあったのに対
し、注入条件の範囲を広くできるなどの優れた効果を有
する。
【図１】本発明の薄膜トランジスタの製造方法の説明の
ための断面図である。
ための断面図である。
【図２】雰囲気圧力と温度の均一性との関係を示すグラ
フである。
フである。
１ ガラス基板（絶縁性基板） ２ ゲート電極 ３ 陽極酸化後のゲート電極 ４ 陽極酸化膜 ５ ゲート絶縁膜 ６ 多結晶シリコン膜 ７ 高品質の多結晶シリコン膜 ８ 酸化シリコン膜 ９ パターニング後の酸化シリコン膜 １０ 不純物イオン
Claims (3)
- 【請求項１】 絶縁基板上にゲート電極を形成する第１
工程と、上記ゲート電極上にゲート絶縁膜を形成する第
２工程と、上記ゲート絶縁膜上に多結晶シリコン膜を形
成する第３工程と、水蒸気等の酸化能力のある気体を主
成分とし圧力が５〜５０気圧の雰囲気で上記多結晶シリ
コン膜の表面層を酸化して酸化シリコン膜を形成する第
４工程と、酸化シリコン膜を部分的にエッチングして島
状の酸化シリコン膜を形成する第５工程と、島状の酸化
シリコン膜をマスクとして不純物イオンをドーピングす
る第６工程とを有することを特徴とするボトムゲート型
の薄膜トランジスタの製造方法。 - 【請求項２】 上記第４工程のあとに窒素等の不活性な
ガスを主成分とし圧力が５〜５０気圧の雰囲気で熱処理
する工程を付加した請求項１記載の薄膜トランジスタの
製造方法。 - 【請求項３】 上記多結晶シリコン膜を酸化する第４工
程および請求項２の熱処理温度は３００〜７００℃であ
る請求項１または請求項２記載の薄膜トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13631298A JP4214561B2 (ja) | 1998-05-19 | 1998-05-19 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13631298A JP4214561B2 (ja) | 1998-05-19 | 1998-05-19 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330477A true JPH11330477A (ja) | 1999-11-30 |
| JP4214561B2 JP4214561B2 (ja) | 2009-01-28 |
Family
ID=15172266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13631298A Expired - Fee Related JP4214561B2 (ja) | 1998-05-19 | 1998-05-19 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4214561B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550328B2 (en) | 2007-01-31 | 2009-06-23 | Sony Corporation | Method for production of thin-film semiconductor device |
| US7846787B2 (en) | 2008-07-01 | 2010-12-07 | Samsung Electronics Co., Ltd. | Method of manufacturing transistor and method of manufacturing organic electroluminescence display using the same |
| JP2011181539A (ja) * | 2010-02-26 | 2011-09-15 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
-
1998
- 1998-05-19 JP JP13631298A patent/JP4214561B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550328B2 (en) | 2007-01-31 | 2009-06-23 | Sony Corporation | Method for production of thin-film semiconductor device |
| US7700418B2 (en) | 2007-01-31 | 2010-04-20 | Sony Corporation | Method for production of thin-film semiconductor device |
| TWI399814B (zh) * | 2007-01-31 | 2013-06-21 | Japan Display West Inc | Method for manufacturing thin film semiconductor device |
| KR101451103B1 (ko) * | 2007-01-31 | 2014-10-15 | 재팬 디스프레이 웨스트 인코포레이트 | 박막 반도체장치의 제조방법 |
| US7846787B2 (en) | 2008-07-01 | 2010-12-07 | Samsung Electronics Co., Ltd. | Method of manufacturing transistor and method of manufacturing organic electroluminescence display using the same |
| JP2011181539A (ja) * | 2010-02-26 | 2011-09-15 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4214561B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH06232158A (ja) | 薄膜トランジスタ及びその作製方法 | |
| KR100392026B1 (ko) | 반도체장치 | |
| JPH07310191A (ja) | エッチング材料およびエッチング方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP4214561B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JP2001093853A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11103064A (ja) | 半導体装置の製造方法 | |
| JP3031398B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JPH11307451A (ja) | 半導体膜の形成方法 | |
| JPH1167758A (ja) | 半導体膜の成形方法及び半導体基板の製造方法 | |
| JP3318551B2 (ja) | 薄膜トランジスタ | |
| JP2000077401A (ja) | 半導体膜の形成方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| JP4485303B2 (ja) | 透過型表示装置の作製方法 | |
| JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3602344B2 (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP3602463B2 (ja) | トランジスタの作製方法 | |
| JPH11329972A (ja) | 半導体膜の形成方法 | |
| JP2002319678A (ja) | 薄膜型半導体装置及びその製造方法 | |
| JPH11307452A (ja) | 半導体膜の形成方法 | |
| JP4889943B2 (ja) | 半導体装置の作製方法 | |
| JP3383280B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Effective date: 20070402 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070502 |
|
| A521 | Written amendment |
Effective date: 20070629 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080528 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20080707 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20121114 |
|
| LAPS | Cancellation because of no payment of annual fees |