JPH11327899A - データ処理装置及びデータ処理方法 - Google Patents
データ処理装置及びデータ処理方法Info
- Publication number
- JPH11327899A JPH11327899A JP10132468A JP13246898A JPH11327899A JP H11327899 A JPH11327899 A JP H11327899A JP 10132468 A JP10132468 A JP 10132468A JP 13246898 A JP13246898 A JP 13246898A JP H11327899 A JPH11327899 A JP H11327899A
- Authority
- JP
- Japan
- Prior art keywords
- address
- output
- clock
- stop
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000003672 processing method Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000013500 data storage Methods 0.000 claims description 5
- 230000008054 signal transmission Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 14
- 230000007257 malfunction Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 1
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30083—Power or thermal control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 クロックパワーマネージャー５は停止命令が
ライトバックステージＷＢに遷移したとき、クロック停
止信号をクロック停止ブロック９に出力するため、ＣＰ
Ｕ１は停止命令を実行しても、停止命令の次命令を実行
してしまう課題があった。 【解決手段】 ＣＰＵ１１からアドレスバスに出力され
たアドレスが自己アドレスに一致すると、クロック停止
信号を出力する。
ライトバックステージＷＢに遷移したとき、クロック停
止信号をクロック停止ブロック９に出力するため、ＣＰ
Ｕ１は停止命令を実行しても、停止命令の次命令を実行
してしまう課題があった。 【解決手段】 ＣＰＵ１１からアドレスバスに出力され
たアドレスが自己アドレスに一致すると、クロック停止
信号を出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、クロックの供給
停止を指示する命令を実行すると、各ブロックに対する
クロックの供給を停止するデータ処理装置及びデータ処
理方法に関するものである。
停止を指示する命令を実行すると、各ブロックに対する
クロックの供給を停止するデータ処理装置及びデータ処
理方法に関するものである。
【０００２】
【従来の技術】図１７は例えば特開平５−１９７６２７
号公報に示された従来のデータ処理装置を示す構成図で
あり、図において、１は命令実行中に次命令を解釈する
パイプライン処理を実施するＣＰＵ、２はＣＰＵ１が実
行するプログラム等を格納する記憶装置、３，４は所定
の演算等を実行する周辺装置、５はＣＰＵ１の指示の
下、各ブロック（ＣＰＵ１，記憶装置２，周辺装置３，
４等）に対するクロックの供給を制御するクロックパワ
ーマネージャーである。
号公報に示された従来のデータ処理装置を示す構成図で
あり、図において、１は命令実行中に次命令を解釈する
パイプライン処理を実施するＣＰＵ、２はＣＰＵ１が実
行するプログラム等を格納する記憶装置、３，４は所定
の演算等を実行する周辺装置、５はＣＰＵ１の指示の
下、各ブロック（ＣＰＵ１，記憶装置２，周辺装置３，
４等）に対するクロックの供給を制御するクロックパワ
ーマネージャーである。
【０００３】図１８はクロックパワーマネージャーの詳
細構成を示す構成図であり、図において、６はＣＰＵ１
からアドレスバスに出力されたアドレスが自己アドレス
に一致し、ＣＰＵ１から書込許可信号が出力されると、
ＣＰＵ１からデータバスに出力されたデータの書込等を
許可する動作許可指令を出力する一致判定ブロック、７
は一致判定ブロック６から動作許可指令を受けると、Ｃ
ＰＵ１からデータバスに出力されたデータを格納するモ
ード遷移レジスタ、８は一致判定ブロック６から動作許
可指令を受けると、モード遷移レジスタ７に格納された
データがクロックの供給停止を指示するデータである場
合には、クロック停止信号を出力する一致判定ブロッ
ク、９は一致判定ブロック８からクロック停止信号を受
けると、各ブロックに対するクロックの供給を停止する
クロック停止ブロックである。
細構成を示す構成図であり、図において、６はＣＰＵ１
からアドレスバスに出力されたアドレスが自己アドレス
に一致し、ＣＰＵ１から書込許可信号が出力されると、
ＣＰＵ１からデータバスに出力されたデータの書込等を
許可する動作許可指令を出力する一致判定ブロック、７
は一致判定ブロック６から動作許可指令を受けると、Ｃ
ＰＵ１からデータバスに出力されたデータを格納するモ
ード遷移レジスタ、８は一致判定ブロック６から動作許
可指令を受けると、モード遷移レジスタ７に格納された
データがクロックの供給停止を指示するデータである場
合には、クロック停止信号を出力する一致判定ブロッ
ク、９は一致判定ブロック８からクロック停止信号を受
けると、各ブロックに対するクロックの供給を停止する
クロック停止ブロックである。
【０００４】次に動作について説明する。まず、ＣＰＵ
１は、図１９に示すように、命令実行中に次命令を解釈
するパイプライン処理を実施する。具体的には、ＣＰＵ
１の動作処理が、記憶装置２からプログラム中の命令を
取り込む命令フェッチステージＩＦと、その命令を解釈
する命令デコードステージＩＤと、その命令にしたがっ
てメモリやレジスタ等からデータを取得して所定の演算
等を実行する実行ステージＥＸと、その実行結果を記憶
装置２やモード遷移レジスタ７等に書き出すライトバッ
クステージＷＢの４ステージに分類される場合、例え
ば、命令１がライトバックステージＷＢにあるとき、命
令２（命令１の次命令）は実行ステージＥＸにあり、命
令３（命令２の次命令）は命令デコードステージＩＤに
ある。
１は、図１９に示すように、命令実行中に次命令を解釈
するパイプライン処理を実施する。具体的には、ＣＰＵ
１の動作処理が、記憶装置２からプログラム中の命令を
取り込む命令フェッチステージＩＦと、その命令を解釈
する命令デコードステージＩＤと、その命令にしたがっ
てメモリやレジスタ等からデータを取得して所定の演算
等を実行する実行ステージＥＸと、その実行結果を記憶
装置２やモード遷移レジスタ７等に書き出すライトバッ
クステージＷＢの４ステージに分類される場合、例え
ば、命令１がライトバックステージＷＢにあるとき、命
令２（命令１の次命令）は実行ステージＥＸにあり、命
令３（命令２の次命令）は命令デコードステージＩＤに
ある。
【０００５】ここで、ＣＰＵ１がクロックの供給停止を
指示する命令を実行する場合を説明する。まず、ＣＰＵ
１は、命令フェッチステージＩＦにおいて、記憶装置２
からプログラム中の命令を取り込むと、命令デコードス
テージＩＤにおいて、その命令を解釈し、その命令がク
ロックの供給停止を指示する命令であることを認識す
る。
指示する命令を実行する場合を説明する。まず、ＣＰＵ
１は、命令フェッチステージＩＦにおいて、記憶装置２
からプログラム中の命令を取り込むと、命令デコードス
テージＩＤにおいて、その命令を解釈し、その命令がク
ロックの供給停止を指示する命令であることを認識す
る。
【０００６】そして、ＣＰＵ１は、その命令がクロック
の供給停止を指示する命令であることを認識すると、実
行ステージＥＸにおいて、クロックの供給停止を指示す
るデータをデータバスに出力するとともに、一致判定ブ
ロック６のアドレスをアドレスバスに出力し、また、書
込許可信号を制御信号線に出力する。このようにして、
ＣＰＵ１からアドレスバスにアドレス等が出力される
と、一致判定ブロック６は、実行ステージＥＸにおい
て、そのアドレスバスに出力されたアドレスが自己アド
レスに一致するか否かを判定し、一致する場合には、Ｃ
ＰＵ１から書込許可信号を受けると、データの書込等を
許可する動作許可指令を出力する。
の供給停止を指示する命令であることを認識すると、実
行ステージＥＸにおいて、クロックの供給停止を指示す
るデータをデータバスに出力するとともに、一致判定ブ
ロック６のアドレスをアドレスバスに出力し、また、書
込許可信号を制御信号線に出力する。このようにして、
ＣＰＵ１からアドレスバスにアドレス等が出力される
と、一致判定ブロック６は、実行ステージＥＸにおい
て、そのアドレスバスに出力されたアドレスが自己アド
レスに一致するか否かを判定し、一致する場合には、Ｃ
ＰＵ１から書込許可信号を受けると、データの書込等を
許可する動作許可指令を出力する。
【０００７】そして、モード遷移レジスタ７は、一致判
定ブロック６から動作許可指令を受けると、ライトバッ
クステージＷＢにおいて、データの書込が可能な状態に
なり、ＣＰＵ１からデータバスに出力されたデータの書
込処理を実施する。なお、ＣＰＵ１は、停止命令がライ
トバックステージＷＢにある場合は、図２０に示すよう
に、停止命令の次命令は実行ステージＥＸにある。
定ブロック６から動作許可指令を受けると、ライトバッ
クステージＷＢにおいて、データの書込が可能な状態に
なり、ＣＰＵ１からデータバスに出力されたデータの書
込処理を実施する。なお、ＣＰＵ１は、停止命令がライ
トバックステージＷＢにある場合は、図２０に示すよう
に、停止命令の次命令は実行ステージＥＸにある。
【０００８】このようにして、一致判定ブロック６から
動作許可指令が出力され、モード遷移レジスタ７にデー
タが書き込まれると、一致判定ブロック８は、モード遷
移レジスタ７に格納されたデータがクロックの供給停止
を指示するデータである場合には、クロック停止信号を
出力する。そして、クロック停止ブロック９は、一致判
定ブロック８からクロック停止信号を受けると、各ブロ
ックに対するクロックの供給を停止する。これにより、
各ブロック（ＣＰＵ１，記憶装置２，周辺装置３，４
等）の動作は停止される。
動作許可指令が出力され、モード遷移レジスタ７にデー
タが書き込まれると、一致判定ブロック８は、モード遷
移レジスタ７に格納されたデータがクロックの供給停止
を指示するデータである場合には、クロック停止信号を
出力する。そして、クロック停止ブロック９は、一致判
定ブロック８からクロック停止信号を受けると、各ブロ
ックに対するクロックの供給を停止する。これにより、
各ブロック（ＣＰＵ１，記憶装置２，周辺装置３，４
等）の動作は停止される。
【０００９】
【発明が解決しようとする課題】従来のデータ処理装置
は以上のように構成されているので、ＣＰＵ１が停止命
令を実行すると、各ブロックに対するクロックの供給が
停止されるが、クロックパワーマネージャー５は停止命
令がライトバックステージＷＢに遷移したとき、クロッ
ク停止信号をクロック停止ブロック９に出力するため、
ＣＰＵ１は停止命令を実行しても、停止命令の次命令を
実行してしまう課題があった。なお、不揮発性メモリに
対する誤書込を防止するため、アドレスを比較する技術
が特開平２−２４９１９９号公報に開示され、停止命令
を実行する際、フラグに１を書き込むことにより誤動作
を防止する技術が特開平５−２２４９６６号公報に開示
されているが、何れの技術もＣＰＵのパイプライン処理
を考慮した技術ではないため、停止命令がライトバック
ステージＷＢにあるとき、停止命令の次命令は実行ステ
ージＥＸに遷移し、停止命令の次命令を実行することに
なる。
は以上のように構成されているので、ＣＰＵ１が停止命
令を実行すると、各ブロックに対するクロックの供給が
停止されるが、クロックパワーマネージャー５は停止命
令がライトバックステージＷＢに遷移したとき、クロッ
ク停止信号をクロック停止ブロック９に出力するため、
ＣＰＵ１は停止命令を実行しても、停止命令の次命令を
実行してしまう課題があった。なお、不揮発性メモリに
対する誤書込を防止するため、アドレスを比較する技術
が特開平２−２４９１９９号公報に開示され、停止命令
を実行する際、フラグに１を書き込むことにより誤動作
を防止する技術が特開平５−２２４９６６号公報に開示
されているが、何れの技術もＣＰＵのパイプライン処理
を考慮した技術ではないため、停止命令がライトバック
ステージＷＢにあるとき、停止命令の次命令は実行ステ
ージＥＸに遷移し、停止命令の次命令を実行することに
なる。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、ＣＰＵが停止命令を実行すると、
ＣＰＵが停止命令の次命令を実行する前にクロックの供
給を停止することができるデータ処理装置及びデータ処
理方法を得ることを目的とする。
めになされたもので、ＣＰＵが停止命令を実行すると、
ＣＰＵが停止命令の次命令を実行する前にクロックの供
給を停止することができるデータ処理装置及びデータ処
理方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るデータ処
理装置は、ＣＰＵからアドレスバスに出力されたアドレ
スが自己アドレスに一致すると、クロック停止信号を出
力する停止信号発信手段を設けたものである。
理装置は、ＣＰＵからアドレスバスに出力されたアドレ
スが自己アドレスに一致すると、クロック停止信号を出
力する停止信号発信手段を設けたものである。
【００１２】この発明に係るデータ処理装置は、ＣＰＵ
からアドレスバスに出力された最初のアドレスが自己ア
ドレスに一致すると、動作許可信号を出力する許可信号
発信手段と、ＣＰＵからアドレスバスに出力された次の
アドレスが自己アドレスに一致し、かつ、許可信号発信
手段から動作許可信号を受けると、クロック停止信号を
出力する停止信号発信手段を設けたものである。
からアドレスバスに出力された最初のアドレスが自己ア
ドレスに一致すると、動作許可信号を出力する許可信号
発信手段と、ＣＰＵからアドレスバスに出力された次の
アドレスが自己アドレスに一致し、かつ、許可信号発信
手段から動作許可信号を受けると、クロック停止信号を
出力する停止信号発信手段を設けたものである。
【００１３】この発明に係るデータ処理装置は、ＣＰＵ
からアドレスバスに出力されたアドレスが自己アドレス
に一致すると、動作モードの変更を指示する動作モード
変更信号を出力するモード変更手段を設けたものであ
る。
からアドレスバスに出力されたアドレスが自己アドレス
に一致すると、動作モードの変更を指示する動作モード
変更信号を出力するモード変更手段を設けたものであ
る。
【００１４】この発明に係るデータ処理装置は、ＣＰＵ
からアドレスバスに出力された最初のアドレスが自己ア
ドレスに一致すると、ＣＰＵからデータバスに出力され
たデータをレジスタに格納するデータ格納手段と、ＣＰ
Ｕからアドレスバスに出力された次のアドレスが自己ア
ドレスに一致すると、そのレジスタに格納されたデータ
を取得して送信する送信手段と、そのデータに対応する
動作モード変更信号を出力するモード変更手段とを設け
たものである。
からアドレスバスに出力された最初のアドレスが自己ア
ドレスに一致すると、ＣＰＵからデータバスに出力され
たデータをレジスタに格納するデータ格納手段と、ＣＰ
Ｕからアドレスバスに出力された次のアドレスが自己ア
ドレスに一致すると、そのレジスタに格納されたデータ
を取得して送信する送信手段と、そのデータに対応する
動作モード変更信号を出力するモード変更手段とを設け
たものである。
【００１５】この発明に係るデータ処理装置は、停止信
号発信手段から出力されるバスエンド信号を遅延する遅
延手段を設けたものである。
号発信手段から出力されるバスエンド信号を遅延する遅
延手段を設けたものである。
【００１６】この発明に係るデータ処理装置は、モード
変更手段からクロックの供給停止を指示する動作モード
変更信号が出力された場合、送信手段から出力されるバ
スエンド信号を遅延する遅延手段を設けたものである。
変更手段からクロックの供給停止を指示する動作モード
変更信号が出力された場合、送信手段から出力されるバ
スエンド信号を遅延する遅延手段を設けたものである。
【００１７】この発明に係るデータ処理方法は、ＣＰＵ
が予め設定されたアドレスをアドレスバスに出力する
と、そのアドレスバスに出力されたアドレスが自己アド
レスに一致するか否かを判定し、自己アドレスに一致す
る場合にはクロック停止信号を出力するようにしたもの
である。
が予め設定されたアドレスをアドレスバスに出力する
と、そのアドレスバスに出力されたアドレスが自己アド
レスに一致するか否かを判定し、自己アドレスに一致す
る場合にはクロック停止信号を出力するようにしたもの
である。
【００１８】この発明に係るデータ処理方法は、ＣＰＵ
が予め設定された複数のアドレスを順番にアドレスバス
に出力すると、そのアドレスバスに出力された最初のア
ドレスが所定のアドレスに一致するか否かを判定すると
ともに、次のアドレスが所定のアドレスに一致するか否
かを判定し、双方のアドレスが一致する場合には、クロ
ック停止信号を出力するようにしたものである。
が予め設定された複数のアドレスを順番にアドレスバス
に出力すると、そのアドレスバスに出力された最初のア
ドレスが所定のアドレスに一致するか否かを判定すると
ともに、次のアドレスが所定のアドレスに一致するか否
かを判定し、双方のアドレスが一致する場合には、クロ
ック停止信号を出力するようにしたものである。
【００１９】この発明に係るデータ処理方法は、ＣＰＵ
からアドレスバスに出力されたアドレスが所定のアドレ
スに一致すると、動作モードの変更を指示する動作モー
ド変更信号を出力するようにしたものである。
からアドレスバスに出力されたアドレスが所定のアドレ
スに一致すると、動作モードの変更を指示する動作モー
ド変更信号を出力するようにしたものである。
【００２０】この発明に係るデータ処理方法は、ＣＰＵ
からアドレスバスに出力された最初のアドレスが所定の
アドレスに一致する場合には、ＣＰＵからデータバスに
出力されたデータをレジスタに格納する一方、そのアド
レスバスに出力された次のアドレスが所定のアドレスに
一致すると、そのレジスタに格納されたデータに対応す
る動作モード変更信号を出力するようにしたものであ
る。
からアドレスバスに出力された最初のアドレスが所定の
アドレスに一致する場合には、ＣＰＵからデータバスに
出力されたデータをレジスタに格納する一方、そのアド
レスバスに出力された次のアドレスが所定のアドレスに
一致すると、そのレジスタに格納されたデータに対応す
る動作モード変更信号を出力するようにしたものであ
る。
【００２１】この発明に係るデータ処理方法は、クロッ
ク停止信号を出力する際に出力されるバスエンド信号を
遅延するようにしたものである。
ク停止信号を出力する際に出力されるバスエンド信号を
遅延するようにしたものである。
【００２２】この発明に係るデータ処理方法は、クロッ
クの供給停止を指示する動作モード変更信号が出力され
た場合、その動作モード変更信号を出力する際に出力さ
れるバスエンド信号を遅延するようにしたものである。
クの供給停止を指示する動作モード変更信号が出力され
た場合、その動作モード変更信号を出力する際に出力さ
れるバスエンド信号を遅延するようにしたものである。
【００２３】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるデ
ータ処理装置を示す構成図であり、図において、１１は
命令実行中に次命令を解釈するパイプライン処理を実施
し、クロックの供給停止を指示する命令を実行する場合
には、一致判定ブロック１３のアドレスをアドレスバス
に出力するＣＰＵ、１２はＣＰＵ１１の指示の下、各ブ
ロックに対するクロックの供給を制御するクロックパワ
ーマネージャー、１３はＣＰＵ１１からアドレスバスに
出力されたアドレスが自己アドレスに一致すると、クロ
ック停止信号を出力する一致判定ブロック（停止信号発
信手段）、１４は一致判定ブロック１３からクロック停
止信号を受けると、各ブロックに対するクロックの供給
を停止するクロック停止ブロック（停止手段）である。
なお、図４はこの発明の実施の形態１によるデータ処理
方法を示すフローチャートである。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるデ
ータ処理装置を示す構成図であり、図において、１１は
命令実行中に次命令を解釈するパイプライン処理を実施
し、クロックの供給停止を指示する命令を実行する場合
には、一致判定ブロック１３のアドレスをアドレスバス
に出力するＣＰＵ、１２はＣＰＵ１１の指示の下、各ブ
ロックに対するクロックの供給を制御するクロックパワ
ーマネージャー、１３はＣＰＵ１１からアドレスバスに
出力されたアドレスが自己アドレスに一致すると、クロ
ック停止信号を出力する一致判定ブロック（停止信号発
信手段）、１４は一致判定ブロック１３からクロック停
止信号を受けると、各ブロックに対するクロックの供給
を停止するクロック停止ブロック（停止手段）である。
なお、図４はこの発明の実施の形態１によるデータ処理
方法を示すフローチャートである。
【００２４】次に動作について説明する。まず、ＣＰＵ
１１は、図１９に示すように、命令実行中に次命令を解
釈するパイプライン処理を実施する。具体的には、ＣＰ
Ｕ１１の動作処理が、記憶装置２（図１７を参照）から
プログラム中の命令を取り込む命令フェッチステージＩ
Ｆと、その命令を解釈する命令デコードステージＩＤ
と、その命令を実行する実行ステージＥＸと、その実行
結果を記憶装置２等に書き出すライトバックステージＷ
Ｂの４ステージに分類される場合、例えば、命令１がラ
イトバックステージＷＢにあるとき、命令２（命令１の
次命令）は実行ステージＥＸにあり、命令３（命令２の
次命令）は命令デコードステージＩＤにある。
１１は、図１９に示すように、命令実行中に次命令を解
釈するパイプライン処理を実施する。具体的には、ＣＰ
Ｕ１１の動作処理が、記憶装置２（図１７を参照）から
プログラム中の命令を取り込む命令フェッチステージＩ
Ｆと、その命令を解釈する命令デコードステージＩＤ
と、その命令を実行する実行ステージＥＸと、その実行
結果を記憶装置２等に書き出すライトバックステージＷ
Ｂの４ステージに分類される場合、例えば、命令１がラ
イトバックステージＷＢにあるとき、命令２（命令１の
次命令）は実行ステージＥＸにあり、命令３（命令２の
次命令）は命令デコードステージＩＤにある。
【００２５】ここで、ＣＰＵ１１がクロックの供給停止
を指示する命令を実行する場合を説明する。まず、ＣＰ
Ｕ１１は、命令フェッチステージＩＦにおいて、記憶装
置２からプログラム中の命令を取り込むと（ステップＳ
Ｔ１）、命令デコードステージＩＤにおいて、その命令
を解釈し、その命令がクロックの供給停止を指示する命
令であることを認識する（ステップＳＴ２）。
を指示する命令を実行する場合を説明する。まず、ＣＰ
Ｕ１１は、命令フェッチステージＩＦにおいて、記憶装
置２からプログラム中の命令を取り込むと（ステップＳ
Ｔ１）、命令デコードステージＩＤにおいて、その命令
を解釈し、その命令がクロックの供給停止を指示する命
令であることを認識する（ステップＳＴ２）。
【００２６】そして、ＣＰＵ１１は、その命令がクロッ
クの供給停止を指示する命令であることを認識すると、
実行ステージＥＸにおいて、一致判定ブロック１３のア
ドレスをアドレスバスに出力するとともに、読込許可信
号を制御信号線に出力する（ステップＳＴ３）。このよ
うにして、ＣＰＵ１１からアドレスバスにアドレスが出
力されると、一致判定ブロック１３は、実行ステージＥ
Ｘにおいて、そのアドレスバスに出力されたアドレスが
自己アドレスに一致するか否かを判定し（ステップＳＴ
４）、一致する場合には、ＣＰＵ１１から読込許可信号
を受けると、クロック停止信号を出力する（ステップＳ
Ｔ５）。
クの供給停止を指示する命令であることを認識すると、
実行ステージＥＸにおいて、一致判定ブロック１３のア
ドレスをアドレスバスに出力するとともに、読込許可信
号を制御信号線に出力する（ステップＳＴ３）。このよ
うにして、ＣＰＵ１１からアドレスバスにアドレスが出
力されると、一致判定ブロック１３は、実行ステージＥ
Ｘにおいて、そのアドレスバスに出力されたアドレスが
自己アドレスに一致するか否かを判定し（ステップＳＴ
４）、一致する場合には、ＣＰＵ１１から読込許可信号
を受けると、クロック停止信号を出力する（ステップＳ
Ｔ５）。
【００２７】そして、クロック停止ブロック１４は、一
致判定ブロック１３からクロック停止信号を受けると、
各ブロックに対するクロックの供給を停止する（ステッ
プＳＴ６）。これにより、各ブロック（ＣＰＵ１１，記
憶装置２，周辺装置３，４等）の動作は停止される（図
２及び図３を参照）。
致判定ブロック１３からクロック停止信号を受けると、
各ブロックに対するクロックの供給を停止する（ステッ
プＳＴ６）。これにより、各ブロック（ＣＰＵ１１，記
憶装置２，周辺装置３，４等）の動作は停止される（図
２及び図３を参照）。
【００２８】以上で明らかなように、この実施の形態１
によれば、ＣＰＵ１１からアドレスバスに出力されたア
ドレスが自己アドレスに一致すると、クロック停止信号
を出力するように構成したので、停止命令がライトバッ
クステージＷＢに遷移する前にクロック停止信号を出力
することができるようになり、その結果、ＣＰＵ１１が
停止命令の次命令を実行する前にクロックの供給を停止
することができる効果を奏する。なお、ＣＰＵ１１は一
致判定ブロック１３のアドレスと、読込許可信号を出力
すれば足り、かかる動作はメモリやレジスタ等からデー
タを読み出す処理に相当するので、従来のＣＰＵに対し
てハードウエア的な改造は必要としない。
によれば、ＣＰＵ１１からアドレスバスに出力されたア
ドレスが自己アドレスに一致すると、クロック停止信号
を出力するように構成したので、停止命令がライトバッ
クステージＷＢに遷移する前にクロック停止信号を出力
することができるようになり、その結果、ＣＰＵ１１が
停止命令の次命令を実行する前にクロックの供給を停止
することができる効果を奏する。なお、ＣＰＵ１１は一
致判定ブロック１３のアドレスと、読込許可信号を出力
すれば足り、かかる動作はメモリやレジスタ等からデー
タを読み出す処理に相当するので、従来のＣＰＵに対し
てハードウエア的な改造は必要としない。
【００２９】実施の形態２．図５はこの発明の実施の形
態２によるデータ処理装置を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。１５は命令実行中に次命令を解釈する
パイプライン処理を実施し、クロックの供給停止を指示
する命令を実行する場合には、一致判定ブロック１６，
１７のアドレスを順番にアドレスバスに出力するＣＰ
Ｕ、１６はＣＰＵ１５からアドレスバスに出力された最
初のアドレスが自己アドレスに一致すると、動作許可信
号を出力する一致判定ブロック（許可信号発信手段）、
１７はＣＰＵ１１からアドレスバスに出力された次のア
ドレスが自己アドレスに一致し、かつ、一致判定ブロッ
ク１６から動作許可信号を受けると、クロック停止信号
を出力する一致判定ブロック（停止信号発信手段）であ
る。なお、図７はこの発明の実施の形態２によるデータ
処理方法を示すフローチャートである。
態２によるデータ処理装置を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。１５は命令実行中に次命令を解釈する
パイプライン処理を実施し、クロックの供給停止を指示
する命令を実行する場合には、一致判定ブロック１６，
１７のアドレスを順番にアドレスバスに出力するＣＰ
Ｕ、１６はＣＰＵ１５からアドレスバスに出力された最
初のアドレスが自己アドレスに一致すると、動作許可信
号を出力する一致判定ブロック（許可信号発信手段）、
１７はＣＰＵ１１からアドレスバスに出力された次のア
ドレスが自己アドレスに一致し、かつ、一致判定ブロッ
ク１６から動作許可信号を受けると、クロック停止信号
を出力する一致判定ブロック（停止信号発信手段）であ
る。なお、図７はこの発明の実施の形態２によるデータ
処理方法を示すフローチャートである。
【００３０】次に動作について説明する。まず、ＣＰＵ
１５は、命令フェッチステージＩＦにおいて、記憶装置
２からプログラム中の命令を取り込むと（ステップＳＴ
１１）、命令デコードステージＩＤにおいて、その命令
を解釈し、その命令がクロックの供給停止を指示する命
令であることを認識する（ステップＳＴ１２）。
１５は、命令フェッチステージＩＦにおいて、記憶装置
２からプログラム中の命令を取り込むと（ステップＳＴ
１１）、命令デコードステージＩＤにおいて、その命令
を解釈し、その命令がクロックの供給停止を指示する命
令であることを認識する（ステップＳＴ１２）。
【００３１】そして、ＣＰＵ１５は、その命令がクロッ
クの供給停止を指示する命令であることを認識すると、
実行ステージＥＸにおいて、一致判定ブロック１６のア
ドレスをアドレスバスに出力するとともに、読込許可信
号を制御信号線に出力する（ステップＳＴ１３）。この
ようにして、ＣＰＵ１５からアドレスバスにアドレスが
出力されると、一致判定ブロック１６は、実行ステージ
ＥＸにおいて、そのアドレスバスに出力されたアドレス
が自己アドレスに一致するか否かを判定し（ステップＳ
Ｔ１４）、一致する場合には、ＣＰＵ１５から読込許可
信号を受けると、動作許可信号を一致判定ブロック１７
に出力する（ステップＳＴ１５）。
クの供給停止を指示する命令であることを認識すると、
実行ステージＥＸにおいて、一致判定ブロック１６のア
ドレスをアドレスバスに出力するとともに、読込許可信
号を制御信号線に出力する（ステップＳＴ１３）。この
ようにして、ＣＰＵ１５からアドレスバスにアドレスが
出力されると、一致判定ブロック１６は、実行ステージ
ＥＸにおいて、そのアドレスバスに出力されたアドレス
が自己アドレスに一致するか否かを判定し（ステップＳ
Ｔ１４）、一致する場合には、ＣＰＵ１５から読込許可
信号を受けると、動作許可信号を一致判定ブロック１７
に出力する（ステップＳＴ１５）。
【００３２】また、ＣＰＵ１５は、一致判定ブロック１
６のアドレスをアドレスバスに出力すると、今度は、実
行ステージＥＸにおいて、一致判定ブロック１７のアド
レスをアドレスバスに出力するとともに、読込許可信号
を制御信号線に出力する（ステップＳＴ１６）。このよ
うにして、ＣＰＵ１５からアドレスバスにアドレスが出
力されると、一致判定ブロック１７は、実行ステージＥ
Ｘにおいて、そのアドレスバスに出力されたアドレスが
自己アドレスに一致するか否かを判定し（ステップＳＴ
１７）、一致する場合には、ＣＰＵ１５から読込許可信
号が出力され、かつ、一致判定ブロック１６から動作許
可信号を受けると、クロック停止信号をクロック停止ブ
ロック１４に出力する（ステップＳＴ１８）。
６のアドレスをアドレスバスに出力すると、今度は、実
行ステージＥＸにおいて、一致判定ブロック１７のアド
レスをアドレスバスに出力するとともに、読込許可信号
を制御信号線に出力する（ステップＳＴ１６）。このよ
うにして、ＣＰＵ１５からアドレスバスにアドレスが出
力されると、一致判定ブロック１７は、実行ステージＥ
Ｘにおいて、そのアドレスバスに出力されたアドレスが
自己アドレスに一致するか否かを判定し（ステップＳＴ
１７）、一致する場合には、ＣＰＵ１５から読込許可信
号が出力され、かつ、一致判定ブロック１６から動作許
可信号を受けると、クロック停止信号をクロック停止ブ
ロック１４に出力する（ステップＳＴ１８）。
【００３３】そして、クロック停止ブロック１４は、一
致判定ブロック１７からクロック停止信号を受けると、
各ブロックに対するクロックの供給を停止する（ステッ
プＳＴ１９）。これにより、各ブロック（ＣＰＵ１１，
記憶装置２，周辺装置３，４等）の動作は停止される
（図６を参照）。
致判定ブロック１７からクロック停止信号を受けると、
各ブロックに対するクロックの供給を停止する（ステッ
プＳＴ１９）。これにより、各ブロック（ＣＰＵ１１，
記憶装置２，周辺装置３，４等）の動作は停止される
（図６を参照）。
【００３４】以上で明らかなように、この実施の形態２
によれば、ＣＰＵ１５が複数のアドレスを順番にアドレ
スバスに出力すると、そのアドレスバスに出力された最
初のアドレスが所定のアドレスに一致するか否かを判定
するとともに、次のアドレスが所定のアドレスに一致す
るか否かを判定し、双方のアドレスが一致する場合に
は、クロック停止信号を出力するように構成したので、
ＣＰＵ１５が停止命令の次命令を実行する前にクロック
の供給を停止することができるとともに、複数回アドレ
スが比較されるため誤動作の確率を低減することができ
る効果を奏する。
によれば、ＣＰＵ１５が複数のアドレスを順番にアドレ
スバスに出力すると、そのアドレスバスに出力された最
初のアドレスが所定のアドレスに一致するか否かを判定
するとともに、次のアドレスが所定のアドレスに一致す
るか否かを判定し、双方のアドレスが一致する場合に
は、クロック停止信号を出力するように構成したので、
ＣＰＵ１５が停止命令の次命令を実行する前にクロック
の供給を停止することができるとともに、複数回アドレ
スが比較されるため誤動作の確率を低減することができ
る効果を奏する。
【００３５】なお、ＣＰＵ１５は一致判定ブロック１
６，１７のアドレスと、読込許可信号を出力すれば足
り、かかる動作はメモリやレジスタ等からデータを読み
出す処理に相当するので、従来のＣＰＵに対してハード
ウエア的な改造は必要としない。また、この実施の形態
２では、一致判定ブロック１６，１７のアドレスが異な
る場合について示したが、一致判定ブロック１６，１７
のアドレスが同一であってもよい。
６，１７のアドレスと、読込許可信号を出力すれば足
り、かかる動作はメモリやレジスタ等からデータを読み
出す処理に相当するので、従来のＣＰＵに対してハード
ウエア的な改造は必要としない。また、この実施の形態
２では、一致判定ブロック１６，１７のアドレスが異な
る場合について示したが、一致判定ブロック１６，１７
のアドレスが同一であってもよい。
【００３６】実施の形態３．上記実施の形態１，２で
は、クロックの供給を停止するものについて示したが、
図８に示すように、ＣＰＵ１１からアドレスバスに出力
されたアドレスが自己アドレスに一致すると、動作モー
ドの変更を指示する動作モード変更信号を出力する一致
判定ブロック（モード変更手段）１８，１９を付加する
ようにしてもよい（図９を参照）。これにより、例え
ば、クロックの周波数を遅くする等の特殊な動作モード
に変更することができる効果を奏する。
は、クロックの供給を停止するものについて示したが、
図８に示すように、ＣＰＵ１１からアドレスバスに出力
されたアドレスが自己アドレスに一致すると、動作モー
ドの変更を指示する動作モード変更信号を出力する一致
判定ブロック（モード変更手段）１８，１９を付加する
ようにしてもよい（図９を参照）。これにより、例え
ば、クロックの周波数を遅くする等の特殊な動作モード
に変更することができる効果を奏する。
【００３７】実施の形態４．図１０はこの発明の実施の
形態４によるデータ処理装置を示す構成図であり、図に
おいて、図１と同一符号は同一または相当部分を示すの
で説明を省略する。２０は命令実行中に次命令を解釈す
るパイプライン処理を実施し、動作モードの変更を指示
する命令を実行する場合には、予め設定された複数のア
ドレスを順番にアドレスバスに出力するとともに、変更
後の動作モードを示すデータをデータバスに出力するＣ
ＰＵ、２１はＣＰＵ２０からアドレスバスに出力された
最初のアドレスが自己アドレスに一致すると、ＣＰＵ２
０からデータバスに出力されたデータの書込等を許可す
る動作許可指令を出力する一致判定ブロック（データ格
納手段）、２２は一致判定ブロック２１から動作許可指
令を受けると、ＣＰＵ２０からデータバスに出力された
データを格納するモード遷移レジスタ（レジスタ）であ
る。
形態４によるデータ処理装置を示す構成図であり、図に
おいて、図１と同一符号は同一または相当部分を示すの
で説明を省略する。２０は命令実行中に次命令を解釈す
るパイプライン処理を実施し、動作モードの変更を指示
する命令を実行する場合には、予め設定された複数のア
ドレスを順番にアドレスバスに出力するとともに、変更
後の動作モードを示すデータをデータバスに出力するＣ
ＰＵ、２１はＣＰＵ２０からアドレスバスに出力された
最初のアドレスが自己アドレスに一致すると、ＣＰＵ２
０からデータバスに出力されたデータの書込等を許可す
る動作許可指令を出力する一致判定ブロック（データ格
納手段）、２２は一致判定ブロック２１から動作許可指
令を受けると、ＣＰＵ２０からデータバスに出力された
データを格納するモード遷移レジスタ（レジスタ）であ
る。
【００３８】また、２３はＣＰＵ２０からアドレスバス
に出力された次のアドレスが自己アドレスに一致する
と、そのモード遷移レジスタ２２に格納されたデータを
読み込んで、トリガ選択ブロック２４に送信する一致判
定ブロック（送信手段）、２４は一致判定ブロック２３
から送信されたデータに対応する動作モード変更信号を
出力するトリガ選択ブロック（モード変更手段）、２５
はトリガ選択ブロック２４から出力された動作モード変
更信号がクロックの供給停止を指示する場合、各ブロッ
クに対するクロックの供給を停止するクロック停止ブロ
ック（停止手段）である。なお、図１２はこの発明の実
施の形態４によるデータ処理方法を示すフローチャート
である。
に出力された次のアドレスが自己アドレスに一致する
と、そのモード遷移レジスタ２２に格納されたデータを
読み込んで、トリガ選択ブロック２４に送信する一致判
定ブロック（送信手段）、２４は一致判定ブロック２３
から送信されたデータに対応する動作モード変更信号を
出力するトリガ選択ブロック（モード変更手段）、２５
はトリガ選択ブロック２４から出力された動作モード変
更信号がクロックの供給停止を指示する場合、各ブロッ
クに対するクロックの供給を停止するクロック停止ブロ
ック（停止手段）である。なお、図１２はこの発明の実
施の形態４によるデータ処理方法を示すフローチャート
である。
【００３９】次に動作について説明する。まず、ＣＰＵ
２０は、命令フェッチステージＩＦにおいて、記憶装置
２からプログラム中の命令を取り込むと（ステップＳＴ
２１）、命令デコードステージＩＤにおいて、その命令
を解釈し、その命令が動作モードの変更を指示する命令
であることを認識する（ステップＳＴ２２）。
２０は、命令フェッチステージＩＦにおいて、記憶装置
２からプログラム中の命令を取り込むと（ステップＳＴ
２１）、命令デコードステージＩＤにおいて、その命令
を解釈し、その命令が動作モードの変更を指示する命令
であることを認識する（ステップＳＴ２２）。
【００４０】そして、ＣＰＵ２０は、その命令が動作モ
ードの変更を指示する命令であることを認識すると、実
行ステージＥＸにおいて、変更後の動作モードを示すデ
ータをデータバスに出力するとともに、一致判定ブロッ
ク２１のアドレスをアドレスバスに出力し、また、書込
許可信号を制御信号線に出力する（ステップＳＴ２
３）。このようにして、ＣＰＵ２０からアドレスバスに
アドレスが出力されると、一致判定ブロック２１は、実
行ステージＥＸにおいて、そのアドレスバスに出力され
たアドレスが自己アドレスに一致するか否かを判定し
（ステップＳＴ２４）、一致する場合には、ＣＰＵ２０
から書込許可信号を受けると、動作許可信号をモード遷
移レジスタ２２及び一致判定ブロック２３に出力する
（ステップＳＴ２５）。
ードの変更を指示する命令であることを認識すると、実
行ステージＥＸにおいて、変更後の動作モードを示すデ
ータをデータバスに出力するとともに、一致判定ブロッ
ク２１のアドレスをアドレスバスに出力し、また、書込
許可信号を制御信号線に出力する（ステップＳＴ２
３）。このようにして、ＣＰＵ２０からアドレスバスに
アドレスが出力されると、一致判定ブロック２１は、実
行ステージＥＸにおいて、そのアドレスバスに出力され
たアドレスが自己アドレスに一致するか否かを判定し
（ステップＳＴ２４）、一致する場合には、ＣＰＵ２０
から書込許可信号を受けると、動作許可信号をモード遷
移レジスタ２２及び一致判定ブロック２３に出力する
（ステップＳＴ２５）。
【００４１】そして、モード遷移レジスタ２２は、一致
判定ブロック２１から動作許可信号を受けると、実行ス
テージＥＸにおいて、ＣＰＵ２０からデータバスに出力
されたデータを格納する（ステップＳＴ２６）。
判定ブロック２１から動作許可信号を受けると、実行ス
テージＥＸにおいて、ＣＰＵ２０からデータバスに出力
されたデータを格納する（ステップＳＴ２６）。
【００４２】また、ＣＰＵ２０は、一致判定ブロック２
１のアドレスをアドレスバスに出力すると、今度は、実
行ステージＥＸにおいて、一致判定ブロック２３のアド
レスをアドレスバスに出力するとともに、読込許可信号
を制御信号線に出力する（ステップＳＴ２７）。このよ
うにして、ＣＰＵ２０からアドレスバスにアドレスが出
力されると、一致判定ブロック２３は、実行ステージＥ
Ｘにおいて、そのアドレスバスに出力されたアドレスが
自己アドレスに一致するか否かを判定し（ステップＳＴ
２８）、一致する場合には、ＣＰＵ２０から読込許可信
号が出力され、かつ、一致判定ブロック２１から動作許
可信号を受けると、モード遷移レジスタ２２に格納され
たデータを読み込んで、トリガ選択ブロック２４に送信
する（ステップＳＴ２９）。
１のアドレスをアドレスバスに出力すると、今度は、実
行ステージＥＸにおいて、一致判定ブロック２３のアド
レスをアドレスバスに出力するとともに、読込許可信号
を制御信号線に出力する（ステップＳＴ２７）。このよ
うにして、ＣＰＵ２０からアドレスバスにアドレスが出
力されると、一致判定ブロック２３は、実行ステージＥ
Ｘにおいて、そのアドレスバスに出力されたアドレスが
自己アドレスに一致するか否かを判定し（ステップＳＴ
２８）、一致する場合には、ＣＰＵ２０から読込許可信
号が出力され、かつ、一致判定ブロック２１から動作許
可信号を受けると、モード遷移レジスタ２２に格納され
たデータを読み込んで、トリガ選択ブロック２４に送信
する（ステップＳＴ２９）。
【００４３】そして、トリガ選択ブロック２４は、一致
判定ブロック２３からデータを受けると、実行ステージ
ＥＸにおいて、そのデータに対応する動作モード変更信
号を出力する（ステップＳＴ３０）。そして、クロック
停止ブロック２５は、トリガ選択ブロック２４から出力
された動作モード変更信号がクロックの供給停止を指示
する場合、各ブロックに対するクロックの供給を停止す
る（ステップＳＴ３１）。これにより、各ブロック（Ｃ
ＰＵ１１，記憶装置２，周辺装置３，４等）の動作は停
止される（図１１を参照）。
判定ブロック２３からデータを受けると、実行ステージ
ＥＸにおいて、そのデータに対応する動作モード変更信
号を出力する（ステップＳＴ３０）。そして、クロック
停止ブロック２５は、トリガ選択ブロック２４から出力
された動作モード変更信号がクロックの供給停止を指示
する場合、各ブロックに対するクロックの供給を停止す
る（ステップＳＴ３１）。これにより、各ブロック（Ｃ
ＰＵ１１，記憶装置２，周辺装置３，４等）の動作は停
止される（図１１を参照）。
【００４４】以上で明らかなように、この実施の形態４
によれば、ＣＰＵ２０からアドレスバスに出力された最
初のアドレスが一致判定ブロック２１のアドレスに一致
する場合には、ＣＰＵ２０からデータバスに出力された
データをモード遷移レジスタ２２に格納する一方、その
アドレスバスに出力された次のアドレスが一致判定ブロ
ック２３のアドレスに一致すると、そのモード遷移レジ
スタ２２に格納されたデータに対応する動作モード変更
信号を出力するように構成したので、動作モード変更信
号がクロックの供給停止を指示する場合には、ＣＰＵ２
０が停止命令の次命令を実行する前にクロックの供給を
停止することができるとともに、複数回アドレスが比較
されるため誤動作の確率を低減することができる効果を
奏する。また、クロックの周波数を遅くする等の特殊な
動作モードに変更することができる効果も奏する。
によれば、ＣＰＵ２０からアドレスバスに出力された最
初のアドレスが一致判定ブロック２１のアドレスに一致
する場合には、ＣＰＵ２０からデータバスに出力された
データをモード遷移レジスタ２２に格納する一方、その
アドレスバスに出力された次のアドレスが一致判定ブロ
ック２３のアドレスに一致すると、そのモード遷移レジ
スタ２２に格納されたデータに対応する動作モード変更
信号を出力するように構成したので、動作モード変更信
号がクロックの供給停止を指示する場合には、ＣＰＵ２
０が停止命令の次命令を実行する前にクロックの供給を
停止することができるとともに、複数回アドレスが比較
されるため誤動作の確率を低減することができる効果を
奏する。また、クロックの周波数を遅くする等の特殊な
動作モードに変更することができる効果も奏する。
【００４５】実施の形態５．図１３はこの発明の実施の
形態５によるデータ処理装置を示す構成図であり、図に
おいて、図１と同一符号は同一または相当部分を示すの
で説明を省略する。２６は一致判定ブロック１３がクロ
ック停止信号を出力する際に出力するバスエンド信号を
遅延する遅延ブロック（遅延手段）である。
形態５によるデータ処理装置を示す構成図であり、図に
おいて、図１と同一符号は同一または相当部分を示すの
で説明を省略する。２６は一致判定ブロック１３がクロ
ック停止信号を出力する際に出力するバスエンド信号を
遅延する遅延ブロック（遅延手段）である。
【００４６】次に動作について説明する。上記実施の形
態１〜３では、一致判定ブロック１３等がクロック停止
信号を出力すると、クロックの供給が停止されるものに
ついて示したが、実際には、クロック停止信号を出力し
てから、クロックの供給が停止されるまでに、若干のタ
イムラグがあるため（図１４を参照）、下記に示すよう
な不具合を生じることがある。
態１〜３では、一致判定ブロック１３等がクロック停止
信号を出力すると、クロックの供給が停止されるものに
ついて示したが、実際には、クロック停止信号を出力し
てから、クロックの供給が停止されるまでに、若干のタ
イムラグがあるため（図１４を参照）、下記に示すよう
な不具合を生じることがある。
【００４７】即ち、一致判定ブロック１３は、クロック
停止信号を出力すると、クロック停止信号の出力が完了
した旨をＣＰＵ１１に通知するため、バスエンド信号を
制御信号線に出力するが、実際にクロックの供給が停止
される前に、バスエンド信号がＣＰＵ１１に通知される
と、ＣＰＵ１１のステージが遷移するため、ＣＰＵ１１
が停止命令の次命令を実行してしまう不具合が生じる。
停止信号を出力すると、クロック停止信号の出力が完了
した旨をＣＰＵ１１に通知するため、バスエンド信号を
制御信号線に出力するが、実際にクロックの供給が停止
される前に、バスエンド信号がＣＰＵ１１に通知される
と、ＣＰＵ１１のステージが遷移するため、ＣＰＵ１１
が停止命令の次命令を実行してしまう不具合が生じる。
【００４８】そこで、この実施の形態５では、ＣＰＵ１
１が停止命令の次命令を実行する不具合を確実に防止す
るため、遅延ブロック２６が、一致判定ブロック１３か
ら出力されるバスエンド信号を遅延し（遅延ブロック２
６の遅延時間は、上記タイムラグより十分に長い時間と
する）、実際にクロックの供給が停止される前に、バス
エンド信号がＣＰＵ１１に通知されないようにする。
１が停止命令の次命令を実行する不具合を確実に防止す
るため、遅延ブロック２６が、一致判定ブロック１３か
ら出力されるバスエンド信号を遅延し（遅延ブロック２
６の遅延時間は、上記タイムラグより十分に長い時間と
する）、実際にクロックの供給が停止される前に、バス
エンド信号がＣＰＵ１１に通知されないようにする。
【００４９】以上で明らかなように、この実施の形態５
によれば、一致判定ブロック１３から出力されるバスエ
ンド信号を遅延するように構成したので、ＣＰＵ１１が
停止命令の次命令を実行する不具合を確実に防止するこ
とができる効果を奏する。
によれば、一致判定ブロック１３から出力されるバスエ
ンド信号を遅延するように構成したので、ＣＰＵ１１が
停止命令の次命令を実行する不具合を確実に防止するこ
とができる効果を奏する。
【００５０】実施の形態６．図１５はこの発明の実施の
形態６によるデータ処理装置を示す構成図であり、図に
おいて、図１０と同一符号は同一または相当部分を示す
ので説明を省略する。２７は一致判定ブロック２３がモ
ード遷移レジスタ２２に格納されたデータをトリガ選択
ブロック２４に送信すると、そのデータがクロックの供
給停止を指示するデータである場合、一致判定ブロック
２３から出力されるバスエンド信号を遅延する遅延ブロ
ック（遅延手段）である。
形態６によるデータ処理装置を示す構成図であり、図に
おいて、図１０と同一符号は同一または相当部分を示す
ので説明を省略する。２７は一致判定ブロック２３がモ
ード遷移レジスタ２２に格納されたデータをトリガ選択
ブロック２４に送信すると、そのデータがクロックの供
給停止を指示するデータである場合、一致判定ブロック
２３から出力されるバスエンド信号を遅延する遅延ブロ
ック（遅延手段）である。
【００５１】次に動作について説明する。上記実施の形
態４では、トリガ選択ブロック２４がクロックの供給停
止を指示する動作モード変更信号を出力すると、クロッ
クの供給が停止されるものについて示したが、実際に
は、動作モード変更信号を出力してから、クロックの供
給が停止されるまでに、若干のタイムラグがあるため
（図１６を参照）、下記に示すような不具合を生じるこ
とがある。
態４では、トリガ選択ブロック２４がクロックの供給停
止を指示する動作モード変更信号を出力すると、クロッ
クの供給が停止されるものについて示したが、実際に
は、動作モード変更信号を出力してから、クロックの供
給が停止されるまでに、若干のタイムラグがあるため
（図１６を参照）、下記に示すような不具合を生じるこ
とがある。
【００５２】即ち、一致判定ブロック２３は、動作モー
ド変更信号を出力すると、動作モード変更信号の出力が
完了した旨をＣＰＵ２０に通知するため、バスエンド信
号を制御信号線に出力するが、実際にクロックの供給が
停止される前に、バスエンド信号がＣＰＵ２０に通知さ
れると、ＣＰＵ２０のステージが遷移するため、ＣＰＵ
２０が停止命令の次命令を実行してしまう不具合が生じ
る。
ド変更信号を出力すると、動作モード変更信号の出力が
完了した旨をＣＰＵ２０に通知するため、バスエンド信
号を制御信号線に出力するが、実際にクロックの供給が
停止される前に、バスエンド信号がＣＰＵ２０に通知さ
れると、ＣＰＵ２０のステージが遷移するため、ＣＰＵ
２０が停止命令の次命令を実行してしまう不具合が生じ
る。
【００５３】そこで、この実施の形態６では、ＣＰＵ２
０が停止命令の次命令を実行する不具合を確実に防止す
るため、遅延ブロック２７が、一致判定ブロック２３か
ら出力されるバスエンド信号を遅延し（遅延ブロック２
７の遅延時間は、上記タイムラグより十分に長い時間と
する）、実際にクロックの供給が停止される前に、バス
エンド信号がＣＰＵ２０に通知されないようにする。
０が停止命令の次命令を実行する不具合を確実に防止す
るため、遅延ブロック２７が、一致判定ブロック２３か
ら出力されるバスエンド信号を遅延し（遅延ブロック２
７の遅延時間は、上記タイムラグより十分に長い時間と
する）、実際にクロックの供給が停止される前に、バス
エンド信号がＣＰＵ２０に通知されないようにする。
【００５４】以上で明らかなように、この実施の形態６
によれば、一致判定ブロック２３から出力されるバスエ
ンド信号を遅延するように構成したので、ＣＰＵ２０が
停止命令の次命令を実行する不具合を確実に防止するこ
とができる効果を奏する。
によれば、一致判定ブロック２３から出力されるバスエ
ンド信号を遅延するように構成したので、ＣＰＵ２０が
停止命令の次命令を実行する不具合を確実に防止するこ
とができる効果を奏する。
【００５５】
【発明の効果】以上のように、この発明によれば、ＣＰ
Ｕからアドレスバスに出力されたアドレスが自己アドレ
スに一致すると、クロック停止信号を出力する停止信号
発信手段を設けるように構成したので、停止命令がライ
トバックステージＷＢに遷移する前にクロック停止信号
を出力することができるようになり、その結果、ＣＰＵ
が停止命令の次命令を実行する前にクロックの供給を停
止することができる効果がある。
Ｕからアドレスバスに出力されたアドレスが自己アドレ
スに一致すると、クロック停止信号を出力する停止信号
発信手段を設けるように構成したので、停止命令がライ
トバックステージＷＢに遷移する前にクロック停止信号
を出力することができるようになり、その結果、ＣＰＵ
が停止命令の次命令を実行する前にクロックの供給を停
止することができる効果がある。
【００５６】この発明によれば、ＣＰＵからアドレスバ
スに出力された最初のアドレスが自己アドレスに一致す
ると、動作許可信号を出力する許可信号発信手段と、Ｃ
ＰＵからアドレスバスに出力された次のアドレスが自己
アドレスに一致し、かつ、許可信号発信手段から動作許
可信号を受けると、クロック停止信号を出力する停止信
号発信手段を設けるように構成したので、ＣＰＵが停止
命令の次命令を実行する前にクロックの供給を停止する
ことができるとともに、複数回アドレスが比較されるた
め誤動作の確率を低減することができる効果がある。
スに出力された最初のアドレスが自己アドレスに一致す
ると、動作許可信号を出力する許可信号発信手段と、Ｃ
ＰＵからアドレスバスに出力された次のアドレスが自己
アドレスに一致し、かつ、許可信号発信手段から動作許
可信号を受けると、クロック停止信号を出力する停止信
号発信手段を設けるように構成したので、ＣＰＵが停止
命令の次命令を実行する前にクロックの供給を停止する
ことができるとともに、複数回アドレスが比較されるた
め誤動作の確率を低減することができる効果がある。
【００５７】この発明によれば、ＣＰＵからアドレスバ
スに出力されたアドレスが自己アドレスに一致すると、
動作モードの変更を指示する動作モード変更信号を出力
するモード変更手段を設けるように構成したので、通常
の動作モードから特殊な動作モードに変更することがで
きる効果がある。
スに出力されたアドレスが自己アドレスに一致すると、
動作モードの変更を指示する動作モード変更信号を出力
するモード変更手段を設けるように構成したので、通常
の動作モードから特殊な動作モードに変更することがで
きる効果がある。
【００５８】この発明によれば、ＣＰＵからアドレスバ
スに出力された最初のアドレスが自己アドレスに一致す
ると、ＣＰＵからデータバスに出力されたデータをレジ
スタに格納するデータ格納手段と、ＣＰＵからアドレス
バスに出力された次のアドレスが自己アドレスに一致す
ると、そのレジスタに格納されたデータを取得して送信
する送信手段と、そのデータに対応する動作モード変更
信号を出力するモード変更手段とを設けるように構成し
たので、動作モード変更信号がクロックの供給停止を指
示する場合には、ＣＰＵが停止命令の次命令を実行する
前にクロックの供給を停止することができるとともに、
複数回アドレスが比較されるため誤動作の確率を低減す
ることができる効果がある。また、通常の動作モードか
ら特殊な動作モードに変更することができる効果もあ
る。
スに出力された最初のアドレスが自己アドレスに一致す
ると、ＣＰＵからデータバスに出力されたデータをレジ
スタに格納するデータ格納手段と、ＣＰＵからアドレス
バスに出力された次のアドレスが自己アドレスに一致す
ると、そのレジスタに格納されたデータを取得して送信
する送信手段と、そのデータに対応する動作モード変更
信号を出力するモード変更手段とを設けるように構成し
たので、動作モード変更信号がクロックの供給停止を指
示する場合には、ＣＰＵが停止命令の次命令を実行する
前にクロックの供給を停止することができるとともに、
複数回アドレスが比較されるため誤動作の確率を低減す
ることができる効果がある。また、通常の動作モードか
ら特殊な動作モードに変更することができる効果もあ
る。
【００５９】この発明によれば、停止信号発信手段から
出力されるバスエンド信号を遅延する遅延手段を設ける
ように構成したので、ＣＰＵが停止命令の次命令を実行
する不具合を確実に防止することができる効果がある。
出力されるバスエンド信号を遅延する遅延手段を設ける
ように構成したので、ＣＰＵが停止命令の次命令を実行
する不具合を確実に防止することができる効果がある。
【００６０】この発明によれば、モード変更手段からク
ロックの供給停止を指示する動作モード変更信号が出力
された場合、送信手段から出力されるバスエンド信号を
遅延する遅延手段を設けるように構成したので、ＣＰＵ
が停止命令の次命令を実行する不具合を確実に防止する
ことができる効果がある。
ロックの供給停止を指示する動作モード変更信号が出力
された場合、送信手段から出力されるバスエンド信号を
遅延する遅延手段を設けるように構成したので、ＣＰＵ
が停止命令の次命令を実行する不具合を確実に防止する
ことができる効果がある。
【００６１】この発明によれば、ＣＰＵが予め設定され
たアドレスをアドレスバスに出力すると、そのアドレス
バスに出力されたアドレスが自己アドレスに一致するか
否かを判定し、自己アドレスに一致する場合にはクロッ
ク停止信号を出力するように構成したので、停止命令が
ライトバックステージＷＢに遷移する前にクロック停止
信号を出力することができるようになり、その結果、Ｃ
ＰＵが停止命令の次命令を実行する前にクロックの供給
を停止することができる効果がある。
たアドレスをアドレスバスに出力すると、そのアドレス
バスに出力されたアドレスが自己アドレスに一致するか
否かを判定し、自己アドレスに一致する場合にはクロッ
ク停止信号を出力するように構成したので、停止命令が
ライトバックステージＷＢに遷移する前にクロック停止
信号を出力することができるようになり、その結果、Ｃ
ＰＵが停止命令の次命令を実行する前にクロックの供給
を停止することができる効果がある。
【００６２】この発明によれば、ＣＰＵが予め設定され
た複数のアドレスを順番にアドレスバスに出力すると、
そのアドレスバスに出力された最初のアドレスが所定の
アドレスに一致するか否かを判定するとともに、次のア
ドレスが所定のアドレスに一致するか否かを判定し、双
方のアドレスが一致する場合には、クロック停止信号を
出力するように構成したので、ＣＰＵが停止命令の次命
令を実行する前にクロックの供給を停止することができ
るとともに、複数回アドレスが比較されるため誤動作の
確率を低減することができる効果がある。
た複数のアドレスを順番にアドレスバスに出力すると、
そのアドレスバスに出力された最初のアドレスが所定の
アドレスに一致するか否かを判定するとともに、次のア
ドレスが所定のアドレスに一致するか否かを判定し、双
方のアドレスが一致する場合には、クロック停止信号を
出力するように構成したので、ＣＰＵが停止命令の次命
令を実行する前にクロックの供給を停止することができ
るとともに、複数回アドレスが比較されるため誤動作の
確率を低減することができる効果がある。
【００６３】この発明によれば、ＣＰＵからアドレスバ
スに出力されたアドレスが所定のアドレスに一致する
と、動作モードの変更を指示する動作モード変更信号を
出力するように構成したので、通常の動作モードから特
殊な動作モードに変更することができる効果がある。
スに出力されたアドレスが所定のアドレスに一致する
と、動作モードの変更を指示する動作モード変更信号を
出力するように構成したので、通常の動作モードから特
殊な動作モードに変更することができる効果がある。
【００６４】この発明によれば、ＣＰＵからアドレスバ
スに出力された最初のアドレスが所定のアドレスに一致
する場合には、ＣＰＵからデータバスに出力されたデー
タをレジスタに格納する一方、そのアドレスバスに出力
された次のアドレスが所定のアドレスに一致すると、そ
のレジスタに格納されたデータに対応する動作モード変
更信号を出力するように構成したので、動作モード変更
信号がクロックの供給停止を指示する場合には、ＣＰＵ
が停止命令の次命令を実行する前にクロックの供給を停
止することができるとともに、複数回アドレスが比較さ
れるため誤動作の確率を低減することができる効果があ
る。また、通常の動作モードから特殊な動作モードに変
更することができる効果もある。
スに出力された最初のアドレスが所定のアドレスに一致
する場合には、ＣＰＵからデータバスに出力されたデー
タをレジスタに格納する一方、そのアドレスバスに出力
された次のアドレスが所定のアドレスに一致すると、そ
のレジスタに格納されたデータに対応する動作モード変
更信号を出力するように構成したので、動作モード変更
信号がクロックの供給停止を指示する場合には、ＣＰＵ
が停止命令の次命令を実行する前にクロックの供給を停
止することができるとともに、複数回アドレスが比較さ
れるため誤動作の確率を低減することができる効果があ
る。また、通常の動作モードから特殊な動作モードに変
更することができる効果もある。
【００６５】この発明によれば、クロック停止信号を出
力する際に出力されるバスエンド信号を遅延するように
構成したので、ＣＰＵが停止命令の次命令を実行する不
具合を確実に防止することができる効果がある。
力する際に出力されるバスエンド信号を遅延するように
構成したので、ＣＰＵが停止命令の次命令を実行する不
具合を確実に防止することができる効果がある。
【００６６】この発明によれば、クロックの供給停止を
指示する動作モード変更信号が出力された場合、その動
作モード変更信号を出力する際に出力されるバスエンド
信号を遅延するように構成したので、ＣＰＵが停止命令
の次命令を実行する不具合を確実に防止することができ
る効果がある。
指示する動作モード変更信号が出力された場合、その動
作モード変更信号を出力する際に出力されるバスエンド
信号を遅延するように構成したので、ＣＰＵが停止命令
の次命令を実行する不具合を確実に防止することができ
る効果がある。
【図１】 この発明の実施の形態１によるデータ処理装
置を示す構成図である。
置を示す構成図である。
【図２】 各種信号の波形を示すタイミング図である。
【図３】 停止命令実行時のステージ遷移を示す状態遷
移図である。
移図である。
【図４】 この発明の実施の形態１によるデータ処理方
法を示すフローチャートである。
法を示すフローチャートである。
【図５】 この発明の実施の形態２によるデータ処理装
置を示す構成図である。
置を示す構成図である。
【図６】 各種信号の波形を示すタイミング図である。
【図７】 この発明の実施の形態２によるデータ処理方
法を示すフローチャートである。
法を示すフローチャートである。
【図８】 この発明の実施の形態３によるデータ処理装
置を示す構成図である。
置を示す構成図である。
【図９】 各種信号の波形を示すタイミング図である。
【図１０】 この発明の実施の形態４によるデータ処理
装置を示す構成図である。
装置を示す構成図である。
【図１１】 各種信号の波形を示すタイミング図であ
る。
る。
【図１２】 この発明の実施の形態４によるデータ処理
方法を示すフローチャートである。
方法を示すフローチャートである。
【図１３】 この発明の実施の形態５によるデータ処理
装置を示す構成図である。
装置を示す構成図である。
【図１４】 各種信号の波形を示すタイミング図であ
る。
る。
【図１５】 この発明の実施の形態６によるデータ処理
装置を示す構成図である。
装置を示す構成図である。
【図１６】 各種信号の波形を示すタイミング図であ
る。
る。
【図１７】 従来のデータ処理装置を示す構成図であ
る。
る。
【図１８】 クロックパワーマネージャーの詳細構成を
示す構成図である。
示す構成図である。
【図１９】 パイプライン処理のステージ遷移を示す状
態遷移図である。
態遷移図である。
【図２０】 停止命令実行時のステージ遷移を示す状態
遷移図である。
遷移図である。
１１，１５，２０ ＣＰＵ、１３，１７ 一致判定ブロ
ック（停止信号発信手段）、１４，２５ クロック停止
ブロック（停止手段）、１６ 一致判定ブロック（許可
信号発信手段）、１８，１９ 一致判定ブロック（モー
ド変更手段）、２１ 一致判定ブロック（データ格納手
段）、２２ モード遷移レジスタ（レジスタ）、２３
一致判定ブロック（送信手段）、２４ トリガ選択ブロ
ック（モード変更手段）、２６，２７ 遅延ブロック
（遅延手段）。
ック（停止信号発信手段）、１４，２５ クロック停止
ブロック（停止手段）、１６ 一致判定ブロック（許可
信号発信手段）、１８，１９ 一致判定ブロック（モー
ド変更手段）、２１ 一致判定ブロック（データ格納手
段）、２２ モード遷移レジスタ（レジスタ）、２３
一致判定ブロック（送信手段）、２４ トリガ選択ブロ
ック（モード変更手段）、２６，２７ 遅延ブロック
（遅延手段）。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年１０月１３日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】
Claims (12)
- 【請求項１】 命令実行中に次命令を解釈するパイプラ
イン処理を実施し、クロックの供給停止を指示する命令
を実行する場合には、予め設定されたアドレスをアドレ
スバスに出力するＣＰＵと、上記ＣＰＵからアドレスバ
スに出力されたアドレスが自己アドレスに一致すると、
クロック停止信号を出力する停止信号発信手段と、上記
停止信号発信手段からクロック停止信号を受けると、各
ブロックに対するクロックの供給を停止する停止手段と
を備えたデータ処理装置。 - 【請求項２】 命令実行中に次命令を解釈するパイプラ
イン処理を実施し、クロックの供給停止を指示する命令
を実行する場合には、予め設定された複数のアドレスを
順番にアドレスバスに出力するＣＰＵと、上記ＣＰＵか
らアドレスバスに出力された最初のアドレスが自己アド
レスに一致すると、動作許可信号を出力する許可信号発
信手段と、上記ＣＰＵからアドレスバスに出力された次
のアドレスが自己アドレスに一致し、かつ、上記許可信
号発信手段から動作許可信号を受けると、クロック停止
信号を出力する停止信号発信手段と、上記停止信号発信
手段からクロック停止信号を受けると、各ブロックに対
するクロックの供給を停止する停止手段とを備えたデー
タ処理装置。 - 【請求項３】 ＣＰＵからアドレスバスに出力されたア
ドレスが自己アドレスに一致すると、動作モードの変更
を指示する動作モード変更信号を出力するモード変更手
段を設けたことを特徴とする請求項１または請求項２記
載のデータ処理装置。 - 【請求項４】 命令実行中に次命令を解釈するパイプラ
イン処理を実施し、動作モードの変更を指示する命令を
実行する場合には、予め設定された複数のアドレスを順
番にアドレスバスに出力するとともに、変更後の動作モ
ードを示すデータをデータバスに出力するＣＰＵと、上
記ＣＰＵからアドレスバスに出力された最初のアドレス
が自己アドレスに一致すると、上記ＣＰＵからデータバ
スに出力されたデータをレジスタに格納するデータ格納
手段と、上記ＣＰＵからアドレスバスに出力された次の
アドレスが自己アドレスに一致すると、そのレジスタに
格納されたデータを取得して送信する送信手段と、上記
送信手段により送信されたデータに対応する動作モード
変更信号を出力するモード変更手段と、上記モード変更
手段から出力された動作モード変更信号がクロックの供
給停止を指示する場合、各ブロックに対するクロックの
供給を停止する停止手段とを備えたデータ処理装置。 - 【請求項５】 停止信号発信手段から出力されるバスエ
ンド信号を遅延する遅延手段を設けたことを特徴とする
請求項１から請求項３のうちのいずれか１項記載のデー
タ処理装置。 - 【請求項６】 モード変更手段からクロックの供給停止
を指示する動作モード変更信号が出力された場合、送信
手段から出力されるバスエンド信号を遅延する遅延手段
を設けたことを特徴とする請求項４記載のデータ処理装
置。 - 【請求項７】 命令実行中に次命令を解釈するパイプラ
イン処理を実施するＣＰＵがクロックの供給停止を指示
する命令を実行する際、予め設定されたアドレスをアド
レスバスに出力すると、そのアドレスバスに出力された
アドレスが自己アドレスに一致するか否かを判定し、自
己アドレスに一致する場合にはクロック停止信号を出力
して、各ブロックに対するクロックの供給を停止するデ
ータ処理方法。 - 【請求項８】 命令実行中に次命令を解釈するパイプラ
イン処理を実施するＣＰＵがクロックの供給停止を指示
する命令を実行する際、予め設定された複数のアドレス
を順番にアドレスバスに出力すると、そのアドレスバス
に出力された最初のアドレスが所定のアドレスに一致す
るか否かを判定するとともに、次のアドレスが所定のア
ドレスに一致するか否かを判定し、双方のアドレスが一
致する場合には、クロック停止信号を出力して、各ブロ
ックに対するクロックの供給を停止するデータ処理方
法。 - 【請求項９】 ＣＰＵからアドレスバスに出力されたア
ドレスが所定のアドレスに一致すると、動作モードの変
更を指示する動作モード変更信号を出力することを特徴
とする請求項７または請求項８記載のデータ処理方法。 - 【請求項１０】 命令実行中に次命令を解釈するパイプ
ライン処理を実施するＣＰＵが動作モードの変更を指示
する命令を実行する際、予め設定された複数のアドレス
を順番にアドレスバスに出力するとともに、変更後の動
作モードを示すデータをデータバスに出力すると、その
アドレスバスに出力された最初のアドレスが所定のアド
レスに一致する場合には、そのデータバスに出力された
データをレジスタに格納する一方、そのアドレスバスに
出力された次のアドレスが所定のアドレスに一致する
と、そのレジスタに格納されたデータに対応する動作モ
ード変更信号を出力し、その動作モード変更信号がクロ
ックの供給停止を指示する動作モード変更信号である場
合には、各ブロックに対するクロックの供給を停止する
データ処理方法。 - 【請求項１１】 クロック停止信号を出力する際に出力
されるバスエンド信号を遅延することを特徴とする請求
項７から請求項９のうちのいずれか１項記載のデータ処
理方法。 - 【請求項１２】 クロックの供給停止を指示する動作モ
ード変更信号が出力された場合、その動作モード変更信
号を出力する際に出力されるバスエンド信号を遅延する
ことを特徴とする請求項１０記載のデータ処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10132468A JPH11327899A (ja) | 1998-05-14 | 1998-05-14 | データ処理装置及びデータ処理方法 |
| US09/184,250 US6216232B1 (en) | 1998-05-14 | 1998-11-02 | Data processing system and method capable of halting supply of clock signal without delay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10132468A JPH11327899A (ja) | 1998-05-14 | 1998-05-14 | データ処理装置及びデータ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11327899A true JPH11327899A (ja) | 1999-11-30 |
Family
ID=15082090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10132468A Pending JPH11327899A (ja) | 1998-05-14 | 1998-05-14 | データ処理装置及びデータ処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6216232B1 (ja) |
| JP (1) | JPH11327899A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002077799A1 (en) * | 2001-03-22 | 2002-10-03 | Infineon Technologies Ag | Program-controlled unit employing a stop instruction |
| JP2004078581A (ja) * | 2002-08-19 | 2004-03-11 | Nec Corp | 通信データ処理回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758945A (en) * | 1979-08-09 | 1988-07-19 | Motorola, Inc. | Method for reducing power consumed by a static microprocessor |
| US4463440A (en) * | 1980-04-15 | 1984-07-31 | Sharp Kabushiki Kaisha | System clock generator in integrated circuit |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
| US5218712A (en) * | 1987-07-01 | 1993-06-08 | Digital Equipment Corporation | Providing a data processor with a user-mode accessible mode of operations in which the processor performs processing operations without interruption |
| JP2577023B2 (ja) * | 1987-12-28 | 1997-01-29 | 株式会社日立製作所 | 情報処理装置のアドレス拡張制御方式 |
| US5261063A (en) * | 1990-12-07 | 1993-11-09 | Ibm Corp. | Pipeline apparatus having pipeline mode eecuting instructions from plural programs and parallel mode executing instructions from one of the plural programs |
| CA2073516A1 (en) * | 1991-11-27 | 1993-05-28 | Peter Michael Kogge | Dynamic multi-mode parallel processor array architecture computer system |
| JPH05224966A (ja) | 1991-12-10 | 1993-09-03 | Mitsubishi Electric Corp | 命令誤動作防止方式 |
-
1998
- 1998-05-14 JP JP10132468A patent/JPH11327899A/ja active Pending
- 1998-11-02 US US09/184,250 patent/US6216232B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6216232B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| KR100335785B1 (ko) | 데이타처리명령의실행 | |
| JPH0640307B2 (ja) | デ−タ処理システム | |
| US20090037779A1 (en) | External device access apparatus | |
| US5928348A (en) | Method of processing interrupt requests and information processing apparatus using the method | |
| WO1999035565A1 (en) | System and method to maintain synchronization of data between multiple parallel front-end pipelines | |
| US5287483A (en) | Prefetched operand storing system for an information processor | |
| JPH11327899A (ja) | データ処理装置及びデータ処理方法 | |
| US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
| US5185879A (en) | Cache system and control method therefor | |
| KR100241970B1 (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
| JPH05241827A (ja) | 命令バッファ制御装置 | |
| JP2002215421A (ja) | デバッグ装置およびデバッグ装置のブレーク方法 | |
| US7877533B2 (en) | Bus system, bus slave and bus control method | |
| EP0382234B1 (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH05181742A (ja) | ストアマージ制御方式 | |
| JPH0773034A (ja) | 情報処理装置 | |
| JP2666737B2 (ja) | トレースメモリ内蔵マイクロプロセッサおよびトレース方法 | |
| US20030131199A1 (en) | Method for ensuring that a line is present in an instruction cache | |
| JP2638505B2 (ja) | バスインタフェース装置 | |
| US20030182523A1 (en) | Cache memory control device and cache memory system | |
| JP3251148B2 (ja) | パイプラインデ−タ処理装置 | |
| JP2817675B2 (ja) | プログラム・デバッグ装置 | |
| JPH11327798A (ja) | データ転送制御装置 |