JPH1132241A - 可変速度カメラ装置 - Google Patents
可変速度カメラ装置Info
- Publication number
- JPH1132241A JPH1132241A JP9183909A JP18390997A JPH1132241A JP H1132241 A JPH1132241 A JP H1132241A JP 9183909 A JP9183909 A JP 9183909A JP 18390997 A JP18390997 A JP 18390997A JP H1132241 A JPH1132241 A JP H1132241A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- signal
- camera
- ccd
- shooting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Devices (AREA)
Abstract
(57)【要約】
【課題】 可変速度カメラ装置を提供すること。
【解決手段】 本発明の可変速度カメラ装置は、撮像部
と撮像した信号の転送部を有するＣＣＤと、上記撮像部
に直列に接続されたｎフィールド（ｎは１以上の整数）
のフィールドメモリと、上記ＣＣＤ及びフィールドメモ
リを可変速度で駆動制御する制御回路と、高速度撮影時
及び低速度撮影時にフィールドメモリの内容を正規の速
度で並列に読み出してそれらの内容の平均値を作る手段
と、カメラ信号処理回路と、正規速度で撮影している時
には上記ＣＣＤの転送部の出力を直接上記カメラ信号処
理回路に送り、高速度又は低速度撮影している時には上
記平均値を作る手段の出力をカメラ信号処理回路に送る
ように信号の切換を行う信号切換器と、を備える。
と撮像した信号の転送部を有するＣＣＤと、上記撮像部
に直列に接続されたｎフィールド（ｎは１以上の整数）
のフィールドメモリと、上記ＣＣＤ及びフィールドメモ
リを可変速度で駆動制御する制御回路と、高速度撮影時
及び低速度撮影時にフィールドメモリの内容を正規の速
度で並列に読み出してそれらの内容の平均値を作る手段
と、カメラ信号処理回路と、正規速度で撮影している時
には上記ＣＣＤの転送部の出力を直接上記カメラ信号処
理回路に送り、高速度又は低速度撮影している時には上
記平均値を作る手段の出力をカメラ信号処理回路に送る
ように信号の切換を行う信号切換器と、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は可変速度カメラ装置
に関する。
に関する。
【０００２】
【従来の技術】従来、高速撮像システムとして、図７に
示すようなシステムが知られている。このシステムは、
カメラで撮影した信号をＡ／Ｄ変換器でディジタル信号
に変換し、スイッチＳ１〜Ｓ６を介してフィールドメモ
リＭ１〜Ｍ６に書き込み、スイッチＳＷ１〜ＳＷ３を介
して読み出し、Ｄ／Ａ変換器＃１〜＃３でアナログ信号
に変換し、変調器＃１〜＃３で変調してヘッドＨ１〜Ｈ
３に送り記録媒体上に記録する。
示すようなシステムが知られている。このシステムは、
カメラで撮影した信号をＡ／Ｄ変換器でディジタル信号
に変換し、スイッチＳ１〜Ｓ６を介してフィールドメモ
リＭ１〜Ｍ６に書き込み、スイッチＳＷ１〜ＳＷ３を介
して読み出し、Ｄ／Ａ変換器＃１〜＃３でアナログ信号
に変換し、変調器＃１〜＃３で変調してヘッドＨ１〜Ｈ
３に送り記録媒体上に記録する。
【０００３】このシステムにおいて、スイッチＳ１が閉
じてフィールドメモリＭ１に信号を書き込んでいる時に
は、スイッチＳＷ１がｂ側に倒れていてフィールドメモ
リＭ４からの信号がＤ／Ａ変換器＃１に送られる。ま
た、スイッチＳ４が閉じてフィールドメモリＭ４に信号
を書き込んでいる時には、スイッチＳＷ１がａ側に倒れ
ていてフィールドメモリＭ１からの信号がＤ／Ａ変換器
＃１に送られる。
じてフィールドメモリＭ１に信号を書き込んでいる時に
は、スイッチＳＷ１がｂ側に倒れていてフィールドメモ
リＭ４からの信号がＤ／Ａ変換器＃１に送られる。ま
た、スイッチＳ４が閉じてフィールドメモリＭ４に信号
を書き込んでいる時には、スイッチＳＷ１がａ側に倒れ
ていてフィールドメモリＭ１からの信号がＤ／Ａ変換器
＃１に送られる。
【０００４】同様にして、フィールドメモリＭ２とＭ５
が対をなし、フィールドメモリＭ２に信号を書き込んで
いる時には、フィールドメモリＭ５から信号が読み出さ
れ、逆に、フィールドメモリＭ５に信号を書き込んでい
る時には、フィールドメモリＭ２から信号が読み出され
ている。
が対をなし、フィールドメモリＭ２に信号を書き込んで
いる時には、フィールドメモリＭ５から信号が読み出さ
れ、逆に、フィールドメモリＭ５に信号を書き込んでい
る時には、フィールドメモリＭ２から信号が読み出され
ている。
【０００５】更に、フィールドメモリＭ３とＭ６も対を
なし、一方に信号が書き込まれている時に他方のメモリ
から信号が読み出されるようになっている。
なし、一方に信号が書き込まれている時に他方のメモリ
から信号が読み出されるようになっている。
【０００６】図７のシステムにおいて３倍の高速で撮影
する時は、カメラから送られてくる信号は通常速度の場
合の３倍の量であるからこれを３つのフィールドメモリ
Ｍ１〜Ｍ３、又はＭ４〜Ｍ６に順次書き込んでいく。
する時は、カメラから送られてくる信号は通常速度の場
合の３倍の量であるからこれを３つのフィールドメモリ
Ｍ１〜Ｍ３、又はＭ４〜Ｍ６に順次書き込んでいく。
【０００７】通常速度で撮影する場合にはフィールドメ
モリＭ１，Ｍ４とＤ／Ａ変換器＃１、変調器＃１、ヘッ
ドＨ１の一組の回路があれば充分であるが、３倍速度で
撮影してその情報量を失わずに完全に記録しようとする
と３組の回路を設け３倍の情報を記録しなければならな
い。
モリＭ１，Ｍ４とＤ／Ａ変換器＃１、変調器＃１、ヘッ
ドＨ１の一組の回路があれば充分であるが、３倍速度で
撮影してその情報量を失わずに完全に記録しようとする
と３組の回路を設け３倍の情報を記録しなければならな
い。
【０００８】図７に示すシステムは３倍速度で撮影でき
るシステムであるが、これに限らず一般にｎ倍速度とす
ることができる。ｎ倍速度の場合ｎ組の回路を必要と
し、回路が複雑になり、装置のコストが高くなるばかり
でなく、撮影した超高速度現象を再生するのに特殊なＶ
ＴＲが必要である。
るシステムであるが、これに限らず一般にｎ倍速度とす
ることができる。ｎ倍速度の場合ｎ組の回路を必要と
し、回路が複雑になり、装置のコストが高くなるばかり
でなく、撮影した超高速度現象を再生するのに特殊なＶ
ＴＲが必要である。
【０００９】この欠点を克服するために、カメラからの
映像信号を圧縮した後でＶＴＲに記録し、再生時に再生
信号の時間軸伸長を行い、伸長した映像信号をデコード
し、再生するようにしたスーパーモーション撮像装置も
提案されている。
映像信号を圧縮した後でＶＴＲに記録し、再生時に再生
信号の時間軸伸長を行い、伸長した映像信号をデコード
し、再生するようにしたスーパーモーション撮像装置も
提案されている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来のスーパーモーション撮像装置では、カメラ信号処
理、伝送、ＣＣＵ（通信制御ユニット）映像系を全てｎ
倍に高速化し、ｎ倍の高速信号をｎ倍でＶＴＲに記録
し、正規のスキャンで読み出して実現をしていた。本発
明は、カメラから送られてくる高速度又は低速度撮影信
号に簡単な信号処理を施して正規速度の信号と同様に扱
えるようにすることを課題とする。
来のスーパーモーション撮像装置では、カメラ信号処
理、伝送、ＣＣＵ（通信制御ユニット）映像系を全てｎ
倍に高速化し、ｎ倍の高速信号をｎ倍でＶＴＲに記録
し、正規のスキャンで読み出して実現をしていた。本発
明は、カメラから送られてくる高速度又は低速度撮影信
号に簡単な信号処理を施して正規速度の信号と同様に扱
えるようにすることを課題とする。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、下記の手段を備えた可変速度カメラ装
置を提供する。即ち、本発明の第１の観点に従えば、撮
像部と撮像した信号の転送部を有するＣＣＤと、上記撮
像部に直列に接続されたｎフィールド（ｎは１以上の整
数）のフィールドメモリと、上記ＣＣＤ及びフィールド
メモリを可変速度で駆動する制御回路と、高速度撮影時
及び低速度撮影時に上記フィールドメモリの内容を正規
の速度で並列に読み出してそれらの内容の平均値を作る
手段と、カメラ信号処理回路と、正規速度で撮影してい
る時には上記ＣＣＤの転送部の出力を直接上記カメラ信
号処理回路に送り、高速度又は低速度撮影している時に
は上記平均値を作る手段の出力をカメラ信号処理回路に
送るように信号の切換を行う信号切換器と、を備えた可
変速度カメラ装置を提供する。
めに、本発明は、下記の手段を備えた可変速度カメラ装
置を提供する。即ち、本発明の第１の観点に従えば、撮
像部と撮像した信号の転送部を有するＣＣＤと、上記撮
像部に直列に接続されたｎフィールド（ｎは１以上の整
数）のフィールドメモリと、上記ＣＣＤ及びフィールド
メモリを可変速度で駆動する制御回路と、高速度撮影時
及び低速度撮影時に上記フィールドメモリの内容を正規
の速度で並列に読み出してそれらの内容の平均値を作る
手段と、カメラ信号処理回路と、正規速度で撮影してい
る時には上記ＣＣＤの転送部の出力を直接上記カメラ信
号処理回路に送り、高速度又は低速度撮影している時に
は上記平均値を作る手段の出力をカメラ信号処理回路に
送るように信号の切換を行う信号切換器と、を備えた可
変速度カメラ装置を提供する。
【００１２】また、本発明の第２の観点に従えば、上記
可変速度カメラ装置において、ＣＣＤカメラがｎ倍の高
速度で撮影している時に、前記ＣＣＤの転送部からｎ番
目のフィールドの信号のみをカメラ信号処理回路に送る
ことにより１／ｎに間引かれた正規速度の信号を得るよ
うにした可変速度カメラ装置を提供する。
可変速度カメラ装置において、ＣＣＤカメラがｎ倍の高
速度で撮影している時に、前記ＣＣＤの転送部からｎ番
目のフィールドの信号のみをカメラ信号処理回路に送る
ことにより１／ｎに間引かれた正規速度の信号を得るよ
うにした可変速度カメラ装置を提供する。
【００１３】本発明の第３の観点に従えば、上記可変速
度カメラ装置において、ｎ倍速度でフィールドメモリに
書き込んだ映像信号を正規の速度で並列に読み出して平
均値信号を作りカメラ信号処理回路に送ることにより正
規速度の信号を得るようにした可変速度カメラ装置を提
供する。
度カメラ装置において、ｎ倍速度でフィールドメモリに
書き込んだ映像信号を正規の速度で並列に読み出して平
均値信号を作りカメラ信号処理回路に送ることにより正
規速度の信号を得るようにした可変速度カメラ装置を提
供する。
【００１４】本発明の第４の観点に従えば、上記可変速
度カメラ装置において、ＣＣＤカメラが正規速度で撮影
している時に、前記ＣＣＤの転送部から正規の速度で信
号を読み出してカメラ信号処理回路に送ることによっ
て、通常のカメラとして使えるようにした可変速度カメ
ラ装置を提供する。
度カメラ装置において、ＣＣＤカメラが正規速度で撮影
している時に、前記ＣＣＤの転送部から正規の速度で信
号を読み出してカメラ信号処理回路に送ることによっ
て、通常のカメラとして使えるようにした可変速度カメ
ラ装置を提供する。
【００１５】本発明の第５の観点に従えば、上記可変速
度カメラ装置において、ＣＣＤカメラが１／ｍの低速度
で撮影している時に、前記ＣＣＤの撮像部でｍ倍の周期
で撮像した信号を２つのフィールドメモリに交互に記憶
し、１つのフィールドメモリから同一信号をｍ回づつ読
み出してカメラ信号処理回路に送ることにより正規速度
の信号を得るようにした可変速度カメラ装置を提供す
る。
度カメラ装置において、ＣＣＤカメラが１／ｍの低速度
で撮影している時に、前記ＣＣＤの撮像部でｍ倍の周期
で撮像した信号を２つのフィールドメモリに交互に記憶
し、１つのフィールドメモリから同一信号をｍ回づつ読
み出してカメラ信号処理回路に送ることにより正規速度
の信号を得るようにした可変速度カメラ装置を提供す
る。
【００１６】本発明の第６の観点に従えば、上記可変速
度カメラ装置において、ＣＣＤカメラが１／ｍの低速度
で撮影している時に、前記ＣＣＤの撮像部でｍ倍の周期
で撮像した信号を２つのフィールドメモリに交互に記憶
し、該２つのフィールドメモリから並列に読み出して平
均値を作ってカメラ信号処理回路に送ることにより正規
速度の高感度撮影信号を得るようにした可変速度カメラ
装置を提供する。
度カメラ装置において、ＣＣＤカメラが１／ｍの低速度
で撮影している時に、前記ＣＣＤの撮像部でｍ倍の周期
で撮像した信号を２つのフィールドメモリに交互に記憶
し、該２つのフィールドメモリから並列に読み出して平
均値を作ってカメラ信号処理回路に送ることにより正規
速度の高感度撮影信号を得るようにした可変速度カメラ
装置を提供する。
【００１７】
【発明の実施の形態】次に、添付図面を参照して、本発
明の一実施の形態について説明する。図２は、本発明の
可変速度カメラ装置のフィールドメモリ部の具体的な構
成を示す。同図に示すとおり、本実施形態の可変速度カ
メラ装置は、一時記憶回路Ａ及び一時記憶回路Ｂを備え
ている。
明の一実施の形態について説明する。図２は、本発明の
可変速度カメラ装置のフィールドメモリ部の具体的な構
成を示す。同図に示すとおり、本実施形態の可変速度カ
メラ装置は、一時記憶回路Ａ及び一時記憶回路Ｂを備え
ている。
【００１８】一時記憶回路Ａは高速度撮影時及び低速度
撮影時にカメラ信号処理回路に正規速度の信号を出力す
るためのフィールド補間を行うための記憶回路である。
撮影時にカメラ信号処理回路に正規速度の信号を出力す
るためのフィールド補間を行うための記憶回路である。
【００１９】一時記憶回路Ｂは高速度撮影時のみ必要な
記憶回路であり、有限時間の高速度撮影シーンが終わっ
た後、一時記憶回路Ｂの内容を正規の速度で読み出し
て、スローモーションの撮像を平均値信号処理せずカメ
ラ信号処理回路に出力するための記憶回路である。
記憶回路であり、有限時間の高速度撮影シーンが終わっ
た後、一時記憶回路Ｂの内容を正規の速度で読み出し
て、スローモーションの撮像を平均値信号処理せずカメ
ラ信号処理回路に出力するための記憶回路である。
【００２０】図２を参照して、本実施形態のＣＣＤカメ
ラを高速駆動する場合の動作を下記に説明する。
ラを高速駆動する場合の動作を下記に説明する。
【００２１】ＣＣＤカメラからのアナログ信号はＡ／Ｄ
変換器において正規の駆動速度ｆｃのｎ倍（但しｎ＞
１）のサンプリング周波数ｎ・ｆｃでＡ／Ｄ変換され、
一時記憶回路Ａと一時記憶回路Ｂに入力される。
変換器において正規の駆動速度ｆｃのｎ倍（但しｎ＞
１）のサンプリング周波数ｎ・ｆｃでＡ／Ｄ変換され、
一時記憶回路Ａと一時記憶回路Ｂに入力される。
【００２２】ここで、Ａ／Ｄ変換器の出力は一時憶回路
ＡのフィールドメモリＭ１〜Ｍｎの指定されたアドレス
にクロックｎ・ｆｃで順次書き込まれる。この時一時記
憶回路ＢにもＡ／Ｄ変換器の出力が書き込まれるがこれ
を使用しない場合は書き込むだけで読み出すことはな
い。
ＡのフィールドメモリＭ１〜Ｍｎの指定されたアドレス
にクロックｎ・ｆｃで順次書き込まれる。この時一時記
憶回路ＢにもＡ／Ｄ変換器の出力が書き込まれるがこれ
を使用しない場合は書き込むだけで読み出すことはな
い。
【００２３】一時記憶回路ＡのフィールドメモリＭ１〜
Ｍｎは上記書き込み中に読み出すことのできるメモリで
あり、クロック周波数ｆｃで信号が読み出される。
Ｍｎは上記書き込み中に読み出すことのできるメモリで
あり、クロック周波数ｆｃで信号が読み出される。
【００２４】高速度撮影又は低速度撮影の時には、ｎ個
のフィールドメモリＭ１〜Ｍｎの内容を正規のサンプリ
ング周波数ｆｃで同時に並列に読み出して、その出力を
夫々１／ｎ減衰器ＡＴＴ１〜ＡＴＴｎに送り、そこで夫
々を１／ｎに減衰した信号を加算器ＡＤＤで加算してｎ
個のフィールドメモリからの信号の平均値を得て、信号
切換器ＳＷに送る。そうして、その時にａ側に接続され
ている信号切換器ＳＷは、加算器ＡＤＤからの信号を後
段のカメラ信号処理回路に送る。
のフィールドメモリＭ１〜Ｍｎの内容を正規のサンプリ
ング周波数ｆｃで同時に並列に読み出して、その出力を
夫々１／ｎ減衰器ＡＴＴ１〜ＡＴＴｎに送り、そこで夫
々を１／ｎに減衰した信号を加算器ＡＤＤで加算してｎ
個のフィールドメモリからの信号の平均値を得て、信号
切換器ＳＷに送る。そうして、その時にａ側に接続され
ている信号切換器ＳＷは、加算器ＡＤＤからの信号を後
段のカメラ信号処理回路に送る。
【００２５】他方、一時記憶回路Ｂに記録された信号は
必要に応じて後述する方法で読み出されて、切換器ＳＷ
を通ってカメラ信号処理回路に送られる。
必要に応じて後述する方法で読み出されて、切換器ＳＷ
を通ってカメラ信号処理回路に送られる。
【００２６】ここで信号の速度を見ると、映像信号はカ
メラからフィールドメモリＭ１〜Ｍｎに書き込まれるま
での間は、クロック周波数ｎ・ｆｃの高速で処理される
が、フィールドメモリＭ１〜Ｍｎから読み出された後は
クロック周波数ｆｃの正規の速度で処理されている。
メラからフィールドメモリＭ１〜Ｍｎに書き込まれるま
での間は、クロック周波数ｎ・ｆｃの高速で処理される
が、フィールドメモリＭ１〜Ｍｎから読み出された後は
クロック周波数ｆｃの正規の速度で処理されている。
【００２７】図３は、３倍速度で高速度撮影した映像信
号を正規の速度で出力する場合を説明するための動作流
れ図である。同図の左側に示す３倍速度の高速映像信号
Ｐ１〜Ｐ６は、Ｐ１，Ｐ２，‥‥Ｐ６の順序でフィール
ドメモリ＃１，＃２，＃３に繰り返し直列に書き込まれ
る。
号を正規の速度で出力する場合を説明するための動作流
れ図である。同図の左側に示す３倍速度の高速映像信号
Ｐ１〜Ｐ６は、Ｐ１，Ｐ２，‥‥Ｐ６の順序でフィール
ドメモリ＃１，＃２，＃３に繰り返し直列に書き込まれ
る。
【００２８】フィールドメモリ＃１〜＃３に映像信号Ｐ
１〜Ｐ３を３倍の高速度で直列に書き込んでいる間に、
同フィールドメモリ＃１〜＃３に既に書き込まれている
信号（映像信号Ｐ１〜Ｐ３が、正規の速度で並列に読み
出される。従って読み出された信号は、図３の右上に示
すとおり、Ｐ１〜Ｐ３の並列信号である。これらの信号
を夫々Ｐ１／３，Ｐ２／３，Ｐ３／３のように１／３に
減衰させてから合計すると（Ｐ１＋Ｐ２＋Ｐ３）／３の
ように平均値を表す１つの信号として出力される。
１〜Ｐ３を３倍の高速度で直列に書き込んでいる間に、
同フィールドメモリ＃１〜＃３に既に書き込まれている
信号（映像信号Ｐ１〜Ｐ３が、正規の速度で並列に読み
出される。従って読み出された信号は、図３の右上に示
すとおり、Ｐ１〜Ｐ３の並列信号である。これらの信号
を夫々Ｐ１／３，Ｐ２／３，Ｐ３／３のように１／３に
減衰させてから合計すると（Ｐ１＋Ｐ２＋Ｐ３）／３の
ように平均値を表す１つの信号として出力される。
【００２９】次の周期でフィールドメモリ＃１〜＃３に
映像信号Ｐ４〜Ｐ６を３倍の高速度で直列に書き込ま
れ、その間に、同フィールドメモリ＃１〜＃３に既に書
き込まれている信号が、正規の速度で並列に読み出され
る。従って読み出された信号は、図３の右上に示すとお
り、Ｐ４〜Ｐ６の並列信号である。これらの信号を夫々
Ｐ４／３，Ｐ５／３，Ｐ６／３のように１／３に減衰さ
せてから合計すると（Ｐ４＋Ｐ５＋Ｐ６）／３のように
平均値を表す１つの信号として出力される。
映像信号Ｐ４〜Ｐ６を３倍の高速度で直列に書き込ま
れ、その間に、同フィールドメモリ＃１〜＃３に既に書
き込まれている信号が、正規の速度で並列に読み出され
る。従って読み出された信号は、図３の右上に示すとお
り、Ｐ４〜Ｐ６の並列信号である。これらの信号を夫々
Ｐ４／３，Ｐ５／３，Ｐ６／３のように１／３に減衰さ
せてから合計すると（Ｐ４＋Ｐ５＋Ｐ６）／３のように
平均値を表す１つの信号として出力される。
【００３０】以下同様にして、フィールドメモリ＃１〜
＃３のメモリに３倍速度で直列に書き込み、その間に該
メモリから正規速度で並列に読み出す動作を繰り返す。
かくして、３倍速度の信号が正規速度の信号に変換され
る。
＃３のメモリに３倍速度で直列に書き込み、その間に該
メモリから正規速度で並列に読み出す動作を繰り返す。
かくして、３倍速度の信号が正規速度の信号に変換され
る。
【００３１】図４は、低速駆動動作を説明するための図
である。低速駆動（間欠読み出し）されたＣＣＤからの
映像信号は、正規のサンプル周波数でＡ／Ｄ変換されフ
ィールドメモリ＃１と＃２に交互に書き込まれる。
である。低速駆動（間欠読み出し）されたＣＣＤからの
映像信号は、正規のサンプル周波数でＡ／Ｄ変換されフ
ィールドメモリ＃１と＃２に交互に書き込まれる。
【００３２】フィールドメモリ＃１，＃２に書き込まれ
読み出される映像信号は後述するように一方が書き込み
の時他方のフィールドメモリの内容を繰り返し読み出
し、その出力をセレクタ（信号切換器）で切り換えて出
力ＯＵＴ−１に出力するようになっている。
読み出される映像信号は後述するように一方が書き込み
の時他方のフィールドメモリの内容を繰り返し読み出
し、その出力をセレクタ（信号切換器）で切り換えて出
力ＯＵＴ−１に出力するようになっている。
【００３３】図６を参照して、この様子を更に詳しく説
明する。Ａ／Ｄ変換器の出力ＩＮは図６の最上段に記載
されているように、３フィールドの間に１フィールドだ
け信号が現れ、他の２フィールドの間は信号が来ない間
欠信号となっている。
明する。Ａ／Ｄ変換器の出力ＩＮは図６の最上段に記載
されているように、３フィールドの間に１フィールドだ
け信号が現れ、他の２フィールドの間は信号が来ない間
欠信号となっている。
【００３４】この間欠的な信号がフィールドメモリ＃１
と＃２に交互に入力するように入力の切換が行われる。
信号Ｐ１はフィールドメモリ＃１に入力し、次の信号Ｐ
３が入力するまでフィールドメモリ＃１内に記憶されて
いる。同様にして、信号Ｐ２はフィールドメモリ＃２に
入力し、次の信号Ｐ４が入力するまで該メモリ＃２に記
憶されている。信号Ｐ３、信号Ｐ４についても夫々同様
にフィールドメモリ＃１，＃２に記憶される。
と＃２に交互に入力するように入力の切換が行われる。
信号Ｐ１はフィールドメモリ＃１に入力し、次の信号Ｐ
３が入力するまでフィールドメモリ＃１内に記憶されて
いる。同様にして、信号Ｐ２はフィールドメモリ＃２に
入力し、次の信号Ｐ４が入力するまで該メモリ＃２に記
憶されている。信号Ｐ３、信号Ｐ４についても夫々同様
にフィールドメモリ＃１，＃２に記憶される。
【００３５】これらのフィールドメモリ＃１，＃２に記
憶された信号はセレクタ（信号切換器）によって交互に
切換えて取り出されるので、出力ＯＵＴ−１に取り出さ
れる信号は図６の４段目に記載されたとおりになる。即
ち、同じ信号が３回ずつ連続して取り出される。このこ
とは、ＣＣＤカメラからの信号が１／３の低速で取り出
されることを意味する。
憶された信号はセレクタ（信号切換器）によって交互に
切換えて取り出されるので、出力ＯＵＴ−１に取り出さ
れる信号は図６の４段目に記載されたとおりになる。即
ち、同じ信号が３回ずつ連続して取り出される。このこ
とは、ＣＣＤカメラからの信号が１／３の低速で取り出
されることを意味する。
【００３６】図５の回路は、図４の回路とほぼ同じ回路
構成になっており、ほぼ同じ動作をするが、フィールド
メモリ＃１と＃２の出力を加算した出力を作りセレクタ
を通して出力する点が異なる。
構成になっており、ほぼ同じ動作をするが、フィールド
メモリ＃１と＃２の出力を加算した出力を作りセレクタ
を通して出力する点が異なる。
【００３７】上記図５について説明したのと同様にして
フィールドメモリ＃１と＃２に記憶された映像信号は加
算器で加算され且つ１／２に減衰されて２つの信号の平
均値をつくって出力する。
フィールドメモリ＃１と＃２に記憶された映像信号は加
算器で加算され且つ１／２に減衰されて２つの信号の平
均値をつくって出力する。
【００３８】フィールドメモリ＃１に信号Ｐ１，Ｐ３‥
‥を記憶する前に該フィールドメモリ＃１の内容をクリ
アしておく。即ち、１つの信号はフィールドメモリに５
フィールド期間記憶され６フィールド目には消去されて
いるように制御する。フィールドメモリ＃２に付いても
同様に信号Ｐ２，Ｐ４‥‥を記憶する１つ前のフィール
ドでは前の信号がクリアされているように制御する。
‥を記憶する前に該フィールドメモリ＃１の内容をクリ
アしておく。即ち、１つの信号はフィールドメモリに５
フィールド期間記憶され６フィールド目には消去されて
いるように制御する。フィールドメモリ＃２に付いても
同様に信号Ｐ２，Ｐ４‥‥を記憶する１つ前のフィール
ドでは前の信号がクリアされているように制御する。
【００３９】従って、出力ＯＵＴ−２に現れる出力信号
は、Ｐ０，（Ｐ０＋Ｐ１）／２，（Ｐ０＋Ｐ１）／２，
Ｐ１，‥‥のように、Ｐ０とＰ１の間を（Ｐ０＋Ｐ１）
／２で補間した出力になっている。この例では、信号の
補間が行われているので高感度撮影を行うことができ
る。
は、Ｐ０，（Ｐ０＋Ｐ１）／２，（Ｐ０＋Ｐ１）／２，
Ｐ１，‥‥のように、Ｐ０とＰ１の間を（Ｐ０＋Ｐ１）
／２で補間した出力になっている。この例では、信号の
補間が行われているので高感度撮影を行うことができ
る。
【００４０】図１は、本発明の可変速度カメラ装置の基
本構成の回路ブロック図である。図示のとおり、本シス
テムは、ＣＣＤカメラのＣＣＤの撮像部１と転送部２で
正規速度の出力を出す回路を構成するとともに、フィー
ルドメモリ３を付加して高速度撮影又は低速度撮影した
時の映像信号の蓄積メモリにする。これらの撮像部１、
転送部２、フィールドメモリ３は制御回路５から制御信
号を受けて動作する。
本構成の回路ブロック図である。図示のとおり、本シス
テムは、ＣＣＤカメラのＣＣＤの撮像部１と転送部２で
正規速度の出力を出す回路を構成するとともに、フィー
ルドメモリ３を付加して高速度撮影又は低速度撮影した
時の映像信号の蓄積メモリにする。これらの撮像部１、
転送部２、フィールドメモリ３は制御回路５から制御信
号を受けて動作する。
【００４１】カメラが３倍速度で撮影を行う時、即ちｎ
＝３の時には、撮像部１で撮影した映像信号は、フィー
ルドメモリ３の＃１〜＃３に記憶される。
＝３の時には、撮像部１で撮影した映像信号は、フィー
ルドメモリ３の＃１〜＃３に記憶される。
【００４２】フィールドメモリ３の＃１〜＃３は上記の
動作を繰り返して正規速度の時の３倍の情報を取り入れ
る。フィールドメモリ３へクロック周波数３ｆｃで映像
信号の書き込みが行われると同時に同フィールドメモリ
の内容が正規のクロック周波数ｆｃで並列に読み出され
各々１／３に減衰されてから加算器７に送られる。従っ
て、該加算器７の出力には、フィールドメモリ３の＃１
〜＃３の内容の平均値が正規速度で出力される。
動作を繰り返して正規速度の時の３倍の情報を取り入れ
る。フィールドメモリ３へクロック周波数３ｆｃで映像
信号の書き込みが行われると同時に同フィールドメモリ
の内容が正規のクロック周波数ｆｃで並列に読み出され
各々１／３に減衰されてから加算器７に送られる。従っ
て、該加算器７の出力には、フィールドメモリ３の＃１
〜＃３の内容の平均値が正規速度で出力される。
【００４３】信号切換器（セレクタ）８は、通常速度撮
影時にはその接点がａ側に接しているのでＣＣＤの転送
部２からの信号を直接取り出してカメラ信号処理回路９
に送る。しかし、高速撮影時及び低速撮影時にはその接
点がｂ側に接しているので加算器７の出力をカメラ信号
処理回路に送る。カメラ信号処理回路で処理した信号は
後段の回路に送られ、公知の方法で録画され又はモニタ
される。
影時にはその接点がａ側に接しているのでＣＣＤの転送
部２からの信号を直接取り出してカメラ信号処理回路９
に送る。しかし、高速撮影時及び低速撮影時にはその接
点がｂ側に接しているので加算器７の出力をカメラ信号
処理回路に送る。カメラ信号処理回路で処理した信号は
後段の回路に送られ、公知の方法で録画され又はモニタ
される。
【００４４】上記説明においては、高速度又は低速度で
撮影した映像信号を実時間で連続的に正規速度で読み出
す場合を説明したが、高速度で撮影した信号を後から正
規速度で再生するために図１に示すようにバッファメモ
リ４を使うこともできる。
撮影した映像信号を実時間で連続的に正規速度で読み出
す場合を説明したが、高速度で撮影した信号を後から正
規速度で再生するために図１に示すようにバッファメモ
リ４を使うこともできる。
【００４５】その場合には、バッファメモリ４のメモリ
書き込み開始点、メモリ書き込み終了点、メモリ読み出
し点及びメモリ読み出し時間等を制御回路によって制御
できるように構成し、高速度撮影時にＣＣＤ撮像素子で
撮影したが処理できない映像信号をバッファメモリ４に
書き込んでいき、その後、撮影を停止するか撮影中の信
号に代えて、その時にバッファメモリ４に記憶されてい
る映像信号を正規速度で読み出すようにする。
書き込み開始点、メモリ書き込み終了点、メモリ読み出
し点及びメモリ読み出し時間等を制御回路によって制御
できるように構成し、高速度撮影時にＣＣＤ撮像素子で
撮影したが処理できない映像信号をバッファメモリ４に
書き込んでいき、その後、撮影を停止するか撮影中の信
号に代えて、その時にバッファメモリ４に記憶されてい
る映像信号を正規速度で読み出すようにする。
【００４６】このようにすると例えば、１００メートル
競技等のスポーツ中継において、走者がゴールに達した
時点でメモリ書き込み終了とし、１１秒前から読み出し
開始することにより１１秒間の映像を見ることができ
る。
競技等のスポーツ中継において、走者がゴールに達した
時点でメモリ書き込み終了とし、１１秒前から読み出し
開始することにより１１秒間の映像を見ることができ
る。
【００４７】図１の回路において、フィールドメモリ＃
１〜＃ｎは高速度撮影の時に映像信号を順次書き込んで
おくメモリであるから一種のバッファメモリと考えるこ
とができる。事実、正規速度で撮影する限りにおいてこ
れらのメモリは必要ない。
１〜＃ｎは高速度撮影の時に映像信号を順次書き込んで
おくメモリであるから一種のバッファメモリと考えるこ
とができる。事実、正規速度で撮影する限りにおいてこ
れらのメモリは必要ない。
【００４８】しかし、フィールドメモリ＃１〜＃ｎは映
像信号時間軸調整のために必要なメモリであるから、信
号の書き込み中に読み出しができるものでなければなら
ない。
像信号時間軸調整のために必要なメモリであるから、信
号の書き込み中に読み出しができるものでなければなら
ない。
【００４９】それに比べて、バッファメモリ４は、高速
度撮影の時に得られる大量の情報を失わずに蓄積してお
くためのメモリであるから、書き込みと読み取りを同時
にできるメモリである必要はなく、単に情報を書き込ん
でおきさえすればよい。
度撮影の時に得られる大量の情報を失わずに蓄積してお
くためのメモリであるから、書き込みと読み取りを同時
にできるメモリである必要はなく、単に情報を書き込ん
でおきさえすればよい。
【００５０】従って、この動作を行うために必要なメモ
リの大きさは、駆動周波数を１３．５ＭＨｚとすると、 １３．５ＭＨｚ×３ｃｈ（Ｒ，Ｇ，Ｂ）×３倍速×１１
秒＝１３．３６５Ｇｂｉｔ であり、６４Ｍｂｉｔのメモリを２０９個使って実現で
きる。
リの大きさは、駆動周波数を１３．５ＭＨｚとすると、 １３．５ＭＨｚ×３ｃｈ（Ｒ，Ｇ，Ｂ）×３倍速×１１
秒＝１３．３６５Ｇｂｉｔ であり、６４Ｍｂｉｔのメモリを２０９個使って実現で
きる。
【００５１】
【発明の効果】本発明の可変速度カメラシステムは、図
１を参照して上記に説明したとおりの回路構成で実現で
きるので、基本的には従来のカメラのＣＣＤブロックを
バッファメモリ付き可変速度ＣＣＤブロックで置き換え
ることによって実現できるので、製作が容易であり、低
価格で実現できる。また、バッファメモリをバイパスす
ることにより正規のカメラとしても使用できるので、専
用機を用意するのに比べて機材の使用効率が良くなる。
１を参照して上記に説明したとおりの回路構成で実現で
きるので、基本的には従来のカメラのＣＣＤブロックを
バッファメモリ付き可変速度ＣＣＤブロックで置き換え
ることによって実現できるので、製作が容易であり、低
価格で実現できる。また、バッファメモリをバイパスす
ることにより正規のカメラとしても使用できるので、専
用機を用意するのに比べて機材の使用効率が良くなる。
【図１】本発明の可変速度カメラ装置の基本構成を示す
システム構成図である。
システム構成図である。
【図２】本発明の可変速度カメラ装置の一実施形態の回
路構成図である。
路構成図である。
【図３】高速度撮影時の信号処理を説明するための動作
流れ図である。
流れ図である。
【図４】低速度撮影時の回路編成の一実施形態を示す回
路ブロック図である。
路ブロック図である。
【図５】低速度撮影時の回路編成の他の実施形態を示す
回路ブロック図である。
回路ブロック図である。
【図６】低速撮影時の信号タイムチャートである。
【図７】従来の高速度撮影カメラシステムの回路ブロッ
ク図である。
ク図である。
１ ＣＣＤ撮像素子の撮像部、２ ＣＣＤ撮像素子の転
送部、３ フィールドメモリ、４ バッファメモリ、５
制御回路、６ １／ｎ減衰器、７ 加算器、８ 信号
切換器、９ カメラ信号処理回路、１０ 信号出力端子
送部、３ フィールドメモリ、４ バッファメモリ、５
制御回路、６ １／ｎ減衰器、７ 加算器、８ 信号
切換器、９ カメラ信号処理回路、１０ 信号出力端子
Claims (6)
- 【請求項１】 撮像部と撮像した信号の転送部を有する
ＣＣＤと、 上記撮像部に直列に接続されたｎフィールド（ｎは１以
上の整数）のフィールドメモリと、 上記ＣＣＤ及びフィールドメモリを可変速度で駆動する
制御回路と、 高速度撮影時及び低速度撮影時に上記フィールドメモリ
の内容を正規の速度で並列に読み出してそれらの内容の
平均値を作る手段と、 カメラ信号処理回路と、 正規速度で撮影している時には上記ＣＣＤの転送部の出
力を直接上記カメラ信号処理回路に送り、高速度又は低
速度撮影している時には上記平均値を作る手段の出力を
カメラ信号処理回路に送るように信号の切換を行う信号
切換器と、を備えた可変速度カメラ装置。 - 【請求項２】 請求項１に記載の可変速度カメラ装置に
おいて、ＣＣＤがｎ倍の高速度で撮影している時に、前
記ＣＣＤの転送部からｎ番目のフィールドの信号のみを
カメラ信号処理回路に送ることにより１／ｎに間引かれ
た正規速度の信号を得るようにした可変速度カメラ装
置。 - 【請求項３】 請求項１に記載の可変速度カメラ装置に
おいて、ｎ倍速度でフィールドメモリに書き込んだ映像
信号を正規の速度で並列に読み出して平均値信号を作り
カメラ信号処理回路に送ることにより正規速度の信号を
得るようにした可変速度カメラ装置。 - 【請求項４】 請求項１に記載の可変速度カメラ装置に
おいて、ＣＣＤカメラが正規速度で撮影している時に、
前記ＣＣＤの転送部から正規の速度で信号を読み出して
カメラ信号処理回路に送ることによって、通常のカメラ
として使えるようにした可変速度カメラ装置。 - 【請求項５】 請求項１に記載の可変速度カメラ装置に
おいて、ＣＣＤカメラが１／ｍの低速度で撮影している
時に、前記ＣＣＤの撮像部でｍ倍の周期で撮像した信号
を２つのフィールドメモリに交互に記憶し、１つのフィ
ールドメモリから同一信号をｍ回づつ読み出してカメラ
信号処理回路に送ることにより正規速度の信号を得るよ
うにした可変速度カメラ装置。 - 【請求項６】 請求項１に記載の可変速度カメラ装置に
おいて、ＣＣＤカメラが１／ｍの低速度で撮影している
時に、前記ＣＣＤの撮像部でｍ倍の周期で撮像した信号
を２つのフィールドメモリに交互に記憶し、該２つのフ
ィールドメモリから並列に読み出して平均値を作ってカ
メラ信号処理回路に送ることにより正規速度の高感度撮
影信号を得るようにした可変速度カメラ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9183909A JPH1132241A (ja) | 1997-07-09 | 1997-07-09 | 可変速度カメラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9183909A JPH1132241A (ja) | 1997-07-09 | 1997-07-09 | 可変速度カメラ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1132241A true JPH1132241A (ja) | 1999-02-02 |
Family
ID=16143945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9183909A Pending JPH1132241A (ja) | 1997-07-09 | 1997-07-09 | 可変速度カメラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1132241A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002021828A3 (de) * | 2000-09-06 | 2002-09-12 | Fraunhofer Ges Forschung | Kombinierte standard-video- und high-speed-kamera |
| JP2008118698A (ja) * | 2002-01-22 | 2008-05-22 | Sony Corp | 撮像装置および撮像方法 |
| US7456865B2 (en) | 2002-01-22 | 2008-11-25 | Sony Corporation | Imaging apparatus and imaging method |
| US7773123B2 (en) | 2003-07-18 | 2010-08-10 | Sony Corporation | Image pickup apparatus and control unit therefor |
| JP2010268236A (ja) * | 2009-05-14 | 2010-11-25 | Sony Corp | 記録装置、記録方法およびプログラム |
| US8023796B2 (en) | 2000-11-07 | 2011-09-20 | Panasonic Corporation | Video signal producing system and video signal recording/reproducing device in that system |
| US8144206B2 (en) | 2006-02-17 | 2012-03-27 | Panasonic Corporation | Imaging apparatus adapted to perform normal imaging and high-speed imaging |
| DE102014102689A1 (de) * | 2014-02-28 | 2015-09-03 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Laufbildkameraanordnung und Verfahren zum Betreiben einer Laufbildkameraanordnung |
-
1997
- 1997-07-09 JP JP9183909A patent/JPH1132241A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002021828A3 (de) * | 2000-09-06 | 2002-09-12 | Fraunhofer Ges Forschung | Kombinierte standard-video- und high-speed-kamera |
| US8023796B2 (en) | 2000-11-07 | 2011-09-20 | Panasonic Corporation | Video signal producing system and video signal recording/reproducing device in that system |
| JP2008118698A (ja) * | 2002-01-22 | 2008-05-22 | Sony Corp | 撮像装置および撮像方法 |
| US7456865B2 (en) | 2002-01-22 | 2008-11-25 | Sony Corporation | Imaging apparatus and imaging method |
| US7630001B2 (en) | 2002-01-22 | 2009-12-08 | Sony Corporation | Imaging apparatus and imaging method having a monitor image frame rate independent of a main line image frame rate |
| EP1469673B1 (en) * | 2002-01-22 | 2018-09-12 | Sony Corporation | Imaging apparatus and imaging method |
| US7773123B2 (en) | 2003-07-18 | 2010-08-10 | Sony Corporation | Image pickup apparatus and control unit therefor |
| US8144206B2 (en) | 2006-02-17 | 2012-03-27 | Panasonic Corporation | Imaging apparatus adapted to perform normal imaging and high-speed imaging |
| JP2010268236A (ja) * | 2009-05-14 | 2010-11-25 | Sony Corp | 記録装置、記録方法およびプログラム |
| DE102014102689A1 (de) * | 2014-02-28 | 2015-09-03 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Laufbildkameraanordnung und Verfahren zum Betreiben einer Laufbildkameraanordnung |
| US9781310B2 (en) | 2014-02-28 | 2017-10-03 | Arnold & Richter Cine Technik Gmbh & Co., Betriebs Kg | Motion picture camera arrangement and method of operating a motion picture camera arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030096231A (ko) | 영상신호 작성 시스템과 그 시스템의 영상신호 기록재생장치 | |
| EP0469804A2 (en) | Apparatus for recording and/or reproducing a video signal | |
| KR100726819B1 (ko) | 촬영 장치, 영상 변환 장치 및 영상 편집 장치 | |
| JP2000188703A (ja) | 映像信号伝送装置、映像信号伝送方法、映像信号撮像装置および映像信号処理装置 | |
| JPH1132241A (ja) | 可変速度カメラ装置 | |
| KR19990062665A (ko) | 비디오 기록 장치, 비디오 재생 장치 및 비디오 기록재생 장치 | |
| JP4200551B2 (ja) | 撮像装置、画像処理装置、撮像方法、及び画像処理方法 | |
| JP3696678B2 (ja) | ディジタル画像データ記録装置および方法ならびにディジタル画像データ再生装置および方法 | |
| CN100518247C (zh) | 视频信号拍摄、处理及传送的系统、方法和设备 | |
| EP0975164A2 (en) | Imaging system and method | |
| EP0444837B1 (en) | Video signal recording apparatus | |
| US4752838A (en) | Apparatus for reproducing recorded interleaved video fields as a field sequential video signal | |
| JP3886068B2 (ja) | ディジタル撮像記録装置 | |
| JP3253515B2 (ja) | 高速撮像記録装置 | |
| JPH0271680A (ja) | 撮像装置 | |
| JP3074684B2 (ja) | 画像データ処理装置 | |
| JP3348724B2 (ja) | 映像信号記録装置 | |
| JP3136599B2 (ja) | 映像信号記録装置及び映像信号再生装置 | |
| JPH08186747A (ja) | ビデオカメラ装置 | |
| JP2004140687A (ja) | 撮像装置 | |
| JPS63250291A (ja) | ビデオ再生装置 | |
| JPH08289239A (ja) | 電子カメラ及び再生装置 | |
| JPH09130728A (ja) | 撮像装置 | |
| JPH0214684A (ja) | 撮像装置 | |
| JPH04252685A (ja) | スローモーション記録再生システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |