JPH1131773A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH1131773A
JPH1131773A JP18498397A JP18498397A JPH1131773A JP H1131773 A JPH1131773 A JP H1131773A JP 18498397 A JP18498397 A JP 18498397A JP 18498397 A JP18498397 A JP 18498397A JP H1131773 A JPH1131773 A JP H1131773A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead frame
lead portion
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18498397A
Other languages
Japanese (ja)
Inventor
Eiichi Kunitake
栄一 国武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP18498397A priority Critical patent/JPH1131773A/en
Publication of JPH1131773A publication Critical patent/JPH1131773A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To raise the reliability of soldering of a semiconductor device to a printed board when the soldering work is executed, by a method wherein the outer lead parts of a lead frame which are exposed without being resin- sealed are chamferred by an etching treatment. SOLUTION: A ferric chloride aqueous solution 9 is sprayed on outer lead parts 10 of a lead frame 1 which are exposed without being resin-sealed to etch the parts 10, and the parts 10 are rinsed and are dried. The square parts of the parts 10 of the frame 1 which are obtained in such a way are chamferred. Then, the chamferred outer lead parts 10 are dipped in a molten solder bath and a solder layer 5 is applied on the parts 10. The layer 5 is applied on the outer peripheries of these obtained outer lead parts 10 of mediate products in a uniform thickness. Lastly, the parts 10 are cut in a prescribed length and the cut parts 10 are bent with a prescribed angle, whereby a semiconductor device is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関するものである。更に詳述すれば本発明は
IC、LSI等の電子部品として広く使用されている樹
脂封止型半導体装置及びその製造方法に関するものであ
る。
The present invention relates to a semiconductor device and a method for manufacturing the same. More specifically, the present invention relates to a resin-sealed semiconductor device widely used as an electronic component such as an IC and an LSI, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図5は従来の樹脂封止型半導体装置の製
造工程を示した一部断面正面説明図である。
2. Description of the Related Art FIG. 5 is a partially sectional front view showing a manufacturing process of a conventional resin-encapsulated semiconductor device.

【0003】図5のうち(a)は銀ペーストを塗布した
リードフレームの上に半導体チップを搭載した状態を示
した正面説明図、(b)は搭載した半導体チップとリー
ドフレーム間に金線をワイヤボンディングした状態を示
した正面説明図、(c)はそのワイヤボンディングした
半導体チップとリードフレームとを半導体封止用エポキ
シ樹脂で樹脂封止した状態を示した一部断面正面説明
図、(d)は樹脂封止されなかったリードフレームのア
ウターリード部分を半田コーティングした状態を示した
一部断面正面説明図、(e)はその半田コーティングし
たリードフレームのアウターリード部分を所定長さに切
断してから、所定角度に曲げて成る樹脂封止型の半導体
装置を示した一部断面正面説明図である。
FIG. 5A is an explanatory front view showing a state where a semiconductor chip is mounted on a lead frame coated with a silver paste, and FIG. 5B is a front view showing a gold wire between the mounted semiconductor chip and the lead frame. (C) is a partial cross-sectional front view showing a state in which the wire-bonded semiconductor chip and the lead frame are resin-sealed with a semiconductor sealing epoxy resin; () Is a partial cross-sectional front view showing a state in which the outer lead portion of the lead frame that has not been resin-sealed is coated with solder, and (e) is obtained by cutting the outer lead portion of the lead frame coated with solder into a predetermined length. FIG. 2 is a partial cross-sectional front view illustrating a resin-sealed semiconductor device formed by bending the semiconductor device at a predetermined angle afterwards.

【0004】また、図5において1はリードフレーム、
2は半導体チップ、3は金線、4は半導体封止用エポキ
シ樹脂、5は半田層、10はリードフレーム1のアウタ
ーリード部分である。
In FIG. 5, 1 is a lead frame,
Reference numeral 2 denotes a semiconductor chip, 3 denotes a gold wire, 4 denotes an epoxy resin for semiconductor encapsulation, 5 denotes a solder layer, and 10 denotes an outer lead portion of the lead frame 1.

【0005】まず、リードフレーム1の上に図示しない
銀ペーストを塗布し、次にその上に図5(a)に示すよ
うに半導体チップ2を搭載し、次にこれらを所定温度の
オーブンに入れてペーストを硬化させることによりリー
ドフレーム1の上に半導体チップ2を接着させる。
[0005] First, a silver paste (not shown) is applied on the lead frame 1, then the semiconductor chips 2 are mounted thereon as shown in FIG. 5 (a), and then these are placed in an oven at a predetermined temperature. The semiconductor chip 2 is bonded on the lead frame 1 by hardening the paste.

【0006】次に、図5(b)に示すように半導体チッ
プ2とリードフレーム1との間を金線3でワイヤボンデ
ィングすることにより電気的に接続する。
Next, as shown in FIG. 5B, the semiconductor chip 2 and the lead frame 1 are electrically connected by wire bonding with a gold wire 3.

【0007】次に、図5(c)に示すように金線3でワ
イヤボンディングした半導体チップ2とリードフレーム
1とを半導体封止用エポキシ樹脂4でモールドして一体
的に樹脂封止する。
Next, as shown in FIG. 5C, the semiconductor chip 2 wire-bonded with the gold wire 3 and the lead frame 1 are molded with an epoxy resin 4 for semiconductor encapsulation and are integrally resin-sealed.

【0008】次に、図5(d)に示すようにリードフレ
ーム1の樹脂封止されずに露出しているアウターリード
部分10を図示しない溶融半田バスに浸漬して半田層5
をコーティングする。
Next, as shown in FIG. 5D, the outer lead portion 10 of the lead frame 1 which is exposed without being resin-sealed is immersed in a molten solder bath (not shown) to form a solder layer 5.
Coating.

【0009】最後に、図5(e)に示すように半田層5
をコーティングしたアウターリード部分10を所定の長
さに切断すると共に所定の角度に曲げることにより樹脂
封止型の半導体装置が得られる。
Finally, as shown in FIG.
The resin-encapsulated semiconductor device is obtained by cutting the outer lead portion 10 coated with the resin into a predetermined length and bending it at a predetermined angle.

【0010】ところでリードフレームの製造方法にはエ
ッチング方法と打抜き方法とがある。これらのうち広く
実用されているのは生産性が飛躍的に高い打抜き方法で
ある。打抜き方法によるリードフレームの製造方法では
所定の金型を装着した打抜き装置へ銅合金製板材を送り
込んで所定の形状に打抜くことにより製造する。
By the way, there are an etching method and a punching method as a manufacturing method of a lead frame. Of these, a widely used punching method has a dramatically higher productivity. In a method of manufacturing a lead frame by a punching method, a copper alloy plate material is fed into a punching device equipped with a predetermined die and punched into a predetermined shape.

【0011】この打抜き方法により製造されたリードフ
レームのアウターリード部分10はその横断面が矩形と
なっており、それらの四つの角部はいずれも尖った形状
となっている。このためアウターリード部分10の尖っ
ている四つの角部は溶融半田の濡れ性が極めて悪い。
The outer lead portion 10 of the lead frame manufactured by this punching method has a rectangular cross section, and all four corners have a pointed shape. Therefore, the four sharp corners of the outer lead portion 10 have extremely poor wettability of the molten solder.

【0012】図6は従来の樹脂封止型半導体装置のアウ
ターリード部分の拡大横断面図を示したものである。
FIG. 6 is an enlarged cross-sectional view of an outer lead portion of a conventional resin-encapsulated semiconductor device.

【0013】図6において5は半田層、6は角部、10
はアウターリード部分である。
In FIG. 6, 5 is a solder layer, 6 is a corner, 10
Is an outer lead portion.

【0014】図6から分かるようアウターリード部分1
0の尖っている四つの角部6の半田層5は極めて薄い。
その結果このようなアウターリード部分を有する半導体
装置をプリント基板にハンダ付け作業するときには半田
付け不良が多発する難点があった。
As can be seen from FIG. 6, the outer lead portion 1
The solder layers 5 at the four sharp corners 6 of 0 are extremely thin.
As a result, when a semiconductor device having such an outer lead portion is soldered to a printed circuit board, there has been a problem in that defective soldering frequently occurs.

【0015】[0015]

【発明が解決しようとする課題】本発明はかかる点に立
って為されたものであって、その目的とするところは前
記した従来技術の欠点を解消し、半導体装置のリードフ
レームのアウターリード部分の溶融半田濡れ性が優れ、
その結果得られた半導体装置をプリント基板へハンダ付
け作業するときのハンダ付け信頼性を顕著に向上するこ
とができる半導体装置及びその製造方法を提供すること
にある。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and has as its object to solve the above-mentioned disadvantages of the prior art and to provide an outer lead portion of a lead frame of a semiconductor device. Has excellent wet solder wettability,
It is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, which can significantly improve soldering reliability when soldering a semiconductor device obtained as a result to a printed circuit board.

【0016】[0016]

【課題を解決するための手段】本発明の要旨とするとこ
ろは、次の2点にある。
The gist of the present invention lies in the following two points.

【0017】(1)リードフレームのうち樹脂封止され
ずに露出しているアウターリード部分がエッチング処理
により面取りされた半導体装置。
(1) A semiconductor device in which an outer lead portion of a lead frame that is exposed without being resin-sealed is chamfered by etching.

【0018】(2)リードフレームのアウターリード部
分を溶融半田バス内に浸漬する前にそのアウターリード
部分をエッチング処理により面取りする半導体装置の製
造方法。
(2) A method of manufacturing a semiconductor device in which an outer lead portion of a lead frame is chamfered by etching before being immersed in a molten solder bath.

【0019】上記第1の発明は、リードフレームと該リ
ードフレーム上に搭載された半導体チップとがボンディ
ング線により電気的に接続され、該ボンディング線によ
り電気的に接続された半導体チップ周辺部分が半導体封
止用樹脂で一体的に樹脂封止されて成る樹脂封止型の半
導体装置において、前記リードフレームのうち樹脂封止
されずに露出しているアウターリード部分の角部がエッ
チング処理により面取りされていることを特徴とする半
導体装置にある。
According to the first aspect of the present invention, the lead frame and the semiconductor chip mounted on the lead frame are electrically connected by a bonding wire, and a semiconductor chip peripheral portion electrically connected by the bonding wire is a semiconductor. In a resin-sealed semiconductor device integrally sealed with a sealing resin, a corner portion of an outer lead portion of the lead frame that is exposed without being resin-sealed is chamfered by etching. A semiconductor device.

【0020】ここでリードフレームのアウターリード部
分の角部の面取は面取半径5μm以上のものであること
が好ましい。
Here, the chamfer at the corner of the outer lead portion of the lead frame is preferably one having a chamfer radius of 5 μm or more.

【0021】アウターリード部分の角部の面取を面取半
径5μm以上としたのは、面取半径5μm以下の面取り
では溶融半田の濡れ性が急激に悪化するためである。
The reason why the corner of the outer lead portion is chamfered to a chamfer radius of 5 μm or more is that the wettability of the molten solder deteriorates sharply when the chamfer radius is 5 μm or less.

【0022】上記第2の発明は、リードフレーム上に導
電性ペーストを介して半導体チップを搭載し、該半導体
チップと前記リードフレームとの間をボンディング線で
電気的に接続した後、該半導体チップ周辺部分を半導体
封止用樹脂で一体的に樹脂封止し、然る後前記リードフ
レームのうち樹脂封止されずに露出しているアウターリ
ード部分を溶融半田バス内に浸漬して半田層をコーティ
ングし、最後に該リード部分を所定の長さに切断すると
共に所定の角度に曲げることにより樹脂封止型の半導体
装置を製造する半導体装置の製造方法において、前記ア
ウターリード部分を溶融半田バス内に浸漬する前に該リ
ード部分をエッチングして面取りすることを特徴とする
半導体装置の製造方法にある。
According to a second aspect of the present invention, a semiconductor chip is mounted on a lead frame via a conductive paste, and the semiconductor chip and the lead frame are electrically connected with a bonding wire. The peripheral portion is integrally resin-sealed with a semiconductor sealing resin, and then the outer lead portion of the lead frame, which is exposed without being resin-sealed, is immersed in a molten solder bath to form a solder layer. In a method of manufacturing a semiconductor device of a resin-sealed type by coating and finally cutting the lead portion to a predetermined length and bending the lead portion to a predetermined angle, the outer lead portion is placed in a molten solder bath. The lead portion is etched and chamfered before immersion in a semiconductor device.

【0023】ここでエッチング処理に用いるエッチング
液としては塩化第2鉄水溶液、塩化第2銅水溶液等の酸
性エッチング液、また過硫酸アンモニウム水溶液等のア
ルカリ性エッチング液が好ましい。
The etching solution used for the etching treatment is preferably an acidic etching solution such as an aqueous solution of ferric chloride or cupric chloride, or an alkaline etching solution such as an aqueous solution of ammonium persulfate.

【0024】また、エッチング処理は、アウターリード
部分をエッチング処理液へ浸漬処理するか、アウターリ
ード部分へエッチング処理液をスプレー噴射により行う
ことが好ましい。
In the etching process, it is preferable to immerse the outer lead portion in an etching solution or to spray the etching solution onto the outer lead portion by spraying.

【0025】なお、アウターリード部分のエッチング処
理時間が長いと、半導体装置を腐蝕する懸念があるの
で、短時間に行うのが望ましい。
If the etching time for the outer lead portion is long, there is a concern that the semiconductor device will be corroded.

【0026】[0026]

【発明の実施の形態】次に、本発明の半導体装置及びそ
の製造方法の実施例について説明する。
Next, embodiments of the semiconductor device and the method of manufacturing the same according to the present invention will be described.

【0027】(第1実施例)図1は本発明の半導体装置
の製造方法の第1実施例の製造工程を示した一部断面正
面説明図である。
(First Embodiment) FIG. 1 is a partially sectional front view showing a manufacturing process of a first embodiment of a method of manufacturing a semiconductor device according to the present invention.

【0028】 まず、打抜き法により製造したリード
フレームを用意する。
First, a lead frame manufactured by a punching method is prepared.

【0029】 次に、上記で用意したリードフレー
ムの上の半導体チップを搭載する部分に銀ペーストを塗
布する。次に、銀ペーストを塗布した上に半導体チップ
2を搭載し、それから所定温度のオーブン中で加熱して
銀ペーストを硬化させることによりリードフレーム1の
上に半導体チップ2を接着させる。
Next, a silver paste is applied to a portion where the semiconductor chip is mounted on the lead frame prepared above. Next, the semiconductor chip 2 is mounted on the silver paste, and the semiconductor chip 2 is adhered on the lead frame 1 by heating in an oven at a predetermined temperature to cure the silver paste.

【0030】図1(a)はこのようにして得られた半導
体チップ2を搭載したリードフレーム1である。
FIG. 1A shows a lead frame 1 on which the semiconductor chip 2 thus obtained is mounted.

【0031】 次に、図1(b)に示すように半導体
チップ2とリードフレーム2とを金線3でワイヤボンデ
ィングすることにより電気的に接続する。
Next, as shown in FIG. 1B, the semiconductor chip 2 and the lead frame 2 are electrically connected by wire bonding with a gold wire 3.

【0032】 次に、図1(c)に示すようにその金
線3でワイヤボンディングした半導体チップ2とリード
フレーム1とを半導体封止用エポキシ樹脂4でモールド
することにより一体的に樹脂封止する。
Next, as shown in FIG. 1C, the semiconductor chip 2 wire-bonded with the gold wire 3 and the lead frame 1 are molded with an epoxy resin 4 for semiconductor encapsulation so as to be integrally resin-encapsulated. I do.

【0033】ここまでは図5(a)〜図5(c)に示し
た従来の製造方法と同じである。
Up to this point, the manufacturing method is the same as the conventional manufacturing method shown in FIGS. 5 (a) to 5 (c).

【0034】 次に、図1(d)に示すようにリード
フレーム1の樹脂封止されずに露出しているアウターリ
ード部分10に、塩化第2鉄水溶液9を5分間スプレー
噴射してエッチングし、それから水洗、乾燥した。
Next, as shown in FIG. 1D, the ferric chloride aqueous solution 9 is spray-sprayed on the exposed outer lead portions 10 of the lead frame 1 without resin sealing for 5 minutes to perform etching. , Then washed with water and dried.

【0035】図2はかくして得られたアウターリード部
分の拡大横断面図である。
FIG. 2 is an enlarged cross-sectional view of the outer lead portion thus obtained.

【0036】図2に示すようにリードフレーム1のアウ
ターリード部分10の角部7は面取半径が約15μmで
面取部されていた。
As shown in FIG. 2, the corner 7 of the outer lead portion 10 of the lead frame 1 had a chamfer radius of about 15 μm.

【0037】 次に、面取したアウターリード部分1
0を図示しない溶融半田バス内に浸漬して半田層5をコ
ーティングすることにより図1(e)に示すような半導
体装置の中間製品を得た。
Next, the outer lead portion 1 chamfered
1 was immersed in a molten solder bath (not shown) to coat the solder layer 5, thereby obtaining an intermediate product of a semiconductor device as shown in FIG.

【0038】また、図3は図1(e)のアウターリード
部分の拡大横断面図を示したものである。図3において
5は半田層、10はアウターリード部分である。
FIG. 3 is an enlarged cross-sectional view of the outer lead portion shown in FIG. In FIG. 3, 5 is a solder layer, and 10 is an outer lead portion.

【0039】図3から分かるようにリードフレーム1の
アウターリード部分10の外周には均一な厚さで半田層
5がコーティングされている。
As can be seen from FIG. 3, the outer periphery of the outer lead portion 10 of the lead frame 1 is coated with a solder layer 5 with a uniform thickness.

【0040】 最後に、半田層5をコーティングした
アウターリード部分10を所定の長さに切断し、それか
ら図1(f)に示すように所定の角度に曲げることによ
り、本発明の半導体装置の一実施例が得られた。
Finally, the outer lead portion 10 coated with the solder layer 5 is cut to a predetermined length and then bent at a predetermined angle as shown in FIG. An example was obtained.

【0041】このようにして得られた本発明の一実施例
の半導体装置のアウターリード部分10には、図3に示
すように均一な厚さで半田層がコーテイングされてお
り、その結果プリント基板への半田付け作業性が極めて
良好であった。
The outer lead portion 10 of the semiconductor device according to the embodiment of the present invention thus obtained is coated with a solder layer having a uniform thickness as shown in FIG. The workability of soldering to the substrate was extremely good.

【0042】なお、図5に示すような従来の製造方法で
得られた比較例の半導体装置のアウターリード部分10
の角部6には、図6に示すように半田層が極めて薄くし
かコーティングできなく、その結果角部6のプリント基
板への半田付け作業性が極めて悪かった。
The outer lead portion 10 of the semiconductor device of the comparative example obtained by the conventional manufacturing method as shown in FIG.
As shown in FIG. 6, the corner 6 could be coated with a very thin solder layer. As a result, the workability of soldering the corner 6 to a printed circuit board was extremely poor.

【0043】(第2実施例)本発明の半導体装置の製造
方法の第2実施例は上記第1実施例と基本的に同じであ
るが、エッチングする前に図4に示すように半導体封止
用エポキシ樹脂4モールド層の外周に有機保護層を付加
する点が異なる。
(Second Embodiment) A second embodiment of a method of manufacturing a semiconductor device according to the present invention is basically the same as the first embodiment, but before etching, as shown in FIG. The difference is that an organic protective layer is added to the outer periphery of the epoxy resin 4 mold layer.

【0044】この有機保護層8を設けるのは、次のエッ
チング工程でエッチング液が浸透して金線3、半導体チ
ップ2、リードフレーム1、半導体封止用エポキシ樹脂
4等を浸蝕させないようにするためである。この有機保
護層8は、エッチング処理工程後、有機溶剤等を吹き付
けて剥離、除去するようにする。
The organic protective layer 8 is provided so that the etchant does not penetrate in the next etching step to erode the gold wire 3, the semiconductor chip 2, the lead frame 1, the semiconductor sealing epoxy resin 4, and the like. That's why. After the etching step, the organic protective layer 8 is peeled and removed by spraying an organic solvent or the like.

【0045】ここにおいて有機保護層8としては、半導
体封止用エポキシ樹脂4上に酢酸ビニル樹脂塗料を塗
布、乾燥することにより設けた。更に、このように設け
た酢酸ビニル樹脂膜8はアセトンとメタノールの混合有
機溶剤を吹き付けてから剥がし取った。
Here, the organic protective layer 8 was provided by applying a vinyl acetate resin paint on the epoxy resin for semiconductor encapsulation 4 and drying it. Further, the vinyl acetate resin film 8 thus provided was peeled off after spraying a mixed organic solvent of acetone and methanol.

【0046】[0046]

【発明の効果】本発明の半導体装置及びその製造方法に
よれば、リードフレームのアウターリード部分の溶融半
田濡れ性を顕著に改善でき、その結果得られた半導体装
置のプリント基板へのハンダ付け信頼性を顕著に向上す
ることができるものであり、工業上有用である。
According to the semiconductor device and the method of manufacturing the same of the present invention, the wet solder wettability of the outer lead portion of the lead frame can be remarkably improved, and the resulting solder reliability of the semiconductor device to the printed circuit board can be improved. It can significantly improve the properties and is industrially useful.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法の第1実施例の
製造工程を示した一部断面正面説明図である。
FIG. 1 is a partially sectional front view showing a manufacturing process of a first embodiment of a method of manufacturing a semiconductor device according to the present invention.

【図2】本発明の半導体装置の製造方法の第1実施例に
より得られた半導体装置の半田コーティング前のアウタ
ーリード部分の拡大横断面図である。
FIG. 2 is an enlarged cross-sectional view of an outer lead portion of a semiconductor device obtained by a first embodiment of a method of manufacturing a semiconductor device according to the present invention before solder coating.

【図3】本発明の半導体装置の製造方法の第1実施例に
より得られた半導体装置の半田コーティング後のアウタ
ーリード部分の拡大横断面図を示したものである。
FIG. 3 is an enlarged cross-sectional view of an outer lead portion after solder coating of the semiconductor device obtained by the first embodiment of the method of manufacturing a semiconductor device of the present invention.

【図4】本発明の半導体装置の製造方法の第2実施例に
より得られた半導体装置の中間製品の一部断面正面説明
図である。
FIG. 4 is a partially sectional front view of an intermediate product of a semiconductor device obtained by a second embodiment of the method of manufacturing a semiconductor device according to the present invention;

【図5】従来の樹脂封止型の半導体装置の製造方法の工
程を示した正面説明図である。
FIG. 5 is an explanatory front view showing steps of a conventional method of manufacturing a resin-sealed semiconductor device.

【図6】従来の樹脂封止型の半導体装置の製造方法によ
り製造された半導体装置のリードフレームのアウターリ
ード部分の拡大断面図を示したものである。
FIG. 6 is an enlarged sectional view of an outer lead portion of a lead frame of a semiconductor device manufactured by a conventional method of manufacturing a resin-sealed semiconductor device.

【符号の説明】[Explanation of symbols]

1 リードフレーム 2 半導体チップ 3 金線 4 半導体封止用エポキシ樹脂 5 半田層 6 角部 7 面取部 8 有機保護層 9 エッチング液 10 アウターリード部分 DESCRIPTION OF SYMBOLS 1 Lead frame 2 Semiconductor chip 3 Gold wire 4 Epoxy resin for semiconductor encapsulation 5 Solder layer 6 Corner part 7 Chamfer part 8 Organic protective layer 9 Etching solution 10 Outer lead part

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】リードフレームと該リードフレーム上に搭
載された半導体チップとがボンディング線により電気的
に接続され、該ボンディング線により電気的に接続され
た前記半導体チップ周辺部分が半導体封止用樹脂で一体
的に樹脂封止されて成る樹脂封止型の半導体装置におい
て、前記リードフレームのうち樹脂封止されずに露出し
ているアウターリード部分の角部がエッチング処理によ
り面取りされていることを特徴とする半導体装置。
1. A lead frame and a semiconductor chip mounted on the lead frame are electrically connected by a bonding wire, and a peripheral portion of the semiconductor chip electrically connected by the bonding wire is a semiconductor sealing resin. In the resin-encapsulated semiconductor device which is integrally resin-encapsulated, the corners of the outer lead portions of the lead frame which are exposed without being resin-encapsulated are chamfered by etching. Characteristic semiconductor device.
【請求項2】リードフレームのアウターリード部分の角
部の面取が面取半径5μm以上であることを特徴とする
請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a chamfer at a corner of the outer lead portion of the lead frame has a chamfer radius of 5 μm or more.
【請求項3】リードフレーム上に導電性ペーストを介し
て半導体チップを搭載し、該半導体チップと前記リード
フレームとの間をボンディング線で電気的に接続した
後、該半導体チップ周辺部分を半導体封止用樹脂で一体
的に樹脂封止し、然る後前記リードフレームのうち樹脂
封止されずに露出しているアウターリード部分を溶融半
田バス内に浸漬して半田層をコーティングし、最後に該
リード部分を所定の長さに切断すると共に所定の角度に
曲げることにより樹脂封止型の半導体装置を製造する半
導体装置の製造方法において、前記アウターリード部分
を溶融半田バス内に浸漬する前に該リード部分をエッチ
ング処理して面取りすることを特徴とする半導体装置の
製造方法。
3. A semiconductor chip is mounted on a lead frame via a conductive paste, and the semiconductor chip and the lead frame are electrically connected with a bonding wire. Resin sealing integrally with a stopping resin, then dipping the exposed outer lead portion of the lead frame without resin sealing in a molten solder bath to coat a solder layer, and finally In a method of manufacturing a resin-encapsulated semiconductor device by cutting the lead portion to a predetermined length and bending the lead portion to a predetermined angle, before immersing the outer lead portion in a molten solder bath, A method of manufacturing a semiconductor device, wherein the lead portion is chamfered by etching.
【請求項4】エッチング処理を、半導体封止用樹脂で一
体的に樹脂封止した後、該半導体封止用樹脂層の上に有
機保護層を設けてから行うことを特徴とする請求項3記
載の半導体装置の製造方法。
4. An etching process is performed after integrally sealing with a resin for semiconductor encapsulation and thereafter providing an organic protective layer on the resin layer for semiconductor encapsulation. The manufacturing method of the semiconductor device described in the above.
【請求項5】エッチング処理を、塩化第2鉄水溶液、塩
化第2銅水溶液、過硫酸アンモニウム水溶液の中から選
ばれたエッチングにより行うことを特徴とする請求項3
記載の半導体装置の製造方法。
5. The etching process according to claim 3, wherein the etching process is performed by etching selected from an aqueous ferric chloride solution, an aqueous cupric chloride solution, and an aqueous ammonium persulfate solution.
The manufacturing method of the semiconductor device described in the above.
【請求項6】エッチング処理を、アウターリード部分を
エッチング液に浸漬することにより行うことを特徴とす
る請求項3記載の半導体装置の製造方法。
6. The method according to claim 3, wherein the etching process is performed by immersing the outer lead portion in an etching solution.
【請求項7】エッチング処理を、アウターリード部分に
エッチング液をスプレー噴射することにより行うことを
特徴とする請求項3記載の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 3, wherein the etching process is performed by spraying an etching solution onto an outer lead portion.
JP18498397A 1997-07-10 1997-07-10 Semiconductor device and manufacture thereof Pending JPH1131773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18498397A JPH1131773A (en) 1997-07-10 1997-07-10 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18498397A JPH1131773A (en) 1997-07-10 1997-07-10 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1131773A true JPH1131773A (en) 1999-02-02

Family

ID=16162755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18498397A Pending JPH1131773A (en) 1997-07-10 1997-07-10 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1131773A (en)

Similar Documents

Publication Publication Date Title
US6510976B2 (en) Method for forming a flip chip semiconductor package
US6194777B1 (en) Leadframes with selective palladium plating
US6525406B1 (en) Semiconductor device having increased moisture path and increased solder joint strength
US9362138B2 (en) IC package and method for manufacturing the same
JPH0394431A (en) Manufacture of semiconductor device
US20200027737A1 (en) Plating interconnect for silicon chip
JPH0394430A (en) Manufacture of semiconductor device
US20060024974A1 (en) Surface treatment for oxidation removal in integrated circuit package assemblies
US6673656B2 (en) Semiconductor chip package and manufacturing method thereof
JPH1131773A (en) Semiconductor device and manufacture thereof
KR100252788B1 (en) A method of fabricating a semiconductor device
US6969638B2 (en) Low cost substrate for an integrated circuit device with bondpads free of plated gold
JP2596542B2 (en) Lead frame and semiconductor device using the same
JPH0410699Y2 (en)
KR0144312B1 (en) Heat sink surface treatment method of semiconductor package
US11437309B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP2011044748A (en) Method of manufacturing leadframe
JPH02106059A (en) Lead frame and its manufacture
JP4426917B2 (en) Manufacturing method of semiconductor device
JPH06244340A (en) Semiconductor device, its manufacture and lead frame used for it
KR0128165B1 (en) Microelectronic plastic package moisture and method permeate for contaminated material
JPH0362959A (en) Manufacture of lead frame
JPH0210859A (en) Semiconductor lead frame
JPH0645346U (en) Semiconductor device
US9123699B1 (en) Formation of package pins in semiconductor packaging