JPH11317654A - ディスチャージ回路 - Google Patents
ディスチャージ回路Info
- Publication number
- JPH11317654A JPH11317654A JP10124763A JP12476398A JPH11317654A JP H11317654 A JPH11317654 A JP H11317654A JP 10124763 A JP10124763 A JP 10124763A JP 12476398 A JP12476398 A JP 12476398A JP H11317654 A JPH11317654 A JP H11317654A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- power supply
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電源の瞬断時にコンデンサを強制的に放電さ
せ、半導体集積回路の誤動作を防止するディスチャージ
回路を提供することを目的とする。 【解決手段】 第１のコンデンサＣD の一端にコレクタ
を接続され、エミッタを接地された第１のトランジスタ
Ｑ２と、第１のトランジスタＱ２のベースにコレクタを
接続されており、エミッタを前記半導体集積回路の電源
でバイアスされた第２のトランジスタＱ１と、半導体集
積回路の電源で充電され前記第２のトランジスタのエミ
ッタが接続された第２のコンデンサＣX とを有する。電
源の遮断時に第２のコンデンサＣX の充電電圧で第１，
第２のトランジスタＱ２，Ｑ１がオンして第１のコンデ
ンサＣD を強制的に放電することができ、電源が瞬断し
た場合にも、電源が立ち上がったときの第１のコンデン
サＣD の充電時間を通常の電源投入時とほぼ同程度にす
ることができる。
せ、半導体集積回路の誤動作を防止するディスチャージ
回路を提供することを目的とする。 【解決手段】 第１のコンデンサＣD の一端にコレクタ
を接続され、エミッタを接地された第１のトランジスタ
Ｑ２と、第１のトランジスタＱ２のベースにコレクタを
接続されており、エミッタを前記半導体集積回路の電源
でバイアスされた第２のトランジスタＱ１と、半導体集
積回路の電源で充電され前記第２のトランジスタのエミ
ッタが接続された第２のコンデンサＣX とを有する。電
源の遮断時に第２のコンデンサＣX の充電電圧で第１，
第２のトランジスタＱ２，Ｑ１がオンして第１のコンデ
ンサＣD を強制的に放電することができ、電源が瞬断し
た場合にも、電源が立ち上がったときの第１のコンデン
サＣD の充電時間を通常の電源投入時とほぼ同程度にす
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明はディスチャージ回路
に関し、電源遮断時にコンデンサを強制的に放電させる
ディスチャージ回路に関する。
に関し、電源遮断時にコンデンサを強制的に放電させる
ディスチャージ回路に関する。
【０００２】
【従来の技術】半導体集積回路では内蔵する発振器の発
振周波数を決定したり、または、電源投入からの所定時
間経過を知るために、大容量のコンデンサを外付けする
ことが多用される。図５に示す従来回路では、半導体集
積回路１０の端子１１にコンデンサＣと抵抗Ｒそれぞれ
の一端を外付けし、コンデンサＣの他端は接地し、抵抗
Ｒの他端は電源Ｖｃｃに接続している。このコンデンサ
Ｃと抵抗Ｒとの時定数によって例えば半導体集積回路１
０内部の発振回路の発振周波数を決定している。また、
上記のコンデンサＣと抵抗Ｒとを利用して、電源投入
後、端子１１の電圧が所定電圧となったことを検出して
電源投入からの所定時間経過を認識して回路動作を開始
させている。
振周波数を決定したり、または、電源投入からの所定時
間経過を知るために、大容量のコンデンサを外付けする
ことが多用される。図５に示す従来回路では、半導体集
積回路１０の端子１１にコンデンサＣと抵抗Ｒそれぞれ
の一端を外付けし、コンデンサＣの他端は接地し、抵抗
Ｒの他端は電源Ｖｃｃに接続している。このコンデンサ
Ｃと抵抗Ｒとの時定数によって例えば半導体集積回路１
０内部の発振回路の発振周波数を決定している。また、
上記のコンデンサＣと抵抗Ｒとを利用して、電源投入
後、端子１１の電圧が所定電圧となったことを検出して
電源投入からの所定時間経過を認識して回路動作を開始
させている。
【０００３】
【発明が解決しようとする課題】図５の回路では、コン
デンサＣが充分放電して両端電圧が０Ｖの状態で、図６
（Ａ）に示すように電源Ｖｃｃが立ち上がった場合に
は、図６（Ｂ）に示す端子１１の電圧が所定電圧Ｖ1 と
なるまでの時間はＴ1 である。これに対して、電源Ｖｃ
ｃが瞬断した場合はコンデンサＣが充分放電してないた
めに、電源Ｖｃｃが再び立ち上がった後の端子１１の電
圧が所定電圧Ｖ1 となるまでの時間はＴ2 と短くなって
しまう。
デンサＣが充分放電して両端電圧が０Ｖの状態で、図６
（Ａ）に示すように電源Ｖｃｃが立ち上がった場合に
は、図６（Ｂ）に示す端子１１の電圧が所定電圧Ｖ1 と
なるまでの時間はＴ1 である。これに対して、電源Ｖｃ
ｃが瞬断した場合はコンデンサＣが充分放電してないた
めに、電源Ｖｃｃが再び立ち上がった後の端子１１の電
圧が所定電圧Ｖ1 となるまでの時間はＴ2 と短くなって
しまう。
【０００４】電源が瞬断した場合にも、再起動しなけれ
ばならないシステムが半導体集積回路１０に構成されて
いる場合には、電源瞬断後に電源Ｖｃｃが再び立ち上が
ってから端子１１の電圧が所定電圧Ｖ1 となるまでの時
間はＴ1 が必要であるが、図５の従来回路では、時間Ｔ
2 と短くなるために半導体集積回路１０が誤動作するお
それがあるという問題があった。
ばならないシステムが半導体集積回路１０に構成されて
いる場合には、電源瞬断後に電源Ｖｃｃが再び立ち上が
ってから端子１１の電圧が所定電圧Ｖ1 となるまでの時
間はＴ1 が必要であるが、図５の従来回路では、時間Ｔ
2 と短くなるために半導体集積回路１０が誤動作するお
それがあるという問題があった。
【０００５】本発明は上記の点に鑑みなされたもので、
電源の瞬断時にコンデンサを強制的に放電させ、半導体
集積回路の誤動作を防止するディスチャージ回路を提供
することを目的とする。
電源の瞬断時にコンデンサを強制的に放電させ、半導体
集積回路の誤動作を防止するディスチャージ回路を提供
することを目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、半導体集積回路に接続された第１のコンデンサを電
源の遮断時に放電するディスチャージ回路であって、前
記第１のコンデンサの一端にコレクタを接続され、エミ
ッタを接地された第１のトランジスタと、前記第１のト
ランジスタのベースにコレクタを接続されており、エミ
ッタを前記半導体集積回路の電源でバイアスされた第２
のトランジスタと、前記半導体集積回路の電源で充電さ
れ前記第２のトランジスタのエミッタが接続された第２
のコンデンサとを有し、前記電源の遮断時に前記第２の
コンデンサの充電電圧で前記第１，第２のトランジスタ
がオンして前記第１のコンデンサを放電する。
は、半導体集積回路に接続された第１のコンデンサを電
源の遮断時に放電するディスチャージ回路であって、前
記第１のコンデンサの一端にコレクタを接続され、エミ
ッタを接地された第１のトランジスタと、前記第１のト
ランジスタのベースにコレクタを接続されており、エミ
ッタを前記半導体集積回路の電源でバイアスされた第２
のトランジスタと、前記半導体集積回路の電源で充電さ
れ前記第２のトランジスタのエミッタが接続された第２
のコンデンサとを有し、前記電源の遮断時に前記第２の
コンデンサの充電電圧で前記第１，第２のトランジスタ
がオンして前記第１のコンデンサを放電する。
【０００７】このようにして、電源の遮断時に第２のコ
ンデンサの充電電圧で第１，第２のトランジスタがオン
して第１のコンデンサを強制的に放電することができ、
電源が瞬断した場合にも、電源が立ち上がったときの第
１のコンデンサの充電時間を通常の電源投入時とほぼ同
程度にすることができる。請求項２に記載の発明は、半
導体集積回路に接続された第１のコンデンサを電源の遮
断時に放電するディスチャージ回路であって、前記第１
のコンデンサの一端にコレクタを接続され、エミッタを
接地された第１のトランジスタと、前記第１のトランジ
スタのベースにコレクタを接続されており、エミッタを
接地された第３のトランジスタと、前記半導体集積回路
の電源で充電され前記第３のトランジスタのコレクタが
接続された第２のコンデンサとを有し、前記電源の遮断
時に前記第２のコンデンサの充電電圧で前記第１のトラ
ンジスタがオンして第３のトランジスタがオフすること
により前記第１のコンデンサを放電する。
ンデンサの充電電圧で第１，第２のトランジスタがオン
して第１のコンデンサを強制的に放電することができ、
電源が瞬断した場合にも、電源が立ち上がったときの第
１のコンデンサの充電時間を通常の電源投入時とほぼ同
程度にすることができる。請求項２に記載の発明は、半
導体集積回路に接続された第１のコンデンサを電源の遮
断時に放電するディスチャージ回路であって、前記第１
のコンデンサの一端にコレクタを接続され、エミッタを
接地された第１のトランジスタと、前記第１のトランジ
スタのベースにコレクタを接続されており、エミッタを
接地された第３のトランジスタと、前記半導体集積回路
の電源で充電され前記第３のトランジスタのコレクタが
接続された第２のコンデンサとを有し、前記電源の遮断
時に前記第２のコンデンサの充電電圧で前記第１のトラ
ンジスタがオンして第３のトランジスタがオフすること
により前記第１のコンデンサを放電する。
【０００８】このようにして、電源の遮断時に第２のコ
ンデンサの充電電圧で第１のトランジスタがオンして第
３のトランジスタがオフして第１のコンデンサを強制的
に、かつ、充分に放電することができ、電源が瞬断した
場合にも、電源が立ち上がったときの第１のコンデンサ
の充電時間を通常の電源投入時と同程度にすることがで
きる。
ンデンサの充電電圧で第１のトランジスタがオンして第
３のトランジスタがオフして第１のコンデンサを強制的
に、かつ、充分に放電することができ、電源が瞬断した
場合にも、電源が立ち上がったときの第１のコンデンサ
の充電時間を通常の電源投入時と同程度にすることがで
きる。
【０００９】
【発明の実施の形態】図１は本発明のディスチャージ回
路の第１実施例の回路図を示す。同図中、半導体集積回
路の外部導出端子２１には外付けの大容量のコンデンサ
ＣD と抵抗Ｒ X それぞれの一端が接続されている。コン
デンサＣD の他端は接地されており、抵抗ＲX の他端は
電源Ｖｃｃに接続されている。この外付けのコンデンサ
ＣD と抵抗ＲX は半導体集積回路の内蔵発振器の発振周
波数を決定したり、または、電源投入からの所定時間経
過を知るために設けられている。なお、半導体集積回路
には電源Ｖｃｃが供給される。
路の第１実施例の回路図を示す。同図中、半導体集積回
路の外部導出端子２１には外付けの大容量のコンデンサ
ＣD と抵抗Ｒ X それぞれの一端が接続されている。コン
デンサＣD の他端は接地されており、抵抗ＲX の他端は
電源Ｖｃｃに接続されている。この外付けのコンデンサ
ＣD と抵抗ＲX は半導体集積回路の内蔵発振器の発振周
波数を決定したり、または、電源投入からの所定時間経
過を知るために設けられている。なお、半導体集積回路
には電源Ｖｃｃが供給される。
【００１０】半導体集積回路の内部では外部導出端子２
１にｎｐｎトランジスタＱ２のコレクタが接続されてい
る。上記のｎｐｎトランジスタＱ２のエミッタは接地さ
れ、ベースは抵抗Ｒ3 の一端及びｐｎｐトランジスタＱ
１のコレクタに接続されている。ｐｎｐトランジスタＱ
１のベースは抵抗Ｒ1 ，Ｒ2 の接続点に接続され、エミ
ッタはコンデンサＣX の一端に接続されている。抵抗Ｒ
1 に他端は半導体集積回路の電源ＶS に接続され、抵抗
Ｒ2 の他端は接地されている。コンデンサＣXの一端は
定電流源２２を介して半導体集積回路のレギュレーショ
ン電源ＶS に接続されており、コンデンサＣX の他端は
接地されている。
１にｎｐｎトランジスタＱ２のコレクタが接続されてい
る。上記のｎｐｎトランジスタＱ２のエミッタは接地さ
れ、ベースは抵抗Ｒ3 の一端及びｐｎｐトランジスタＱ
１のコレクタに接続されている。ｐｎｐトランジスタＱ
１のベースは抵抗Ｒ1 ，Ｒ2 の接続点に接続され、エミ
ッタはコンデンサＣX の一端に接続されている。抵抗Ｒ
1 に他端は半導体集積回路の電源ＶS に接続され、抵抗
Ｒ2 の他端は接地されている。コンデンサＣXの一端は
定電流源２２を介して半導体集積回路のレギュレーショ
ン電源ＶS に接続されており、コンデンサＣX の他端は
接地されている。
【００１１】上記の半導体集積回路内のトランジスタＱ
１，Ｑ２，抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，定電流源２２，コン
デンサＣX で構成されるディスチャージ回路は電源の遮
断時に外付けのコンデンサＣD を強制的に放電させるた
めのものである。ここで、電源Ｖｃｃが投入されて充分
時間が経過した時点では、外部導出端子２１の電圧ＶCR
は電源電圧Ｖｃｃである。また、このときのコンデンサ
ＣX の充電電圧ＶCXに対して、抵抗Ｒ1 ，Ｒ2 の接続点
の電圧ＶB が、ＶCX−ＶB ＜ＶBEを満足するように、抵
抗Ｒ1 ，Ｒ2 の抵抗値が設定されている。但し、ＶBEは
トランジスタＱ１のベース・エミッタ間の導通電圧であ
る。これによってトランジスタＱ１，Ｑ２は共にオフし
ている。
１，Ｑ２，抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，定電流源２２，コン
デンサＣX で構成されるディスチャージ回路は電源の遮
断時に外付けのコンデンサＣD を強制的に放電させるた
めのものである。ここで、電源Ｖｃｃが投入されて充分
時間が経過した時点では、外部導出端子２１の電圧ＶCR
は電源電圧Ｖｃｃである。また、このときのコンデンサ
ＣX の充電電圧ＶCXに対して、抵抗Ｒ1 ，Ｒ2 の接続点
の電圧ＶB が、ＶCX−ＶB ＜ＶBEを満足するように、抵
抗Ｒ1 ，Ｒ2 の抵抗値が設定されている。但し、ＶBEは
トランジスタＱ１のベース・エミッタ間の導通電圧であ
る。これによってトランジスタＱ１，Ｑ２は共にオフし
ている。
【００１２】この状態で時点Ｔ０に電源Ｖｃｃが遮断さ
れると、半導体集積回路の電源ＶSが図２の実線に示す
ように０Ｖとなり、電圧ＶB が破線に示すように０Ｖと
なる。このため、ＶCX−ＶB ＞ＶBEとなって、トランジ
スタＱ１がオンし、コンデンサＣX の充電電荷が図２
（Ａ）の一点鎖線で示すようにトランジスタＱ２のベー
ス電流となって流れ、トランジスタＱ２がオンすること
によって、大容量のコンデンサＣD の放電が行われ、外
部導出端子２１の電圧ＶCRは図２（Ｂ）に示すように急
速に低下する。
れると、半導体集積回路の電源ＶSが図２の実線に示す
ように０Ｖとなり、電圧ＶB が破線に示すように０Ｖと
なる。このため、ＶCX−ＶB ＞ＶBEとなって、トランジ
スタＱ１がオンし、コンデンサＣX の充電電荷が図２
（Ａ）の一点鎖線で示すようにトランジスタＱ２のベー
ス電流となって流れ、トランジスタＱ２がオンすること
によって、大容量のコンデンサＣD の放電が行われ、外
部導出端子２１の電圧ＶCRは図２（Ｂ）に示すように急
速に低下する。
【００１３】これによって、電源瞬断後に電源Ｖｃｃが
再び立ち上がってから端子２１の電圧が所定電圧となる
までの時間は通常の電源投入時とほぼ同程度であり、半
導体集積回路が誤動作することを防止できる。ところ
で、図１の回路では、トランジスタＱ１がオンし、トラ
ンジスタＱ２がオンすることによって、大容量のコンデ
ンサＣD の放電が行われるとき、ＶCX＜ＶBE＋ＶCESUT
となると（但し、ＶCESUT はトランジスタＱ１の飽和コ
レクタ・エミッタ間電圧であり、例えば０．２Ｖ）、コ
ンデンサＣX の放電電流は寄生トランジスタＱｋを通し
て半導体集積回路の基板に流れる。この寄生トランジス
タＱｋはトランジスタＱ１のベース、コレクタと基板
（ｐ型）とで形成される。このため、トランジスタＱ２
がオフしてしまい、大容量のコンデンサＣD の放電が停
止する。これを解決しようとするのが、次の第２実施例
である。
再び立ち上がってから端子２１の電圧が所定電圧となる
までの時間は通常の電源投入時とほぼ同程度であり、半
導体集積回路が誤動作することを防止できる。ところ
で、図１の回路では、トランジスタＱ１がオンし、トラ
ンジスタＱ２がオンすることによって、大容量のコンデ
ンサＣD の放電が行われるとき、ＶCX＜ＶBE＋ＶCESUT
となると（但し、ＶCESUT はトランジスタＱ１の飽和コ
レクタ・エミッタ間電圧であり、例えば０．２Ｖ）、コ
ンデンサＣX の放電電流は寄生トランジスタＱｋを通し
て半導体集積回路の基板に流れる。この寄生トランジス
タＱｋはトランジスタＱ１のベース、コレクタと基板
（ｐ型）とで形成される。このため、トランジスタＱ２
がオフしてしまい、大容量のコンデンサＣD の放電が停
止する。これを解決しようとするのが、次の第２実施例
である。
【００１４】図３は本発明のディスチャージ回路の第２
実施例の回路図を示す。同図中、半導体集積回路の外部
導出端子２１には外付けの大容量のコンデンサＣD と抵
抗Ｒ X それぞれの一端が接続されている。コンデンサＣ
D の他端は接地されており、抵抗ＲX の他端は電源Ｖｃ
ｃに接続されている。この外付けのコンデンサＣD と抵
抗ＲX は半導体集積回路の内蔵発振器の発振周波数を決
定したり、または、電源投入からの所定時間経過を知る
ために設けられている。なお、半導体集積回路には電源
Ｖｃｃが供給される。
実施例の回路図を示す。同図中、半導体集積回路の外部
導出端子２１には外付けの大容量のコンデンサＣD と抵
抗Ｒ X それぞれの一端が接続されている。コンデンサＣ
D の他端は接地されており、抵抗ＲX の他端は電源Ｖｃ
ｃに接続されている。この外付けのコンデンサＣD と抵
抗ＲX は半導体集積回路の内蔵発振器の発振周波数を決
定したり、または、電源投入からの所定時間経過を知る
ために設けられている。なお、半導体集積回路には電源
Ｖｃｃが供給される。
【００１５】半導体集積回路の内部では外部導出端子２
１にｎｐｎトランジスタＱ２のコレクタが接続されてい
る。上記のｎｐｎトランジスタＱ２のエミッタは接地さ
れ、ベースは抵抗Ｒ4 の一端及びｎｐｎトランジスタＱ
３のコレクタに接続されている。ｎｐｎトランジスタＱ
３のベースは抵抗Ｒ5 ，Ｒ6 の接続点に接続され、エミ
ッタは接地されている。抵抗Ｒ5 に他端は半導体集積回
路の電源ＶS に接続され、抵抗Ｒ6 の他端は接地されて
いる。抵抗Ｒ4 の他端はコンデンサＣX の一端に接続さ
れると共に、定電流源２２を介して半導体集積回路のレ
ギュレーション電源ＶS に接続されており、コンデンサ
ＣX の他端は接地されている。
１にｎｐｎトランジスタＱ２のコレクタが接続されてい
る。上記のｎｐｎトランジスタＱ２のエミッタは接地さ
れ、ベースは抵抗Ｒ4 の一端及びｎｐｎトランジスタＱ
３のコレクタに接続されている。ｎｐｎトランジスタＱ
３のベースは抵抗Ｒ5 ，Ｒ6 の接続点に接続され、エミ
ッタは接地されている。抵抗Ｒ5 に他端は半導体集積回
路の電源ＶS に接続され、抵抗Ｒ6 の他端は接地されて
いる。抵抗Ｒ4 の他端はコンデンサＣX の一端に接続さ
れると共に、定電流源２２を介して半導体集積回路のレ
ギュレーション電源ＶS に接続されており、コンデンサ
ＣX の他端は接地されている。
【００１６】上記の半導体集積回路内のトランジスタＱ
２，Ｑ３，抵抗Ｒ4 ，Ｒ5 ，Ｒ6 ，定電流源２２，コン
デンサＣX で構成されるディスチャージ回路は電源の遮
断時に外付けのコンデンサＣD を強制的に放電させるた
めのものである。ここで、抵抗Ｒ5 ，Ｒ6 の接続点の電
圧ＶE はＶE ＞ＶBEを満足するように、抵抗Ｒ5 ，Ｒ6
の抵抗値が設定されている。但し、ＶBEはトランジスタ
Ｑ３のベース・エミッタ間の導通電圧である。このた
め、電源Ｖｃｃが投入されて充分時間が経過した時点で
は、トランジスタＱ３はオン、トランジスタＱ２はオフ
であり、外部導出端子２１の電圧ＶCRは電源電圧Ｖｃｃ
である。
２，Ｑ３，抵抗Ｒ4 ，Ｒ5 ，Ｒ6 ，定電流源２２，コン
デンサＣX で構成されるディスチャージ回路は電源の遮
断時に外付けのコンデンサＣD を強制的に放電させるた
めのものである。ここで、抵抗Ｒ5 ，Ｒ6 の接続点の電
圧ＶE はＶE ＞ＶBEを満足するように、抵抗Ｒ5 ，Ｒ6
の抵抗値が設定されている。但し、ＶBEはトランジスタ
Ｑ３のベース・エミッタ間の導通電圧である。このた
め、電源Ｖｃｃが投入されて充分時間が経過した時点で
は、トランジスタＱ３はオン、トランジスタＱ２はオフ
であり、外部導出端子２１の電圧ＶCRは電源電圧Ｖｃｃ
である。
【００１７】この状態で時点Ｔ０に電源Ｖｃｃが遮断さ
れると、半導体集積回路の電源ＶSが図４の実線に示す
ように０Ｖとなり、電圧ＶE が破線に示すように０Ｖと
なる。このため、トランジスタＱ３がオフし、コンデン
サＣX の充電電荷が図４（Ａ）の一点鎖線で示すように
トランジスタＱ２のベース電流となって流れ、トランジ
スタＱ２がオンすることによって、大容量のコンデンサ
ＣD の放電が行われ、外部導出端子２１の電圧ＶCRは図
４（Ｂ）に示すように急速に低下する。
れると、半導体集積回路の電源ＶSが図４の実線に示す
ように０Ｖとなり、電圧ＶE が破線に示すように０Ｖと
なる。このため、トランジスタＱ３がオフし、コンデン
サＣX の充電電荷が図４（Ａ）の一点鎖線で示すように
トランジスタＱ２のベース電流となって流れ、トランジ
スタＱ２がオンすることによって、大容量のコンデンサ
ＣD の放電が行われ、外部導出端子２１の電圧ＶCRは図
４（Ｂ）に示すように急速に低下する。
【００１８】この場合、コンデンサＣX の充電電圧ＶCX
がＶCX＝ＶBEとなるまでトランジスタＱ２がオンして大
容量のコンデンサＣD の放電が行われるため、図１の回
路よりもトランジスタＱ１の飽和コレクタ・エミッタ間
電圧ＶCESUT 分だけトランジスタＱ２の放電能力を保持
できる。また、トランジスタＱ２のベース電流はコンデ
ンサＣD と、抵抗Ｒ4 ＋ｈFE・ｒE とで決定され
（ｈFE，ｒE それぞれはトランジスタＱ２の電流増幅
率、エミッタ抵抗）、抵抗Ｒ4 をｈFE・ｒE より充分大
に設定すると、トランジスタＱ２の状態に拘わらずトラ
ンジスタＱ２にリニアなベース電流を安定供給できる。
がＶCX＝ＶBEとなるまでトランジスタＱ２がオンして大
容量のコンデンサＣD の放電が行われるため、図１の回
路よりもトランジスタＱ１の飽和コレクタ・エミッタ間
電圧ＶCESUT 分だけトランジスタＱ２の放電能力を保持
できる。また、トランジスタＱ２のベース電流はコンデ
ンサＣD と、抵抗Ｒ4 ＋ｈFE・ｒE とで決定され
（ｈFE，ｒE それぞれはトランジスタＱ２の電流増幅
率、エミッタ抵抗）、抵抗Ｒ4 をｈFE・ｒE より充分大
に設定すると、トランジスタＱ２の状態に拘わらずトラ
ンジスタＱ２にリニアなベース電流を安定供給できる。
【００１９】この実施例は、電源瞬断後に電源Ｖｃｃが
再び立ち上がってから端子２１の電圧が所定電圧となる
までの時間を通常の電源投入時とほぼ同一にでき、半導
体集積回路が誤動作することを防止できる。なお、上記
実施例ではディスチャージ回路の抵抗Ｒ1 ，Ｒ3 ，定電
流源２２それぞれに半導体集積回路のレギュレーション
電源ＶS を供給しているため、外部の電源Ｖｃｃがノイ
ズ等で変動しても、レギュレーション電源ＶS に変動が
なければ、不要にコンデンサＣD の放電が行われること
はない。
再び立ち上がってから端子２１の電圧が所定電圧となる
までの時間を通常の電源投入時とほぼ同一にでき、半導
体集積回路が誤動作することを防止できる。なお、上記
実施例ではディスチャージ回路の抵抗Ｒ1 ，Ｒ3 ，定電
流源２２それぞれに半導体集積回路のレギュレーション
電源ＶS を供給しているため、外部の電源Ｖｃｃがノイ
ズ等で変動しても、レギュレーション電源ＶS に変動が
なければ、不要にコンデンサＣD の放電が行われること
はない。
【００２０】なお、コンデンサＣD が第１のコンデンサ
に対応し、コンデンサＣX が第２のコンデンサに対応
し、トランジスタＱ１が第２のトランジスタに対応し、
トランジスタＱ２が第１のトランジスタに対応し、トラ
ンジスタＱ３が第３のトランジスタに対応する。
に対応し、コンデンサＣX が第２のコンデンサに対応
し、トランジスタＱ１が第２のトランジスタに対応し、
トランジスタＱ２が第１のトランジスタに対応し、トラ
ンジスタＱ３が第３のトランジスタに対応する。
【００２１】
【発明の効果】上述の如く、請求項１に記載の発明は、
第１のコンデンサの一端にコレクタを接続され、エミッ
タを接地された第１のトランジスタと、前記第１のトラ
ンジスタのベースにコレクタを接続されており、エミッ
タを前記半導体集積回路の電源でバイアスされた第２の
トランジスタと、前記半導体集積回路の電源で充電され
前記第２のトランジスタのエミッタが接続された第２の
コンデンサとを有し、前記電源の遮断時に前記第２のコ
ンデンサの充電電圧で前記第１，第２のトランジスタが
オンして前記第１のコンデンサを放電する。
第１のコンデンサの一端にコレクタを接続され、エミッ
タを接地された第１のトランジスタと、前記第１のトラ
ンジスタのベースにコレクタを接続されており、エミッ
タを前記半導体集積回路の電源でバイアスされた第２の
トランジスタと、前記半導体集積回路の電源で充電され
前記第２のトランジスタのエミッタが接続された第２の
コンデンサとを有し、前記電源の遮断時に前記第２のコ
ンデンサの充電電圧で前記第１，第２のトランジスタが
オンして前記第１のコンデンサを放電する。
【００２２】このようにして、電源の遮断時に第２のコ
ンデンサの充電電圧で第１，第２のトランジスタがオン
して第１のコンデンサを強制的に放電することができ、
電源が瞬断した場合にも、再び電源が立ち上がったとき
の第１のコンデンサの充電時間を通常の電源投入時とほ
ぼ同程度にすることができ、半導体集積回路が誤動作す
ることを防止できる。
ンデンサの充電電圧で第１，第２のトランジスタがオン
して第１のコンデンサを強制的に放電することができ、
電源が瞬断した場合にも、再び電源が立ち上がったとき
の第１のコンデンサの充電時間を通常の電源投入時とほ
ぼ同程度にすることができ、半導体集積回路が誤動作す
ることを防止できる。
【００２３】また、請求項２に記載の発明は、第１のコ
ンデンサの一端にコレクタを接続され、エミッタを接地
された第１のトランジスタと、前記第１のトランジスタ
のベースにコレクタを接続されており、エミッタを接地
された第３のトランジスタと、前記半導体集積回路の電
源で充電され前記第３のトランジスタのコレクタが接続
された第２のコンデンサとを有し、前記電源の遮断時に
前記第２のコンデンサの充電電圧で前記第１のトランジ
スタがオンして第３のトランジスタがオフすることによ
り前記第１のコンデンサを放電する。
ンデンサの一端にコレクタを接続され、エミッタを接地
された第１のトランジスタと、前記第１のトランジスタ
のベースにコレクタを接続されており、エミッタを接地
された第３のトランジスタと、前記半導体集積回路の電
源で充電され前記第３のトランジスタのコレクタが接続
された第２のコンデンサとを有し、前記電源の遮断時に
前記第２のコンデンサの充電電圧で前記第１のトランジ
スタがオンして第３のトランジスタがオフすることによ
り前記第１のコンデンサを放電する。
【００２４】このようにして、電源の遮断時に第２のコ
ンデンサの充電電圧で第１のトランジスタがオンして第
３のトランジスタがオフして第１のコンデンサを強制的
に、かつ、充分に放電することができ、電源が瞬断した
場合にも、電源が立ち上がったときの第１のコンデンサ
の充電時間を通常の電源投入時と同程度にすることがで
き、半導体集積回路が誤動作することを防止できる。
ンデンサの充電電圧で第１のトランジスタがオンして第
３のトランジスタがオフして第１のコンデンサを強制的
に、かつ、充分に放電することができ、電源が瞬断した
場合にも、電源が立ち上がったときの第１のコンデンサ
の充電時間を通常の電源投入時と同程度にすることがで
き、半導体集積回路が誤動作することを防止できる。
【図１】本発明のディスチャージ回路の第１実施例の回
路図である。
路図である。
【図２】図１のディスチャージ回路の各部の信号波形図
である。
である。
【図３】本発明のディスチャージ回路の第２実施例の回
路図である。
路図である。
【図４】図１のディスチャージ回路の各部の信号波形図
である。
である。
【図５】従来回路の一例の回路図である。
【図６】図５の回路を説明するための信号波形図であ
る。
る。
ＣD ，ＣX コンデンサ Ｑ１ ｐｎｐトランジスタ Ｑ２，Ｑ３ ｎｐｎトランジスタ Ｒ1 〜Ｒ6 ，ＲX 抵抗 ２２ 定電流源
Claims (2)
- 【請求項１】 半導体集積回路に接続された第１のコン
デンサを電源の遮断時に放電するディスチャージ回路で
あって、 前記第１のコンデンサの一端にコレクタを接続され、エ
ミッタを接地された第１のトランジスタと、 前記第１のトランジスタのベースにコレクタを接続され
ており、エミッタを前記半導体集積回路の電源でバイア
スされた第２のトランジスタと、 前記半導体集積回路の電源で充電され前記第２のトラン
ジスタのエミッタが接続された第２のコンデンサとを有
し、 前記電源の遮断時に前記第２のコンデンサの充電電圧で
前記第１，第２のトランジスタがオンして前記第１のコ
ンデンサを放電することを特徴とするディスチャージ回
路。 - 【請求項２】 半導体集積回路に接続された第１のコン
デンサを電源の遮断時に放電するディスチャージ回路で
あって、 前記第１のコンデンサの一端にコレクタを接続され、エ
ミッタを接地された第１のトランジスタと、 前記第１のトランジスタのベースにコレクタを接続され
ており、エミッタを接地された第３のトランジスタと、 前記半導体集積回路の電源で充電され前記第３のトラン
ジスタのコレクタが接続された第２のコンデンサとを有
し、 前記電源の遮断時に前記第２のコンデンサの充電電圧で
前記第１のトランジスタがオンして第３のトランジスタ
がオフすることにより前記第１のコンデンサを放電する
ことを特徴とするディスチャージ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10124763A JPH11317654A (ja) | 1998-05-07 | 1998-05-07 | ディスチャージ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10124763A JPH11317654A (ja) | 1998-05-07 | 1998-05-07 | ディスチャージ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317654A true JPH11317654A (ja) | 1999-11-16 |
Family
ID=14893517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10124763A Pending JPH11317654A (ja) | 1998-05-07 | 1998-05-07 | ディスチャージ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11317654A (ja) |
-
1998
- 1998-05-07 JP JP10124763A patent/JPH11317654A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07230331A (ja) | 起動回路を有する基準電圧発生回路 | |
| US5453719A (en) | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal | |
| JPH0818340A (ja) | 水晶発振回路 | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| US6046623A (en) | Signal detecting circuit | |
| JPH11317654A (ja) | ディスチャージ回路 | |
| JPH08223017A (ja) | パワーオン・パワーオフリセット装置 | |
| JP2010028496A (ja) | 発振検出回路 | |
| JP2003015749A (ja) | 電圧レギュレータ | |
| US6781441B2 (en) | Very small current generating circuit | |
| JP2004187004A (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 | |
| US6184731B1 (en) | Reset signal generation circuit | |
| JPH10289024A (ja) | 定電圧回路 | |
| JPH1079652A (ja) | ヒステリシスコンパレータ | |
| JPH07240676A (ja) | 駆動回路 | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JP4622085B2 (ja) | 台形波出力回路 | |
| JP2006094610A (ja) | 電源リップルフィルタ回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP3624541B2 (ja) | ドライバ回路 | |
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| JPH11112315A (ja) | 不感応コンパレータ回路 | |
| JPS6349934Y2 (ja) | ||
| JPS6145654Y2 (ja) | ||
| JP2000020143A (ja) | 容量放電回路とそれを備えたスロースタート回路 |