JPH1131667A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来、Ｗ／ＷＮｘ／ｐｏｌｙゲート構造を持
つ、ＭＯＳトランジスタなどにおいて、タングステンが
過酸化水素水などを含む薬品に溶解しやすいため、周囲
をシリコン窒化膜などで覆っていた。しかし、この窒化
膜には薬液や酸化剤を通すピンホールが存在しており、
タングステンが溶解したり、酸化される箇所が生じたり
などして問題であった。 【解決手段】 ＭＯＳトランジスタのソース・ドレイン
拡散層形成までゲート電極は多結晶シリコンのみで作
る。次に厚い酸化シリコンを全面に堆積した後CMP(Chem
ical Mechanical Polishing)を行い、ゲート多結晶シリ
コンの上部を露出させる。さらに選択タングステン成長
法で多結晶シリコン上にのみタングステンを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法、特に金属／多結晶シリコンの積層構造をゲート電極
に持つ、ＭＩＳトランジスタの製造方法に係る。

【０００２】

【従来の技術】Ｗ／ＷＮｘ／Ｐｏｌｙゲート構造を持つ
ＭＯＳトランジスタは、ゲートのシート抵抗が１Ω／□
前後と低いため、ゲート遅延が押さえられる構造として
期待されている。

【０００３】従来の金属／多結晶シリコン構造のゲート
電極を持つＭＯＳトランジスタについての技術を図１８
から図２２を用いて説明する。図１８に示すように、基
板１０１表面の任意の領域に厚い酸化膜１０２を形成
し、素子領域１０３と素子分離領域１０４とを区分す
る。この素子分離工程は、ＳＴＩ(Shallow Trench Isol
ation)やＬＯＣＯＳ法などを用いて行う。

【０００４】続いてｎＭＯＳトランジスタを形成する領
域にはボロンなどの不純物を、ｐＭＯＳトランジスタを
形成する領域にはリンなどの不純物を、例えばリソグラ
フィーとイオン注入によって基板１０１に導入し、Ｐウ
エルおよびＮウエル領域を形成する。なお、図中にはウ
エル領域の表示はしない。

【０００５】次にトランジスタのしきい値を所望の値に
するため、素子領域１０３表面に所望の不純物を注入し
た後、素子領域１０３表面にゲート絶縁膜１０５を酸化
などの手段によって形成し、その後多結晶シリコン１０
６をＣＶＤなどの手段で堆積する。

【０００６】このとき多結晶シリコン１０６の導電性を
上げるため、リンなどの不純物をイオン注入などの手段
により多結晶シリコン１０６に導入し、熱工程によって
不純物を活性化させる。

【０００７】多結晶シリコン１０６の上にタングステン
１０８と多結晶シリコン１０６が直接反応しないよう
に、バリア層１０７を堆積させる。さらに図１８に示す
ように金属、例えばタングステン１０８をスパッタやＣ
ＶＤ等の手段で堆積し、その上にシリコン窒化膜１０９
を堆積する。

【０００８】次に図１９に示すように、ゲートのパター
ンを形成するためにレジスト１１３を光リソグラフィー
や電子線リソグラフィーなどの技術を用いてシリコン窒
化膜１０９上に形成する。

【０００９】さらにレジスト１１３をマスクとして、シ
リコン窒化膜１０９をエッチングし、レジスト１１３を
剥離する。そして、パターニングされたシリコン窒化膜
１０９をマスクとして、タングステン１０８とバリア層
１０７と多結晶シリコン１０６を順次エッチングし、図
２０に示すようにゲートのパターンを形成する。

【００１０】次に、ＬＤＤ構造におけるソース・ドレイ
ン拡張領域を形成するため砒素などの不純物を素子領域
１０３表面にイオン注入法などを用いて注入し、シリコ
ン窒化膜１１０をＣＶＤ法などを用いて堆積する。さら
にシリコン窒化膜１１０を全面エッチバックすることに
より、図２１に示すようにゲート電極の側壁にシリコン
窒化膜１１０を残す。その後、ソース・ドレイン拡散層
領域を形成するため砒素などの不純物をイオン注入法な
どを用いて注入し、熱工程で不純物を活性化した後、金
属／多結晶シリコンゲート構造を持つＭＯＳトランジス
タが形成される。

【００１１】以上の形成工程からわかるように、金属／
多結晶シリコンゲート構造では、シリコン窒化膜１０
９、１１０でタングステン１０８が覆われる構造になっ
ている。この理由はタングステン１０８を保護するため
である。タングステン１０８を保護するのは、タングス
テン１０８は非常に酸化されやすく、また化学薬品と反
応して溶解しやすい性質があるからである。特に半導体
プロセスでは、ゲート加工時のマスクあるいは基板への
不純物のイオン注入の際のマスクとして使用されたレジ
スト剥離のために、過酸化水素水を含む化学薬品で処理
することが多いが、このときにタングステン１０８はこ
れらの化学薬品と反応してしまうため、タングステン１
０８がむき出しの状態では、各プロセスを経て処理して
いくのは困難であった。このため、シリコン窒化膜１０
９、１１０で周囲を覆う構造を形成してタングステン１
０８と化学薬品の反応を防ぐようにしていた。

【００１２】しかし、上記の従来の形成工程で作成した
ウエハーをよく観察すると、タングステン１０８が過酸
化水素水と反応した形跡がみられた。この理由は、図２
２に示すように、シリコン窒化膜１０９には微少なピン
ホール１１１が必ずあり、そこから薬品が浸透してタン
グステン１０８が溶解し、溶解した跡１１２が観察され
るものと推定される。上記ピンホール１１１はウエハー
によって数の差はあるがシリコン窒化膜１０９上に必ず
１つ以上存在し、この結果タングステン１０８まで化学
薬品が入り込んで反応してしまう。

【００１３】タングステン１０８が化学薬品に溶解する
と、比抵抗の小さい部分がなくなってしまうので、ゲー
トの抵抗が上昇することになってしまう。また部分的に
タングステン１０８が化学薬品と反応することにより、
ムラのあるウエハーになってしまう。さらに化学薬品の
処理層にタングステン１０８が溶け出すことになり、同
一バッチで行う他のウエハーへの金属汚染の問題が生じ
てくる。

【００１４】しかも前記シリコン窒化膜１０９にはピン
ホール１１１が存在するため、例えばソース・ドレイン
拡散層領域形成時、基板にイオン注入した不純物の活性
化のために、ＲＴＡなどの熱工程を通す過程で、タング
ステン１０８が部分的に酸化されることがあった。

【００１５】

【発明が解決しようとする課題】上記半導体装置の製造
方法において、従来はＷ／ＷＮｘ／ｐｏｌｙゲート構造
を持つＭＯＳトランジスタなどの形成工程で、タングス
テンを使用する際にはタングステンが過酸化水素水など
の化学薬品に溶解し、かつ熱工程で酸化されやすいた
め、耐酸化性のあるシリコン窒化膜でゲートの周辺を覆
う手段をとってきた。

【００１６】しかし、前記構造でＭＯＳトランジスタな
どを試作してみると、タングステンが部分的に過酸化水
素水を含む薬品と反応し溶解する現象や、ＲＴＡ（急速
熱アニール）などの熱工程を通す過程などに酸化される
現象が見られた。

【００１７】これは、シリコン窒化膜上に微少なピンホ
ールがあるためであり、本発明はＭＯＳトランジスタな
どの製造工程上でタングステンの腐食を気にすることな
く形成できる方法を提供することを目的とする。

【００１８】

【課題を解決するための手段】本発明は、多結晶シリコ
ンパターン及び金属パターンの積層構造を有する導体層
を備えた半導体装置の製造方法であって、基板上に絶縁
膜を介して多結晶シリコンパターンを形成する工程と、
多結晶シリコンパターンを含む基板上に絶縁膜を堆積す
る工程と、多結晶シリコンパターンの表面が露出するま
で絶縁膜を後退させる工程と、露出した多結晶シリコン
パターン上に金属パターンを積層形成する工程とを具備
するものである。

【００１９】また、基板上の第１領域の表面に第１の絶
縁膜を形成する工程と、第１領域以外の第２領域表面に
第１の絶縁膜より膜厚の薄い第２の絶縁膜を形成する工
程と、第２領域と第１領域の一部の領域の表面に多結晶
シリコンからなる配線を形成する工程と、基板全面に第
３の絶縁膜を形成する工程と、第３の絶縁膜をエッチバ
ックして表面を平坦化し配線を露出する工程と、露出し
た配線表面に金属膜を選択的に形成する工程とを具備す
る半導体装置の製造方法である。

【００２０】また、上記金属膜の製造方法について、基
板全面に金属膜を形成する工程と、金属膜を配線上に残
るように加工する工程とを具備する半導体装置の製造方
法である。

【００２１】さらに本発明は、基板上の第１領域の表面
に第１の絶縁膜を形成する工程と、第１領域以外の第２
領域表面に第１の絶縁膜より膜厚の薄い第２の絶縁膜を
形成する工程と、第２領域と第１領域の一部の領域の表
面に多結晶シリコンからなる配線を形成する工程と、第
２領域表面に第２領域と反対導電型の不純物を導入して
第２領域表面に拡散層を形成する工程と、基板全面に第
３の絶縁膜を形成する工程と、第３の絶縁膜をエッチバ
ックして表面を平坦化し、配線を露出する工程と、拡散
層上の第３の絶縁膜の一部をエッチングしてコンタクト
ホールを開口し拡散層を露出する工程と、配線表面と開
口した拡散層表面に選択的に金属膜を形成する工程とを
具備する半導体装置の製造方法である。また、金属膜の
製造方法について、基板全面に金属膜を形成する工程
と、金属膜を配線上及びコンタクトホール内に残るよう
に加工する工程とを具備する半導体装置の製造方法であ
る。

【００２２】さらに本発明は、配線を形成した後配線と
自己整合的に第２領域表面に基板と反対導電型の不純物
を導入して第２領域表面に拡散層を形成する工程を具備
する半導体装置の製造方法であり、ここで配線がゲート
電極、拡散層がソース・ドレインである半導体装置の製
造方法である。また、金属膜または金属パターンを形成
した後、基板表面に耐酸化性絶縁膜を形成する工程と、
耐酸化性絶縁膜上に層間絶縁膜を形成する工程とを具備
する半導体装置の製造方法であり、耐酸化性絶縁膜がシ
リコン窒化膜である半導体装置の製造方法である。そし
て、上記金属膜または金属パターンがタングステンもし
くはタングステン／窒化タングステンの積層構造である
半導体装置の製造方法である。

【００２３】このような本発明の半導体装置の製造方法
においては、半導体基板の素子領域に形成されたソース
およびドレイン領域と、素子領域表面に形成されたゲー
ト絶縁膜と、ゲート絶縁膜上に形成されゲートとして作
用する多結晶シリコンからなる配線と、配線と同一表面
で配線の側部から基板表面に延在するように形成された
平坦化用絶縁膜と、配線上に所定のパターンで形成され
た金属膜と、金属膜の表面および側面を覆い前記平坦化
用絶縁膜上に形成された層間絶縁膜と、層間絶縁膜およ
び平坦化用絶縁膜を通して開口されたコンタクトホール
を内に形成されたソース、ドレイン、およびゲートコン
タクトを具備する半導体装置が得られる。また、上記配
線は側面に絶縁体の側壁を有し、上記金属膜はタングス
テン／窒化タングステンの積層構造膜であり、ソース・
ドレインコンタクトはコンタクトホール内に形成された
タングステン膜からなる半導体装置、さらには上記金属
膜が配線上に選択成長により形成されたタングステン膜
である半導体装置を得ることができる。

【００２４】

【発明の実施の形態】本発明の第１の実施の形態を図１
から図８を用いて説明する。第１の実施の形態では選択
タングステン法を用いる。なお、以下ではｎＭＯＳトラ
ンジスタの場合のみについて説明するが、ｐＭＯＳトラ
ンジスタに関しても同様である。

【００２５】まず図１のように、基板１１上の任意の領
域に厚い絶縁膜１２を形成し、基板１１の表面を素子領
域１３と素子分離領域１４に分ける。次にＰウエル領域
の形成のためボロンなどの不純物をイオン注入し、続い
てしきい値合わせのためのチャネルイオン注入を素子領
域１３に行い（図示せず）、該素子領域１３の表面にゲ
ート絶縁膜１５を酸化などの手段を用いて形成する。

【００２６】次に図２に示すように、素子領域１３と素
子分離領域１４の上に多結晶シリコン１６をＣＶＤ法
（Chemical Vapor Deposition ）などの方法を用いて堆
積させ、多結晶シリコン１６の中にリンなどの不純物を
イオン注入などの方法を使って導入する。熱工程で不純
物を活性化させた後、シリコン酸化膜１７を多結晶シリ
コン１６上にＣＶＤ法などを用いて形成する。また、こ
のときシリコン酸化膜１７はシリコン窒化膜などの絶縁
膜でも良いことは言うまでもない。

【００２７】さらにリソグラフィー技術を用いて、レジ
スト１８をマスクとしてシリコン酸化膜１７と多結晶シ
リコン１６を順次エッチングし、図３に示すようにゲー
ト電極のパターンを形成する。そしてＬＤＤ構造におけ
るソース・ドレイン拡張領域を形成するため砒素などの
不純物を素子領域１３表面にイオン注入する。

【００２８】次に図４に示すようにシリコン酸化膜１９
を堆積させＲＩＥなどで全面をエッチバックし、ゲート
電極の側壁にシリコン酸化膜１９を残すようにする。ソ
ース・ドレイン拡散層を形成するため、砒素などの不純
物を素子領域１３の表面に注入した後、熱処理により不
純物を活性化し、ソース・ドレイン拡散層２０を形成す
る。なお、このイオン注入の際、通常は基板１１上の図
示しないｐＭＯＳトランジスタ形成領域などがレジスト
でマスクされる。

【００２９】次に図５のように、シリコン酸化膜２１を
ゲートの高さ（２００ｎｍ程度）以上の膜厚（５００〜
１０００ｎｍ）になるようにＣＶＤ法などを用いて堆積
する。

【００３０】さらに図６に示すようにＣＭＰ（Chemical
mechanical polishing ）法を用いて多結晶シリコン１
６が露出するまでシリコン酸化膜２１、１９、および１
７を研磨する。

【００３１】続いて図７のように選択タングステン成長
法を用いて、多結晶シリコン１６の表面にタングステン
２２を５０〜１００ｎｍ程度成長させる。ここでの選択
タングステン成長法の成長条件は、以下の通りである。

【００３２】 流量 ＷＦ６／ＳｉＨ４＝２０ｓｃｃｍ／１４ｓｃｃｍ 圧力 ０．６Ｐａ 成膜温度 ２８０±２０℃ 次に層間絶縁膜２３をプラズマＣＶＤ法などの手段によ
り堆積させ、表面をＣＭＰ法などで平坦化し、ソース・
ドレイン拡散層２０やゲート電極上の層間絶縁膜２３に
コンタクトホール２４を開口する。最後に図８に示すよ
うに、Ａｌなどの金属配線２５を形成して、所望の構造
を得る。なお、層間絶縁膜２３をプラズマＣＶＤ法で形
成する場合には、今回の実施形態の方法で問題ないが、
より高温を用いるＬＰＣＶＤ(Low Pressure ChemicalVa
por Deposition)で層間絶縁膜２３を形成する場合に
は、層間絶縁膜２３を形成する直前にシリコン窒化膜な
どの耐酸化性の膜を形成しておく必要がある。

【００３３】以上のように、本実施形態の製造方法を利
用してタングステン／多結晶シリコン構造のゲート電極
を形成することにより、少なくともＭＯＳトランジスタ
のソース・ドレイン拡散層の形成が終了するまでタング
ステンを堆積しなくてすみ、これによりタングステンを
堆積させる工程まではレジストの剥離時の、過酸化水素
水を含む薬液処理や基板に注入された不純物イオンの活
性化のための熱処理を自由に行うことができ、半導体プ
ロセス上の利点が多い。

【００３４】さらに、このような製造工程を特に表面チ
ャネル型のｐＭＯＳトランジスタの形成に適用する場合
は、ソース・ドレイン拡散層領域に対してイオン注入さ
れた不純物の活性化のための熱処理をゲート電極の周囲
を窒化シリコン膜で覆った状態で行う必要がない。従っ
て、ゲート電極の多結晶シリコン中に導入されたＰ型不
純物のボロンが熱処理中にゲート絶縁膜を介して素子領
域表面まで拡散する現象はゲート電極の周囲を窒化シリ
コン膜で覆わないことで抑制でき、ボロンの拡散による
ｐＭＯＳトランジスタのしきい値シフトの問題を回避す
るうえで非常に有利となる。

【００３５】さらに本発明の第２の実施形態を、図９か
ら図１１を用いて説明する。なお第１の実施の形態と同
様、ｎＭＯＳトランジスタの場合のみについて説明する
が、ｐＭＯＳ型トランジスタに関しても同様である。さ
らに第１の実施形態と重複する箇所においては、繰り返
しの説明をさけている。

【００３６】また第１の実施の形態は選択タングステン
法を用いたが、第２の実施の形態では、ブランケットタ
ングステン法あるいはスパッタ法を用いる。該第１の実
施形態の図６に示すように、ゲート電極の多結晶シリコ
ン１６をＣＭＰで露出した後、図９に示すように全面に
タングステン２６をスパッタ法やＣＶＤ法などの手段を
用いて５０〜１００ｎｍ程度堆積する。

【００３７】その後、リソグラフィーによって多結晶シ
リコン１６がパターニングされている付近にレジストパ
ターン２７を形成する。次に図１０に示すように、レジ
スト２７をマスクとしてタングステン２６をエッチング
し、レジスト２７をアッシングなどの方法を用いて剥離
する。ここでは第１の実施形態とは異なり、多結晶シリ
コン１６上にセルフアラインでタングステンを形成する
方法ではないが、タングステンはゲート電極の抵抗を下
げることが目的なので、タングステン２６と多結晶シリ
コン１６は多少のずれがあっても特に問題にはならな
い。また、レジスト２７のパターン寸法を変えてタング
ステン２６の寸法を変えることにより、ゲート抵抗の値
をある程度変化させることもできる。

【００３８】続いてウエハー全面に層間絶縁膜２３を堆
積し、表面を平坦化し、ソース・ドレイン拡散層やゲー
ト電極上の層間絶縁膜２３やシリコン酸化膜２１にコン
タクトホール２４を開口する。そして図１１のように、
Ａｌなどの金属配線２５を形成して、所望の構造を得
る。

【００３９】以上のように、ゲート多結晶シリコン上に
形成するタングステンに選択タングステン成長法を適用
しない場合でも、第１の実施形態で得られるのと同様の
効果を得ることができる。

【００４０】また従来例同様、多結晶シリコンの層とタ
ングステンの層の間にバリア層を入れてトランジスタを
形成してもよいことは言うまでもない。次に第３の実施
の形態について図１２から図１４を用いて説明する。

【００４１】ただし、第１の実施形態、第２の実施形態
と説明が重複する箇所については繰り返して説明は行な
わない。第３の実施の形態では選択タングステン法を用
いる。

【００４２】該第１の実施の形態で説明した図６に示す
ように、ゲート多結晶シリコン１６が露出するまで絶縁
膜２１、１９および１７を研磨した後、ソース・ドレイ
ン拡散層２０上の絶縁膜２１にコンタクトホール２８を
開口する。

【００４３】続いて図１３に示すように、選択タングス
テン成長法を用いて多結晶シリコン１６の上にタングス
テン２９を成長させるのと同時に、コンタクトホール２
８を開口した部分のソース・ドレイン拡散層２０上にも
タングステン２９を成長させて、コンタクトホール２８
の中にタングステン２９を埋め込む。

【００４４】続いてウエハー全体に層間絶縁膜２３を堆
積して表面の平坦化を行い、タングステン２９の上の層
間絶縁膜２３にコンタクトを開口する。そして図１４の
ように、Ａｌなどの金属配線２５を形成し所望のＭＯＳ
トランジスタの構造を得る。

【００４５】以上のように第３の実施の形態の製造方法
を用いても、第１の実施の形態で得られるのと同様の効
果を得ることができる。さらにソース・ドレイン拡散層
２０上のコンタクトホール２８に、タングステン埋め込
みを行うことになるため、コンタクト部の深さが浅くな
る。したがって、金属配線２５とソース・ドレイン拡散
層２０間の導通不良が起きる確率が小さくなり、信頼性
の向上がはかれる。

【００４６】なお、第１、第２の実施の形態同様、ｎＭ
ＯＳトランジスタの場合についてのみ説明したが、ｐＭ
ＯＳトランジスタに関しても同様であることはもちろん
である。

【００４７】次に本発明の第４の実施形態を図１５から
図１７を用いて説明する。なお、第１、第２、第３の実
施の形態と説明が重複する箇所については繰り返しの説
明は行わない。

【００４８】なお、第４の実施の形態ではブランケット
タングステン法あるいはスパッタ法を用いる。第１の実
施の形態で説明した図６に示すように、ゲート多結晶シ
リコン１６が露出するまで絶縁膜１９、２１および１７
を研磨した後、ソース・ドレイン拡散層２０上の絶縁膜
２１にコンタクトホール２８を開口する。

【００４９】続いて図１５に示すように、全面にタング
ステン３０をスパッタ法やＣＶＤ法などの手段を用いて
５０〜１００ｎｍ程度堆積する。その後リソグラフィー
によって多結晶シリコン１６がパターニングされている
付近及びコンタクトホール２８上付近にレジストパター
ン３１を形成する。

【００５０】次に図１６に示すように、レジスト３１を
マスクとして、第２の実施形態と同様にタングステン３
０をエッチングし、レジスト３１をアッシングなどの方
法を用いて剥離する。

【００５１】続いてウエハー全面に層間絶縁膜２３を堆
積して表面を平坦化し、タングステン３０の上の層間絶
縁膜２３にコンタクトホール２４を開口する。そして図
１７に示すようにＡｌなどの金属配線２５を形成して、
所望のＭＯＳトランジスタの構造を得る。

【００５２】以上のように第４の実施の形態の製造方法
を用いることにより、第１の実施の形態と同様の効果を
得ることができ、さらにソース・ドレイン拡散層２０上
のコンタクトホール２８にタングステン埋め込みを行う
ことになるため、コンタクト部の深さが浅くなる。した
がって、金属配線２５とソース・ドレイン拡散層２０間
の導通不良が起きる確率が小さくなり、信頼性の向上が
はかれる。

【００５３】なお、第１、第２、第３の実施の形態同
様、ｎＭＯＳトランジスタの場合についてのみ説明した
が、ｐＭＯＳトランジスタに関しても同様であることは
もちろんである。また従来例同様、多結晶シリコンの層
とタングステンの層の間にバリア層を入れてトランジス
タを形成することも可能である。

【００５４】

【発明の効果】以上記述したように、Ｗ／ＷＮｘ／ｐｏ
ｌｙゲート構造を持つゲート抵抗の小さい、ＭＩＳトラ
ンジスタなどにおいて、本発明を用いることにより、ソ
ース・ドレイン拡散層の形成が終わるまで金属、例えば
タングステンを堆積しないので、タングステンを堆積す
る工程までは無条件に過酸化水素水を含む薬液処理、及
び熱処理工程を行うことができる。またゲートの周囲に
窒化シリコンを形成してから、多くの熱処理工程を回避
できるので、表面チャネル型ｐＭＯＳトランジスタのゲ
ート電極からチャネル部へのボロン突き抜け抑制に効果
がある。

【００５５】ここで、特にタングステンを多結晶シリコ
ン上に選択的に形成する場合、タングステンのパターニ
ングのために写真蝕刻などの追加工程を行う必要がな
い。さらにタングステンを形成した後、ウエハー全面を
シリコン窒化膜で覆うことで、その後のＬＰＣＶＤによ
るＴＥＯＳの堆積の工程や、シリコン酸化膜やＢＰＳＧ
（Boron doped Phospho Silicate Grass）の堆積などの
工程も通すことができるようになる。また、プロセス上
の自由度が増加する。

【００５６】また、金属層を形成する直前にソース・ド
レイン拡散層上の絶縁膜にコンタクトホールを開口して
おくことによって、同時に金属層の埋め込みを行うこと
ができる。従ってよりソース・ドレイン拡散層へのコン
タクトを容易にとることができ信頼性の向上に役立つ効
果がある。さらに、ソース・ドレイン拡散層上のコンタ
クトホールにタングステン埋め込みを行うと、コンタク
ト部の深さが浅くなるため、金属配線とソース・ドレイ
ン拡散層間の導通不良が起きる確率が小さくなり、信頼
性の向上になる。以上により、半導体プロセス上におい
ての利点が多い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図２】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図３】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図４】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図５】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図６】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図７】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図８】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。

【図９】本発明の第２の実施形態に係る半導体装置の製
造方法を示す断面図。

【図１０】本発明の第２の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１１】本発明の第２の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１２】本発明の第３の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１３】本発明の第３の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１４】本発明の第３の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１５】本発明の第４の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１６】本発明の第４の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１７】本発明の第４の実施形態に係る半導体装置の
製造方法を示す断面図。

【図１８】従来における半導体装置の製造方法を示す断
面図。

【図１９】従来における半導体装置の製造方法を示す断
面図。

【図２０】従来における半導体装置の製造方法を示す断
面図。

【図２１】従来における半導体装置の製造方法を示す断
面図。

【図２２】従来における半導体装置の製造方法を示す断
面図。

【符号の説明】

１１…基板 １２…厚い絶縁膜 １３…素子領域 １４…素子分離領域 １５…ゲート絶縁膜 １６…多結晶シリコン １７、１９、２１…シリコン酸化膜 １８、２７、３１…レジスト ２０…ソース・ドレイン拡散層 ２２、２６、２９、３０…タングステン ２３…層間絶縁膜 ２４、２８…コンタクトホール ２５…金属配線 １０１…基板 １０２…厚い絶縁膜 １０３…素子領域 １０４…素子分離領域 １０５…ゲート電極 １０６…多結晶シリコン １０７…バリア層 １０８…タングステン １０９、１１０…シリコン窒化膜 １１１…シリコン窒化膜に存在するピンホール １１２…タングステンが溶解した跡 １１３…レジスト

Claims (10)

【特許請求の範囲】
1. 【請求項１】多結晶シリコンパターン及び金属パターン
   の積層構造を有する導体層を備えた半導体装置の製造方
   法であって、基板上に絶縁膜を介して多結晶シリコンパ
   ターンを形成する工程と、 多結晶シリコンパターンを含む基板上に絶縁膜を堆積す
   る工程と、 多結晶シリコンパターンの表面が露出するまで絶縁膜を
   後退させる工程と、 露出した多結晶シリコンパターン上に金属パターンを積
   層形成する工程とを具備することを特徴とする半導体装
   置の製造方法。
2. 【請求項２】基板上の第１領域の表面に第１の厚い絶縁
   膜を形成する工程と、 第１領域以外の第２領域表面に薄い絶縁膜を形成する工
   程と、 第２領域と第１領域の一部の領域の表面に多結晶シリコ
   ンからなる配線を形成する工程と、 基板全面に第２の厚い絶縁膜を形成する工程と、 第２の厚い絶縁膜をエッチバックして表面を平坦化し、
   配線の表面を露出する工程と、 露出した配線表面に選択的に金属を形成する工程とを具
   備することを特徴とする半導体装置の製造方法。
3. 【請求項３】基板上の第１領域の表面に第１の厚い絶縁
   膜を形成する工程と、 第１領域以外の第２領域表面に薄い絶縁膜を形成する工
   程と、 第２領域と第１領域の一部の領域の表面に多結晶シリコ
   ンからなる配線を形成する工程と、 基板全面に第２の厚い絶縁膜を形成する工程と、 第２の厚い絶縁膜をエッチバックして表面を平坦化し、
   配線の表面を露出する工程と、 基板全面に金属を形成する工程と、 金属を少なくとも配線上で残るように加工する工程とを
   具備することを特徴とする半導体装置の製造方法。
4. 【請求項４】基板上の第１領域の表面に第１の厚い絶縁
   膜を形成する工程と、 第１領域以外の第２領域表面に薄い絶縁膜を形成する工
   程と、 第２領域と第１領域の一部の領域の表面に多結晶シリコ
   ンからなる配線を形成する工程と、 第２領域表面に基板またはウエルと反対導電型の不純物
   を導入して第２領域表面に拡散層を形成する工程と、 基板全面に第２の厚い絶縁膜を形成する工程と、 第２の厚い絶縁膜をエッチバックして表面を平坦化し、
   配線の表面を露出する工程と、 拡散層上の第２の厚い絶縁膜の一部をエッチングしてコ
   ンタクトホールを開口し拡散層表面を露出する工程と、 配線表面と開口した拡散層表面に選択的に金属を形成す
   る工程とを具備することを特徴とする半導体装置の製造
   方法。
5. 【請求項５】基板上の第１領域の表面に第１の厚い絶縁
   膜を形成する工程と、 第１領域以外の第２領域表面に薄い絶縁膜を形成する工
   程と、 第２領域と第１領域の一部の領域の表面に多結晶シリコ
   ンからなる配線を形成する工程と、 第２領域表面に基板またはウエルと反対導電型の不純物
   を導入して第２領域表面に拡散層を形成する工程と、 基板全体に第２の厚い絶縁膜を形成する工程と、 第２の厚い絶縁膜をエッチバックして表面を平坦化し配
   線の表面を露出する工程と、 拡散層上の第２の厚い絶縁膜の一部をエッチングしてコ
   ンタクトホールを開口し拡散層表面を露出する工程と、 基板全面に金属を形成する工程と、 金属を少なくとも配線上とコンタクトホール内に残るよ
   う加工する工程とを具備することを特徴とする半導体装
   置の製造方法。
6. 【請求項６】前記拡散層を形成する工程は、前記配線を
   形成した後、前記配線と自己整合的に行われることを特
   徴とする請求項４または請求項５記載の半導体装置の製
   造方法。
7. 【請求項７】前記配線がゲート電極、前記拡散層がソー
   ス・ドレインである、請求項４，５または６記載の半導
   体装置の製造方法。
8. 【請求項８】前記金属または金属パターンを形成した
   後、基板全面に耐酸化性絶縁膜を形成する工程と、 前記耐酸化性絶縁膜上に層間絶縁膜を形成する工程とを
   具備することを特徴とする請求項１から請求項７記載の
   半導体装置の製造方法。
9. 【請求項９】前記耐酸化性絶縁膜がシリコン窒化膜であ
   ることを特徴とする請求項８記載の半導体装置の製造方
   法。
10. 【請求項１０】前記金属または金属パターンがタングス
    テンもしくはタングステン／窒化タングステンの積層構
    造であることを特徴とする請求項１から請求項９記載の
    半導体装置の製造方法。