JPH113131A

JPH113131A - データ処理装置

Info

Publication number: JPH113131A
Application number: JP9173053A
Authority: JP
Inventors: Kiyoshi Fukushima; 清福嶋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-06-13
Filing date: 1997-06-13
Publication date: 1999-01-06
Anticipated expiration: 2017-06-13
Also published as: JP3000965B2

Abstract

(57)【要約】【課題】スタンバイ時に大幅な消費電力の低減を図ると
共に、スタンバイ状態から通常動作への移行を迅速に行
え、携帯電話等に適用して好適とされるデータ処理装置
の提供。【解決手段】あらかじめプログラム命令で分周回路１０
２に入力する分周制御信号１１２を立ち上げておき、そ
の後ホルト命令によりホルト・モードに移行すると、分
周回路１０２は周辺処理部に供給する周辺クロック１１
３の動作周波数を低周波数に切り替える。ホルト・モー
ドで流れる電流は周辺処理部の動作周波数で決定する電
流が支配的であるが、たとえば２分周が３２分周に切り
替わると、周辺処理部の動作クロックにより決定する電
流が１６分の１に低下するので大幅に消費電力の低減が
行える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ等のデータ処理装置に関し、特にＣＰＵ機能を停止
させ、消費電力を低減できるスタンバイ機能を実現した
データ処理装置に関する。

【０００２】

【従来の技術】従来のスタンバイ機能を備えたマイクロ
コンピュータ等のデータ処理装置のスタンバイ・モード
について、２つの方法がある。

【０００３】第１の方法は、ホルト命令により、スタン
バイ・モード時にＣＰＵに対するクロックを停止させる
方法である。これを「ホルト・モード」と呼ぶ。

【０００４】第２の方法は、スタンバイ・モード時に、
全てのクロックを停止させると共に発振回路の動作を停
止させる方法である。これを「ストップ・モード」と呼
ぶ。

【０００５】ユーザは、上記２つのスタンバイ・モード
すなわちホルト・モードとストップ・モードをアプリケ
ーションにより選択して使用している。

【０００６】まず、第１の方法であるスタンバイ時にＣ
ＰＵに対するクロックを停止させるホルト・モードにつ
いて、図６の構成図、及び図６に示した構成の動作を説
明するためのタイムチャートである図７を参照して以下
にその概略を説明する。

【０００７】図６を参照すると、このホルト・モードを
持つマイクロコンピュータは、発振回路６０１と、発振
回路６０１の出力信号６１０を分周する分周回路６０２
と、ＣＰＵ６０３と、タイマカウンタ６０４と、ＲＡＭ
（ランダムアクセスメモリ）６０５と、ＲＯＭ（リード
オンメモリ）６０６と、入出力回路６０７と、スタンバ
イコントロール回路６０８と、スタンバイ解除端子６０
９と、を含んで構成されている。

【０００８】図６及び図７を参照すると、ＣＰＵ６０３
で実行される命令によってホルト・モードが指示される
と、スタンバイコントロール回路６０８のスタンバイフ
ラグがセットされる（図ではＨｉｇｈレベルにセットさ
れる）。これに基づいて、スタンバイコントロール回路
６０８は、分周回路６０２に対してホルト信号６１１を
出力する。

【０００９】分周回路６０２はＣＰＵ６０３に供給して
いるクロック信号６１２を停止させ、これによりＣＰＵ
６０３のみが処理を停止する。このとき、ＣＰＵ６０３
の状態（例えばプログラムカウンタ、プロセッサステー
タスワード、レジスタ等の状態値）は保持される。

【００１０】次に、ホルト・モードの解除について説明
する。

【００１１】スタンバイ解除端子６０９からスタンバイ
解除信号６１５がスタンバイコントロール回路６０８に
入力すると、スタンバイコントロール回路６０８内のス
タンバイフラグは、図７に示すようにリセットされる。
これに従って、スタンバイコントロール回路６０８は、
分周回路６０２に対するホルト信号６１１をインアクテ
ィブ状態とし（図７ではＬｏｗレベル）、分周回路６０
２は、ＣＰＵ６０３に再びクロック信号６１２を供給し
てＣＰＵ６０３は動作を再開する。この時、ＣＰＵ６０
３は、ホルト状態以前に保持していた状態から動作を再
開する。

【００１２】次に、第２の方法であるスタンバイ時に全
てのクロックを停止させると共に発振回路の動作を停止
させるストップ・モードについて説明する。この第２の
方法に関する従来技術として、例えば特開昭５８−２０
５２２６号公報の記載のマイクロコンピュータが知られ
ている。

【００１３】この従来技術について簡単に説明する。図
９は、従来のスタンバイ・モードを持つマイクロコンピ
ュータの構成を示す図である。図９を参照すると、この
マイクロコンピュータは、発振回路９０１と、発振回路
９０１の出力信号９１０を分周する分周回路９０２と、
ＣＰＵ９０３と、タイムカウンタ９０４と、ＲＡＭ９０
５と、ＲＯＭ９０６と、入出力回路９０７と、スタンバ
イコントロール回路９０８と、スタンバイ解除端子９０
９と、を備えている。

【００１４】図１０は、図９に示したマイクロコンピュ
ータの動作を説明するためのタイムチャートである。図
９及び図１０を参照すると、ＣＰＵ９０３より命令によ
ってスタンバイ・モードが指示されると、ＣＰＵ９０３
より出力するホルト命令信号９１５により、スタンバイ
コントロール回路９０８のスタンバイフラグがセットさ
れる。これに基づいて、スタンバイコントロール回路９
０８は、各処理部に対して、ホルト信号９１４を出力
し、各処理部は、ストップ・モードに移行する。

【００１５】その後、スタンバイコントロール回路９０
８は、分周回路９０２に対して、クロック停止信号９１
３を出力して分周回路９０２の分周機能を停止させると
共に、発振回路９０１に対して発振停止信号９１７を出
力し、発振を停止させる。

【００１６】また、分周回路９０２は、ＣＰＵ９０３を
含む各処理部に対するクロック信号９１２を停止する。
このＣＰＵ９０３をはじめ各処理部の状態は保持され
る。

【００１７】次に、スタンバイ・モードの解除について
説明する。

【００１８】スタンバイ解除端子９０９からスタンバイ
解除信号９１６がスタンバイコントロール回路９０８に
入力するとスタンバイコントロール回路９０８内のスタ
ンバイフラグは、図１０に示すようにリセットされる。
これに従って、スタンバイコントロール回路９０８は、
発振回路９０１に対する発振停止信号９１７を落とす
（インアクティブとする）。これにより、発振回路９０
１は発振を再開し、発振回路９０１の出力信号９１０が
タイマカウンタ９０４に供給される。

【００１９】タイマカウンタ９０４は、ディレイタイマ
として動作し所定の時間の遅れを生成するものである。
これは、スタンバイ・モードで停止していた発振回路９
０１が発振を再開し、発振安定状態になるまでの時間を
かせぐことが必要だからである。

【００２０】タイマカウンタ９０４がタイム・アップ
し、キャリー信号９１１がスタンバイコントロール回路
９０８に入力すると、スタンバイコントロール回路９０
８は分周回路９０２に対するクロック停止信号９１３を
インアクティブ状態とし、続いてスタンバイ状態を解除
する。分周回路９０２から出力するクロック信号９１２
は再び動作を開始する。スタンバイ状態が解除するとＣ
ＰＵ９０３及び各機能はスタンバイ状態以前に保持して
いた状態から動作を再開する。

【００２１】

【発明が解決しようとする課題】しかしながら、上記し
た従来の技術は、下記記載の問題点を有してる。

【００２２】１．まず図７及び図８を参照して説明し
た、第１の方法（ＣＰＵクロックのみを停止させる方
法）のマイクロコンピュータは以下の問題点を有してい
る。

【００２３】１−１．ＣＰＵが消費する電力はマイクロ
コンピュータ内では大きな割合を占める。使用する電圧
が一定であれば消費する電力はその回路に流れる電流に
比例する。一般に、ＣＰＵで流れる電流をＣＰＵＩＤ
Ｄ、ＣＰＵ以外の周辺処理部で流れる電流をＰＥＲＩＤ
Ｄとする。マイクロコンピュータ全体の電流（電源電
流）ＩＤＤは、これらの加算値である、ＩＤＤ＝ＣＰＵ
ＩＤＤ＋ＰＥＲＩＤＤとなる。

【００２４】ここで、ＣＰＵＩＤＤ、ＰＥＲＩＤＤはそ
れぞれ以下の式で表される。

【００２５】ＣＰＵＩＤＤ＝［ＣＰＵに流れる定常電
流］＋［動作周波数で決定する電流］

【００２６】ＰＥＲＩＤＤ＝［周辺処理部に流れる定常
電流］＋［動作周波数で決定する電流］

【００２７】ＣＰＵクロックのみ停止させた場合には、
上記ＣＰＵＩＤＤの中の［動作周波数で決定する電流］
はなくなる（零となる）。

【００２８】またＣＭＯＳ構造のトランジスタで回路を
構成した場合、上記［ＣＰＵに流れる定常電流］や［周
辺処理部に流れる定常電流］は数ミリアンペア以下であ
る。

【００２９】しかし周辺処理部の［動作周波数で決定す
る電流］は、処理の高速化に伴い動作周波数を高速にし
ているため、周辺処理部の回路に定常的に流れる電流よ
りも格段に大きい。従ってホルト・モードの消費電流で
支配的なものは、［動作周波数で決定する電流］である
といえる。

【００３０】この動作周波数が通常と変わらないのであ
れば、スタンバイモード時においても、上記ＰＥＲＩＤ
Ｄは少しも減少せず、消費電流の大幅な低減は行えな
い。

【００３１】従って、ＣＰＵのみを停止するという方法
は、例えば電池を電源として動作する携帯電話のアプリ
ケーションには、そのまま適用することはできない。

【００３２】１−２．スタンバイ中において、ＣＰＵク
ロックを停止させ、更に消費電力を下げるには、外部よ
り発振回路に供給する発振クロックの周波数を低くする
ことが効果的である。

【００３３】これは、上記ＰＥＲＩＤＤの中の［動作周
波数で決定する電流］が大幅に低下するからである。

【００３４】これを実現するために、外部に回路を付加
し、スタンバイ中に、外部より供給する発振クロックの
周波数を低くする方法がとられる。しかし、発振クロッ
ク周波数制御用の外部付加回路を設けることは、コスト
アップになるという問題点を有すると共に、携帯電話な
どのアプリケーションでは、外部付加回路を設けるため
の実装面積がない、という問題点がある。

【００３５】１−３．外部付加回路によらず消費電力を
下げる別の方法として、ホルト・モードに移行する前
に、ＣＰＵの命令で分周回路より出力するクロック信号
の動作数端数を低くする方法がある。

【００３６】この方法では上記項目１−２で述べた方法
と同じ効果を得られるが、しかし、クロック信号を、例
えば２分周から３分周に変更した場合、通常の命令を実
行すると１６倍実行時間がかかる。

【００３７】これを図８に示したフローチャートを用い
て説明すると、ホルト命令を実行する前に分周命令を実
行し、スタンバイ状態が解除された後でも分周命令を実
行して、通常の動作速度に戻す必要がある。

【００３８】例えば携帯電話のアプリケーションにおい
ては、スタンバイ解除の際に、スタンバイ状態から通常
動作に復帰するまで、高速に処理を再開する必要がある
ため、内部の処理速度を落とすことは許されない。この
ため、消費電流を低減するのには有効であっても実用に
供することはできない、という問題がある。

【００３９】２．次に、第２の全てのクロックを停止さ
せると共に発振回路の動作を停止させる方法の問題点に
ついて説明する。

【００４０】２−１．消費電力を低減する目的だけであ
れば上記ＣＰＵクロックのみを停止させる方法に比べ大
きな効果がある。すなわちＣＭＯＳトランジスタで回路
を構成した場合、消費電流はマイクロアンペアのオーダ
である。しかし、この従来の方法では、ストップ・モー
ドから通常の処理を再開するまでに、タイマカウンタに
よる発振安定時間確保が必要とされ、迅速に処理に復帰
できない、という重大な問題を有している。また携帯電
話等のアプリケーションでは、マイクロコンピュータ内
でスタンバイ・モード中に動作している周辺処理部の動
作（たとえばタイマカウンタの動作）を停止させるの
で、ストップ・モードでは、周辺処理部は、何ら処理を
実行できず、このため、待ち受け中の処理が行えない、
という重大な問題点を有している。

【００４１】２−２．上記特開昭５８−２０５２２６号
公報では、発振回路の動作を停止しないスタンバイ・モ
ードについても記載されているが、上記項目２−１で述
べたように、携帯電話のアプリケーションでは待ち受け
中の処理が行えないという問題は依然として残されたま
まである。

【００４２】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、スタンバイ時に
大幅な消費電力の低減を図ると共に、スタンバイ状態か
ら通常動作への移行を迅速に行え、このため携帯電話等
に適用して好適とされるデータ処理装置を提供すること
にある。

【００４３】

【課題を解決するための手段】前記目的を達成するた
め、本発明のデータ処理装置は、少なくとも中央処理装
置（以下「ＣＰＵ」という）と、所定の処理を行う周辺
処理装置と、を含むデータ処理装置において、前記ＣＰ
Ｕが実行するプログラム命令により、前記ＣＰＵに対す
るクロック信号の供給を停止させるスタンバイ・モード
を発生するスタンバイコントロール回路と、スタンバイ
解除信号を前記スタンバイコントロール回路に伝達する
ためのスタンバイ解除端子と、前記ＣＰＵから出力する
第１の制御信号によりスタンバイ・モード時の前記周辺
処理装置に対するクロック信号の分周比を切り替える分
周回路と、を有する。

【００４４】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の実施の形態に係るマイクロコンピ
ュータは、ＣＰＵ（図１の１０３）と、所定の処理を行
う周辺処理装置（図１の１０４等）を内蔵するマイクロ
コンピュータであって、ＣＰＵが実行するプログラム命
令により、ＣＰＵに対するクロック信号（図１の１１
４）の供給を停止させる、スタンバイ・モードを発生す
るスタンバイコントロール回路（図１の１０８）と、ス
タンバイ解除信号を検出してスタンバイコントロール回
路に伝達するスタンバイ解除端子（図１の１０９）を備
え、ＣＰＵから出力する分周制御信号（図１の１１２）
により、スタンバイ・モード時の周辺処理装置に対する
クロック信号（図１の１１３）の分周を、低周波数側に
切り替える分周回路（図１の１０２）と、を有してい
る。

【００４５】本発明の実施の形態の動作について説明す
ると、予めＣＰＵで実行されるプログラム命令により分
周制御信号を立ち上げておく。その後、プログラム命令
によりＣＰＵからスタンバイ・モードが指示されると、
スタンバイコントロール回路からホルト信号が出力さ
れ、ＣＰＵに対するクロック供給が停止されホルト・モ
ードに移行する。このとき、分周回路から周辺処理部に
対して供給されるクロック信号の分周を、低速に切り替
えて供給する。

【００４６】これにより、周辺処理部で消費される消費
電流は、例えば通常２分周であったものを、３２分周に
変更すると、周辺処理部で支配的であった動作周波数で
決定する電流は１６分の１に減少し、消費電流を大幅に
低減できる。

【００４７】また、本発明の別の実施の形態において、
マイクロコンピュータは、分周制御信号を、ＣＰＵ以外
の周辺処理装置（図１の１０７）から入力するように構
成してもよい。

【００４８】

【実施例】上記した本発明の実施の形態について、更に
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。

【００４９】図１は、本発明の一実施例に係るマイクロ
コンピュータの構成を示すブロック図である。図２は、
図１に示した本発明の一実施例に係るマイクロコンピュ
ータの動作を示すタイムチャートである。図３は、図１
に示した本発明の一実施例に係るマイクロコンピュータ
の状態遷移を表すフローチャートである。

【００５０】図１を参照すると、本発明の一実施例のマ
イクロコンピュータは、発振回路１０１と、発振回路１
０１の出力信号１１０、ＣＰＵ１０３からの分周制御信
号１１２、及びスタンバイコントロール回路１０８から
のホルト信号１１１を入力とする分周回路１０２と、分
周回路１０２から出力されるＣＰＵクロック１１４を入
力とするＣＰＵ１０３、ＲＡＭ１０５、及びＲＯＭ１０
６と、分周回路１０２から出力される周辺クロック１１
３を入力とするタイマカウンタ１０４、及び入出力回路
１０７と、ＣＰＵ１０３から出力されるホルト命令信号
１１５を入力するスタンバイコントロール回路１０８
と、スタンバイコントロール回路１０８にスタンバイ解
除信号１１６を供給するスタンバイ解除端子１０９と、
を備えて構成している。

【００５１】本実施例においては、分周回路１０２が、
それぞれＣＰＵ１０３の動作に関係する処理部に対して
ＣＰＵクロック１１４を供給し、それ以外の処理部には
周辺クロックを供給するような構成としている。

【００５２】次に、図２のタイムチャートと図３のフロ
ーチャートを参照して、本発明の一実施例のマイクロコ
ンピュータのホルト・モードの動作について説明する。

【００５３】まず、ＣＰＵ１０３は、ホルト時の分周を
決定する命令を実行し、ＣＰＵ１０３より出力する分周
制御信号１１２を立ち上げる。

【００５４】次に、ＣＰＵ１０３でホルト命令を実行す
るによって、スタンバイ・モードが指示されホルト命令
信号１１５が立ち上がると、スタンバイコントロール回
路１０８のスタンバイフラグがセットされる。

【００５５】スタンバイフラグがセットされると、スタ
ンバイコントロール回路１０８は、分周回路１０２に対
してホルト信号１１１を出力する。

【００５６】分周回路１０２は、ＣＰＵ１０３及びＲＡ
Ｍ１０５、ＲＯＭ１０６に供給しているＣＰＵクロック
信号１１４を停止させる。

【００５７】次に、分周制御信号１１２が立ち上がって
いるので、タイマカウンタ１０４や入出力回路１０７
等、ＣＰＵ動作に関係ない処理部に供給する周辺クロッ
ク１１３の動作周波数を、図２に示すように、低速に切
り替える。このときＣＰＵ１０３、ＲＡＭ１０５、ＲＯ
Ｍ１０６の状態は保持される。

【００５８】次にスタンバイ・モードの解除について説
明する。

【００５９】スタンバイ解除端子１０９からスタンバイ
解除信号１１６がスタンバイコントロール回路１０８に
入力すると、スタンバイコントロール回路１０８内のス
タンバイフラグは、図２に示すように、リセットされ
る。

【００６０】スタンバイフラグのリセットを受けて、ス
タンバイコントロール回路１０８は分周回路１０２に対
するホルト信号１１１を落とし、分周回路１０２はＣＰ
Ｕ１０３、ＲＡＭ１０５、ＲＯＭ１０６に再びＣＰＵク
ロック信号１１４を供給してＣＰＵ１０３は動作を再開
する。

【００６１】なお、分周制御信号１１２を立ち上げてい
ない場合は、スタンバイ状態でも周辺クロック１１３の
低分周への切替え動作は行わない。

【００６２】次に、本発明の第２の実施例について説明
する。

【００６３】図４は、本発明の第２の実施例に係るマイ
クロコンピュータの構成を示すブロック図である。図５
は、図４に示した本発明の第２の実施例に係るマイクロ
コンピュータの動作を示すタイムチャートである。

【００６４】図４を参照すると、本実施例のマイクロコ
ンピュータは、発振回路４０１と、発振回路４０１の出
力信号４１０と、入出力回路４０７から分周制御信号４
１２と、スタンバイコントロール回路１０８からホルト
信号４１１と、を入力とする分周回路４０２と、分周回
路４０２からのＣＰＵクロック４１４を入力とするＣＰ
Ｕ４０３、ＲＡＭ４０５、及びＲＯＭ４０６と、分周回
路４０２から出力される周辺クロック４１３を入力とす
るタイマカウンタ４０４及び入出力回路４０７と、ＣＰ
Ｕ４０３から出力されるホルト命令信号４１５を入力す
るスタンバイコントロール回路４０８と、スタンバイコ
ントロール回路４０８にスタンバイ解除信号４１６を供
給するスタンバイ解除端子４０９と、を備えて構成され
ている。

【００６５】前記第１の実施例では、ＣＰＵより分周制
御信号を出力しホルト・モード時の周辺クロックを制御
していたが、本実施例では、入出力回路４０７から分周
制御信号４１２を出力している、点が、前記第１の実施
例と相違しており、その他の構成及び動作は前記第１の
実施例と同様である。以下では、前記第１の実施例との
同一部分の説明は省略し、前記第１の実施例との相違点
についてのみ説明する。

【００６６】本実施例では、分周回路から出力される周
辺クロックの分周比を制御する分周制御信号４１２を入
出力回路４０７を介して分周回路に供給する構成とした
ことにより、ホルト・モード時の周辺クロックを外部よ
り制御することができるので、ＣＰＵ４０３以外の処理
部で一時的に高速な処理を行う必要がある場合に対応す
ることができる。

【００６７】上記従来技術で説明したように、例えば携
帯電話等の端末に使用されるマイクロコンピュータ等の
データ処理装置においては、通話中に必要とされる高速
処理、（基地局との交信処理）と、通話をしていない待
ち受け中の低消費電力化（この低消費電力化により、蓄
電池を使用する場合に、一回の充電による使用時間が長
くなり、商品としての価値が高くなる）、及び、待ち受
け状態からの通常の通話処理までの高速な移行（すなわ
ち、電話がかかってきた場合の迅速な着信処理）が必須
の条件であった。

【００６８】このため、スタンバイ・モード時、特にＣ
ＰＵ以外の周辺処理部が処理を行えるホルト・モードが
多用されているが、このホルト・モードで消費電力が大
幅に下がらないことが大きな問題であった。この問題の
原因は、ホルト・モード時の周辺処理部が消費する電力
が通常の動作に比べ減少しないからである。

【００６９】上記した本発明の実施例においては、分周
回路に、ホルト・モード時の動作周波数を設定するため
の分周制御信号を与え、ホルト命令が実行されホルト・
モードに移行すると、周辺処理部に与えるクロック信号
の動作周波数を低分周に切り替えて供給するようにし、
周辺処理部において動作周波数に比例して消費する電力
を大幅に低減し、その結果、装置全体の消費電力の大幅
な低下を達成する、という作用効果を奏する。

【００７０】また、本発明の実施例においては、ホルト
・モードから通常動作に移行した場合、周辺処理部は通
常の動作周波数に切り替わるので、通話待ち受け状態か
ら迅速に通話状態に移行できる。

【００７１】さらに、上記第２の実施例で述べたよう
に、分周回路に与える分周制御信号を入出力回路から出
力することで、外部から入力する信号で周辺処理部の動
作周波数を制御でき、より細かい処理が可能となる。

【００７２】

【発明の効果】以上説明したように、本発明によれば、
分周回路に、ホルト・モード時の動作周波数を設定する
ための分周制御信号を与え、ホルト命令が実行されホル
ト・モードに移行すると、周辺処理部に与えるクロック
信号の動作周波数を低分周に切り替えて供給するように
し、周辺処理部において動作周波数に比例して消費する
電力を大幅に低減し、その結果、装置全体の消費電力の
大幅な低下を達成する、という作用効果を奏する。

【００７３】また、本発明によれば、ホルト・モードか
ら通常動作に移行した場合、周辺処理部は通常の動作周
波数に切り替わるので、通話待ち受け状態から迅速に通
話状態に移行できるという効果を奏する。

【００７４】さらに、本発明によれば、分周回路に与え
る分周制御信号を入出力回路から出力することにより、
外部から入力する信号で周辺処理部の動作周波数を制御
でき、より細かい処理を可能とする、という効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】本発明の第１の実施例の動作を示すタイムチャ
ートである。

【図３】本発明の第１の実施例の動作の手順を示すフロ
ーチャートである。

【図４】本発明の第２の実施例を示すブロック図であ
る。

【図５】本発明の第２の実施例の動作を示すタイムチャ
ートである。

【図６】従来のスタンバイ機能を備えたマイクロコンピ
ュータの構成を示すブロック図である。

【図７】従来のスタンバイ機能を備えたマイクロコンピ
ュータの動作を示すタイムチャートである。

【図８】図７に示した従来のスタンバイ機能を備えたマ
イクロコンピュータの動作の手順を示すフローチャート
である。

【図９】従来のスタンバイ機能を備えたマイクロコンピ
ュータの別の構成を示すブロック図である。

【図１０】図９に示した従来のスタンバイ機能を備えた
マイクロコンピュータの動作を示すタイムチャートであ
る。

【符号の説明】

１０１発振回路１０２分周回路１０３ＣＰＵ１０４タイマカウンタ１０５ＲＡＭ（ランダムアクセスメモリ）１０６ＲＯＭ（リードオンリメモリ）１０７入出力回路１０８スタンバイコントロール回路１０９スタンバイ解除端子１１０発振回路１０１の出力信号１１１ホルト信号１１２分周制御信号１１３周辺処理部に与える周辺クロック１１４ＣＰＵクロック１１５ホルト命令信号１１６スタンバイ解除信号４０１発振回路４０２分周回路４０３ＣＰＵ４０４タイマカウンタ４０５ＲＡＭ４０６ＲＯＭ４０７入出力回路４０８スタンバイコントロール回路４０９スタンバイ解除端子４１０発振回路４０１の出力信号４１１ホルト信号４１２分周制御信号４１３周辺処理部に与える周辺クロック４１４ＣＰＵクロック４１５ホルト命令信号４１６スタンバイ解除信号６０１発振回路６０２分周回路６０３ＣＰＵ６０４タイマカウンタ６０５ＲＡＭ６０６ＲＯＭ６０７入出力回路６０８スタンバイコントロール回路６０９スタンバイ解除端子６１０発振回路６０１の出力信号６１１ホルト信号６１２ＣＰＵクロック６１３周辺処理部に与える周辺クロック６１４ホルト命令信号６１５スタンバイ解除信号９０１発振回路９０２分周回路９０３ＣＰＵ９０４タイマカウンタ９０５ＲＡＭ９０６ＲＯＭ９０７入出力回路９０８スタンバイコントロール回路９０９スタンバイ解除端子９１０発振回路４０１の出力信号９１１タイマカウンタのキャリー信号９１２マイクロコンピュータのクロック９１３クロック停止信号９１４ホルト信号９１５ホルト命令信号９１６スタンバイ解除信号９１７発振停止信号

Claims

【特許請求の範囲】

【請求項１】中央処理装置（「ＣＰＵ」という）と、周辺処理装置と、を含み、スタンバイ・モード時、前記ＣＰＵに供給するクロック
を停止する機能を備えたデータ処理装置において、スタンバイ・モード時に、前記ＣＰＵに対するクロック
の供給を停止すると共に、前記周辺処理装置へ供給する
周辺クロックを通常動作時よりも低速に切り替える手段
を備えたことを特徴とするデータ処理装置。
【請求項２】中央処理装置（以下「ＣＰＵ」という）
と、所定の処理を行う周辺処理装置と、を少なくとも含むデータ処理装置において、前記ＣＰＵが実行するプログラム命令により、前記ＣＰ
Ｕに対するクロック信号の供給を停止させるスタンバイ
・モードを発生するスタンバイコントロール回路と、スタンバイ解除信号を前記スタンバイコントロール回路
に伝達するスタンバイ解除端子と、前記ＣＰＵから出力される制御信号に基づき、スタンバ
イ・モード時の前記周辺処理装置に対するクロック信号
の分周比を切り替える分周回路と、を有することを特徴するデータ処理装置。
【請求項３】前記分周回路に与える前記の制御信号が、
前記周辺処理装置から与えられることを特徴とする請求
項２に記載のデータ処理装置。
【請求項４】前記分周回路に与える前記制御信号はデー
タ処理装置の外部端子から与えられることを特徴とする
請求項２に記載のデータ処理装置。