JPH11306208A - フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体 - Google Patents

フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体

Info

Publication number
JPH11306208A
JPH11306208A JP10106279A JP10627998A JPH11306208A JP H11306208 A JPH11306208 A JP H11306208A JP 10106279 A JP10106279 A JP 10106279A JP 10627998 A JP10627998 A JP 10627998A JP H11306208 A JPH11306208 A JP H11306208A
Authority
JP
Japan
Prior art keywords
physical block
area
unit
circuit
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10106279A
Other languages
English (en)
Inventor
Ikuko Murakawa
郁子 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10106279A priority Critical patent/JPH11306208A/ja
Priority to US09/158,077 priority patent/US6295633B1/en
Publication of JPH11306208A publication Critical patent/JPH11306208A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 実際のサブ回路に十分に対応した面積を有す
る物理ブロックを自動的に生成できるようにするととも
に、極めて簡易な手法で矩形以外の物理ブロックも生成
できるようにして、物理ブロックを実装領域上に効率よ
く配置し、回路の高密度化に対応しながら信号遅延の問
題を確実に解消する。 【解決手段】 各サブ回路を構成する回路単位を認識す
る回路単位認識部３１と、回路単位毎にその回路単位を
構成する各種部品の数を記憶する部品情報記憶部１１
と、回路単位認識部３１により認識された回路単位を構
成する各種部品の数を部品情報記憶部１１から得て各サ
ブ回路における前記各種部品毎の総数を算出する部品数
算出部３２と、この部品数算出部３２により算出された
前記各種部品毎の総数に基づき物理ブロックの面積を算
出・決定する面積算出部３３とをそなえて構成する。

Description

【発明の詳細な説明】
【０００１】（目次） 発明の属する技術分野 従来の技術（図８，図９） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態（図１〜図７，図１０） 発明の効果
【０００２】
【発明の属する技術分野】本発明は、ＬＳＩ(Large Sca
le Integration),ＰＣＢ（Printed Circuit Board)など
の回路を設計する際に適用される技術に関する。一般
に、論理設計後にはその論理設計の結果を実装すべくフ
ロアプランが行なわれる。また、論理設計の結果を仮実
装することにより検証してその検証結果を論理設計にフ
ィードバックすることも行なわれているが、その仮実装
に際してもフロアプランが行なわれる。
【０００３】設計対象回路についての論理設計の結果
は、通常、扱い易い大きさの複数の回路部分に分割され
る。その回路部分のことをサブ回路（もしくは分割回
路）と呼ぶ。そして、フロアプランでは、各サブ回路を
実装領域上で実装するために必要な面積を有する物理ブ
ロックを決定してから、各サブ回路に対応して決定され
た物理ブロックを実装領域上に配置している。
【０００４】本発明は、このようなフロアプランを実行
するための装置および方法に関するとともに、これらの
装置および方法を実現するためのフロアプランプログラ
ムを記録したコンピュータ読取可能な記録媒体に関す
る。
【０００５】
【従来の技術】一般に、論理設計後の回路実装時や論理
設計結果を検証するための回路仮実装時には、フロアプ
ランが行なわれる。前述した通り、設計対象回路につい
ての論理設計の結果は、通常、扱い易い大きさの複数の
サブ回路（分割回路）に分割される。各サブ回路は複数
の回路単位（以下、最小回路単位と呼ぶ場合がある）か
ら構成されている。設計対象回路がＬＳＩである場合、
最小回路単位はセルになる。
【０００６】そして、従来のフロアプラン装置では、各
サブ回路を実装領域上で実装するための物理ブロックの
形状は矩形に限定され、各物理ブロックの面積（寸法）
は、オペレータ（ユーザ，設計者）によって指定される
か、あるいは、オペレータが指定した使用率（＝回路面
積／領域面積）と縦横比とに基づいて自動的に生成しそ
の理論形状を表示している。ここで、回路面積として
は、各サブ回路を成す複数の最小回路単位（例えばリー
フセル）の面積の総和が用いられる。
【０００７】この後、従来のフロアプラン装置は、サブ
回路毎に形状／面積を設定された物理ブロック（矩形）
をそのまま実装領域上に配置し、その配置位置を決定す
る。このとき、従来、物理ブロックは、他の物理ブロッ
クと重ならないようにして配置される。例えば図８に示
すように１０個の物理ブロックＢ１〜Ｂ１０が設定され
た場合、これらの物理ブロックＢ１〜Ｂ１０は、実装領
域において例えば図９に示すように配置されることにな
る。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
ごとく物理ブロックの面積を決定する際に、オペレータ
がサブ回路毎に物理ブロックの面積を一々指定していた
のでは、フロアプランに手間がかかりオペレータに対す
る負担が大きくなるだけでなく、フロアプランが非効率
的であり、物理ブロックの面積の決定を自動化できるよ
うにすることが望まれている。
【０００９】また、上述のごとく物理ブロックの面積を
自動的に生成・決定する従来手法では、最小回路単位の
面積を考慮した使用率と、縦横比とを指定することによ
り形状／面積が自動生成されるに過ぎない。物理ブロッ
クの面積は、大凡、各最小回路単位における部品（例え
ばベーシックセル）の点数に応じて決定されるべきもの
であるが、その面積を左右するものとしては、ＬＳＩの
場合、ベーシックセルだけでなく、サブ回路における配
線領域（配線領域を加味したエリアの数），ピン，ネッ
ト，ファンアウトなどもある。従って、リーフセル（最
小回路単位）におけるベーシックセルの面積だけを考慮
した使用率に基づいて決定された物理ブロックの面積
は、実際のサブ回路に十分に対応したものは言い難く、
精度上問題があり、回路部品を高密度に配置するように
実装設計する場合に支障を来すおそれもある。
【００１０】さらに、上述した通り、従来、物理ブロッ
クは、矩形に限定され、他の物理ブロックと重ならない
ようにして配置されるため、図９に示すように、様々な
形状／面積の物理ブロックＢ１〜Ｂ１０が配置される
と、これらの物理ブロックＢ１〜Ｂ１０の相互間の隙間
（図９中の斜線領域参照）を完全に埋めることはでき
ず、どうしても実装領域の中に、複数の未使用領域が生
じ、実装領域を効率的に使用することが困難である。こ
のような未使用領域の存在は、物理ブロック間の距離の
増大を招き、ひいては物理ブロック間の配線長の増大を
招くことになり、信号の遅延に影響するほか、回路の高
密度化を妨げるなどの課題を生じさせている。また、未
使用領域は小さく細長い矩形となる場合が多く、その未
使用領域に配置できる物理ブロックの大きさや形状は極
めて限定されるため、その未使用領域に物理ブロックを
配置しようとしても配置可能な物理ブロックは限られ
る。
【００１１】そこで、物理ブロックの形状を、矩形に限
定せず、各種形状（多角形）とすることも考えられる。
しかし、この場合、前述のような課題は生じないが、矩
形以外の形状を指定するには多角形の描画をサポートす
る必要が生じ、オペレータによるオペレーションが極め
て繁雑になる。例えば、物理ブロックの形状を矩形以外
にしようとすれば、オペレータは、自動的に生成された
理論形状を参考にして、多角形描画のオペレーションを
行ない、そのオペレーション結果としての使用率がフィ
ードバックされてくるので、その使用率を参考に再描画
するといったオペレーションを行なう必要がある。
【００１２】従って、物理ブロックの面積から物理ブロ
ックの形状を生成する際にその形状決定が極めて簡易に
なると理由から、結局、従来のフロアプラン装置により
生成される形状を矩形に限ることが多くなっている。し
かしながら、近年の回路の高密度化に対応しながら信号
遅延の問題を確実に解消するためには、極めて簡易な手
法で矩形以外の物理ブロックも生成できるようにするこ
とが強く望まれている。
【００１３】本発明は、このような課題に鑑み創案され
たもので、実際のサブ回路に十分に対応した面積を有す
る物理ブロックを自動的に生成できるようにするととも
に、極めて簡易な手法で矩形以外の物理ブロックも生成
できるようにして、物理ブロックを実装領域上に効率よ
く配置し、回路の高密度化に対応しながら信号遅延の問
題を確実に解消した、フロアプラン装置およびフロアプ
ラン方法並びにフロアプランプログラムを記録したコン
ピュータ読取可能な記録媒体を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明のフロアプラン装置（請求項１）は、設計対
象回路を実装すべく、この設計対象回路を分割して得ら
れたサブ回路毎に、各サブ回路を実装領域上で実装する
ために必要な面積を有する物理ブロックを決定してか
ら、その物理ブロックを実装領域上に配置するものであ
って、各サブ回路を構成する回路単位を認識する回路単
位認識部と、回路単位毎にその回路単位を構成する各種
部品の数を記憶する部品情報記憶部と、回路単位認識部
により認識された回路単位を構成する各種部品の数を部
品情報記憶部から得て各サブ回路における前記各種部品
毎の総数を算出する部品数算出部と、この部品数算出部
により算出された前記各種部品毎の総数に基づき物理ブ
ロックの面積を算出・決定する面積算出部と、面積算出
部により決定された物理ブロックの面積とその物理ブロ
ックに予め設定されている形状生成パラメータとに基づ
き物理ブロックの理論形状を算出する理論形状算出部
と、この理論形状算出部により得られた物理ブロックの
理論形状を表示部に表示させる表示制御部と、理論形状
算出部により得られた理論形状を有する物理ブロックを
実装領域上の指定位置に配置する配置部と、この配置部
により配置された物理ブロックが既配置の物理ブロック
と重合する場合、物理ブロックもしくは既配置の物理ブ
ロックのいずれか一方から重合部分を削除し、重合部分
を削除された物理ブロックの形状を、当該物理ブロック
の面積を面積算出部により決定された面積にするように
且つ重合部分を削除しなかった他方の物理ブロックと重
合しないように変更する形状変更部とをそなえたことを
特徴としている。
【００１５】このとき、物理ブロック毎に予め設定され
た優先順位を記憶する優先順位記憶部をそなえ、形状変
更部が、その優先順位保持部に保持されている優先順位
に基づき、重合部分を削除して形状を変更すべき物理ブ
ロックを決定するように構成してもよい（請求項２）。
また、形状変更部による既配置の物理ブロックの形状変
更を抑止するモードを設定するモード設定部をそなえて
もよいし（請求項３）、理論形状算出部により算出され
る物理ブロックの理論形状を矩形に限定してもよい（請
求項４）。
【００１６】さらに、物理ブロックの面積を算出する際
に用いる面積算出式を記憶する面積算出式記憶部をそな
え、面積算出部が、設計対象回路の分割変更時または論
理変更時に、面積算出式記憶部に記憶されている前記面
積算出式を用いて物理ブロックの面積を再計算するよう
に構成してもよい（請求項５）。またさらに、物理ブロ
ックの面積／形状を評価するための評価式を記憶する評
価式記憶部と、物理ブロックの面積／形状を評価式記憶
部に記憶されている前記評価式に基づき評価する評価部
と、この評価部による評価結果を表示部に表示させる表
示制御部とをそなえてもよい（請求項６）。
【００１７】本発明のフロアプラン方法（請求項７）
は、設計対象回路を実装すべく、この設計対象回路を分
割して得られたサブ回路毎に各サブ回路を実装領域上で
実装するために必要な面積を有する物理ブロックを決定
してから、その物理ブロックを実装領域上に配置する方
法であって、サブ回路毎にそのサブ回路を成す回路単位
を認識し、認識された回路単位毎にその回路単位を構成
する各種部品の数を得て各サブ回路における各種部品毎
の総数を算出し、その各種部品毎の総数に基づいて物理
ブロックの面積を算出・決定し、物理ブロックの面積と
その物理ブロックに予め設定されている形状生成パラメ
ータとに基づいて物理ブロックの理論形状を算出し、算
出された物理ブロックの理論形状を表示部に表示すると
ともに、算出された理論形状を有する物理ブロックを実
装領域上の指定位置に配置した際に既に配置されている
他の物理ブロックと重合する場合、物理ブロックもしく
は他の物理ブロックのいずれか一方について重合部分を
削除し、その重合部分を削除された物理ブロックの形状
を、当該物理ブロックの面積を決定された面積にするよ
うに且つ重合部分を削除しなかった他方の物理ブロック
と重合しないように変更することを特徴としている。こ
のとき、物理ブロック毎に予め設定された優先順位に基
づき、その重合部分を削除して形状を変更すべき物理ブ
ロックを決定してもよい（請求項８）。
【００１８】一方、本発明のコンピュータ読取可能な記
録媒体（請求項９）は、設計対象回路を実装すべく、コ
ンピュータにより、設計対象回路を分割して得られたサ
ブ回路毎に、各サブ回路を実装領域上で実装するために
必要な面積を有する物理ブロックを決定してから、その
物理ブロックを実装領域上に配置するためのフロアプラ
ンプログラムを記録したものであって、そのフロアプラ
ンプログラムが、各サブ回路を構成する回路単位を認識
する回路単位認識部、この回路単位認識部により認識さ
れた回路単位を構成する各種部品の数を得て各サブ回路
における前記各種部品毎の総数を算出する部品数算出
部、この部品数算出部により算出された前記各種部品毎
の総数に基づいて物理ブロックの面積を算出・決定する
面積算出部、この面積算出部により決定された物理ブロ
ックの面積と物理ブロックに予め設定されている形状生
成パラメータとに基づいて物理ブロックの理論形状を算
出する理論形状算出部、この理論形状算出部により得ら
れた物理ブロックの理論形状を表示部に表示させる表示
制御部、理論形状算出部により得られた理論形状を有す
る物理ブロックを実装領域上の指定位置に配置する配置
部、および、この配置部により配置された物理ブロック
が既に配置されている他の物理ブロックと重合する場
合、物理ブロックもしくは他の物理ブロックのいずれか
一方について重合部分を削除し、その重合部分を削除さ
れた物理ブロックの形状を、当該物理ブロックの面積を
面積算出部により決定された面積にするように且つ重合
部分を削除しなかった他方の物理ブロックと重合しない
ように変更する形状変更部として、コンピュータを機能
させることを特徴としている。このとき、フロアプラン
プログラムが、コンピュータを形状変更部として機能さ
せる際に、物理ブロック毎に予め設定された優先順位に
基づき、重合部分を削除して形状を変更すべき物理ブロ
ックを決定させてもよい（請求項１０）。
【００１９】上述した本発明のフロアプラン装置（請求
項１〜６）およびフロアプラン方法（請求項７，８）並
びにフロアプランプログラムを格納したコンピュータ読
取可能な記録媒体（請求項９，１０）では、例えば設計
対象回路がＬＳＩである場合、回路単位を成す部品とし
てベーシックセルのみならず配線領域，ピン，ネット，
ファンアウトなども考慮しながら、物理ブロックの面積
を自動的に決定することができる。
【００２０】そして、自動的に決定された物理ブロック
の面積とその物理ブロックに対して予め設定された形状
生成パラメータとに基づいて物理ブロックの理論形状が
自動的に算出され、その算出結果が表示部に表示される
ので、オペレータは、表示部を参照することにより、自
動的に決定された面積および理論形状を有する物理ブロ
ックを確認することができる（請求項１，７，９）。
【００２１】また、物理ブロックを実装領域上の指定位
置に配置した際に既配置の他の物理ブロックと重合した
場合、物理ブロックもしくは他の物理ブロックのいずれ
か一方から重合部分を削除し、重合部分を削除された物
理ブロックの形状を変更して所定の面積を確保すること
により、矩形以外の物理ブロックを自動的に生成するこ
とができる（請求項１，２，７〜１０）。
【００２２】さらに、既配置の物理ブロックの形状変更
を抑止するモードを設定可能に構成することにより、編
集途中における形状決定時に無駄な演算が行なわれるこ
とを抑止できる（請求項３）。また、物理ブロックの理
論形状を矩形に限定することにより、物理ブロックの理
論形状の算出・決定を極めて容易に行なうことができる
（請求項４）。
【００２３】さらに、設計対象回路の分割変更時または
論理変更時には、面積算出式記憶部に記憶されている面
積算出式を用いて物理ブロックの面積を再計算すること
により、分割変更または論理変更に伴う物理ブロックの
面積を自動的に求め直すことができる（請求項５）。ま
たさらに、自動的に算出された物理ブロックの面積や形
状を所定の評価式に基づき自動的に評価し、その評価結
果が表示部に表示されるので、オペレータは、表示部を
参照することにより、物理ブロックの面積や形状の評価
結果を確認することができる（請求項６）。
【００２４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。本実施形態のフロアプラン装置
は、設計対象回路（本実施形態ではＬＳＩ）を実装すべ
く、この設計対象回路を分割して得られるサブ回路毎
に、各サブ回路を実装領域上で実装するために必要な面
積／形状を有する物理ブロックを決定してから、その物
理ブロックを実装領域上に配置するためのものであっ
て、ＣＰＵ等の演算処理部やＲＡＭ，ＲＯＭ等の記憶部
を有する一般的な処理装置（プロセッサ，コンピュー
タ）によって構成されている。
【００２５】まず、図２を参照しながら、本実施形態の
フロアプラン装置のハードウエア構成について説明す
る。この図２に示すように、本実施形態のフロアプラン
装置は、論理回路分割エディタ２１，キーボードエディ
タ２２，ＣＰＵ２３，ディスプレイ装置（表示部）２
４，ポイントデバイス２５，データメモリ２６，データ
バス２７を有して構成されている。
【００２６】論理回路分割エディタ２１は、設計対象回
路であるＬＳＩの論理回路を、複数のサブ回路（以下、
分割回路と呼ぶ場合もある）に分割するもので、その分
割手法については、図３および図４を参照しながら後述
する。この論理回路分割エディタ２１による分割結果
は、設計データＤ１およびサブ回路データＤ２として出
力され、後述するごとくデータメモリ２６において管理
される。
【００２７】キーボードエディタ２２は、オペレータに
より操作されるキーボードからの情報（面積算出式Ｄ
３，評価式Ｄ４，形状生成パラメータＤ５，優先度Ｄ
６）を取り込むためのものである。ＣＰＵ２３は、図１
にて後述するごとく、本実施形態によるフロアプランを
実現するために各種機能を果たすものである。
【００２８】ディスプレイ装置（表示部）２４は、論理
回路分割エディタ２１で分割すべき設計対象回路（ＬＳ
Ｉ）の構成を表示したり、ＣＰＵ２３による処理結果
〔物理ブロックの面積や形状（矩形描画データＤ７），
評価結果など〕を表示するためのものである。ポイント
デバイス２５は、例えばマウスであり、ディスプレイ装
置２４を参照したオペレータによって操作され、後述す
るごとく実装領域上の所定位置〔例えば図７（ａ）の位
置Ｐ１参照〕を物理ブロックの配置位置（位置データＤ
８）として指定・入力するためのものである。
【００２９】データメモリ２６は、本実施形態のフロア
プランを実行するために必要なデータ、つまり、設計デ
ータＤ１，サブ回路データＤ２，面積算出式Ｄ３，評価
式Ｄ４，形状生成パラメータＤ５，優先度Ｄ６，矩形描
画データＤ７，位置データＤ８を記憶・管理するもの
で、図１にて後述する機能的な構造を有している。デー
タバス２７は、上述した論理回路分割エディタ２１，キ
ーボードエディタ２２，ＣＰＵ２３，ディスプレイ装置
（表示部）２４，ポイントデバイス２５，データメモリ
２６の相互間を接続し、これらの間で各種データＤ１〜
Ｄ８を伝送するものである。
【００３０】そして、図１（ａ）および図１（ｂ）はい
ずれも本発明の一実施形態としてのフロアプラン装置を
示すもので、図１（ａ）はその機能構成を示すブロック
図、図１（ｂ）はその要部（面積算出部，理論形状算出
部，評価部）の構成を示すブロック図である。図１
（ａ）に示すように、本実施形態のフロアプラン装置に
おけるデータメモリ２６は、部品ライブラリ管理部１
１，回路構成管理部１２，物理ブロック管理部１３およ
び実装領域管理部１４を有している。
【００３１】部品ライブラリ管理部（部品情報記憶部）
１１は、設計対象回路を分割して得られる各サブ回路を
構成する最小回路単位（リーフセル，回路単位）毎にそ
の最小回路単位を構成する主な部品（例えば、ベーシッ
クセル，配線領域を加味したエリア，ピン，ネット，フ
ァンアウト）の点数を記憶するものである。回路構成管
理部１２は、物理ブロックに対応するサブ回路（分割回
路）を管理すべく、論理階層等を用いて最小回路単位を
まとめたグループを管理するものであり、後述する分割
回路管理部１３Ｅと協働するものである。
【００３２】物理ブロック管理部１３は、物理ブロック
の面積／形状を決定・変更するために必要な情報を管理
するもので、面積算出式記憶部１３Ａ，評価式記憶部１
３Ｂ，形状生成パラメータ記憶部１３Ｃ，優先度管理部
１３Ｄおよび分割回路管理部１３Ｅを有している。面積
算出式記憶部１３Ａは、各物理ブロックの必要面積を算
出する際に用いる面積算出式（もしくは手順）を記憶す
るものであり、評価式記憶部１３Ｂは、算出・決定され
た物理ブロックの面積や形状を評価するための評価式を
記憶するものである。これらの記憶部１３Ａおよび１３
Ｂにそれぞれ記憶される面積算出式および評価式は、キ
ーボードエディタ２２を通じて入力・設定される。
【００３３】形状生成パラメータ記憶部１３Ｃは、各物
理ブロックに対して予め設定される形状生成パラメータ
を記憶するものである。この形状生成パラメータは、後
述する理論形状算出部３４において各物理ブロックの理
論形状（矩形）を算出するために必要なもので、キーボ
ードエディタ２２を通じて入力・設定される。また、具
体的な形状生成パラメータとしては、物理ブロックを
成す矩形の縦横比や、物理ブロックを成す矩形の縦も
しくは横の実寸などが設定される。
【００３４】優先度管理部（優先順位記憶部）１３Ｄ
は、物理ブロック毎に予め設定された優先度（優先順
位）を記憶するもので、この優先度も、キーボードエデ
ィタ２２を通じて入力・設定される。分割回路管理部１
３Ｅは、各物理ブロックに対応するサブ回路（分割回
路）を管理するもので、前述した回路構成管理部１２に
より管理されるグループと物理ブロックとの関係を省略
時解釈のルール（後述）として記憶するものである。分
割回路管理部１３Ｅにおける省略時解釈については、図
４を参照しながら後述するが、この省略時解釈を用いる
ことにより、論理変更で新たに追加された最小単位回路
と物理ブロックとの関係を予約することが可能になり、
オペレータの介入無しに各物理ブロック（サブ回路）に
おける各部品点数を求め直すことが可能になる。
【００３５】実装領域管理部１４は、実装領域での物理
ブロックの配置状態を管理するもので、配置処理部３５
（後述）による物理ブロックの配置結果や形状変更部３
６（後述）による物理ブロックの形状の変更結果を記憶
するものである。また、本実施形態のフロアプラン装置
におけるＣＰＵ２３は、最小回路単位認識部３１，部品
数算出部３２，面積算出部３３，理論形状算出部３４，
配置処理部３５，形状変更部３６，評価部３７，表示制
御部３８およびモード設定部３９としての機能を果たす
ものである。なお、これらの機能は、実際には、ハード
ディスク，磁気テープ，フロッピディスク，光ディス
ク，光磁気ディスク，ＣＤ−ＲＯＭ等の記録媒体から本
実施形態のフロアプラン装置を成すコンピュータ等にイ
ンストールされたフロアプランプログラムをＲＡＭ等に
読み出し、そのプログラムをＣＰＵ２３で実行すること
により、ＣＰＵ２３（コンピュータ）の動作として実現
される。
【００３６】最小回路単位認識部（回路単位認識部）３
１は、回路構成管理部１２および分割回路管理部１３Ｅ
に記憶されている情報（論理回路分割エディタ２１によ
る分割情報）に基づき、各サブ回路を構成する最小回路
単位（リーフセル，回路単位）を認識するものである。
部品数算出部３２は、最小回路単位認識部３１により認
識された最小回路単位を構成する各種部品（例えば、ベ
ーシックセル，配線領域を加味したエリア，ピン，ネッ
ト，ファンアウト）の点数を部品ライブラリ管理部１１
から得て、各サブ回路における各種部品毎の総数を算出
するものである。
【００３７】面積算出部３３は、部品数算出部３２によ
り算出された各種部品毎の総数を、面積算出式記憶部１
３Ａから読み出した面積算出式に代入することにより、
各物理ブロックの面積を算出・決定するものであり、実
際には図１（ｂ）に示すごとく算出式生成部４１（後
述）および演算処理部４２（後述）により構成されてい
る。この面積算出部３３は、設計対象回路（ＬＳＩ）の
分割変更時または論理変更時に、面積算出式記憶部１３
Ａに記憶されている面積算出式を用いて各物理ブロック
の面積を再計算するように構成されている。なお、面積
算出式は、後述するごとく、各種部品毎の総数を変数と
して有するものである。
【００３８】理論形状算出部３４は、面積算出部３３に
より決定された物理ブロックの面積と、その物理ブロッ
クに対し予め設定されている形状生成パラメータとに基
づいて、物理ブロックの理論形状を算出するものであ
る。このとき、形状生成パラメータは、形状生成パラメ
ータ記憶部１３Ｃから読み出される。なお、本実施形態
では、理論形状算出部３４により算出される物理ブロッ
クの理論形状は矩形に限定されている。
【００３９】配置処理部（配置部）３５は、ポイントデ
バイス２５を通じて指定・入力された実装領域上の所定
位置〔例えば図７（ａ）の位置Ｐ１参照〕に、物理ブロ
ックを配置する処理を行なうものである。この物理ブロ
ックは、面積算出部３３で決定された面積を有するとと
もに、理論形状算出部３４で算出された理論形状（矩
形）を有している。この配置処理部３５による配置結果
は、実装領域管理部１４に記憶される。
【００４０】形状変更部３６は、実装領域管理部１４で
管理されている情報を参照し配置処理部３５により配置
された物理ブロックが既配置の物理ブロックと重合する
場合、今回配置した物理ブロックと既配置の物理ブロッ
クとの優先度を優先度管理部１３Ｄから読み出し、優先
度の低い方の物理ブロックから重合部分を削除し、その
優先度の低い方の物理ブロックの形状を、その物理ブロ
ックの面積を面積算出部３３による決定面積にするよう
に且つ優先度の高い方の物理ブロックと重合しないよう
に自動的に変更するものである。この形状変更部３６に
よる変更結果は、実装領域管理部１４に記憶される。
【００４１】評価部３７は、面積算出部３３で決定され
た面積，理論形状算出部３４で算出された形状の値（矩
形の縦寸法や横寸法）もしくは形状変更部３６による変
更結果を、評価式記憶部１３Ｂから読み出した評価式に
代入することにより、各物理ブロックの面積や形状を評
価するものであり、実際には図１（ｂ）に示すごとく算
出式生成部４１（後述）および演算処理部４２（後述）
により構成されている。なお、評価式は、後述するごと
く、面積算出部３３で決定された面積，理論形状算出部
３４で算出された形状の値（矩形の縦寸法や横寸法）も
しくは形状変更部３６による変更結果を変数として有す
るものである。
【００４２】表示制御部３８は、理論形状算出部３４に
より得られた物理ブロックの理論形状や、形状変更部３
６による変更結果や、評価部３７による評価結果をディ
スプレイ装置２４に表示すべく、このディスプレイ装置
２４の表示状態を制御するものである。モード設定部３
９は、オペレータによりキーボードエディタ２２を通じ
て入力される指示に応じて、形状変更部３７による既配
置の物理ブロックの形状変更／評価結果表示を行なうか
否かを設定するためのものである。つまり、このモード
設定部３９は、配置処理部３５によって優先度の高い物
理ブロックが配置されその物理ブロックが既配置の物理
ブロックと重合する際、既配置の物理ブロックの形状変
更とその形状変更後の評価結果表示とを行なうモード
（調整モード）と、これらの形状変更および評価結果表
示を抑止するモード（抑止モード）とのいずれか一方の
モードを選択して設定可能にするものである。
【００４３】なお、上述した面積算出部３３，理論形状
算出部３４および評価部３７は、実際には、図１（ｂ）
に示すような回路構成により共通化されている。つま
り、ＣＰＵ２３には、面積算出部３３，理論形状算出部
３４および評価部３７としての機能を実現すべく算出式
生成部４１および演算処理部４２がそなえられている。
これらの算出式生成部４１および演算処理部４２が面積
算出部３３として機能する際、算出式生成部４１は、面
積算出式記憶部１３Ａから読み出された面積算出式（主
な部品点数を表す変数を記述可能な式）における変数を
部品数算出部３２からの実際の部品点数に置き換えた式
を生成し、演算処理部４２が、算出式生成部４１で生成
された式の計算結果を求めるようになっている。このよ
うな構成により、論理変更や分割変更があった場合に、
フロアプラン装置内で物理ブロックの面積再計算要求を
自動的に発行して、各物理ブロックごとの面積を再計算
することが可能になる。
【００４４】また、算出式生成部４１および演算処理部
４２が理論形状算出部３４として機能する際には、算出
式生成部４１は、形状生成パラメータ記憶部１３Ｃから
読み出された形状生成パラメータと面積算出部３３で決
定された面積とに基づいて、矩形の縦横の長さを求める
式を生成し、演算処理部４２が、算出式生成部４１で生
成された式の計算結果を求めるようになっている。
【００４５】さらに、算出式生成部４１および演算処理
部４２が評価部３７として機能する際には、算出式生成
部４１は、評価式記憶部１３Ａから読み出された評価式
における変数を、面積算出部３３で決定された面積，理
論形状算出部３４で算出された形状の値（矩形の縦寸法
や横寸法）もしくは形状変更部３６による変更結果に置
き換えた式を生成し、演算処理部４２が、算出式生成部
４１で生成された式の計算結果を求めるようになってい
る。
【００４６】次に、図３〜図７を参照しながら、上述の
ごとく構成されたフロアプラン装置の動作について説明
する。ここで、図３は、本実施形態におけるフロアプラ
ン対象のＬＳＩ（設計対象回路）の回路構成を示し、図
４は、図３に示すＬＳＩの回路構成を論理回路分割エデ
ィタ２１により分割して得られるサブ回路（分割回路）
の構成例を示す。
【００４７】例えば図３に示すような構成のフロアプラ
ン対象のＬＳＩは、通常、階層設計されている。図３お
よび図４中、矩形のブロックは論理階層（符号１〜６）
を示し、丸印は最小回路単位であるリーフセルを示し、
ブロック間あるいはブロックと丸印との間の直線は階層
関係を示している。また、直線の上側オブジェクトが階
層的に上であり、直線の下側オブジェクトが階層的に下
である。なお、破線で示す部分は、論理変更によって追
加または削除された構成要素であることを示している。
【００４８】そして、本実施形態では、図１および図２
を参照しながら前述したフロアプラン装置により、いく
つかのリーフセルをグループ化したサブ回路（分割回
路）に対して、物理ブロックと呼ばれる、実装領域上の
サブ領域が割り当てられる。なお、一つのサブ回路が一
つの物理ブロックに対応する。回路分割時には、論理回
路分割エディタ２１によりディスプレイ装置２４におい
て図３に示すような回路構成図が表示され、ディスプレ
イ装置２４を参照したオペレータが、回路構成図の要素
である論理階層あるいはリーフセルを指定して論理回路
分割エディタ２１に指示することにより、フロアプラン
対象の回路がサブ回路に分割される。この分割結果は、
前述した通り、回路構成管理部１２や分割回路管理部１
３Ｅで管理される。
【００４９】このとき、予め、全ての論理階層のそれぞ
れに対応する唯一のサブ回路を対応付けてサブ回路を管
理することにより、追加された論理階層やリーフセルの
属するサブ回路が予約されることになる。即ち、下側の
論理階層のオブジェクトが上側の論理階層のオブジェク
トの属するサブ回路に属することを、省略時解釈のルー
ルとして規定しておく。これにより、下側の論理階層の
オブジェクトの属すべきサブ回路が予約されることにな
る。
【００５０】例えば、図４には、図３に示す回路を４つ
のサブ回路Ａ，Ｂ，Ｃ，Ｄに分割した例が示されている
が、この図４に示す例では、論理階層３の下側にリーフ
セルが追加された場合、そのリーフセルは、論理階層３
の属するサブ回路Ｃ、即ち、物理ブロックＣに追加され
る。同様に、論理階層４の下側に追加された論理階層６
とその論理階層６に属するリーフセルとは、論理階層４
の属するサブ回路Ｄ、即ち、物理ブロックＤに追加され
る。
【００５１】さて、次に、面積算出式および評価式の具
体例について説明する。設計対象回路がＬＳＩである場
合、リーフセルを構成する部品としては、ベーシックセ
ル，配線領域を加味したエリア，ピン，ネット，ファン
アウトなどがある。そこで、本実施形態では、これらの
部品情報を部品ライブラリ管理部１１に予め登録してお
き、サブ回路毎に、部品数算出部３２により、サブ回路
のエリア数（配線領域の面積に対応する）Ａ，サブ回路
の総ベーシックセル数Ｂ，サブ回路のピン数Ｐ，サブ回
路のネット数Ｎ，サブ回路のファンアウト数Ｆが、部品
ライブラリ管理部１１の情報に基づいて算出される。な
お、これらの値は全て算出されるわけではなく、面積を
算出するために必要なもの（面積算出式の変数となって
いるもの）のみが算出される。
【００５２】そして、面積算出部３３により、下記のよ
うな面積算出式（１）または（２）を用い、ベーシック
セル面積で換算された物理ブロック面積Ｓが算出され
る。例えば、 Ｓ＞２．０＊Ｂ 且つ Ｓ＜２．２＊Ｂ （１） という面積算出式がオペレータにより与えられている場
合、サブ回路の総ベーシック面積Ｂの変更を検出した時
点で、面積算出部３３により、（１）式を満たす物理ブ
ロック面積Ｓが算出される。
【００５３】また、面積算出式（２）として、 Ｓ＝１．０＊Ｂ＋０．１＊Ｆ （２） が与えられている場合、生のベーシックセル面積Ｂに、
ファンアウト毎の配線領域として０．１ベーシックセル
面積を加えた値が、物理ブロック面積Ｓとして算出され
ることになる。
【００５４】なお、ここでは、総ベーシック面積Ｂやフ
ァンアウト数Ｆを用いた面積算出式を示しているが、総
ベーシック面積Ｂ，エリア数Ａ，ピン数Ｐ，ネット数
Ｎ，ファンアウト数Ｆを一つ以上組み合わせたものを変
数としてもつ面積算出式により面積を算出することもで
きる。また、面積算出式（１）のように、物理ブロック
の必要面積Ｓを算出する式に幅（範囲）をもたせ、算出
結果Ｓに対して幅をもたせることにより、面積再計算に
よる図形形状変更が頻繁に行なわれないようにすること
ができる。
【００５５】一方、評価式としては面積算出式と同様の
式を指定することもできるが、本実施形態の評価部３７
は、例えば下記の評価式（３）を用いて、物理ブロック
の形状を評価する。このとき、評価部３７は、理論形状
算出部３４により得られた形状、もしくは、形状変更部
３６により得られた変更後の形状に基づき、物理ブロッ
クの最も細い幅の実寸ＭＩＮＷと、物理ブロックの最も
低い高さＭＩＮＨを求め、 ＭＩＮＷ＞８．０μm 且つ ＭＩＮＨ＞２０．０μm （３） という評価式（３）を満たすか否かを、判断することに
より、物理ブロックの形状を評価する。なお、この評価
式（３）は、定数との比較式であるが、方向を指定した
物理ブロック間のネット数や配線間隔などを変数として
指定し、評価式の中に挿入することもできる。
【００５６】次に、図５に示すフローチャート（ステッ
プＳ１〜Ｓ１４）を参照しながら、本実施形態のフロア
プラン装置による物理ブロック形状決定手順（本実施形
態のフロアプラン装置の動作）について説明する。フロ
アプランを行なう場合、まず、オペレータの指示により
サブ回路の初期構成もしくはサブ回路の構成変更を決定
する（ステップＳ１）。具体的には、論理回路分割エデ
ィタ２１を介して指定データが入力される。この時点
で、図４により説明したような回路分割を完了してお
り、実装対象の最小回路単位であるリーフセルはいずれ
かのサブ回路に属し、サブ回路は物理ブロックと１対１
に対応している。また、物理ブロック管理部１３には、
面積算出式，評価式，形状，優先度などのパラメータと
して全物理ブロックに共通な省略値（デフォルト値）が
設定されている。
【００５７】前述のごとくサブ回路の初期構成もしくは
サブ回路の構成変更が決定されると（ステップＳ１）、
最小回路単位認識部３１において、回路構成管理部１２
および分割回路管理部１３Ｅに記憶されている情報に基
づき、各サブ回路を構成する最小回路単位（リーフセ
ル）を認識した後、部品数算出部３２において、最小回
路単位認識部３１により認識された最小回路単位を構成
する部品の点数を部品ライブラリ管理部１１から得て、
各サブ回路における部品毎の総数（前述の値Ｂ，Ａ，
Ｐ，Ｎ，Ｆのうちの必要なもの）を算出する（ステップ
Ｓ２）。
【００５８】そして、全ての物理ブロックに対する処理
を開始し、ステップＳ３で全ての物理ブロックに対する
処理を行なったか否かを判断する。ここで全ての物理ブ
ロックに対する処理を行なったと判断された場合（ＹＥ
Ｓルート）には、処理を終了するが、未処理の物理ブロ
ックが存在する場合（ＮＯルート）には、次のステップ
Ｓ４へ移行する。
【００５９】オペレータが、物理ブロックのパラメータ
の変更を要求する場合（ステップＳ４からＹＥＳルー
ト）、キーボードエディタ２２を通じて、物理ブロック
管理部１３における各種パラメータ（面積算出式，評価
式，形状，優先度等）を変更する（ステップＳ５）。パ
ラメータを変更しない場合（ステップＳ４からＮＯルー
ト）もしくはステップＳ５でパラメータ変更を行なった
後、物理ブロックの面積，理論形状，評価式の計算を行
ない、ディスプレイ装置２４を介して物理ブロックの形
状と評価結果とをオペレータに通知する（ステップＳ
６）。未だ物理ブロックが配置されていない初期状態で
は、例えば図６に示すような画面がディスプレイ装置２
４で表示されることになる。図６には、実装領域と各サ
ブ回路を実現する物理ブロックＢ１〜Ｂ１０とを表示し
た画面例が示されている。初期状態の表示では、物理ブ
ロックＢ１〜Ｂ１０は未だ配置されておらず、これらの
物理ブロックＢ１〜Ｂ１０の形状は理論形状（矩形）で
表示されている。
【００６０】ステップＳ６での動作をより具体的に説明
すると、面積算出部３３において、部品数算出部３２に
より算出された部品毎の総数を、面積算出式記憶部１３
Ａから読み出した面積算出式に代入することにより、各
物理ブロックの面積が算出・決定される。この後、理論
形状算出部３４において、面積算出部３３により決定さ
れた物理ブロックの面積と、その物理ブロックに対し予
め設定されている形状生成パラメータとに基づいて、物
理ブロックの理論形状（矩形）が算出される。また、評
価部３７において、面積算出部３３で決定された面積や
理論形状算出部３４で算出された形状の値（矩形の縦寸
法や横寸法）を、評価式記憶部１３Ｂから読み出した評
価式に代入することにより、各物理ブロックの面積や形
状が評価される。そして、表示制御部３８によって、理
論形状算出部３４で得られた物理ブロックの理論形状
や、評価部３７による評価結果がディスプレイ装置２４
に表示される。
【００６１】ディスプレイ装置２４の画面を参照したオ
ペレータは、ポイントデバイス２５を用い、ディスプレ
イ装置２４の画面上で、配置対象の物理ブロックとその
物理ブロックを配置したい実装領域上の位置〔例えば図
７（ａ）の位置Ｐ１参照〕とを指定する（ステップＳ
７）。この指定に伴って、配置処理部３５により指定物
理ブロックを指定位置に配置する処理が行なわれ、その
配置結果が実装領域管理部１４に記憶される。
【００６２】このとき、オペレータが指定物理ブロック
を既配置の他の物理ブロックと重ならないように配置位
置を指定したか否か、即ち、指定物理ブロックが既配置
の物理ブロックと重なるか否かを判断し（ステップＳ
８）、重ならない場合（ＮＯルート）にはステップＳ３
へ戻る。一方、重なる場合（ＹＥＳルート）には、今回
指定された物理ブロックに対し、重なり合った他の物理
ブロックの優先度の方が高いか否かを判断する（ステッ
プＳ９）。このステップＳ９の判断は、本実施形態では
形状変更部３６により行なわれる。
【００６３】ステップＳ９において他の物理ブロックの
優先度の方が高いと判断された場合（ＹＥＳルート）に
は、ステップＳ１０とＳ１１とのループ処理がフロアプ
ラン装置の内部（形状変更部３６）で行なわれ、面積が
面積算出部３３での決定面積を満足した時点（ステップ
Ｓ１１からＹＥＳルート）で、評価部３７において評価
式に基づく評価が行なわれ、物理ブロックの変更後の形
状と評価結果とが、表示制御部３８によりディスプレイ
装置２４で表示され、オペレータに通知される（ステッ
プＳ１２）。その評価結果に対してオペレータが満足し
ない場合には、ステップＳ４またはステップＳ７に戻る
一方、満足した場合にはステップＳ３に戻る。
【００６４】ここで、図７（ａ）および図７（ｂ）を参
照しながら、ステップＳ１０およびＳ１１の処理（即
ち、形状変更部３６の動作）についてより詳細に説明す
る。なお、図７（ａ）および図７（ｂ）は、本実施形態
における物理ブロックの形状自動調整手順（形状変更過
程）を説明するための図である。形状変更部３６におい
ては、優先度の低い、今回配置した物理ブロックの形状
が、その物理ブロックの面積を面積算出部３３での決定
面積にするように且つ優先度の高い方の物理ブロックと
重合しないように自動的に変更される。
【００６５】例えば図７（ａ）に示すように、物理ブロ
ックＢ１，Ｂ２が既に配置されているところに、指定位
置Ｐ１（物理ブロックＢ１の左上頂点）に物理ブロック
Ｂ３の左上頂点が位置するように、理論形状の物理ブロ
ックＢ３を配置する場合、物理ブロックＢ３と既配置の
物理ブロックＢ１，Ｂ２は重なり合ってしまう。このと
き、物理ブロックＢ３の優先度が物理ブロックＢ１，Ｂ
２の優先度よりも低い場合、本実施形態の形状変更部３
６の機能により、図７（ｂ）に示すように、まず、物理
ブロックＢ３から、物理ブロックＢ１，Ｂ２と重なり合
った部分（重合領域）を削除する。このように重合領域
を削除することにより物理ブロックＢ３の面積は重合領
域の分だけ減ってしまうので、本実施形態では、図７
（ｂ）に矢印Ａ１で示す方向へ物理ブロックＢ３を拡大
するようにこの物理ブロックＢ３の形状を変更し、物理
ブロックＢ３として必要な面積（面積算出部３３での決
定面積）を確保する。この結果、物理ブロックＢ３は、
理論形状（矩形）ではない多角形形状を有する物理ブロ
ックＢ３′に変更される。
【００６６】このように、形状変更部３６では、物理ブ
ロックどうしを重ねて配置した場合にその重合領域を専
有する物理ブロックを優先度に従って一つに限定し、重
合領域を専有しない物理ブロックから重なり領域の面積
を差し引き、指定面積になるように自動的に物理ブロッ
クの形状が変更される。なお、図７（ｂ）では、物理ブ
ロックＢ３の縦方向の長さを固定し、且つ、矢印Ａ１方
向へ物理ブロックＢ３を拡大するような形状変更指定を
オペレータが行なった場合を示しているが、当然、本発
明は、これに限定されるものではなく、物理ブロックの
横方向の長さを固定し物理ブロックを縦方向のみに拡大
してもよいし、物理ブロックを縦横両方向に拡大しても
よい。
【００６７】一方、ステップＳ９において他の物理ブロ
ックの優先度の方が低いと判断された場合（ＮＯルー
ト）には、モード設定部３９により設定されているモー
ドが、調整モードであるか抑止モードであるかを判断す
る（ステップＳ１３）。調整モード、即ちステップＳ７
で今回配置した物理ブロックの影響を受けた他の物理ブ
ロックを直ちに調整するモードが設定されている場合
（ＹＥＳルート）、形状変更部３６において、より優先
度の低い物理ブロックの形状調整を行なう（ステップＳ
１４）。この形状調整は、前述したステップＳ１０およ
びＳ１１と同様のループ処理によって実行される。ま
た、前述したステップＳ１２と同様、形状調整結果に対
する評価も評価部３７によって成され、その評価結果が
ディスプレイ装置２４で表示される。
【００６８】なお、本実施形態では、各物理ブロックに
対し異なる優先度を設定して同じ優先度をもつ物理ブロ
ックが存在しないように、つまり、優先関係がループし
ないよう制御しているので、物理ブロックの形状調整に
際しては、優先度の高い物理ブロックから順に処理して
いけばよい。また、モード設定部３９により抑止モード
が設定されている場合（ステップＳ１３からＮＯルー
ト）には、ステップＳ３に戻る。従って、抑止モードの
設定中は、編集途中における形状決定時に無駄な演算を
行なうことが抑止される。
【００６９】一つの物理ブロックの位置と形状とが決定
されると、ステップＳ３に戻り、形状決定すべき物理ブ
ロックがなくなったと判断された場合（ＹＥＳルート）
に、本実施形態のフロアプラン装置による処理を終了す
る。また、本実施形態のフロアプラン装置では、既に全
ての物理ブロックが配置されている状態で論理変更やサ
ブ回路の構成変更が生じた場合、または、物理ブロック
の配置位置の変更要求がオペレータによって生じた場合
（ステップＳ１参照）にも、図５に示したフローチャー
トと同様の手順に従って、物理ブロックの形状が調整し
直される。このとき、面積算出部３３では、面積算出式
記憶部１３Ａに記憶しておいた面積算出式（物理ブロッ
ク毎に面積を求めた式）を用いて自動的に再計算を行な
い、面積を算出し直す。
【００７０】さらに、図８に示した様々な形状／面積の
物理ブロックＢ１〜Ｂ１０を、上述した本実施形態のフ
ロアプラン装置を用いて実装領域内に配置した例を図１
０に示す。なお、図８に示す物理ブロックＢ１〜Ｂ１０
と、図６や図７（ａ），（ｂ）に示す物理ブロックＢ１
〜Ｂ１０とは、異なる条件で生成されたもので、それら
の形状は異なっている。この図１０に示す実装領域内に
おいて、物理ブロックＢ１〜Ｂ４は図９に示した例と同
じ位置に配置されているが、物理ブロックＢ５およびＢ
６は図９に示した例と異なる位置に配置されている。こ
こで、物理ブロックＢ５は、単に物理ブロックＢ２に隣
接する位置を指定して配置されただけであり、同様に、
物理ブロックＢ６は、単に物理ブロックＢ５に隣接する
位置を指定して配置されただけであり、本実施形態のフ
ロアプラン装置の特徴的な機能は使用していない。
【００７１】このように物理ブロックＢ１〜Ｂ６を配置
した後、本実施形態のフロアプラン装置の特徴的な機能
を使用して物理ブロックＢ７〜Ｂ１０を配置した結果が
図１０に示されている。つまり、物理ブロックＢ７は、
物理ブロックＢ４の直下に隣接する位置を指定して配置
され、物理ブロックＢ３と重なった部分の面積だけ下方
へ拡張されている。また、物理ブロックＢ８は、物理ブ
ロックＢ２，Ｂ５，Ｂ６と重なる位置を指定して配置さ
れ、これらの物理ブロックＢ２，Ｂ５，Ｂ６と重なった
部分の面積だけ下方へ拡張されている。同様に、物理ブ
ロックＢ９は、物理ブロックＢ７に隣接し且つ物理ブロ
ックＢ３の直下に隣接する位置を指定して配置され、物
理ブロックＢ８と重なった部分の面積だけ下方へ拡張さ
れている。さらに、物理ブロックＢ１０は、実装領域の
最下方の位置で物理ブロックＢ７およびＢ９と重なる位
置を指定して配置され、これらの物理ブロックＢ７およ
びＢ９と重なった部分の面積だけ右方へ拡張されてい
る。
【００７２】その結果、図１０に示す通り、物理ブロッ
クＢ１〜Ｂ１０は、実装領域内に極めて効率よく高密度
で配置されることになる。そして、未使用領域（斜線領
域参照）は、図９に示した例と異なり、複数の位置に分
散した状態ではなく、１つの大きな領域にすることがで
きるので、その未使用領域に新たな物理ブロックを配置
できる。その新たな物理ブロックの大きさや形状は、従
来ほど限定されることがなく、様々なタイプの物理ブロ
ックを配置でき、実装設計に際して回路部品をより高密
度に配置することができる。
【００７３】このように、本発明の一実施形態としての
フロアプラン装置によれば、例えば設計対象回路がＬＳ
Ｉである場合、最小回路単位を成す部品として、ベーシ
ックセルのみならず、配線領域を加味したエリア，ピ
ン，ネット，ファンアウトを考慮しながら物理ブロック
の面積を自動的に決定することができる。つまり、実際
のサブ回路に十分に対応した面積をもつ物理ブロックを
自動的に生成でき、精度上の問題を生じることがなく、
実装設計に際して回路部品を高密度に配置することがで
きる。
【００７４】また、回路分割が行なわれ、サブ回路に対
して面積算出のための式と形状生成のためのパラメータ
とが指定されると、サブ回路毎に自動的に物理ブロック
の面積および理論形状（矩形）が決定されディスプレイ
装置２４に表示されるので、オペレータは、ディスプレ
イ装置２４を参照することにより、自動的に決定された
面積および理論形状を有する物理ブロックを確認するこ
とができる。
【００７５】面積および理論形状を決定された物理ブロ
ックを配置する際、予め物理ブロック毎に優先度を設定
することにより、物理ブロックを他の物理ブロックと重
なるように配置することを許容できるため、オペレーシ
ョン上は物理ブロックの形状をあくまで矩形として取り
扱いながら、実形状としては矩形以外の形状（多角形）
を物理ブロックに与えることができる。このとき、各物
理ブロックの優先度と、重合する他の物理ブロックの情
報と、配置対象の物理ブロックの指定面積とに基づい
て、配置対象の物理ブロックの形状が自動的に変更され
る。従って、物理ブロックが実装領域上に極めて効率よ
く配置され、回路の高密度化に対応しながら信号遅延の
問題も確実に解消することができる。
【００７６】さらに、回路設計における論理変更に伴
い、フロアプランの変更の必要の有無が、予めオペレー
タが登録した面積算出式および評価式を用いて演算処理
を実行することによって判定され、その判定結果に基づ
いて物理ブロックの面積／形状の変更を自動的に行なっ
たり、その判定結果をオペレータに通知したりすること
ができる。
【００７７】また、本実施形態では、物理ブロックの理
論形状を矩形のみに限定することにより、理論形状算出
部３４での物理ブロックの理論形状の算出・決定を極め
て容易に行なえ、演算時間を大幅に短縮することができ
る。さらに、決定された物理ブロックの面積や形状が評
価式により自動的に評価され、その評価結果がディスプ
レイ装置２４に表示されるので、オペレータは、ディス
プレイ背相知２４を参照することにより、物理ブロック
の面積や形状の評価結果を確認して、その評価結果に応
じた処理（分割状態の変更等）を行なうか否かを極めて
容易に判断することができる。
【００７８】なお、本発明は上述した実施形態に限定さ
れるものではなく、本発明の趣旨を逸脱しない範囲で種
々変形して実施することができる。例えば、上述した実
施形態では、設計対象回路がＬＳＩ(Large Scale Integ
ration）である場合について説明しているが、本発明
は、これに限定されるものではなく、設計対象回路がＰ
ＣＢ（Printed Circuit Board)等の異なる形式の回路で
あっても同様に適用され、上述した実施形態と同様の作
用効果を得ることができる。
【００７９】
【発明の効果】以上詳述したように、本発明のフロアプ
ラン装置（請求項１〜６）およびフロアプラン方法（請
求項７，８）並びにフロアプランプログラムを記録した
コンピュータ読取可能な記録媒体（請求項９，１０）に
よれば、以下のような効果ないし利点を得ることができ
る。
【００８０】（１）例えば設計対象回路がＬＳＩである
場合、最小回路単位を成す部品としてベーシックセルの
みならず配線領域，ピン，ネット，ファンアウトなども
考慮しながら物理ブロックの面積を自動的に決定するこ
とができる。つまり、実際のサブ回路に十分に対応した
面積をもつ物理ブロックを自動的に生成でき、精度上の
問題を生じることがなく、実装設計に際して回路部品を
高密度に配置することが可能になる（請求項１〜１
０）。
【００８１】（２）自動的に決定された物理ブロックの
面積とその物理ブロックに対して予め設定された形状生
成パラメータとに基づいて物理ブロックの理論形状が自
動的に算出され、その算出結果が表示部に表示されるの
で、オペレータは、表示部を参照することにより、自動
的に決定された面積および理論形状を有する物理ブロッ
クを確認することができる（請求項１，７，９）。
【００８２】（３）物理ブロックを実装領域上の指定位
置に配置した際に既配置の物理ブロックと重合した場
合、物理ブロックもしくは既配置の物理ブロックのいず
れか一方から重合部分を削除し、重合部分を削除された
物理ブロックの形状を変更して所定の面積を確保するこ
とにより、矩形以外の物理ブロックも自動的に生成でき
る。従って、オペレーション上はあくまで矩形の物理ブ
ロックを扱いながら、実形状としては矩形以外の形状を
与えることができ、物理ブロックが実装領域上に極めて
効率よく配置され、回路の高密度化に対応しながら信号
遅延の問題も確実に解消することができる（請求項１，
２，７〜１０）。
【００８３】（４）既配置の物理ブロックの形状変更を
抑止するモードを設定可能に構成することにより、編集
途中における形状決定時に無駄な演算が行なわれること
を抑止できる（請求項３）。 （５）物理ブロックの理論形状を矩形に限定することに
より、物理ブロックの理論形状の算出・決定を極めて容
易に行なえ、演算時間を大幅に短縮することができる
（請求項４）。
【００８４】（６）設計対象回路の分割変更時または論
理変更時には、面積算出式記憶部に記憶されている面積
算出式を用いて物理ブロックの面積を再計算することに
より、分割変更または論理変更に伴う物理ブロックの面
積を求め直すことができる（請求項５）。 （７）自動的に算出された物理ブロックの面積や形状を
所定の評価式に基づいて自動的に評価し、その評価結果
が表示部に表示されるので、オペレータは、表示部を参
照することにより、物理ブロックの面積や形状の評価結
果を確認して、その評価結果に応じた処理（分割状態の
変更等）を行なうか否かを極めて容易に判断することが
できる（請求項６）。
【図面の簡単な説明】
【図１】（ａ），（ｂ）はいずれも本発明の一実施形態
としてのフロアプラン装置を示すもので、（ａ）はその
機能構成を示すブロック図、（ｂ）はその要部（面積算
出部，理論形状算出部，評価部）の構成を示すブロック
図である。
【図２】本実施形態のフロアプラン装置のハードウエア
構成を示すブロック図である。
【図３】本実施形態におけるフロアプラン対象のＬＳＩ
の回路構成を示す図である。
【図４】図３に示すＬＳＩの回路構成を分割して得られ
るサブ回路（分割回路）の構成例を示す図である。
【図５】本実施形態のフロアプラン装置による物理ブロ
ック形状決定手順を説明するためのフローチャートであ
る。
【図６】実装領域と各サブ回路を実現する物理ブロック
とを表示した画面例を示す図である。
【図７】（ａ），（ｂ）は本実施形態における物理ブロ
ックの形状自動調整手順（形状変更過程）を説明するた
めの図である。
【図８】サブ回路毎に設定された物理ブロックの例を示
す図である。
【図９】従来のフロアプラン手法により図８に示す物理
ブロックを実装領域に配置した例を示す図である。
【図１０】本実施形態のフロアプラン装置を用いて図８
に示す物理ブロックを実装領域に配置した例を示す図で
ある。
【符号の説明】
１１ 部品ライブラリ管理部（部品情報記憶部） １２ 回路構成管理部 １３ 物理ブロック管理部 １３Ａ 面積算出式記憶部 １３Ｂ 評価式記憶部 １３Ｃ 形状生成パラメータ記憶部 １３Ｄ 優先度管理部（優先順位記憶部） １３Ｅ 分割回路管理部 １４ 実装領域管理部 ２１ 論理回路分割エディタ ２２ キーボードエディタ ２３ ＣＰＵ ２４ ディスプレイ装置（表示部） ２５ ポイントデバイス ２６ データメモリ ２７ データバス ３１ 最小回路単位認識部（回路単位認識部） ３２ 部品数算出部 ３３ 面積算出部 ３４ 理論形状算出部 ３５ 配置処理部（配置部） ３６ 形状変更部 ３７ 評価部 ３８ 表示制御部 ３９ モード設定部 ４１ 算出式生成部 ４２ 演算処理部

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 設計対象回路を実装すべく、該設計対象
    回路を分割して得られたサブ回路毎に、各サブ回路を実
    装領域上で実装するために必要な面積を有する物理ブロ
    ックを決定してから、該物理ブロックを該実装領域上に
    配置するフロアプラン装置であって、 各サブ回路を構成する回路単位を認識する回路単位認識
    部と、 回路単位毎にその回路単位を構成する各種部品の数を記
    憶する部品情報記憶部と、 該回路単位認識部により認識された回路単位を構成する
    各種部品の数を該部品情報記憶部から得て、各サブ回路
    における前記各種部品毎の総数を算出する部品数算出部
    と、 該部品数算出部により算出された前記各種部品毎の総数
    に基づいて、該物理ブロックの面積を算出・決定する面
    積算出部と、 該面積算出部により決定された該物理ブロックの面積
    と、該物理ブロックに予め設定されている形状生成パラ
    メータとに基づいて、該物理ブロックの理論形状を算出
    する理論形状算出部と、 該理論形状算出部により得られた該物理ブロックの理論
    形状を表示部に表示させる表示制御部と、 該理論形状算出部により得られた理論形状を有する該物
    理ブロックを、該実装領域上の指定位置に配置する配置
    部と、 該配置部により配置された該物理ブロックが既配置の物
    理ブロックと重合する場合、該物理ブロックもしくは該
    既配置の物理ブロックのいずれか一方から重合部分を削
    除し、該重合部分を削除された物理ブロックの形状を、
    当該物理ブロックの面積を該面積算出部により決定され
    た面積にするように且つ該重合部分を削除しなかった他
    方の物理ブロックと重合しないように変更する形状変更
    部とをそなえたことを特徴とする、フロアプラン装置。
  2. 【請求項２】 物理ブロック毎に予め設定された優先順
    位を記憶する優先順位記憶部をそなえ、 該形状変更部が、該優先順位保持部に保持されている優
    先順位に基づき、該重合部分を削除して形状を変更すべ
    き物理ブロックを決定することを特徴とする、請求項１
    記載のフロアプラン装置。
  3. 【請求項３】 該形状変更部による該既配置の物理ブロ
    ックの形状変更を抑止するモードを設定するモード設定
    部をそなえたことを特徴とする、請求項１または請求項
    ２に記載のフロアプラン装置。
  4. 【請求項４】 該理論形状算出部により算出される該物
    理ブロックの理論形状が矩形に限定されていることを特
    徴とする、請求項１〜請求項３のいずれかに記載のフロ
    アプラン装置。
  5. 【請求項５】 該物理ブロックの面積を算出する際に用
    いる面積算出式を記憶する面積算出式記憶部をそなえ、 該面積算出部が、該設計対象回路の分割変更時または論
    理変更時には、該面積算出式記憶部に記憶されている前
    記面積算出式を用いて該物理ブロックの面積を再計算す
    ることを特徴とする、請求項１記載のフロアプラン装
    置。
  6. 【請求項６】 該物理ブロックの面積／形状を評価する
    ための評価式を記憶する評価式記憶部と、 該物理ブロックの面積／形状を、該評価式記憶部に記憶
    されている前記評価式に基づいて評価する評価部と、 該評価部による評価結果を表示部に表示させる表示制御
    部とをそなえたことを特徴とする、請求項１記載のフロ
    アプラン装置。
  7. 【請求項７】 設計対象回路を実装すべく、該設計対象
    回路を分割して得られたサブ回路毎に、各サブ回路を実
    装領域上で実装するために必要な面積を有する物理ブロ
    ックを決定してから、該物理ブロックを該実装領域上に
    配置するフロアプラン方法であって、 該サブ回路毎にそのサブ回路を成す回路単位を認識し、 認識された該回路単位毎にその回路単位を構成する各種
    部品の数を得て、各サブ回路における各種部品毎の総数
    を算出し、 その各種部品毎の総数に基づいて該物理ブロックの面積
    を算出・決定し、 該物理ブロックの面積と該物理ブロックに予め設定され
    ている形状生成パラメータとに基づいて、該物理ブロッ
    クの理論形状を算出し、 算出された該物理ブロックの理論形状を表示部に表示す
    るとともに、 算出された理論形状を有する該物理ブロックを該実装領
    域上の指定位置に配置した際に既に配置されている他の
    物理ブロックと重合する場合、該物理ブロックもしくは
    該他の物理ブロックのいずれか一方について重合部分を
    削除し、該重合部分を削除された物理ブロックの形状
    を、当該物理ブロックの面積を決定された面積にするよ
    うに且つ該重合部分を削除しなかった他方の物理ブロッ
    クと重合しないように変更することを特徴とする、フロ
    アプラン方法。
  8. 【請求項８】 物理ブロック毎に予め設定された優先順
    位に基づき、該重合部分を削除して形状を変更すべき物
    理ブロックを決定することを特徴とする、請求項７記載
    のフロアプラン方法。
  9. 【請求項９】 設計対象回路を実装すべく、コンピュー
    タにより、該設計対象回路を分割して得られたサブ回路
    毎に、各サブ回路を実装領域上で実装するために必要な
    面積を有する物理ブロックを決定してから、該物理ブロ
    ックを該実装領域上に配置するためのフロアプランプロ
    グラムを記録したコンピュータ読取可能な記録媒体であ
    って、 該フロアプランプログラムが、 各サブ回路を構成する回路単位を認識する回路単位認識
    部、 該回路単位認識部により認識された回路単位を構成する
    各種部品の数を得て、各サブ回路における前記各種部品
    毎の総数を算出する部品数算出部、 該部品数算出部により算出された前記各種部品毎の総数
    に基づいて、該物理ブロックの面積を算出・決定する面
    積算出部、 該面積算出部により決定された該物理ブロックの面積
    と、該物理ブロックに予め設定されている形状生成パラ
    メータとに基づいて、該物理ブロックの理論形状を算出
    する理論形状算出部、 該理論形状算出部により得られた該物理ブロックの理論
    形状を表示部に表示させる表示制御部、 該理論形状算出部により得られた理論形状を有する該物
    理ブロックを、該実装領域上の指定位置に配置する配置
    部、および、 該配置部により配置された該物理ブロックが既に配置さ
    れている他の物理ブロックと重合する場合、該物理ブロ
    ックもしくは該他の物理ブロックのいずれか一方につい
    て重合部分を削除し、該重合部分を削除された物理ブロ
    ックの形状を、当該物理ブロックの面積を該面積算出部
    により決定された面積にするように且つ該重合部分を削
    除しなかった他方の物理ブロックと重合しないように変
    更する形状変更部として、該コンピュータを機能させる
    ことを特徴とする、フロアプランプログラムを記録した
    コンピュータ読取可能な記録媒体。
  10. 【請求項１０】 該フロアプランプログラムが、該コン
    ピュータを該形状変更部として機能させる際に、物理ブ
    ロック毎に予め設定された優先順位に基づき、該重合部
    分を削除して形状を変更すべき物理ブロックを決定させ
    ることを特徴とする、請求項９記載のフロアプランプロ
    グラムを記録したコンピュータ読取可能な記録媒体。
JP10106279A 1998-04-16 1998-04-16 フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体 Withdrawn JPH11306208A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10106279A JPH11306208A (ja) 1998-04-16 1998-04-16 フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体
US09/158,077 US6295633B1 (en) 1998-04-16 1998-09-22 Floor-planning technique applied to circuit design in which a circuit is divided automatically into sub-circuits that are equally matched with efficiently arranged physical blocks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10106279A JPH11306208A (ja) 1998-04-16 1998-04-16 フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体

Publications (1)

Publication Number Publication Date
JPH11306208A true JPH11306208A (ja) 1999-11-05

Family

ID=14429647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10106279A Withdrawn JPH11306208A (ja) 1998-04-16 1998-04-16 フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体

Country Status (2)

Country Link
US (1) US6295633B1 (ja)
JP (1) JPH11306208A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008139359A (ja) * 2006-11-30 2008-06-19 Fujitsu Ltd 地図データ処理方法及び装置
JP2009238129A (ja) * 2008-03-28 2009-10-15 Hitachi Information & Communication Engineering Ltd 半導体集積回路配置プログラム及び方法
JP2019204171A (ja) * 2018-05-21 2019-11-28 東芝情報システム株式会社 半導体集積回路のレイアウト設計装置及びレイアウト設計用プログラム

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124930A (ja) * 1998-10-19 2000-04-28 Sony Corp データ伝送制御装置及びデータ伝送方法
US6857116B1 (en) * 2000-11-15 2005-02-15 Reshape, Inc. Optimization of abutted-pin hierarchical physical design
US7065727B2 (en) * 2001-04-25 2006-06-20 Barcelona Design, Inc. Optimal simultaneous design and floorplanning of integrated circuit
US6530067B2 (en) * 2001-05-11 2003-03-04 Anaglobe Technology, Inc. Method for subdividing data of a layout
US6877148B1 (en) 2002-04-07 2005-04-05 Barcelona Design, Inc. Method and apparatus for routing an integrated circuit
US6980211B2 (en) * 2002-06-04 2005-12-27 Springsoft, Inc. Automatic schematic diagram generation using topology information
US20050086616A1 (en) * 2003-10-15 2005-04-21 Jim Wang Method for printed circuit board panelization
US7117456B2 (en) * 2003-12-03 2006-10-03 International Business Machines Corporation Circuit area minimization using scaling
CN102893710B (zh) * 2010-04-26 2016-04-27 泰科电子服务股份有限公司 Pcb天线布局
US8726214B2 (en) * 2012-04-19 2014-05-13 Ncku Research And Development Foundation Floorplanning method for an analog integrated circuit layout
US11363751B2 (en) * 2017-05-23 2022-06-14 Fuji Corporation Mounting order determination device, mounting order examination device, mounting order determination method, and mounting order examination method
US11163530B2 (en) * 2018-01-12 2021-11-02 Intel Corporation Programmable-logic-directed multiplier mapping
US10657297B2 (en) * 2018-06-01 2020-05-19 Mentor Graphics Corporation Part number consolidation in printed circuit board assembly design
US11191005B2 (en) * 2019-05-29 2021-11-30 At&T Intellectual Property I, L.P. Cyber control plane for universal physical space

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216962A (ja) 1992-02-06 1993-08-27 Nec Corp 領域見積り方式
JP2991598B2 (ja) 1993-09-09 1999-12-20 富士通株式会社 Ｌｓｉ設計装置及びｌｓｉ設計方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008139359A (ja) * 2006-11-30 2008-06-19 Fujitsu Ltd 地図データ処理方法及び装置
JP2009238129A (ja) * 2008-03-28 2009-10-15 Hitachi Information & Communication Engineering Ltd 半導体集積回路配置プログラム及び方法
JP2019204171A (ja) * 2018-05-21 2019-11-28 東芝情報システム株式会社 半導体集積回路のレイアウト設計装置及びレイアウト設計用プログラム

Also Published As

Publication number Publication date
US6295633B1 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
JPH11306208A (ja) フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体
US6671864B2 (en) Method and apparatus for using a diagonal line to measure an attribute of a bounding box of a net
US7055120B2 (en) Method and apparatus for placing circuit modules
US7971174B1 (en) Congestion aware pin optimizer
US7080336B2 (en) Method and apparatus for computing placement costs
US6848091B2 (en) Partitioning placement method and apparatus
US6957407B2 (en) Method and apparatus for detail routing using obstacle carving around terminals
US8166443B2 (en) Method of shield line placement for semiconductor integrated circuit, design apparatus for semiconductor integrated circuit, and design program for semiconductor integrated circuit
US8201128B2 (en) Method and apparatus for approximating diagonal lines in placement
US8984465B1 (en) Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design
US7171635B2 (en) Method and apparatus for routing
US6904580B2 (en) Method and apparatus for pre-computing placement costs
JPH11338892A (ja) セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体
JP2008204181A (ja) 解析支援システム並びにその方法，プログラム及び装置
US9213793B1 (en) Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks
US8239797B1 (en) Congestion aware block placement
JP2004502259A (ja) 階層型金属末端、包囲、および曝露をチェックする方法およびシステム
JPH10313058A (ja) 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法
US7003752B2 (en) Method and apparatus for routing
US20060225016A1 (en) Method and apparatus for laying out cells in a semiconductor device
JP2018073228A (ja) ケーブル配線プログラム、情報処理装置、およびケーブル配線方法
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US6496968B1 (en) Hierarchical wiring method for a semiconductor integrated circuit
US5757657A (en) Adaptive incremental placement of circuits on VLSI chip
JP5373304B2 (ja) 半導体集積回路配置プログラム及び方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705