JPH11305875A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH11305875A JPH11305875A JP10109443A JP10944398A JPH11305875A JP H11305875 A JPH11305875 A JP H11305875A JP 10109443 A JP10109443 A JP 10109443A JP 10944398 A JP10944398 A JP 10944398A JP H11305875 A JPH11305875 A JP H11305875A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- unit
- communication
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 複数の回路基板とマザーボードとの接続形態
を改良することにより、メンテナンス時の基板交換を容
易にすることができると共に、各ボードの配置の制約の
除去、マザーボードの配線の単純化および実装面積の少
スペース化を計るようにした通信装置を提供する。 【解決手段】 通信データの多重等を行うベースユニッ
トボードに、外部端末とのインタフェースとなる複数の
通信ユニットボードが接続され、このベースユニットボ
ードが装置全体のマザーボードに接続される。
を改良することにより、メンテナンス時の基板交換を容
易にすることができると共に、各ボードの配置の制約の
除去、マザーボードの配線の単純化および実装面積の少
スペース化を計るようにした通信装置を提供する。 【解決手段】 通信データの多重等を行うベースユニッ
トボードに、外部端末とのインタフェースとなる複数の
通信ユニットボードが接続され、このベースユニットボ
ードが装置全体のマザーボードに接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも、外部
端末とのインタフェース機能を有する第１の基板と、上
記第１の基板の通信処理を行う第２の基板と、上記第１
および第２の基板を制御する制御基板とを含む複数の回
路基板を母基板（以下、「マザーボード」という。）に
収容することにより所定のサービス機能を実現する通信
装置に係わり、詳しくは、上記複数の回路基板と上記母
基板との接続形態に関するものである。
端末とのインタフェース機能を有する第１の基板と、上
記第１の基板の通信処理を行う第２の基板と、上記第１
および第２の基板を制御する制御基板とを含む複数の回
路基板を母基板（以下、「マザーボード」という。）に
収容することにより所定のサービス機能を実現する通信
装置に係わり、詳しくは、上記複数の回路基板と上記母
基板との接続形態に関するものである。
【０００２】
【従来の技術】例えば、この種の通装装置では、マザー
ボードに接続される回路基板として、外部端末とのイン
タフェース機能を有する通信ボードと、この通信ボード
の通信処理（例えば、通信データの多重など）を行うベ
ースボードとを備えている。尚、ベースボードは、通信
ボードで共通する部分を１つに切り出し、そして、各通
信ボード毎に必要な回路を持っている。
ボードに接続される回路基板として、外部端末とのイン
タフェース機能を有する通信ボードと、この通信ボード
の通信処理（例えば、通信データの多重など）を行うベ
ースボードとを備えている。尚、ベースボードは、通信
ボードで共通する部分を１つに切り出し、そして、各通
信ボード毎に必要な回路を持っている。
【０００３】従来、この種の通信装置においては、マザ
ーボードに出せる物理的なピンの数（データバス）の関
係で、一方向側に集中すると、つまり片側に通信ボード
とベースボードを各々別々に接続すると、そのピンの数
が多くなって、マザーボード自体が大きくなってしまう
ため、一般的に、マザーボードの両側、つまり片側にベ
ースボード、もう片側に通信ボードという実装の仕方が
従来よくあるユニット接続形態である（図５参照）。
ーボードに出せる物理的なピンの数（データバス）の関
係で、一方向側に集中すると、つまり片側に通信ボード
とベースボードを各々別々に接続すると、そのピンの数
が多くなって、マザーボード自体が大きくなってしまう
ため、一般的に、マザーボードの両側、つまり片側にベ
ースボード、もう片側に通信ボードという実装の仕方が
従来よくあるユニット接続形態である（図５参照）。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ように、マザーボードを挟む形で接続させる場合（図５
参照）、メンテナンスの関係で、基板交換を行う際、通
信ボードとベースボードを抜く方向が異なるため、メン
テナンスがやりにくいという問題があった。
ように、マザーボードを挟む形で接続させる場合（図５
参照）、メンテナンスの関係で、基板交換を行う際、通
信ボードとベースボードを抜く方向が異なるため、メン
テナンスがやりにくいという問題があった。
【０００５】また、装置設計上、マザーボードが真ん中
にあるため、各ボードの配置に制約があるとともに、マ
ザーボードの配線が複雑になり、ボード数が多くなると
配線が困難になるという問題があった。そこで、本発明
では、上記問題を解決し、複数の回路基板とマザーボー
ドとの接続形態を改良することにより、メンテナンス時
の基板交換を容易にすることができると共に、各ボード
の配置の制約の除去、マザーボードの配線の単純化およ
び実装面積の少スペース化を計るようにした通信装置を
提供することを目的とする。
にあるため、各ボードの配置に制約があるとともに、マ
ザーボードの配線が複雑になり、ボード数が多くなると
配線が困難になるという問題があった。そこで、本発明
では、上記問題を解決し、複数の回路基板とマザーボー
ドとの接続形態を改良することにより、メンテナンス時
の基板交換を容易にすることができると共に、各ボード
の配置の制約の除去、マザーボードの配線の単純化およ
び実装面積の少スペース化を計るようにした通信装置を
提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、少なくとも、外部端末とのイン
タフェース機能を有する第１の基板と、前記第１の基板
の通信処理を行う第２の基板と、前記第１および第２の
基板を制御する制御基板とを含む複数の回路基板を母基
板に収容することにより所定のサービス機能を実現する
通信装置において、複数の前記第１の基板が前記第２の
基板に接続され、前記第２の基板が前記母基板に接続さ
れるような接続構造を有し、前記複数の第１の基板と前
記第２の基板とを前記母基板に対して一方向から挿抜可
能にしたことを特徴とする。
め、請求項１の発明は、少なくとも、外部端末とのイン
タフェース機能を有する第１の基板と、前記第１の基板
の通信処理を行う第２の基板と、前記第１および第２の
基板を制御する制御基板とを含む複数の回路基板を母基
板に収容することにより所定のサービス機能を実現する
通信装置において、複数の前記第１の基板が前記第２の
基板に接続され、前記第２の基板が前記母基板に接続さ
れるような接続構造を有し、前記複数の第１の基板と前
記第２の基板とを前記母基板に対して一方向から挿抜可
能にしたことを特徴とする。
【０００７】また、請求項２の発明は、請求項１の発明
において、前記第１の基板の挿入または抜去を指示する
挿入／抜去指示手段と、前記指示された挿入状態または
抜去状態を検出する挿入／抜去状態検出手段と、前記検
出結果に応じて、該当する前記第１の基板および第２の
基板の活性化処理または非活性化処理を行う基板活性／
非活性化処理手段とを具備することを特徴とする。ま
た、請求項３の発明は、請求項２の発明において、前記
基板活性／非活性化処理手段は、前記第２の基板に接続
される前記複数の第１の基板のすべての抜去状態が検出
された場合、前記複数の第１の基板および前記第２の基
板の非活性化処理を行い、前記複数の第１の基板および
前記第２の基板を他の回路基板に影響を与えずに抜去可
能な状態にすることを特徴とする。
において、前記第１の基板の挿入または抜去を指示する
挿入／抜去指示手段と、前記指示された挿入状態または
抜去状態を検出する挿入／抜去状態検出手段と、前記検
出結果に応じて、該当する前記第１の基板および第２の
基板の活性化処理または非活性化処理を行う基板活性／
非活性化処理手段とを具備することを特徴とする。ま
た、請求項３の発明は、請求項２の発明において、前記
基板活性／非活性化処理手段は、前記第２の基板に接続
される前記複数の第１の基板のすべての抜去状態が検出
された場合、前記複数の第１の基板および前記第２の基
板の非活性化処理を行い、前記複数の第１の基板および
前記第２の基板を他の回路基板に影響を与えずに抜去可
能な状態にすることを特徴とする。
【０００８】また、請求項４の発明は、請求項２または
３の発明において、前記第２の基板の非活性化処理後、
前記基板活性／非活性化処理手段は、前記第２の基板に
接続される前記複数の第１の基板のいずれか１つの挿入
状態が検出された場合、前記第２の基板および前記第１
の基板の活性化処理を行い、前記第２の基板および前記
第１の基板を運用状態にすることを特徴とする。
３の発明において、前記第２の基板の非活性化処理後、
前記基板活性／非活性化処理手段は、前記第２の基板に
接続される前記複数の第１の基板のいずれか１つの挿入
状態が検出された場合、前記第２の基板および前記第１
の基板の活性化処理を行い、前記第２の基板および前記
第１の基板を運用状態にすることを特徴とする。
【０００９】
【発明の実施の形態】最初に、本発明の全体概要につい
て説明する。
て説明する。
【００１０】本発明は、外部端末とのインタフェース機
能を有する複数の通信ユニットボードを通信データの多
重等を行うベースユニットボードに接続し、このベース
ユニットボードを装置全体のマザーボードに接続するよ
うな接続構造を有し、上記複数の通信ユニットボードと
上記ベースユニットボードとを上記マザーボードに対し
て一方向から挿抜可能にすることにより、メンテナンス
時の基板交換を容易にすることができると共に、各ボー
ドの配置の制約の除去、マザーボードの配線の単純化を
計るようにした通信装置に関するものである。
能を有する複数の通信ユニットボードを通信データの多
重等を行うベースユニットボードに接続し、このベース
ユニットボードを装置全体のマザーボードに接続するよ
うな接続構造を有し、上記複数の通信ユニットボードと
上記ベースユニットボードとを上記マザーボードに対し
て一方向から挿抜可能にすることにより、メンテナンス
時の基板交換を容易にすることができると共に、各ボー
ドの配置の制約の除去、マザーボードの配線の単純化を
計るようにした通信装置に関するものである。
【００１１】以下、本発明の実施の形態について添付図
面を参照にして詳細に説明する。
面を参照にして詳細に説明する。
【００１２】図１は、本発明の実施の形態に係る通信装
置の実装イメージを示す図であり、この通信装置では、
外部端末とのインタフェース機能を有する複数の通信ユ
ニットボード１０１と、通信データの多重等を行うベー
スユニットボード１０２と、装置全体のマザーボード１
０３とを具備している。尚、上に示す図（ａ）は、通信
装置の概略外観構成図を示しており、下に示す図（ｂ）
は、通信装置内部における各ボード間の接続形態の概略
構成図を示している。
置の実装イメージを示す図であり、この通信装置では、
外部端末とのインタフェース機能を有する複数の通信ユ
ニットボード１０１と、通信データの多重等を行うベー
スユニットボード１０２と、装置全体のマザーボード１
０３とを具備している。尚、上に示す図（ａ）は、通信
装置の概略外観構成図を示しており、下に示す図（ｂ）
は、通信装置内部における各ボード間の接続形態の概略
構成図を示している。
【００１３】図（ａ）において、この通信装置では、通
信ユニットボード１０１の一部分だけ外箱１００から出
た構成になっている。
信ユニットボード１０１の一部分だけ外箱１００から出
た構成になっている。
【００１４】また、図（ｂ）において、本実施例では、
通信データの多重等を行うベースユニットボード１０２
に外部端末とのインタフェースとなる複数の通信ユニッ
トボード１０１が接続され、上記ベースユニットボード
１０２が上記マザーボード１０３に接続される接続構造
を有している。尚、この図では、ベースユニットボード
１０２に真横から通信ユニットボード１０１がささる構
造になっているが、これに限定されるものではなく、ベ
ースユニットボード１０２と関連する通信ユニットボー
ド１０１が対応して接続され、このベースユニットボー
ド１０２がマザーボード１０３に接続される接続構造を
有し、上記ベースユニットボード１０２および上記複数
の通信ユニットボード１０１とをマザーボード１０３に
対して一方向から挿抜可能にした構成であれば良いもの
とする。
通信データの多重等を行うベースユニットボード１０２
に外部端末とのインタフェースとなる複数の通信ユニッ
トボード１０１が接続され、上記ベースユニットボード
１０２が上記マザーボード１０３に接続される接続構造
を有している。尚、この図では、ベースユニットボード
１０２に真横から通信ユニットボード１０１がささる構
造になっているが、これに限定されるものではなく、ベ
ースユニットボード１０２と関連する通信ユニットボー
ド１０１が対応して接続され、このベースユニットボー
ド１０２がマザーボード１０３に接続される接続構造を
有し、上記ベースユニットボード１０２および上記複数
の通信ユニットボード１０１とをマザーボード１０３に
対して一方向から挿抜可能にした構成であれば良いもの
とする。
【００１５】図２は、本発明に係る通信装置の各基板間
の接続形態および構成を示す図である。
の接続形態および構成を示す図である。
【００１６】図２に示すように、この通信装置では、通
信データの多重等を行うベースユニットボード５に、外
部端末との接続ポート１１、２１、３１、４１を有し、
外部端末とのインタフェースとなる複数の通信ユニット
ボード（１）１、（２）２、（３）３、（４）４が制御
バス８およびデータバス９を介して接続され、このベー
スユニットボード５が、装置全体のマザーボード７と制
御バス８およびデータバス９を介して接続されると共
に、このマザーボード７に制御バス８を介してＣＰＵボ
ード６が接続されている。
信データの多重等を行うベースユニットボード５に、外
部端末との接続ポート１１、２１、３１、４１を有し、
外部端末とのインタフェースとなる複数の通信ユニット
ボード（１）１、（２）２、（３）３、（４）４が制御
バス８およびデータバス９を介して接続され、このベー
スユニットボード５が、装置全体のマザーボード７と制
御バス８およびデータバス９を介して接続されると共
に、このマザーボード７に制御バス８を介してＣＰＵボ
ード６が接続されている。
【００１７】尚、上述した実施例では、通信ユニットボ
ード（１）１、（２）２、（３）３、（４）４とベース
ユニットボード５しか示されていないが、これに限ら
ず、これらが複数あると考えても良いものとする。
ード（１）１、（２）２、（３）３、（４）４とベース
ユニットボード５しか示されていないが、これに限ら
ず、これらが複数あると考えても良いものとする。
【００１８】このような構成によると、外部端末とのイ
ンタフェース機能を有する複数の通信ユニットボードを
通信データの多重等を行うベースユニットボードに接続
し、このベースユニットボードを装置全体のマザーボー
ドに接続するような接続構造を有し、上記複数の通信ユ
ニットボードと上記ベースユニットボードとを上記マザ
ーボードに対して一方向から挿抜可能にすることによ
り、メンテナンス時の基板交換を容易にすることができ
る。
ンタフェース機能を有する複数の通信ユニットボードを
通信データの多重等を行うベースユニットボードに接続
し、このベースユニットボードを装置全体のマザーボー
ドに接続するような接続構造を有し、上記複数の通信ユ
ニットボードと上記ベースユニットボードとを上記マザ
ーボードに対して一方向から挿抜可能にすることによ
り、メンテナンス時の基板交換を容易にすることができ
る。
【００１９】また、この構成によると、ボードの配置に
よる制約が無くなり、マザーボードの配線が単純化さ
れ、実装面積の少スペース化になるという効果を奏す
る。
よる制約が無くなり、マザーボードの配線が単純化さ
れ、実装面積の少スペース化になるという効果を奏す
る。
【００２０】図３は、図２に示す通信装置において、通
信ユニットボード（１）１、（２）２、（３）３、
（４）４およびベースユニットボード５の基板交換を行
うために必要な各機能部を各基板毎に実装した場合の構
成を示す図である。
信ユニットボード（１）１、（２）２、（３）３、
（４）４およびベースユニットボード５の基板交換を行
うために必要な各機能部を各基板毎に実装した場合の構
成を示す図である。
【００２１】図３に示すように、この実施例では、各通
信ユニットボード（１）１、（２）２、（３）３、
（４）４は、それぞれ外部端末との接続ポート１１、２
１、３１、４１と、基板の挿入または抜去を指示するＩ
Ｎ／ＯＵＴスイッチ（１）１２、（２）２２、（３）３
２、（４）４２と、後述するＣＰＵ６１からのＩＮ要求
またはＯＵＴ要求により基板の接続または切り離し処理
を行うＩＮ／ＯＵＴ処理部（２）１３、（３）２３、
（４）３３、（５）４３を具備して構成される。
信ユニットボード（１）１、（２）２、（３）３、
（４）４は、それぞれ外部端末との接続ポート１１、２
１、３１、４１と、基板の挿入または抜去を指示するＩ
Ｎ／ＯＵＴスイッチ（１）１２、（２）２２、（３）３
２、（４）４２と、後述するＣＰＵ６１からのＩＮ要求
またはＯＵＴ要求により基板の接続または切り離し処理
を行うＩＮ／ＯＵＴ処理部（２）１３、（３）２３、
（４）３３、（５）４３を具備して構成される。
【００２２】また、ベースユニットボード５は、上記各
ＩＮ／ＯＵＴスイッチ（１）１２、（２）２２、（３）
３２、（４）４２により指示された挿入状態または抜去
状態を検出するユニットＩＮ／ＯＵＴ検出機構（２）５
１、（３）５２、（４）５３、（５）５４と、上記各ユ
ニットＩＮ／ＯＵＴ検出機構（２）５１、（３）５２、
（４）５３、（５）５４で検出された結果をもとに演算
処理を行い、演算結果を後述するＣＰＵボード６に出力
するユニットＩＮ／ＯＵＴ演算機構５５と、ＣＰＵ６１
からのＩＮ要求またはＯＵＴ要求により、ベースユニッ
トボードの接続／切り離し処理を行うＩＮ／ＯＵＴ処理
部５６を具備して構成される。
ＩＮ／ＯＵＴスイッチ（１）１２、（２）２２、（３）
３２、（４）４２により指示された挿入状態または抜去
状態を検出するユニットＩＮ／ＯＵＴ検出機構（２）５
１、（３）５２、（４）５３、（５）５４と、上記各ユ
ニットＩＮ／ＯＵＴ検出機構（２）５１、（３）５２、
（４）５３、（５）５４で検出された結果をもとに演算
処理を行い、演算結果を後述するＣＰＵボード６に出力
するユニットＩＮ／ＯＵＴ演算機構５５と、ＣＰＵ６１
からのＩＮ要求またはＯＵＴ要求により、ベースユニッ
トボードの接続／切り離し処理を行うＩＮ／ＯＵＴ処理
部５６を具備して構成される。
【００２３】また、ＣＰＵボード６は、上記ＩＮ／ＯＵ
Ｔ演算機構で演算され、出力された演算結果を検出する
ユニットＩＮ／ＯＵＴ検出機構（１）６２と、上記ユニ
ットＩＮ／ＯＵＴ機構（１）６２で検出された結果に基
づいて、該当するＩＮ／ＯＵＴ処理部（１）５６または
ＩＮ／ＯＵＴ処理部（２）１３、（３）２３、（４）３
３、（５）４３にＩＮまたはＯＵＴ要求を出力するＣＰ
Ｕ６１を具備して構成される。
Ｔ演算機構で演算され、出力された演算結果を検出する
ユニットＩＮ／ＯＵＴ検出機構（１）６２と、上記ユニ
ットＩＮ／ＯＵＴ機構（１）６２で検出された結果に基
づいて、該当するＩＮ／ＯＵＴ処理部（１）５６または
ＩＮ／ＯＵＴ処理部（２）１３、（３）２３、（４）３
３、（５）４３にＩＮまたはＯＵＴ要求を出力するＣＰ
Ｕ６１を具備して構成される。
【００２４】図４は、図３に示すユニット演算機構５５
が、ユニットＩＮ／ＯＵＴ検出機構（２）５１、（３）
５２、（４）５３、（５）５４で検出されたＩＮ／ＯＵ
Ｔ状態に応じて演算する際、参照する演算パターンを示
す表図である。
が、ユニットＩＮ／ＯＵＴ検出機構（２）５１、（３）
５２、（４）５３、（５）５４で検出されたＩＮ／ＯＵ
Ｔ状態に応じて演算する際、参照する演算パターンを示
す表図である。
【００２５】次に、このような構成による基板交換時の
処理動作について説明する。
処理動作について説明する。
【００２６】尚、図４に示すパターン１５およびパター
ン１６を例にして説明するものとする。
ン１６を例にして説明するものとする。
【００２７】最初に、パターン１６の場合について説明
する。
する。
【００２８】このパターン１６では、保守者によりＩＮ
／ＯＵＴスイッチ（１）１２、（２）２２、（３）３
２、（４）４２のすべてがＯＵＴ状態にされた場合を示
している。
／ＯＵＴスイッチ（１）１２、（２）２２、（３）３
２、（４）４２のすべてがＯＵＴ状態にされた場合を示
している。
【００２９】まず、保守者により各通信ユニットボード
（１）１〜（４）４のＩＮ／ＯＵＴスイッチ（１）１
２、（２）２２、（３）３２、（４）４２のすべてがＯ
ＵＴ状態にされると、ベースユニットボード５のユニッ
トＩＮ／ＯＵＴ検出機構（２）５１、（３）５２、
（４）５３、（５）５４で、それぞれＯＵＴ状態が検出
され、この検出結果をユニットＩＮ／ＯＵＴ演算機構５
５に出力する。
（１）１〜（４）４のＩＮ／ＯＵＴスイッチ（１）１
２、（２）２２、（３）３２、（４）４２のすべてがＯ
ＵＴ状態にされると、ベースユニットボード５のユニッ
トＩＮ／ＯＵＴ検出機構（２）５１、（３）５２、
（４）５３、（５）５４で、それぞれＯＵＴ状態が検出
され、この検出結果をユニットＩＮ／ＯＵＴ演算機構５
５に出力する。
【００３０】次いで、ユニット演算機構５５では、入力
された検出結果、つまり、この場合は、「ユニットＩＮ
／ＯＵＴ検出機構（２）の検出結果：ユニットＯＵ
Ｔ」、「ユニットＩＮ／ＯＵＴ検出機構（３）の検出結
果：ユニットＯＵＴ」、「ユニットＩＮ／ＯＵＴ検出機
構（４）の検出結果：ユニットＯＵＴ」、「ユニットＩ
Ｎ／ＯＵＴ検出機構（５）の検出結果：ユニットＯＵ
Ｔ」に当てはまるパターンを認識し、演算結果、つまり
「ユニットＯＵＴ」をＣＰＵボードに出力する。
された検出結果、つまり、この場合は、「ユニットＩＮ
／ＯＵＴ検出機構（２）の検出結果：ユニットＯＵ
Ｔ」、「ユニットＩＮ／ＯＵＴ検出機構（３）の検出結
果：ユニットＯＵＴ」、「ユニットＩＮ／ＯＵＴ検出機
構（４）の検出結果：ユニットＯＵＴ」、「ユニットＩ
Ｎ／ＯＵＴ検出機構（５）の検出結果：ユニットＯＵ
Ｔ」に当てはまるパターンを認識し、演算結果、つまり
「ユニットＯＵＴ」をＣＰＵボードに出力する。
【００３１】そして、ＣＰＵボード６では、ユニットＩ
Ｎ／ＯＵＴ検出機構（１）が上記演算結果「ユニットＯ
ＵＴ」を検出し、ＣＰＵ６１が、この検出結果に基づ
き、ＩＮ／ＯＵＴ処理部（１）５６、（２）１３、
（３）２３、（４）３３、（５）４３に対してＯＵＴ要
求を出力する。
Ｎ／ＯＵＴ検出機構（１）が上記演算結果「ユニットＯ
ＵＴ」を検出し、ＣＰＵ６１が、この検出結果に基づ
き、ＩＮ／ＯＵＴ処理部（１）５６、（２）１３、
（３）２３、（４）３３、（５）４３に対してＯＵＴ要
求を出力する。
【００３２】このＯＵＴ要求に応じて、ＩＮ／ＯＵＴ処
理部（１）５６は、ベースユニットボード５の非活性化
処理を行い、ＩＮ／ＯＵＴ処理部（２）１３は、通信ユ
ニットボード（１）１の非活性化処理を行い、ＩＮ／Ｏ
ＵＴ処理部（３）２３は、通信ユニットボード（２）２
の非活性化処理を行い、ＩＮ／ＯＵＴ処理部（４）は、
通信ユニットボード（３）３の非活性化処理を行い、Ｉ
Ｎ／ＯＵＴ処理部（５）は、通信ユニットボード（４）
４の非活性化処理を行い、それぞれ抜粋可能な状態にす
る。
理部（１）５６は、ベースユニットボード５の非活性化
処理を行い、ＩＮ／ＯＵＴ処理部（２）１３は、通信ユ
ニットボード（１）１の非活性化処理を行い、ＩＮ／Ｏ
ＵＴ処理部（３）２３は、通信ユニットボード（２）２
の非活性化処理を行い、ＩＮ／ＯＵＴ処理部（４）は、
通信ユニットボード（３）３の非活性化処理を行い、Ｉ
Ｎ／ＯＵＴ処理部（５）は、通信ユニットボード（４）
４の非活性化処理を行い、それぞれ抜粋可能な状態にす
る。
【００３３】このような処理を行うことにより、他のユ
ニットボードに影響を与えることなくベースユニットボ
ード５を通信装置から抜粋することができる。
ニットボードに影響を与えることなくベースユニットボ
ード５を通信装置から抜粋することができる。
【００３４】次に、パターン１５について説明する。
【００３５】このパターン１５では、保守者によりスイ
ッチＩＮ／ＯＵＴスイッチ（４）４２がＩＮ状態にされ
た場合を示している。
ッチＩＮ／ＯＵＴスイッチ（４）４２がＩＮ状態にされ
た場合を示している。
【００３６】まず、保守者により通信ユニットボード
（４）４のＩＮ／ＯＵＴスイッチ（４）４２がＩＮ状態
にされると、ベースユニットボード５のユニットＩＮ／
ＯＵＴ検出機構（５）５４で、ＩＮ状態が検出され、こ
の検出結果をユニットＩＮ／ＯＵＴ演算機構５５に出力
する。
（４）４のＩＮ／ＯＵＴスイッチ（４）４２がＩＮ状態
にされると、ベースユニットボード５のユニットＩＮ／
ＯＵＴ検出機構（５）５４で、ＩＮ状態が検出され、こ
の検出結果をユニットＩＮ／ＯＵＴ演算機構５５に出力
する。
【００３７】次いで、ユニット演算機構５５では、入力
された検出結果、つまり、この場合は、「ユニットＩＮ
／ＯＵＴ検出機構（２）の検出結果：ユニットＯＵ
Ｔ」、「ユニットＩＮ／ＯＵＴ検出機構（３）の検出結
果：ユニットＯＵＴ」、「ユニットＩＮ／ＯＵＴ検出機
構（４）の検出結果：ユニットＯＵＴ」、「ユニットＩ
Ｎ／ＯＵＴ検出機構（５）の検出結果：ユニットＩＮ」
に当てはまるパターンを認識し、演算結果、つまり「ユ
ニットＩＮ」をＣＰＵボード６に出力する。
された検出結果、つまり、この場合は、「ユニットＩＮ
／ＯＵＴ検出機構（２）の検出結果：ユニットＯＵ
Ｔ」、「ユニットＩＮ／ＯＵＴ検出機構（３）の検出結
果：ユニットＯＵＴ」、「ユニットＩＮ／ＯＵＴ検出機
構（４）の検出結果：ユニットＯＵＴ」、「ユニットＩ
Ｎ／ＯＵＴ検出機構（５）の検出結果：ユニットＩＮ」
に当てはまるパターンを認識し、演算結果、つまり「ユ
ニットＩＮ」をＣＰＵボード６に出力する。
【００３８】そして、ＣＰＵボード６では、ユニットＩ
Ｎ／ＯＵＴ検出機構（１）６２が上記演算結果「ユニッ
トＩＮ」を検出し、ＣＰＵ６１が、この検出結果に基づ
き、ＩＮ／ＯＵＴ処理部（１）５６、（５）４３に対し
てＩＮ要求を出力する。
Ｎ／ＯＵＴ検出機構（１）６２が上記演算結果「ユニッ
トＩＮ」を検出し、ＣＰＵ６１が、この検出結果に基づ
き、ＩＮ／ＯＵＴ処理部（１）５６、（５）４３に対し
てＩＮ要求を出力する。
【００３９】このＩＮ要求に応じて、ＩＮ／ＯＵＴ処理
部（１）５６は、ベースユニットボードの活性化処理を
行い、ＩＮ／ＯＵＴ処理部（５）４３は、通信ユニット
ボード（４）４の活性化処理を行い、それぞれ運用状態
にする。
部（１）５６は、ベースユニットボードの活性化処理を
行い、ＩＮ／ＯＵＴ処理部（５）４３は、通信ユニット
ボード（４）４の活性化処理を行い、それぞれ運用状態
にする。
【００４０】このような処理を行うことにより、ベース
ユニットボード５および通信ユニットボード（１）１、
（２）２、（３）３、（４）４を自動的に活性化するこ
とができる。
ユニットボード５および通信ユニットボード（１）１、
（２）２、（３）３、（４）４を自動的に活性化するこ
とができる。
【００４１】尚、その他のパターンについては、通信ユ
ニットボードの一部が既にＩＮ状態になっているところ
へ他の通信ユニットボードのＩＮ状態が追加されるため
何も処理を行わないものとする。
ニットボードの一部が既にＩＮ状態になっているところ
へ他の通信ユニットボードのＩＮ状態が追加されるため
何も処理を行わないものとする。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
少なくとも、外部端末とのインタフェース機能を有する
第１の基板と、上記第１の基板の通信処理を行う第２の
基板と、上記第１および第２の基板を制御する制御基板
とを含む複数の回路基板を母基板に収容することにより
所定のサービス機能を実現する通信装置において、複数
の上記第１の基板が上記第２の基板に接続され、上記第
２の基板が上記母基板に接続されるような接続構造を有
し、上記複数の第１の基板と上記第２の基板とを上記母
基板に対して一方向から挿抜可能にしたため、関係する
基板を一方向から挿入または抜去することができ、それ
により、保守者にとっては、メンテナンス時の基板交換
処理が大幅に簡単化される。
少なくとも、外部端末とのインタフェース機能を有する
第１の基板と、上記第１の基板の通信処理を行う第２の
基板と、上記第１および第２の基板を制御する制御基板
とを含む複数の回路基板を母基板に収容することにより
所定のサービス機能を実現する通信装置において、複数
の上記第１の基板が上記第２の基板に接続され、上記第
２の基板が上記母基板に接続されるような接続構造を有
し、上記複数の第１の基板と上記第２の基板とを上記母
基板に対して一方向から挿抜可能にしたため、関係する
基板を一方向から挿入または抜去することができ、それ
により、保守者にとっては、メンテナンス時の基板交換
処理が大幅に簡単化される。
【図１】本発明の実施の形態に係る通信装置の実装イメ
ージを示す図。
ージを示す図。
【図２】図１に示す各ボードの接続形態を示す図。
【図３】図２に示す各ボードの機能構成図。
【図４】ユニット演算機構で演算される演算結果のパタ
ーンを示す表図。
ーンを示す表図。
【図５】従来の通信ボード間の接続形態を示す図。
１００ 外箱 １０１ 通信ユニットボード １０２ ベースユニットボード １０３ マザーボード １ 通信ユニットボード（１） １１ 接続ポート １２ ＩＮ／ＯＵＴスイッチ（１） １３ ＩＮ／ＯＵＴ処理部（２） ２ 通信ユニットボード（２） ２１ 接続ポート ２２ ＩＮ／ＯＵＴスイッチ（２） ２３ ＩＮ／ＯＵＴ処理部（３） ３ 通信ユニットボード（３） ３１ 接続ポート ３２ ＩＮ／ＯＵＴスイッチ（３） ３３ ＩＮ／ＯＵＴ処理部（４） ４ 通信ユニットボード（４） ４１ 接続ポート ４２ ＩＮ／ＯＵＴスイッチ（４） ４３ ＩＮ／ＯＵＴ処理部（５） ５ ベースユニットボード ５１ ユニットＩＮ／ＯＵＴ検出機構（２） ５２ ユニットＩＮ／ＯＵＴ検出機構（３） ５３ ユニットＩＮ／ＯＵＴ検出機構（４） ５４ ユニットＩＮ／ＯＵＴ検出機構（５） ５５ ユニットＩＮ／ＯＵＴ演算機構 ６ ＣＰＵボード ６１ ＣＰＵ ６２ ユニット検出機構１ ７ マザーボード ８ 制御バス ９ データバス
Claims (4)
- 【請求項１】 少なくとも、外部端末とのインタフェー
ス機能を有する第１の基板と、前記第１の基板の通信処
理を行う第２の基板と、前記第１および第２の基板を制
御する制御基板とを含む複数の回路基板を母基板に収容
することにより所定のサービス機能を実現する通信装置
において、 複数の前記第１の基板が前記第２の基板に接続され、前
記第２の基板が前記母基板に接続されるような接続構造
を有し、前記複数の第１の基板と前記第２の基板とを前
記母基板に対して一方向から挿抜可能にしたことを特徴
とする通信装置。 - 【請求項２】 前記第１の基板の挿入または抜去を指示
する挿入／抜去指示手段と、 前記指示された挿入状態または抜去状態を検出する挿入
／抜去状態検出手段と、 前記検出結果に応じて、該当する前記第１の基板および
第２の基板の活性化処理または非活性化処理を行う基板
活性／非活性化処理手段とを具備することを特徴とする
請求項１記載の通信装置。 - 【請求項３】 前記基板活性／非活性化処理手段は、前
記第２の基板に接続される前記複数の第１の基板のすべ
ての抜去状態が検出された場合、前記複数の第１の基板
および前記第２の基板の非活性化処理を行い、前記複数
の第１の基板および前記第２の基板を他の回路基板に影
響を与えずに抜去可能な状態にすることを特徴とする請
求項２記載の通信装置。 - 【請求項４】 前記第２の基板の非活性化処理後、前記
基板活性／非活性化処理手段は、前記第２の基板に接続
される前記複数の第１の基板のいずれか１つの挿入状態
が検出された場合、前記第２の基板および前記第１の基
板の活性化処理を行い、前記第２の基板および前記第１
の基板を運用状態にすることを特徴とする請求項２また
は３記載の通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109443A JPH11305875A (ja) | 1998-04-20 | 1998-04-20 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109443A JPH11305875A (ja) | 1998-04-20 | 1998-04-20 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11305875A true JPH11305875A (ja) | 1999-11-05 |
Family
ID=14510382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10109443A Pending JPH11305875A (ja) | 1998-04-20 | 1998-04-20 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11305875A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010198549A (ja) * | 2009-02-27 | 2010-09-09 | Teac Corp | データ記録装置 |
| US7873750B2 (en) | 2003-05-29 | 2011-01-18 | Hitachi, Ltd. | Server system having I/O interface unit |
| JP2021193574A (ja) * | 2015-08-25 | 2021-12-23 | モレックス エルエルシー | デジタル平面インターフェースを有する通信ノード |
-
1998
- 1998-04-20 JP JP10109443A patent/JPH11305875A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7873750B2 (en) | 2003-05-29 | 2011-01-18 | Hitachi, Ltd. | Server system having I/O interface unit |
| JP2010198549A (ja) * | 2009-02-27 | 2010-09-09 | Teac Corp | データ記録装置 |
| JP2021193574A (ja) * | 2015-08-25 | 2021-12-23 | モレックス エルエルシー | デジタル平面インターフェースを有する通信ノード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677687B2 (en) | System for distributing power in CPCI computer architecture | |
| JPS62253231A (ja) | 現用予備切換システム | |
| EP0889415A2 (en) | Dual voltage card connector | |
| JP2008162588A (ja) | 少なくとも２つの航空機座席用の制御及び電源システム | |
| US20080005439A1 (en) | Information processing system and method of connection between equipments | |
| US6748474B1 (en) | Midplane apparatus | |
| JPH11305875A (ja) | 通信装置 | |
| JP2002199583A (ja) | 並列電源システムおよび電子装置 | |
| JP3150938B2 (ja) | 電子回路キャビネット監視装置 | |
| EP2237475B1 (en) | Method, system and single board of supporting hot plug | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JP2620193B2 (ja) | マイクロコンピュータ | |
| JP2000244369A (ja) | 伝送装置 | |
| JPH08285421A (ja) | ファンの電源供給方式 | |
| JP4909202B2 (ja) | 電子部品供給装置 | |
| JPH0962407A (ja) | 電子機器システム | |
| JP2667570B2 (ja) | マルチ計算機システムのプロセッサ状態表示装置 | |
| JPH11186715A (ja) | 半導体装置 | |
| KR0133076Y1 (ko) | 전전자 교환기의 회로보드 실장여부 경보장치 | |
| JPH0364879A (ja) | マザーボード | |
| KR0147151B1 (ko) | 전전자 교환기(tdx-10) 내 입/출력 정합 블럭(mmph) 집적화 방법 | |
| KR0184026B1 (ko) | 카드 오실장시 카드 파손 방지 방법 | |
| KR100207227B1 (ko) | 컴퓨터용 마이크로프로세서의 전원스위치 | |
| JPH03194613A (ja) | 電子回路基板 | |
| JPH01234965A (ja) | リセット制御方式 |