JPH11295761A - Display device and manufacture thereof - Google Patents

Display device and manufacture thereof

Info

Publication number
JPH11295761A
JPH11295761A JP9725798A JP9725798A JPH11295761A JP H11295761 A JPH11295761 A JP H11295761A JP 9725798 A JP9725798 A JP 9725798A JP 9725798 A JP9725798 A JP 9725798A JP H11295761 A JPH11295761 A JP H11295761A
Authority
JP
Japan
Prior art keywords
bus
driving circuit
scanning
group
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9725798A
Other languages
Japanese (ja)
Inventor
Naomi Kaneko
尚美 金子
Yutaka Minamino
裕 南野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9725798A priority Critical patent/JPH11295761A/en
Publication of JPH11295761A publication Critical patent/JPH11295761A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the generation of display line defects by constituting a driving circuit to be controlled by a bus adjacent to the other end part of a second bus group on a substrate. SOLUTION: In this matrix type display device, display signals are transmitted to a first bus group, scanning signals are transmitted to the second bus group respectively and display units provided corresponding to the intersections of first buses and second buses are driven by both signals. Relating to device, A control driving circuit 5 to be controlled by the bus adjacent to the other end part of the second bus group is constituted on the substrate. That is, the control driving circuit 5 for connecting scanning buses is simultaneously formed on the other end part side of a scanning bus driving circuit part 3 in addition to a source bus driving circuit part 2 and the scanning bus driving circuit part 3 as a part of a driving circuit part for respectively impressing the display signals and the scanning signals on a liquid crystal display panel 1. Thus, even in the case that a disconnected part is present in a specified bus, controlled signals are transmitted from the other bus without disconnection and the signals are impressed to respective display elements.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は表示装置、特にマト
リックス型表示装置に関するものである。
The present invention relates to a display device, and more particularly to a matrix type display device.

【0002】[0002]

【従来の技術】ポリシリコン薄膜トランジスタ(以下、
p−SiTFTと略す)をスイッチング素子とするマト
リクス型液晶表示パネルは、表示部を構成する画素トラ
ンジスタと同一の基板上に駆動回路を内蔵することがで
きるという特徴がある。近年、TFT液晶表示パネル等
のマトリックス型液晶表示パネルの大画面化、高精細化
のニーズが高まっており、市場ニーズに見合った開発が
行われている。
2. Description of the Related Art A polysilicon thin film transistor (hereinafter referred to as "polysilicon thin film transistor")
A matrix liquid crystal display panel using a switching element of a p-Si TFT) has a feature that a driver circuit can be built in on the same substrate as a pixel transistor included in a display portion. In recent years, there has been an increasing need for a large screen and high definition of a matrix type liquid crystal display panel such as a TFT liquid crystal display panel, and developments meeting market needs have been made.

【0003】このようなTFTマトリクスアレイの液晶
表示パネルを備えた液晶表示装置の駆動は、一般に、特
公平4−3552号にその一例が示されているように、
時間的に連続して送られてくる表示信号を順次各画素列
の信号線に取り込む点順次駆動で行われている。点順次
駆動方式では、各ソース母線に接続するアナログスイッ
チと、このアナログスイッチを導通状態にするパルスを
ドットタイミング信号で順番に送るシフトレジスタがあ
れば良いため、回路構成は簡単である。しかしながら、
画面の解像度が上がると、1フレーム周期は一定である
ためドットタイミング信号の周波数も上がり、アナログ
スイッチを導通状態にする時間も短くなり、液晶への書
き込みが不十分となる不都合が生じる。上記のような不
都合をなくすため、このような高い駆動周波数(ドット
タイミング信号)を必要とするパネルに対しては、一般
にシフトレシスタを並列動作させて駆動周波数を下げる
方法が取られている。
The driving of a liquid crystal display device having such a liquid crystal display panel of a TFT matrix array is generally carried out, as shown in Japanese Patent Publication No. 4-3552.
It is performed by point-sequential driving in which display signals sent continuously in time are sequentially taken into signal lines of each pixel column. In the point-sequential driving method, the circuit configuration is simple because there is only an analog switch connected to each source bus and a shift register that sequentially sends a pulse for turning on the analog switch by a dot timing signal. However,
When the resolution of the screen is increased, the frequency of the dot timing signal is increased because the one-frame period is constant, and the time during which the analog switch is turned on is shortened, resulting in an inconvenience of insufficient writing to the liquid crystal. In order to eliminate such inconveniences, for a panel requiring such a high driving frequency (dot timing signal), a method of lowering the driving frequency by operating shift shifters in parallel is generally adopted.

【0004】以下、図面を参照にして、液晶表示パネル
の一般的な駆動方法について、説明を行う。
Hereinafter, a general driving method of a liquid crystal display panel will be described with reference to the drawings.

【0005】図6は、一般的なp−SiTFT液晶表示
パネル駆動装置の概念図である。図6において、1は液
晶表示パネルであり、2はソース母線駆動回路部、3は
走査母線駆動回路部である。・・・,S1、S2・・・Sn
は、複数本の液晶表示パネルソース母線、V1、V2・・
・Vnは複数本の液晶表示パネル走査母線である。これ
ら複数本のソース母線と複数本の走査母線の各交点には
スイッチング素子30a,30b,30c・・・,31
a,31b, 31c・・・が設けられている。図7は図6
のソース母線駆動回路部2の電気的ブロック図である。
6はシフトレジスタ部であり、7はバッファー部であ
る。シフトレジスタ部6より送られてくるドットタイミ
ング信号ラインQ1,Q2,Q3・・・,より送られてく
るドットタイミング信号によってアナログスイッチTG
11・・・TG13,TG21・・・TG23,TG31・・・
TG33,・・・は、導通状態(選択状態)か遮断状態
(非選択状態)に選択される。導通状態に選択された期
間(選択期間)にアナログスイッチTG11・・・TG1
3,TG21・・・TG23,TG31・・・TG33,・・・
は、表示信号ラインR,G,Bより送られてくる表示信
号を取り組み、選択された走査母線、ソース母線上のス
イッチング素子より液晶表示を行う。
FIG. 6 is a conceptual diagram of a general p-Si TFT liquid crystal display panel driving device. In FIG. 6, 1 is a liquid crystal display panel, 2 is a source bus driving circuit, and 3 is a scanning bus driving circuit. ..., S1, S2 ... Sn
Are a plurality of liquid crystal display panel source buses, V1, V2,.
Vn is a plurality of liquid crystal display panel scanning buses. The switching elements 30a, 30b, 30c,..., 31 are provided at the intersections of the plurality of source buses and the plurality of scanning buses.
a, 31b, 31c,... are provided. FIG. 7 shows FIG.
FIG. 3 is an electrical block diagram of the source bus driving circuit section 2 of FIG.
Reference numeral 6 denotes a shift register unit, and reference numeral 7 denotes a buffer unit. The analog switch TG is controlled by a dot timing signal sent from the dot timing signal lines Q1, Q2, Q3...
11 ... TG13, TG21 ... TG23, TG31 ...
TG33,... Are selected to be in a conductive state (selected state) or in a cutoff state (non-selected state). The analog switches TG11... TG1 during the period (selection period) selected to be conductive.
3, TG21 ... TG23, TG31 ... TG33, ...
Operates on display signals sent from the display signal lines R, G, and B, and performs liquid crystal display from switching elements on the selected scanning bus and source bus.

【0006】上記した複数本の液晶表示パネルソース母
線、及び複数本の液晶表示装置パネル走査母線といった
母線が断線した場合、その母線につながる複数の表示素
子は動作せず表示線欠陥が生ずる。この表示線欠陥は表
示装置にとっては致命的な欠陥であり、多数の母線のう
ち、一本でも断線が存在すればその表示装置は不良品と
ならざるを得ない。液晶表示部の大画面化、高解像度
化、高精細化に従い、その問題は深刻である。この母線
断線の影響を減少すべく、同一の信号を伝達する母線を
2重に設けるといった先例が公表されている。この母線
を2重に配置する方法としては、特開昭56ー9049
7号、特開昭56ー153588号、特開昭56ー15
3589号等を挙げることができる。
When a bus such as a plurality of liquid crystal display panel source buses and a plurality of liquid crystal display panel scan buses is broken, a plurality of display elements connected to the buses do not operate and display line defects occur. This display line defect is a fatal defect for the display device. If at least one of the many buses has a disconnection, the display device must be defective. The problem becomes more serious as the screen size, resolution, and definition of the liquid crystal display increases. In order to reduce the influence of the bus disconnection, there has been disclosed a precedent in which two buses transmitting the same signal are provided. As a method of arranging the buses doubly, Japanese Patent Laid-Open Publication No.
7, JP-A-56-153588 and JP-A-56-15
No. 3589.

【0007】[0007]

【発明が解決しようとする課題】母線断線の影響は特に
表示画素数の多いマトリクス型表示装置にとって深刻な
問題である。この問題を軽減すべく各種方法が考案され
ている。上記した先例では表示装置として本来不必要な
母線を余分に設けているわけであるが、そのため透過型
の表示装置では光透過部の面積、すなわち開口率が減少
し表示が暗くなるといった問題がある。
The effect of the bus disconnection is a serious problem particularly for a matrix type display device having a large number of display pixels. Various methods have been devised to alleviate this problem. In the above-mentioned prior example, an unnecessary bus is originally provided as an extra display device. Therefore, in a transmissive display device, there is a problem that the area of the light transmitting portion, that is, the aperture ratio is reduced and the display becomes dark. .

【0008】[0008]

【課題を解決するための手段】本発明の表示装置は、
第1の母線群に表示信号を伝達し、第2の母線群に走査
信号を伝達し、前記第1の母線と第2の母線の交点に対
応して設けられた表示単位を前記両信号により駆動する
マトリックス型表示装置において、前記第2の母線群の
一方端部側に走査パルスを印加する駆動回路を具備し、
前記第2の母線群の他方端部に隣接する母線によって制
御される駆動回路が基板上に構成されていることを特徴
とする構成となっている。
According to the present invention, there is provided a display device comprising:
A display signal is transmitted to a first bus group, a scanning signal is transmitted to a second bus group, and a display unit provided corresponding to an intersection of the first bus and the second bus is determined by the two signals. A matrix-type display device to be driven, comprising: a driving circuit that applies a scanning pulse to one end of the second bus group;
A drive circuit controlled by a bus adjacent to the other end of the second bus group is formed on a substrate.

【0009】本発明によれば、上記した構成により、特
定の母線に断線部がある場合でも、断線のない他の母線
から制御された信号が伝達され、各表示要素には正しい
信号が印可される。従って、断線部のある母線に属する
表示単位といえども、正しく駆動され、結果として表示
線欠陥の発生が抑制されるものである。
According to the present invention, with the above-described configuration, even when a specific bus has a broken portion, a controlled signal is transmitted from another bus having no break, and a correct signal is applied to each display element. You. Therefore, even if the display unit belongs to a bus having a broken portion, it is driven correctly, and as a result, the occurrence of a display line defect is suppressed.

【0010】[0010]

【発明の実施の形態】本発明の請求項1に記載の発明
は、第1の母線群に表示信号を伝達し、第2の母線群に
走査信号を伝達し、第1の母線と第2の母線の交点に対
応して設けられた表示単位を両信号により駆動するマト
リックス型表示装置において、第2の母線群の一方端部
側に走査パルスを印加する駆動回路を具備し、第2の母
線群の他方端部に隣接する母線によって制御される駆動
回路が基板上に構成されていることを特徴とする表示装
置である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS According to the first aspect of the present invention, a display signal is transmitted to a first bus group, a scanning signal is transmitted to a second bus group, and the first bus and the second bus are connected to each other. A matrix-type display device for driving a display unit provided corresponding to the intersection of the buses with both signals, comprising a driving circuit for applying a scanning pulse to one end side of a second bus group; A display device characterized in that a driving circuit controlled by a bus adjacent to the other end of the bus group is formed on a substrate.

【0011】上記した構成により、特定の母線に断線部
がある場合でも、断線のない他の母線から制御された信
号が伝達され、各表示要素には正しい信号が印加され
る。従って、断線部のある母線に属する表示単位といえ
ども、正しく駆動され、結果として表示線欠陥の発生が
抑制される。更に、論理回路がマトリクスアレイを備え
た基板上に構成することにより、外付け回路実装に比
べ、実装点数が減少し、実装信頼性の改善、材料コスト
低下を下げることができる。また表示装置の薄型化とい
った利点もある。
According to the above-described configuration, even when a specific bus has a broken portion, a controlled signal is transmitted from another bus having no break, and a correct signal is applied to each display element. Therefore, even if the display unit belongs to a bus having a broken portion, it is correctly driven, and as a result, the occurrence of a display line defect is suppressed. Further, since the logic circuit is formed on a substrate provided with a matrix array, the number of mounting points is reduced as compared with the case of mounting an external circuit, so that the mounting reliability can be improved and the material cost can be reduced. There is also an advantage that the display device is made thinner.

【0012】本発明の請求項2に記載の発明は、請求項
1に記載の発明において、走査母線のN番めの母線の他
端部側がN+1、N+2番めの母線の他端部側と論理式
f=A・Bで制御される論理回路を具備することを特徴
とする表示装置である。
According to a second aspect of the present invention, in the first aspect of the present invention, the other end of the Nth bus of the scanning bus is N + 1 and the other end of the N + 2th bus is the same as the other end of the scanning bus. A display device including a logic circuit controlled by a logical expression f = A · B.

【0013】上記した構成により、特定の母線に断線部
がある場合でも、断線のない他の母線から制御された信
号が伝達され、各表示要素には正しい信号が印加され
る。従って、断線部のある母線に属する表示単位といえ
ども、正しく駆動され、結果として表示線欠陥の発生が
抑制される。
According to the above-described configuration, even when a specific bus has a disconnection, a controlled signal is transmitted from another bus without disconnection, and a correct signal is applied to each display element. Therefore, even if the display unit belongs to a bus having a broken portion, it is correctly driven, and as a result, the occurrence of a display line defect is suppressed.

【0014】本発明の請求項3に記載の発明は、請求項
1又は2に記載の発明において、論理回路部がポリシリ
コン薄膜トランジスタで構成されていることを特徴とす
る表示装置であり、上記した構成により、特定の母線に
断線部がある場合でも、断線のない他の母線から制御さ
れた信号が伝達され、各表示要素には正しい信号が印加
される。従って、断線部のある母線に属する表示単位と
いえども、正しく駆動され、結果として表示線欠陥の発
生が抑制される。更に、論理回路が薄膜トランジスタの
マトリクスアレイを備えた基板上に構成することによ
り、外付け回路実装に比べ、実装点数が減少し、実装信
頼性の改善、材料コスト低下を下げる利点を有してい
る。また表示装置の薄型化といった利点もある。
According to a third aspect of the present invention, there is provided a display device according to the first or second aspect, wherein the logic circuit portion is constituted by a polysilicon thin film transistor. According to the configuration, even when a specific bus has a disconnection portion, a controlled signal is transmitted from another bus having no disconnection, and a correct signal is applied to each display element. Therefore, even if the display unit belongs to a bus having a broken portion, it is correctly driven, and as a result, the occurrence of a display line defect is suppressed. In addition, since the logic circuit is formed on a substrate provided with a matrix array of thin-film transistors, the number of mounting points is reduced, as compared to external circuit mounting, and there is an advantage that mounting reliability is improved and material cost is reduced. . There is also an advantage that the display device is made thinner.

【0015】本発明の請求項4に記載の発明は、第1の
母線群に表示信号を伝達し、第2の母線群に走査信号を
伝達し、第1の母線と第2の母線の交点に対応して設け
られた表示単位を両信号により駆動するマトリックス型
表示装置において、第2の母線群の一方端部側に走査パ
ルスを印加する駆動回路を具備し、第2の母線群の他方
端部に、隣接する母線によって制御される駆動回路が基
板上に構成されており、第2の母線群の断線を検索し、
断線が存在しない母線を制御する他方端部の駆動回路を
無効状態とすることを特徴とする表示装置の製造方法で
あり、上記した方法により、特定の母線に断線部がある
場合でも、断線のない他の母線から制御された信号が伝
達され、各表示要素には正しい信号が印加される。従っ
て、断線部のある母線に属する表示単位といえども、正
しく駆動され、結果として表示線欠陥の発生が抑制され
る。
According to a fourth aspect of the present invention, a display signal is transmitted to a first bus group, a scanning signal is transmitted to a second bus group, and an intersection of the first bus line and the second bus line. A matrix-type display device for driving a display unit provided in correspondence with both signals, comprising a driving circuit for applying a scanning pulse to one end side of a second bus group, and a driving circuit for applying a scanning pulse to the other end of the second bus group. At the end, a drive circuit controlled by an adjacent bus is formed on the substrate, and a disconnection of the second bus group is searched for,
A method for manufacturing a display device, comprising: disabling a drive circuit at the other end for controlling a bus having no disconnection, wherein the method described above allows a specific bus to have a disconnection even if there is a disconnection. The control signal is transmitted from the other buses, and the correct signal is applied to each display element. Therefore, even if the display unit belongs to a bus having a broken portion, it is correctly driven, and as a result, the occurrence of a display line defect is suppressed.

【0016】本発明の請求項5に記載の発明は、請求項
4に記載の発明において、第2の母線群の他方端部に隣
接する母線によって制御される駆動回路がポリシリコン
薄膜トランジスタで構成されていることを特徴とする表
示装置の製造方法であり、上記した方法により、特定の
母線に断線部がある場合でも、断線のない他の母線から
制御された信号が伝達され、各表示要素には正しい信号
が印加される。従って、断線部のある母線に属する表示
単位といえども、正しく駆動され、結果として表示線欠
陥の発生が抑制される。
According to a fifth aspect of the present invention, in the fourth aspect of the present invention, the driving circuit controlled by the bus adjacent to the other end of the second group of buses is constituted by a polysilicon thin film transistor. A method for manufacturing a display device, characterized in that, by the above-described method, even when a specific bus has a broken portion, a signal controlled from another bus without a break is transmitted to each display element. Is a correct signal. Therefore, even if the display unit belongs to a bus having a broken portion, it is correctly driven, and as a result, the occurrence of a display line defect is suppressed.

【0017】(実施の形態1)図1は本発明の一実施の
形態の液晶表示装置の概略構成を示す。図1において、
1は液晶表示パネルであり、2はソース母線駆動回路
部、3は走査母線駆動回路部、4は液晶表示部、5は制
御駆動回路部である。
(Embodiment 1) FIG. 1 shows a schematic configuration of a liquid crystal display device according to an embodiment of the present invention. In FIG.
1 is a liquid crystal display panel, 2 is a source bus driving circuit, 3 is a scanning bus driving circuit, 4 is a liquid crystal display, and 5 is a control driving circuit.

【0018】本発明において従来と異なるところは、液
晶表示パネル上1にそれぞれ表示信号、走査信号を印加
する駆動回路部の一部であるソース母線駆動回路部2、
走査母線駆動回路部3に加えて走査母線駆動回路部の他
端部側に走査母線間を連結する制御回路部5が同時に作
り込まれている点である。
The present invention is different from the prior art in that a source bus driving circuit 2, which is a part of a driving circuit for applying a display signal and a scanning signal to a liquid crystal display panel 1, respectively,
The point is that a control circuit section 5 for connecting the scanning buses is simultaneously formed on the other end side of the scanning bus driving circuit section in addition to the scanning bus driving circuit section 3.

【0019】図2は図1の制御駆動回路部5の詳細な構
成を示す。図2において、走査母線駆動回路部の他端部
側には走査母線V1、V2、V3、・・・Vnによって制
御される論理回路23a、23b、23c、23d等が
同時に作り込まれている。
FIG. 2 shows a detailed configuration of the control drive circuit section 5 of FIG. In FIG. 2, logic circuits 23a, 23b, 23c, 23d and the like controlled by scanning buses V1, V2, V3,..., Vn are simultaneously formed on the other end side of the scanning bus driving circuit.

【0020】走査用母線Vnの他端部側(制御駆動回路
部23)は隣接する走査用母線Vn+1、Vn+2とで
論理式f=A・Bである論理回路で制御されている。
The other end of the scanning bus Vn (the control drive circuit section 23) is controlled by a logic circuit having a logical expression f = A.B with adjacent scanning buses Vn + 1 and Vn + 2.

【0021】図3は図2に示す論理回路の論理機能を示
したものである。図4は本実施例の装置における信号波
形のタイミングチャートを示す。
FIG. 3 shows the logic function of the logic circuit shown in FIG. FIG. 4 shows a timing chart of signal waveforms in the device of this embodiment.

【0022】図4において、V1、V2、V3はそれぞ
れ図2に示す走査母線V1、V2、V3の走査母線駆動
回路部側からの入力信号を、V1’は制御駆動回路部の
論理回路23aより出力される信号を示す。
In FIG. 4, V1, V2, and V3 are input signals from the scanning bus driving circuit portion of the scanning buses V1, V2, and V3 shown in FIG. 2, respectively, and V1 'is a signal from the logic circuit 23a of the control driving circuit portion. The output signal is shown.

【0023】例えば、図2に示す走査母線V1のポイン
トAに母線断線がある場合、選択期間T1に走査母線駆
動回路部から入力される走査信号V1は、ポイントAよ
り先の表示素子30b、30c・・・には信号が伝達され
ない。しかし、次の選択期間T2に着目すると、この
時、母線V2は1レベルにあり、V3は0レベルであ
り、この値が論理回路 23aの入力値となりV1の他
端部側に接続する出力値f1が1レベルとなる。従って
走査母線V1に1箇所断線aが存在してもV2,V3か
ら32a経由で走査信号V1’が伝えられ、この時対応
する表示信号が表示素子30b、30c・・・に伝えられ
ている。次の選択期間T3では23aの出力信号は0と
なる。従って走査用信号母線V1内の断線(但し1ケ
所)の有無に関わらず、また走査信号以外の外部信号を
入力することなく、走査パルスが印加される。
For example, when there is a bus disconnection at point A of the scanning bus V1 shown in FIG. 2, the scanning signal V1 input from the scanning bus driving circuit section during the selection period T1 is displayed on the display elements 30b and 30c before the point A. .. Are not transmitted. However, paying attention to the next selection period T2, at this time, the bus V2 is at level 1 and V3 is at level 0, and this value becomes the input value of the logic circuit 23a and the output value connected to the other end of V1. f1 becomes 1 level. Therefore, even if there is one disconnection a in the scanning bus V1, the scanning signal V1 'is transmitted from V2 and V3 via 32a, and the corresponding display signal is transmitted to the display elements 30b, 30c. In the next selection period T3, the output signal of 23a becomes 0. Therefore, the scanning pulse is applied regardless of the presence / absence of a disconnection (but one location) in the scanning signal bus V1 and without inputting an external signal other than the scanning signal.

【0024】また、図2に示すように、走査母線にV
2、V3、V4、V5、V6には母線断線が存在しない
ため、その母線に出力する論理回路23b、23c、2
3dの信号出力部dをレイザーにより切断することによ
り、その論理回路を無効状態にした。
Also, as shown in FIG.
2, V3, V4, V5, and V6 have no bus disconnection, and therefore, logic circuits 23b, 23c, 2
By cutting off the signal output part 3d by a razor, the logic circuit was disabled.

【0025】次に、製造方法の一例を図5を用いて説明
する。図5は液晶表示パネル内蔵駆動回路を構成するポ
リシリコン薄膜トランジスタの製造工程の各段階におけ
る断面図である。まず、例えば歪み点670℃の透光性
ガラスからなるガラス基板10上に、例えばSiO2と
いった材料からなる下地絶縁膜11を、450℃の温度
条件での常圧CVD法といった手法にて成膜する。下地
絶縁膜11の膜厚は、例えば2000Aとする。
Next, an example of the manufacturing method will be described with reference to FIG. FIG. 5 is a cross-sectional view at each stage of the manufacturing process of the polysilicon thin film transistor constituting the liquid crystal display panel built-in drive circuit. First, a base insulating film 11 made of a material such as SiO2 is formed on a glass substrate 10 made of a translucent glass having a strain point of 670 ° C. by a method such as a normal pressure CVD method at a temperature condition of 450 ° C. . The thickness of the base insulating film 11 is, for example, 2000A.

【0026】下地絶縁膜11を生成した後、a−Si:
H(アモルファスシリコンと水素との化合物)とおいっ
た半導体材料膜12をプラズマCVDといった手法にて
所定の膜厚(例えば500A)となるように成膜し、さ
らにリソグラフィー工程にて所定の形状にパターニング
する。パターニングした半導体材料膜12に対して所定
の条件(例えば処理温度450℃ 、処理時間60分)
で脱水素処理を行う。この工程は、結晶化を行う際に水
素の脱離による半導体材料膜12のアブレーションの発
生を防ぐことを目的としている。
After forming the base insulating film 11, a-Si:
A semiconductor material film 12 of H (compound of amorphous silicon and hydrogen) is formed to a predetermined thickness (for example, 500 A) by a method such as plasma CVD, and is further patterned into a predetermined shape by a lithography process. I do. Predetermined conditions for the patterned semiconductor material film 12 (for example, processing temperature 450 ° C., processing time 60 minutes)
Dehydrogenation treatment. This step aims at preventing generation of ablation of the semiconductor material film 12 due to desorption of hydrogen during crystallization.

【0027】脱水素後、波長380nmのXeClエキ
シマレーザーの照射といった手法により、半導体材料膜
12の結晶化を行い、半導体材料膜12をp−Siの半
導体層12にする(図5(a)参照)。
After the dehydrogenation, the semiconductor material film 12 is crystallized by a technique such as irradiation with a XeCl excimer laser having a wavelength of 380 nm, thereby turning the semiconductor material film 12 into a p-Si semiconductor layer 12 (see FIG. 5A). ).

【0028】次に、半導体層12上に例えばSiO2か
らなるゲート酸化膜13を450℃の温度条件での常圧
CVD法といった手法により、例えば1000Aといっ
た極薄い膜厚に成膜する。ゲート酸化膜13の成膜後、
Al等からなる導電体膜14を所定の膜厚(例えば30
00A)となるようにスパッタリング等の手法により形
成する。そして、導電体膜14をAlエッチング液を用
いたリソグラフィー工程にて、所定の形状にパターンニ
ングし、これより、導電体膜14をゲート電極14にす
る(図5(b)参照)。
Next, a gate oxide film 13 made of, for example, SiO 2 is formed on the semiconductor layer 12 to a very thin film thickness of, for example, 1000 A by a technique such as a normal pressure CVD method at a temperature of 450 ° C. After the gate oxide film 13 is formed,
The conductor film 14 made of Al or the like is formed to a predetermined thickness (for example, 30
00A) is formed by a technique such as sputtering. Then, the conductor film 14 is patterned into a predetermined shape by a lithography process using an Al etching solution, and thereby the conductor film 14 is used as the gate electrode 14 (see FIG. 5B).

【0029】次に、ゲート電極14をマスクとして半導
体層12の両側部位に、イオンドーピング法等の手法を
用いてリン、ボロンなどの不純物をイオンに注入する
(セルフアライン構成)。これにより、半導体層12に
は、中央部にチャネル領域12aが、チャネル領域12
aの両側にソース領域12b及びドレイン領域12cが
それぞれ形成される(図5(c)参照)。
Next, impurities such as phosphorus and boron are implanted into ions on both sides of the semiconductor layer 12 by using the gate electrode 14 as a mask by a technique such as an ion doping method (self-aligned structure). As a result, in the semiconductor layer 12, a channel region 12a is formed at the center and the channel region 12a is formed.
A source region 12b and a drain region 12c are respectively formed on both sides of “a” (see FIG. 5C).

【0030】次に、ゲート酸化膜13上にSiO2等か
らなる層間絶縁間15を所定の膜厚(例えば4000
A)に形成し、形成した層間絶縁膜15によってゲート
電極14を被覆する。層間絶縁膜15は、例えば、45
0℃の温度条件での常圧CVD法にて成膜する(図5
(d)参照)。
Next, an interlayer insulating layer 15 made of SiO 2 or the like is formed on the gate oxide film 13 by a predetermined thickness (for example, 4000).
A), the gate electrode 14 is covered with the formed interlayer insulating film 15. The interlayer insulating film 15 is, for example, 45
A film is formed by a normal pressure CVD method at a temperature of 0 ° C. (FIG. 5)
(D)).

【0031】次に、層間絶縁膜15とゲート絶縁膜13
とに、リソグラフィー工程を用いて、ソース領域12
b、ドレイン領域12cに達するコンタクトホール16
を形成する。コンタクトホール16を形成したのち、層
間絶縁膜15上に、Ti膜、Al膜等の2種類の導電体
の積層体からなる導電膜17を形成する。導電膜17は
例えば、スパッタリングにより形成する。またTi膜の
膜厚は例えば1000Aが適当であり、Al膜の膜厚は
例えば7000Aが適当である。このようにして形成し
た導電膜17によりコンタクトホール16を完全に充填
する。さらに、導電膜17をBCl3Cl2系ガスを用い
たリソグラフィー工程にて所定の形状にパターンニング
することで、ソース・ドレイン電極17を形成する(図
5(e)参照)。
Next, the interlayer insulating film 15 and the gate insulating film 13
Then, the source region 12 is formed by using a lithography process.
b, contact hole 16 reaching drain region 12c
To form After the contact holes 16 are formed, a conductive film 17 made of a laminate of two types of conductors such as a Ti film and an Al film is formed on the interlayer insulating film 15. The conductive film 17 is formed by, for example, sputtering. The thickness of the Ti film is, for example, 1000 A, and the thickness of the Al film is, for example, 7000 A. The contact hole 16 is completely filled with the conductive film 17 thus formed. Furthermore, the source / drain electrodes 17 are formed by patterning the conductive film 17 into a predetermined shape in a lithography process using a BCl3 Cl2 gas (see FIG. 5E).

【0032】次に保護膜となるパッシベーション膜18
を成膜する。続いて、処理温度350℃、重水素ガス流
量300sccm、RFパワー800Wの条件下で、2
時間のプラズマ水素化処理を行う。最後に、リソグラフ
ィー工程にて、パッシベーション膜18を所定の形状に
てパターンニングすることで、内蔵駆動回路部を構成す
る薄膜トランジスタが完成する。
Next, a passivation film 18 serving as a protection film
Is formed. Subsequently, at a processing temperature of 350 ° C., a deuterium gas flow rate of 300 sccm, and an RF power of 800 W, 2
Perform plasma hydrogenation for a long time. Finally, in a lithography process, the passivation film 18 is patterned in a predetermined shape, thereby completing a thin film transistor constituting a built-in drive circuit portion.

【0033】以上本発明の一実施では低温pーSi薄膜
トランジスタの場合について説明を行ったが、他の単結
晶質及び多結晶質半導体材料を用いることが出来る。
In the embodiment of the present invention, the case of the low-temperature p-Si thin film transistor has been described. However, other monocrystalline and polycrystalline semiconductor materials can be used.

【0034】また、液晶表示部31のマトリクスを構成
するTFTがa−SiTFT、内蔵回路部を構成するT
FTが低温p−SiTFTというように、表示部と内蔵
駆動回路部20、21、23が異なる材料を用いたTF
Tで構成することも出来る。
The TFTs forming the matrix of the liquid crystal display section 31 are a-Si TFTs, and the TFTs forming the built-in circuit section are TFTs.
A TF in which the display unit and the built-in drive circuit units 20, 21, and 23 are made of different materials, such as a low-temperature p-Si TFT
It can also be composed of T.

【0035】[0035]

【発明の効果】以上の様に、本発明によれば、 第1の
母線群に表示信号を伝達し、第2の母線群に走査信号を
伝達し、第1の母線と第2の母線の交点に対応して設け
られた表示単位を両信号により、特定の母線に断線部が
ある場合でも、断線のない他の母線から制御された信号
が伝達され、各表示要素には信号が印加される。結果と
して表示線欠陥の発生が抑制される。
As described above, according to the present invention, the display signal is transmitted to the first bus group, the scanning signal is transmitted to the second bus group, and the first bus and the second bus are connected. Even if there is a break in a specific bus, a signal controlled from another bus without a break is transmitted by the two signals to the display unit provided corresponding to the intersection, and a signal is applied to each display element. You. As a result, generation of display line defects is suppressed.

【0036】以上により、表示装置の飛躍的な歩留率の
改善がなされ、断線部のある母線に属する表示単位とい
えども、正しく駆動され、表示装置を安価にかつ大量に
提供することを可能にするものである。
As described above, the yield of the display device is remarkably improved, and even if the display unit belongs to a bus having a broken portion, it can be correctly driven, and the display device can be provided at a low cost and in large quantities. It is to be.

【0037】更に本発明の一実施の形態によれば、論理
回路を低温p−Si薄膜トランジスタのマトリクスアレ
イを備えた基板上の非常に微細な領域に構成することに
より、表示信号、走査信号以外の外部入力信号の入力を
必要としないため、外付け回路実装に比べ、実装点数が
減少し、実装信頼性の改善、材料コスト低下を下げる利
点を有している。また表示装置の薄型化といった利点も
ある。
Further, according to one embodiment of the present invention, the logic circuit is formed in a very fine area on the substrate provided with the matrix array of the low-temperature p-Si thin film transistors, so that other than the display signal and the scanning signal, Since there is no need to input an external input signal, the number of mounting points is reduced as compared with the mounting of an external circuit, and there are advantages in that mounting reliability is improved and material cost is reduced. There is also an advantage that the display device is made thinner.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における液晶表示装置の構
成を示す図
FIG. 1 is a diagram illustrating a configuration of a liquid crystal display device according to an embodiment of the present invention.

【図2】本発明の実施の形態における液晶表示装置の制
御駆動回路部及び論理回路を示す図
FIG. 2 is a diagram showing a control drive circuit portion and a logic circuit of the liquid crystal display device according to the embodiment of the present invention.

【図3】本発明の実施の形態における液晶表示装置の論
理回路の論理機能を示す図
FIG. 3 is a diagram showing a logical function of a logic circuit of the liquid crystal display device according to the embodiment of the present invention.

【図4】本発明の実施の形態における液晶表示装置の信
号波形のタイミングチャート
FIG. 4 is a timing chart of a signal waveform of a liquid crystal display device according to an embodiment of the present invention.

【図5】本発明の実施の形態におけるp−SiTFTの
製造工程断面図
FIG. 5 is a sectional view showing a manufacturing process of the p-Si TFT according to the embodiment of the present invention.

【図6】従来のp−SiTFT液晶表示装置の概念図FIG. 6 is a conceptual diagram of a conventional p-Si TFT liquid crystal display device.

【図7】ソース母線駆動回路部2の電気的ブロック図FIG. 7 is an electrical block diagram of a source bus driving circuit unit 2;

【符号の説明】[Explanation of symbols]

1 液晶表示パネル 2 ソース母線駆動回路部 3 走査母線駆動回路部 4 液晶表示部 5 制御駆動回路部 DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel 2 Source bus drive circuit 3 Scanning bus drive circuit 4 Liquid crystal display 5 Control drive circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】第1の母線群に表示信号を伝達し、第2の
母線群に走査信号を伝達し、前記第1の母線と第2の母
線の交点に対応して設けられた表示単位を前記両信号に
より駆動するマトリックス型表示装置において、前記第
2の母線群の一方端部側に走査パルスを印加する駆動回
路を具備し、前記第2の母線群の他方端部に隣接する母
線によって制御される駆動回路が基板上に構成されてい
ることを特徴とする表示装置。
A display unit is provided for transmitting a display signal to a first bus group, transmitting a scan signal to a second bus group, and corresponding to an intersection of the first bus and the second bus. A drive circuit for applying a scanning pulse to one end of the second bus group, and a bus adjacent to the other end of the second bus group. A driving circuit controlled by the driving circuit is formed on a substrate.
【請求項2】走査母線のN番めの母線の他端部側がN+
1、N+2番めの母線の他端部側と論理式f=A・Bで
制御される論理回路を具備することを特徴とする請求項
1に記載の表示装置。
2. The other end of the Nth bus of the scanning bus is N +
2. The display device according to claim 1, further comprising a logic circuit controlled by the other end of the (1, N + 2) th bus and a logical expression f = AB.
【請求項3】第2の母線群の他方端部に隣接する母線に
よって制御される駆動回路がポリシリコン薄膜トランジ
スタで構成されていることを特徴とする請求項1又は2
に記載の表示装置。
3. The driving circuit controlled by a bus adjacent to the other end of the second group of buses comprises a polysilicon thin film transistor.
The display device according to claim 1.
【請求項4】第1の母線群に表示信号を伝達し、第2の
母線群に走査信号を伝達し、前記第1の母線と第2の母
線の交点に対応して設けられた表示単位を前記両信号に
より駆動するマトリックス型表示装置において、前記第
2の母線群の一方端部側に走査パルスを印加する駆動回
路を具備し、前記第2の母線群の他方端部に、隣接する
母線によって制御される駆動回路が基板上に構成されて
おり、前記第2の母線群の断線を検索し、断線が存在し
ない母線を制御する他方端部の駆動回路を無効状態とす
ることを特徴とする表示装置の製造方法。
4. A display unit which transmits a display signal to a first group of buses, transmits a scanning signal to a second group of buses, and is provided corresponding to an intersection of the first and second buses. A matrix-type display device, which is driven by the two signals, further comprising a driving circuit for applying a scanning pulse to one end of the second bus group, the driving circuit being adjacent to the other end of the second bus group. A drive circuit controlled by a bus is formed on the substrate, and a disconnection of the second bus group is searched, and a drive circuit at the other end for controlling a bus having no disconnection is disabled. Manufacturing method of a display device.
【請求項5】第2の母線群の他方端部に隣接する母線に
よって制御される駆動回路がポリシリコン薄膜トランジ
スタで構成されていることを特徴とする請求項4に記載
の表示装置の製造方法。
5. The method according to claim 4, wherein the driving circuit controlled by a bus adjacent to the other end of the second group of buses comprises a polysilicon thin film transistor.
JP9725798A 1998-04-09 1998-04-09 Display device and manufacture thereof Withdrawn JPH11295761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9725798A JPH11295761A (en) 1998-04-09 1998-04-09 Display device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9725798A JPH11295761A (en) 1998-04-09 1998-04-09 Display device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11295761A true JPH11295761A (en) 1999-10-29

Family

ID=14187511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9725798A Withdrawn JPH11295761A (en) 1998-04-09 1998-04-09 Display device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11295761A (en)

Similar Documents

Publication Publication Date Title
JP4662647B2 (en) Display device and manufacturing method thereof
US7399662B2 (en) Method of manufacturing a thin film transistor device
JP4053136B2 (en) Reflective semiconductor display device
US20040108599A1 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6337235B1 (en) Semiconductor device and manufacturing method thereof
JP2001345453A (en) Liquid crystal display and its manufacturing method
JP2009099636A (en) Display device and method of manufacturing the same
JP2727562B2 (en) Display device
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
JP5051942B2 (en) Semiconductor device
JPH11251600A (en) Semiconductor device and its manufacturing method
US6166786A (en) Semiconductor element with N channel and P region connected only to the channel and liquid crystal display device using the same
JP3452981B2 (en) Semiconductor integrated circuit and manufacturing method thereof
KR100271705B1 (en) Display unit integrating driving circuit
US20030174116A1 (en) Method for driving display device having digital memory for each pixel
JPH08160464A (en) Liquid crystal display device
JPH098311A (en) Fabrication and structure of thin film semiconductor device
JP2001135640A (en) Electrode substrate, photoelectric device, method for manufacturing electrode substrate, and manufacturing method of photoelectric device
JPH11295761A (en) Display device and manufacture thereof
JP3430335B2 (en) Method for manufacturing semiconductor device
JP3457072B2 (en) Method for manufacturing semiconductor device
KR101338988B1 (en) Method for fabricating liquid crystal display device
JPH10240164A (en) Driving circuit integrated type display device
JPH10209452A (en) Thin film transistor and its manufacture
JP4197270B2 (en) Method for manufacturing semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050405

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050512

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050627

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070316