JP2727562B2 - Display device - Google Patents

Display device

Info

Publication number
JP2727562B2
JP2727562B2 JP10460088A JP10460088A JP2727562B2 JP 2727562 B2 JP2727562 B2 JP 2727562B2 JP 10460088 A JP10460088 A JP 10460088A JP 10460088 A JP10460088 A JP 10460088A JP 2727562 B2 JP2727562 B2 JP 2727562B2
Authority
JP
Japan
Prior art keywords
gate
source
bus line
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10460088A
Other languages
Japanese (ja)
Other versions
JPH01274117A (en
Inventor
尚 冨田
節夫 碓井
俊之 鮫島
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP10460088A priority Critical patent/JP2727562B2/en
Publication of JPH01274117A publication Critical patent/JPH01274117A/en
Application granted granted Critical
Publication of JP2727562B2 publication Critical patent/JP2727562B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、表示装置に関し、例えばアクティブ・マトリクス方式の液晶ディスプレイに適用して好適なものである。 DETAILED DESCRIPTION OF THE INVENTION The present invention [relates] relates to a display device, an example suitably applied to a liquid crystal display of active matrix type.

〔発明の概要〕 SUMMARY OF THE INVENTION

本発明の表示装置は、マトリクス状に配された複数の画素電極と、各々の画素電極に接続された駆動トランジスタと、駆動トランジスタに信号を供給する互いに直交するゲート・バス・ライン及びソース・バス・ラインとを有し、駆動トランジスタのゲート電極と、駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、ゲート・バス・ライン及びソース・バス・ラインとが重ねられて形成され、あるいは、駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、ゲート・バス・ライン及びソース・バス・ラインとが重ねられて形成されているとともに、画素電極がソース・バス・ラインの領域で半導体層と接続されている。 Display device of the present invention includes a plurality of pixel electrodes arranged in a matrix, and connected to the driving transistor in each pixel electrode, the gate bus line and source bus orthogonal to each other and supplies a signal to the driving transistor - and a line, and the gate electrode of the driving transistor, the source region of the drive transistor, and the semiconductor layer to form a drain region and a channel region, a gate bus line and the source bus lines are formed are overlapped or, the source region of the drive transistor, and the semiconductor layer to form a drain region and a channel region, with a gate bus line and the source bus lines are formed are overlaid, the source bus is a pixel electrode It is connected to the semiconductor layer in the region of the line. これによって、画素の開口率の向上を図ることができる。 Thereby, it is possible to improve the aperture ratio of the pixel.

〔従来の技術〕 [Prior art]

従来、各画素ごとに形成された駆動トランジスタにより画素電極をオン/オフして表示を行うアクティブ・マトリクス方式の液晶ディスプレイが知られている。 Conventionally, liquid crystal display of an active matrix type display is performed by turning on / off the pixel electrodes are known from the driving transistors formed in each pixel. この駆動トランジスタとしては通常、薄膜トランジスタ(TF Usually as the driving transistor, a thin film transistor (TF
T)が用いられている。 T) has been used.

第4図A及び第4図Bは従来のアクティブ・マトリクス方式の液晶ディスプレイの一例を示す。 Figure 4 A and Figure 4 B shows an example of a liquid crystal display of a conventional active matrix type. 第4図A及び第4図Bに示すように、この液晶ディスプレイにおいては、透明なガラス基板101上に透明電極材料であるITO As shown in Figure 4 A and Figure 4 B, in this liquid crystal display, a transparent electrode material on a transparent glass substrate 101 ITO
(Indium Tin Oxide)から成る画素電極102、この画素電極102をオン/オフするためのTFTQ、ゲート・バス・ (Indium Tin Oxide) pixel electrode 102 made of, TFTs Q for turning on / off the pixel electrodes 102, the gate bus
ライン103及びソース・バス・ライン104が形成されている。 Line 103 and the source bus line 104 is formed. この場合、上記TFTQはゲート・バス・ライン103とソース・バス・ライン104との交点の近傍に形成されている。 In this case, the TFTQ is formed in the vicinity of the intersection of the gate bus line 103 and the source bus line 104. 符号105は例えばSiO 2膜のような絶縁膜を示す。 Reference numeral 105 denotes an insulating film such as SiO 2 film.
また、符号106は真性(i型)の水素化アモルファスシリコン(a−Si:H)膜を示す。 Further, reference numeral 106 is a hydrogenated amorphous silicon intrinsic (i-type) (a-Si: H) shows a film. このa−Si:H膜106の上には例えばSiO 2膜のようなゲート絶縁膜107が形成されており、このゲート絶縁膜107の上にゲート電極108が形成されている。 The a-Si: over H film 106 is formed with a gate insulating film 107 such as SiO 2 film, a gate electrode 108 on the gate insulating film 107 is formed. このゲート電極108は上記ゲート・バス・ライン103と一体的に形成されている。 The gate electrode 108 is formed integrally with the gate bus line 103. 一方、上記a On the other hand, the above-mentioned a
−Si:H膜106中には、上記ゲート電極108に対して自己整合的にn +型のソース領域109及びドレイン領域110が形成されている。 -Si: During H film 106, a self-aligning manner n + -type source region 109 and drain region 110 are formed for the gate electrode 108. そして、これらのゲート電極108、ソース領域109及びドレイン領域110により上記TFTQが構成されている。 Then, the TFTQ is constituted by the gate electrode 108, source region 109 and drain region 110. また、符号111は例えばSiO 2膜のような層間絶縁膜を示す。 Further, reference numeral 111 denotes an interlayer insulating film such as SiO 2 film. この場合、上記ソース領域109はこの層間絶縁膜111に形成されたコンタクトホール111a、111bを通じて上記ソース・バス・ライン104と接続され、上記ドレイン領域110は上記絶縁膜105に形成されたコンタクトホール105a、105bを通じて上記画素電極102と接続されている。 In this case, the source region 109 a contact hole 111a formed in the interlayer insulating film 111, is connected to the source bus line 104 through 111b, a contact hole 105a above the drain region 110 is formed in the insulating film 105 , and it is connected with the pixel electrode 102 through 105b. なお、第4図Aにおいては、ガラス基板10 In the Figure 4 A, a glass substrate 10
1、絶縁膜105、層間絶縁膜111等の図示は省略されている。 1, the insulating film 105, the illustrated such as an interlayer insulating film 111 are omitted.

なお、本発明に関連する先行技術文献として、酸素(O)または窒素(N)原子を含有する半導体層により画素電極が形成された液晶表示素子に関する特開昭61− Incidentally, as prior art documents related to the present invention, JP relates to a liquid crystal display device having a pixel electrode formed by the semiconductor layer containing oxygen (O) or nitrogen (N) atom 61-
249080号公報が挙げられる。 249080 JP thereof.

〔発明が解決しようとする課題〕 [Problems that the Invention is to Solve]

液晶ディスプレイで表示される画像のコントラスト及び絶対的な明るさは画素の開口率で表現される。 Contrast and absolute brightness of the image displayed on the liquid crystal display is represented by the opening ratio of the pixel. 上述の従来の液晶ディスプレイにおいてこの開口率は、ゲート・バス・ライン103、ソース・バス・ライン104、TFTQ及び画素電極102から成る1画素の総面積に対するこの画素電極102の面積の比率を意味し、この開口率が大きいほど画像は明るくなり、またコントラストも大きくなる。 The opening ratio in the conventional liquid crystal display described above, the gate bus line 103, refers to the ratio of the area of ​​the pixel electrode 102 to the total area of ​​one pixel composed of the source bus lines 104, TFTs Q and the pixel electrode 102 the image becomes bright as the aperture ratio is high, also the contrast is also increased.

上述の従来の液晶ディスプレイにおいて開口率を大きくするためには、ゲート・バス・ライン103、ソース・ In order to increase the aperture ratio in a conventional liquid crystal display described above, the gate bus line 103, the source
バス・ライン104及びTFTQによって占められる面積を小さくすることが重要である。 It is important to reduce the area occupied by the bus lines 104 and TFTs Q. この場合、ゲート・バス・ In this case, the gate bus
ライン103及びソース・バス・ライン104の占有面積は、 The area occupied by the line 103 and the source bus line 104,
それらの厚さを大きくして幅を狭くすることにより小さくすることができる。 Their thickness increased to can be reduced by narrowing the width. しかしながら、a−Si:H膜106を用いたTFTQは数十μm×数十μm程度のサイズは必要である。 However, a-Si: TFTQ using H film 106 is several tens [mu] m × several tens [mu] m approximately size is required. この場合には、画素ピッチを例えば0.2mm程度としてもこのTFTQは1画素の面積の10%程度を占めてしまうことになり、従って開口率を大きくすることは困難であった。 In this case, even the TFTQ will be thus accounting for about 10% of the area of ​​one pixel pixel pitch as e.g. 0.2mm approximately, thus increasing the aperture ratio is difficult. この問題は、液晶ディスプレイの製造歩留まりの向上を図るために1画素2TFT構成として冗長構成を採った場合にはより顕著となる。 This problem becomes more pronounced when adopting a redundant configuration as one pixel 2TFT structure in order to improve the production yield of liquid crystal display.

従って本発明の目的は、画素の開口率の向上を図ることができる表示装置を提供することにある。 Accordingly, an object of the present invention is to provide a display device capable of improving aperture ratio of the pixel.

〔課題を解決するための手段〕 [Means for Solving the Problems]

本発明の第1の発明は、マトリクス状に配された複数の画素電極と、各々の画素電極に接続された駆動トランジスタと、駆動トランジスタに信号を供給する互いに直交するゲート・バス・ライン及びソース・バス・ラインとを有し、駆動トランジスタのゲート電極と、駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、ゲート・バス・ライン及びソース・バス・ラインとが重ねられて形成されているとともに、画素電極が上記ソース・バス・ラインの領域で半導体層と接続されている表示装置である。 The first invention includes a plurality of pixel electrodes arranged in a matrix, and a driving transistor connected to each pixel electrode, the gate bus line and the source are perpendicular to each other and supplies a signal to the driving transistor of the present invention - and a bus line, and a gate electrode of the driving transistor, the source region of the drive transistor, and the semiconductor layer to form a drain region and a channel region, a gate bus line and is superimposed with the source bus line together they are formed, a display device having a pixel electrode connected to the semiconductor layer in the region of the source bus lines.

また、本発明の第2の発明は、マトリクス状に配された複数の画素電極と、各々の画素電極に接続された駆動トランジスタと、駆動トランジスタに信号を供給する互いに直交するゲート・バス・ライン及びソース・バス・ The second aspect of the present invention includes a plurality of pixel electrodes arranged in a matrix, and a driving transistor connected to each pixel electrode, the gate bus lines which are perpendicular to each other and supplies a signal to the driving transistor and source bus
ラインとを有し、ゲート・バス・ラインの分岐部を有さず、駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、ゲート・バス・ライン及びソース・バス・ラインとが重ねられて形成されているとともに、画素電極がソース・バス・ラインの領域で半導体層と接続されている表示装置である。 And a line does not have a branch portion of the gate bus line, a source region of the driving transistor, and the semiconductor layer to form a drain region and a channel region, and a gate bus line and the source bus line together are formed by superimposed, a display device having a pixel electrode connected to the semiconductor layer in the region of the source bus lines.

〔作用〕 [Action]

上記した手段によれば、駆動トランジスタのゲート電極と、駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、ゲート・バス・ According to the above means, the gate electrode of the driving transistor, and the semiconductor layer to form a source region, a drain region and a channel region of the drive transistor, the gate bus
ライン及びソース・バス・ラインとが重ねられて形成され、あるいは、駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、ゲート・バス・ライン及びソース・バス・ラインとが重ねられて形成されているとともに、画素電極がソース・バス・ It is formed by being superimposed with a line and the source bus line, or the source region of the drive transistor, and the semiconductor layer to form a drain region and a channel region, and a gate bus line and the source bus lines overlaid together are formed Te, the source bus is a pixel electrode
ラインの領域で半導体層と接続されていることにより、 By being connected to the semiconductor layer in the region of the line,
この駆動トランジスタの占有面積は実効的に0となる。 Occupied area of ​​the driving transistor becomes effectively zero.
このため、この分だけ画素電極の面積を大きくすることができるので、画素の開口率の向上を図ることができる。 Therefore, it is possible to increase the area of ​​the amount corresponding pixel electrode, it is possible to improve the aperture ratio of the pixel.

〔実施例〕 〔Example〕

以下、本発明の実施例について図面を参照しながら説明する。 It will be described below with reference to the accompanying drawings embodiments of the present invention. 以下の二つの実施例はいずれも本発明をアクティブ・マトリクス方式の液晶ディスプレイに適用した実施例である。 The following two embodiments are examples in which were all applied to a liquid crystal display of an active matrix type of the present invention.

実施例I 第1図A〜第1図Cは本発明の実施例Iによるアクティブ・マトリクス方式の液晶ディスプレイを示す。 Example I Figure 1 A~ Figure 1 C shows a liquid crystal display of active matrix type according to Example I of the present invention. なお、第1図Bは第1図AのX−X線に沿っての断面図であり、第1図Cは第1図AのY−Y線に沿っての断面図である。 Incidentally, FIG. 1 B is a sectional view taken along line X-X in FIG. 1 A, FIG. 1 C is a sectional view taken along line Y-Y in Figure 1 A.

第1図A〜第1図Cに示すように、この実施例Iによる液晶ディスプレイにおいては、透明なガラス基板1上に画素電極2、この画素電極2をオン/オフするための As shown in FIG. 1 A~ Figure 1 C, and the liquid crystal display according to this embodiment I, the pixel electrode 2 on the transparent glass substrate 1, the pixel electrode 2 on / off for
TFTQ、ゲート・バス・ライン3及びソース・バス・ライン4が形成されている。 TFTs Q, the gate bus line 3 and the source bus line 4 is formed. 上記画素電極2は膜厚が例えば The pixel electrode 2 has a thickness of e.g.
500Å程度のn +型の多結晶Si膜から成る。 Consisting 500Å about n + -type polycrystalline Si film. また、上記ゲート・バス・ライン3及びソース・バス・ライン4は例えば膜厚がそれぞれ1000Å及び2000Å程度のアルミニウム(Al)膜から成り、それらの幅は例えば10μm程度である。 Further, it consists the gate bus line 3 and the source bus line 4 for example film thickness 1000Å and 2000Å about aluminum, respectively (Al) film, their width is, for example, 10μm approximately.

符号5は例えば膜厚が300Å程度のSiO 2膜のようなゲート絶縁膜を示す。 Reference numeral 5 denotes a gate insulating film such as SiO 2 film, for example film thickness of about 300 Å. また、符号6は多結晶Si膜を示し、 Further, reference numeral 6 denotes a polycrystalline Si film,
この多結晶Si膜6は上記画素電極2を構成する多結晶Si Polycrystalline Si polycrystalline Si film 6 constituting the pixel electrode 2
膜と一体となっている。 Film and are integrated. この多結晶Si膜6の膜厚は例えば500Å程度であり、その幅(TFTQのチャネル幅Wに対応する)は例えば8〜10μm程度である。 The film thickness of the polycrystalline Si film 6 is, for example, 500Å or so, (corresponding to the channel width W of TFTs Q) and the width thereof is, for example, about 8 to 10 [mu] m. この多結晶Si The polycrystalline Si
膜6の上には例えば膜厚が300Å程度のSiO 2のようなゲート絶縁膜7が形成されており、このゲート絶縁膜7の上にゲート電極8が形成されている。 Film thickness of, for example, on top of film 6 is formed a gate insulating film 7, such as SiO 2 of about 300 Å, the gate electrode 8 is formed on the gate insulating film 7. このゲート電極8 The gate electrode 8
は上記絶縁膜5、7に形成されたコンタクトホールC 1 A contact hole C 1 formed in the insulating film 5 and 7,
C 2を通じて上記ゲート・バス・ライン3と接続されている。 And it is connected to the gate bus line 3 through C 2. 一方、上記多結晶Si膜6中に上記ゲート電極8に対して自己整合的にn +型のソース領域9及びドレイン領域 On the other hand, the source region 9 and drain region of a self-aligning manner n + -type with respect to the gate electrode 8 in the polycrystalline Si film 6
10が形成されている。 10 is formed. そして、これらのゲート電極8、 Then, these gate electrodes 8,
ゲート・バス・ライン3、ソース領域9及びドレイン領域10により上記TFTQが構成されている。 Gate bus line 3, the TFTQ is constituted by the source region 9 and drain region 10. このTFTQはnチャネル型である。 The TFTQ is an n-channel type. このTFTQは、多結晶Si膜6の上下にそれぞれゲート絶縁膜7、5を介してゲート電極8及びゲート・バス・ライン3が形成されたダブルゲート構造を有する。 This TFTQ has a polycrystalline Si double gate structure where the gate electrode 8 and the gate bus line 3 via the gate insulating film 7, 5 each of which is formed above and below the film 6. これによって、TFTQのオン電流を大きくすることができ、従って応答速度の向上を図ることができる。 Thus, it is possible to increase the on-current of the TFTs Q, thus it is possible to improve the response speed.

符号11は例えば膜厚が2000Å程度のSiO 2膜のような層間絶縁膜を示す。 Reference numeral 11 denotes an interlayer insulating film such as SiO 2 film, for example film thickness of about 2000 Å. この場合、ソース領域9はこの層間絶縁膜11及びゲート絶縁膜7に形成されたコンタクトホールC 3を通じて上記ソース・バス・ライン4と接続されている。 In this case, the source region 9 is connected to the source bus line 4 through the contact hole C 3 which is formed in the interlayer insulating film 11 and the gate insulating film 7.

なお、第1図Aにおいては、ガラス基板1、ゲート絶縁膜5、7、層間絶縁膜11等の図示は省略されている。 In the first diagram A, a glass substrate 1, a gate insulating film 5 and 7, the illustrated such as an interlayer insulating film 11 are omitted.

次に、上述のように構成された実施例Iによる液晶ディスプレイの製造方法の一例について説明する。 Next, one example of the embodiment constructed as I method of manufacturing a liquid crystal display according to as described above.

第1図A〜第1図Cに示すように、まずあらかじめ洗浄されたガラス基板1上に例えばAl膜を蒸着、スパッタ等により形成した後、このAl膜をエッチングによりパターンニングしてゲート・バス・ライン3を形成する。 As shown in FIG. 1 A~ Figure 1 C, it is first pre-cleaned deposited glass substrate 1 on an Al film, after forming by sputtering or the like, gate bus by patterning the Al film by etching line 3 to form. 次に、例えばプラズマCVD法により全面にSiO 2膜のようなゲート絶縁膜5を形成する。 Next, a gate insulating film 5, such as a SiO 2 film on the entire surface by, for example, a plasma CVD method. 次に、プラズマCVD法、スパッタ法等により全面に多結晶Si膜を形成した後、この多結晶Si膜をエッチングにより所定形状にパターンニングして、TFTQ形成用の多結晶Si膜と画素電極2形成用の多結晶Si膜とが一体化された島状パターンを形成する。 Then, a plasma CVD method to form a polycrystalline Si film on the entire surface by sputtering or the like, the polycrystalline Si film is patterned into a predetermined shape by etching, the polycrystalline Si film and the pixel electrode 2 for TFTQ formation and a polycrystalline Si film for forming is to form an island-shaped pattern which is integrated.
次に、例えばプラズマCVD法により全面にSiO 2のようなゲート絶縁膜7を形成する。 Next, a gate insulating film 7, such as SiO 2 on the entire surface by, for example, a plasma CVD method. なお、ガラス基板1の代わりに例えば石英基板を用いた場合、このゲート絶縁膜7 In the case of using a quartz substrate, for example, instead of the glass substrate 1, the gate insulating film 7
は多結晶Si膜の表面を熱酸化することにより形成することも可能である。 It is also possible that the surface of the polycrystalline Si film is formed by thermal oxidation. この後、このゲート絶縁膜7及び上記ゲート絶縁膜5の所定部分をエッチング除去してコンタクトホールC 1 、C 2を形成する。 Thereafter, a predetermined portion of the gate insulating film 7 and the gate insulating film 5 is removed by etching to form a contact hole C 1, C 2. 次に、例えばAl膜を蒸着、スパッタ等により全面に形成した後、このAl膜をエッチングによりパターンニングしてゲート電極8を形成する。 Then, for example, Al film deposition, after forming on the entire surface by sputtering or the like to form a gate electrode 8 is patterned with this Al film by etching. 次に、このゲート電極8をマスクとして上記多結晶Si膜に例えばリン(P)のようなn型不純物をイオン注入することにより、このゲート電極8に対して自己整合的にソース領域9及びドレイン領域10を形成するとともに、このドレイン領域10と一体的に画素電極2を形成する。 Then, by the n-type impurity, such as in the polycrystalline Si film using the gate electrode 8 as a mask such as phosphorus (P) is ion-implanted, self-aligned source region 9 and drain relative to the gate electrode 8 to form the region 10 to form the drain region 10 integrally with the pixel electrode 2. 次に、例えばプラズマCVD法により全面にSiO 2膜のような層間絶縁膜11を形成する。 Next, an interlayer insulating film 11 such as SiO 2 film on the entire surface by, for example, a plasma CVD method. この後、この層間絶縁膜11及び上記ゲート絶縁膜7の所定部分をエッチング除去してコンタクトホールC 3を形成する。 Thereafter, a contact hole C 3 a predetermined part of the interlayer insulating film 11 and the gate insulating film 7 is removed by etching. 次に、例えば Next, for example,
Al膜を蒸着、スパッタ等により全面に形成した後、この Al film deposition, after forming on the entire surface by sputtering or the like, the
Al膜をエッチングによりパターンニングしてソース・バス・ライン4を形成する。 The Al film is patterned by etching to form the source bus line 4. 次に、全面に液晶配向膜(図示せず)を形成した後、液晶の封入工程等を経て、目的とする液晶ディスプレイを完成させる。 Then, the entire surface to form a liquid crystal alignment film (not shown), through the liquid crystal sealing step like, to complete a liquid crystal display of interest.

この実施例Iによれば、駆動トランジスタとしてのTF According to this embodiment I, TF as a driving transistor
TQとこのTFTQ用の配線、すなわちゲート・バス・ライン3及びソース・バス・ライン4とが重ねて形成されているとともに、ゲート・バス・ライン3とTFTQのゲート電極8とがコンタクトホールC 1 、C 2を通じて電気的に接続されているので、このTFTQの占有面積は実効的に0となる。 TQ Toko wiring for TFTs Q, ie, the gate bus line 3 and the source bus with lines 4 and are formed to overlap the gate bus line 3 and the gate electrode 8 and the contact holes C 1 of TFTs Q , since they are electrically connected through C 2, the occupied area of the TFTQ becomes effectively zero. このため、この分だけ画素電極2の面積を大きくすることができるので、開口率の向上を図ることができる。 Therefore, it is possible to increase the area of ​​the pixel electrode 2 by this amount, it is possible to improve the aperture ratio. この開口率の向上の効果をより具体的に説明すると次の通りである。 To explain the effect of the improvement of the aperture ratio more specifically as follows.

今、1画素のサイズが36μm(ソース・バス・ライン4の方向)×32μm(ゲート・バス・ライン3の方向)、ゲート・バス・ライン3及びソース・バス・ライン4の幅がいずれも10μm、TFTQのW(チャネル幅)/L Now, (the direction of the gate bus line 3) the size of one pixel is 36 .mu.m (the direction of the source bus line 4) × 32 [mu] m, both the width of the gate bus line 3 and the source bus line 4 is 10μm , TFTQ of W (channel width) / L
(チャネル長)=10μm/10μmであるとする。 And a (channel length) = 10μm / 10μm. この1画素のサイズは、例えば3インチのHDVS(高品位ビデオシステム)対応の200万画素(横2000×縦1000)に対応するものである。 The size of one pixel is, for example, a 3 inch HDVS (high-definition video system) corresponds to the corresponding 200 million pixels (horizontal 2000 × vertical 1000).

この場合、この実施例Iによる液晶ディスプレイの開口率は In this case, the aperture ratio of the liquid crystal display according to this Example I となる。 To become. 一方、例えば第4図A及び第4図Bに示す従来の液晶ディスプレイの開口率は、同様な条件で On the other hand, for example, the aperture ratio of the conventional liquid crystal display shown in FIG. 4 A and Figure 4 B is a similar condition となる。 To become. すなわち、この実施例Iによれば、開口率は従来の約1.5倍となり、従って画像を約5割明るくすることができることがわかる。 That is, according to this embodiment I, the aperture ratio becomes approximately 1.5 times that of the conventional, thus the image it can be seen that for approximately 50% lighter. この開口率向上の効果は画素サイズが小さくなるほど顕著となる。 The effect of this aperture ratio improvement is remarkable as the pixel size decreases.

また、この実施例Iによればさらに次のような利点もある。 There is also further advantages: According to this embodiment I. すなわち、上述のTFTQはキャリア(電子)の移動度が高い多結晶Si膜を用いており、しかもダブルゲート構造を有するので、高速でしかも大きな電流のスイッチングを行うことができる。 That, TFTs Q described above is using a polycrystalline Si film is high mobility of carriers (electrons), and since having a double gate structure, it is possible to perform switching of high-speed, yet large current. また、TFTQ形成用の多結晶Si Also, the polycrystalline Si for TFTQ formation
膜と画素電極2とを一回のリソグラフィーにより形成することができるので、リソグラフィー工程の数が少なく、従って製造工程が簡単である。 Since the film and the pixel electrode 2 can be formed by a single lithography, fewer lithography steps, thus manufacturing process is simple.

実施例II 第2図A〜第2図Cは本発明の実施例IIによるアクティブ・マトリクス方式の液晶ディスプレイを示す。 Example II Figure 2 A~ Figure 2 C shows the liquid crystal display of active matrix type according to Example II of the present invention.

第2図A〜第2図Cに示すように、この実施例IIによる液晶ディスプレイは、多結晶Si膜6の上にゲート・バス・ライン3が形成されていること、ゲート電極8が形成されておらず、従ってTFTQはダブルゲート構造ではないこと、ゲート絶縁膜7が形成されていないこと等を除いて実施例Iによる液晶ディスプレイと同様な構造を有する。 As shown in FIG. 2 A~ Figure 2 C, the liquid crystal display according to this embodiment II is the gate bus line 3 on the polycrystalline Si film 6 is formed, the gate electrode 8 is formed and yet not, therefore TFTQ has not a double gate structure, a structure similar to the liquid crystal display according to example I except such that the gate insulating film 7 is not formed.

この実施例IIによる液晶ディスプレイの製造方法は次の通りである。 Method of manufacturing a liquid crystal display according to this embodiment II is as follows.

すなわち、まずガラス基板1上に多結晶Si膜を形成した後、この多結晶Si膜をパターンニングして島状パターンを形成する。 That is, first after forming the polycrystalline Si film on a glass substrate 1, to form a polycrystalline Si film is patterned to an island-like pattern. 次に、全面にゲート絶縁膜5を形成した後、このゲート絶縁膜5の上にゲート・バス・ライン3 Then, after forming a gate insulating film 5 on the entire surface, the gate bus line 3 on the gate insulating film 5
を形成する。 To form. 次に、このゲート・バス・ライン3をマスクとして上記多結晶Si膜中にn型不純物をイオン注入することによって、このゲート・バス・ライン3に対して自己整合的にソース領域9及びドレイン領域10を形成する。 Then, by ion-implanting the n-type impurity into the polycrystalline Si film in the gate bus line 3 as a mask, self-aligned manner source region 9 and drain region with respect to the gate bus line 3 10 to form a. この後、層間絶縁膜11、ソース・バス・ライン4等を形成し、目的とする液晶ディスプレイを完成させる。 Thereafter, the interlayer insulating film 11, to form a source bus line 4 and the like, to complete a liquid crystal display of interest.

この実施例IIによれば、実施例Iと同様に開口率の向上を図ることができる等の利点があることは勿論であるが、さらに次のような利点もある。 According to this embodiment II, but it is of course an advantage, such as can be improved similarly aperture ratio as in Example I, there is also further advantages as follows. すなわち、ゲート・ In other words, the gate
バス・ライン3は多結晶Si膜6の上に形成されており、 Bus line 3 is formed on the polycrystalline Si film 6,
しかも実施例Iのようにゲート電極8が形成されていないので、層間絶縁膜11の表面の段差は実施例Iの場合に比べて小さくなり、従ってソース・バス・ライン4の断線等が生じにくい。 Moreover, since the gate electrode 8 as in Example I is not formed, the step of the surface of the interlayer insulating film 11 is smaller than that of Example I, therefore less likely to occur such as disconnection of the source bus line 4 . また、ゲート電極8を形成する必要がないため、液晶ディスプレイの製造工程が簡単である。 Moreover, it is not necessary to form the gate electrode 8, the manufacturing process of the liquid crystal display is easy.

以上、本発明の実施例につき具体的に説明したが、本発明は、上述の実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。 Has been specifically explained embodiment of the present invention, the present invention is not limited to the embodiments described above but can be modified in various ways based on the technical idea of ​​the present invention.

例えば、上述の実施例I、IIにおいては、1画素1TFT For example, in Example I, II described above, one pixel 1TFT
構成の液晶ディスプレイに本発明を適用した場合について説明したが、例えば1画素2TFT構成として冗長構成を採った液晶ディスプレイに本発明を適用することも可能である。 Has been described a case where the present invention is applied to a liquid crystal display configuration, it is also possible to apply the present invention to a liquid crystal display that adopts a redundant configuration as one pixel 2TFT configuration. すなわち、第3図に示すように、ゲート・バス・ライン3及びソース・バス・ライン4の領域に2個の That is, as shown in FIG. 3, two in the area of ​​the gate bus line 3 and the source bus line 4
TFTQ 1 、Q 2を並列に形成することにより、1画素2TFT構成の場合でもTFTの占有面積は実効的に0である。 By forming the TFTs Q 1, Q 2 in parallel, the area occupied by the TFT even in the case of one pixel 2TFT configuration is effectively zero. 従って、開口率の向上を図ることができるとともに、TFTアレイの欠陥による液晶ディスプレイの製造歩留まりの低下を防止することができる。 Therefore, it is possible to improve the aperture ratio, it is possible to prevent a decrease in manufacturing yield of liquid crystal display due to a defect of a TFT array.

また、必要に応じてガラス基板1の代わりに各種の基板を用いることが可能である。 It is also possible to use various substrate instead of the glass substrate 1 as required. さらに、上述の実施例I、IIにおいて用いたTFTQは多結晶SiTFTであるが、このTFTQとしてa−Si:HTFTを用いることも可能である。 Furthermore, Example I above, but TFTs Q used in the II is polycrystalline SiTFT, a-Si as the TFTs Q: it is also possible to use a HTFT.

さらにまた、上述の実施例I、IIにおいては、本発明を液晶ディスプレイに適用した場合について説明したが、本発明は、液晶ディスプレイ以外の各種のアクティブ・マトリクス方式の表示装置に適用することも可能である。 Furthermore, Example I above, in the II, the present invention has been described as applied to a liquid crystal display, the present invention can also be applied to display devices for various active matrix type other than the liquid crystal display it is. 具体的には、例えば表示用物質として液晶の代わりにエレクトロクロミック(EC)材料を用いたアクティブ・マトリクス方式のエレクトロクロミックディスプレイに適用することが可能である。 Specifically, for example, it can be applied to electrochromic displays of the active matrix type using an electrochromic (EC) material instead of the liquid crystal as a display material.

〔発明の効果〕 〔Effect of the invention〕

以上説明したように、本発明によれば、駆動トランジスタのゲート電極と、駆動トランジスタのソース領域、 As described above, according to the present invention, the gate electrode of the driving transistor, the source region of the drive transistor,
ドレイン領域及びチャネル領域を形成する半導体層と、 A semiconductor layer forming the drain region and the channel region,
ゲート・バス・ライン及びソース・バス・ラインとが重ねられて形成され、あるいは、駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、ゲート・バス・ライン及びソース・バス・ラインとが重ねられて形成さているとともに、画素電極がソース・バス・ラインの領域で半導体層と接続されているので、この駆動トランジスタの占有面積は実効的に0となり、これによって画素の開口率の向上を図ることができる。 Gate bus lines and source bus lines are formed are overlaid, or a semiconductor layer forming a source region, a drain region and a channel region of the drive transistor, the gate bus line and the source bus line together and formed bets are overlapped, since the pixel electrode is connected to the semiconductor layer in the region of the source bus lines, the occupied area of ​​the driving transistor is effectively zero, thereby the aperture ratio of the pixel it can be improved.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図Aは本発明の実施例Iによるアクティブ・マトリクス方式の液晶ディスプレイを示す平面図、第1図Bは第1図AのX−X線に沿っての断面図、第1図Cは第1 Plan view showing a liquid crystal display of active matrix type according to Example I of Figure 1 A according to the present invention, cross-sectional view of FIG. 1 B is along the line X-X in FIG. 1 A, FIG. 1 C is first
図AのY−Y線に沿っての断面図、第2図Aは本発明の実施例IIによるアクティブ・マトリクス方式の液晶ディスプレイを示す平面図、第2図Bは第2図AのZ−Z線に沿っての断面図、第2図Cは第2図AのW−W線に沿っての断面図、第3図は本発明の変形例を説明するための平面図、第4図Aは従来のアクティブ・マトリクス方式の液晶ディスプレイの一例を示す平面図、第4図Bは第4図AのP−P線に沿っての断面図である。 Sectional view taken along line Y-Y in Figure A, plan view showing a liquid crystal display of an active matrix type second Figure A according to Example II of the present invention, the second panel B of Figure 2 A Z- sectional view taken along the Z-line, cross-sectional view of the second panel C along line W-W in Fig. 2 a, FIG. 3 is a plan view for explaining a modification of the present invention, FIG. 4 a is a plan view showing an example of a liquid crystal display of a conventional active matrix type, Fig. 4 B is a sectional view taken along line P-P in Figure 4 a. 図面における主要な符号の説明 1:ガラス基板、2:画素電極、3:ゲート・バス・ライン、 Description of the key symbols in drawings 1: Glass substrate, 2: pixel electrode, 3: a gate bus line,
4:ソース・バス・ライン、6:多結晶Si膜、8:ゲート電極、9:ソース領域、10:ドレイン領域、Q:TFT。 4: source bus line, 6: polycrystalline Si film, 8: gate electrode, 9: a source region, 10: drain region, Q: TFT.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−117997(JP,A) 特開 昭61−255384(JP,A) 特開 昭62−169125(JP,A) 実開 昭63−170828(JP,U) ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent Sho 53-117997 (JP, a) JP Akira 61-255384 (JP, a) JP Akira 62-169125 (JP, a) JitsuHiraku Akira 63- 170828 (JP, U)

Claims (2)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】マトリクス状に配された複数の画素電極と、各々の上記画素電極に接続された駆動トランジスタと、上記駆動トランジスタに信号を供給する互いに直交するゲート・バス・ライン及びソース・バス・ラインとを有し、 上記駆動トランジスタのゲート電極と、上記駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、上記ゲート・バス・ライン及び上記ソース・バス・ラインとが重ねられて形成されているとともに、上記画素電極が上記ソース・バス・ラインの領域で上記半導体層と接続されている ことを特徴とする表示装置。 1. A plurality of pixel electrodes arranged in a matrix, and a driving transistor connected to each of said pixel electrodes, gate bus lines and source bus orthogonal to each other and supplies a signal to the drive transistor - and a line, and the gate electrode of the driving transistor, the source region of the driving transistor, and the semiconductor layer to form a drain region and a channel region, and a said gate bus lines and said source bus lines overlapping are together is formed, a display device in which the pixel electrode is characterized in that it is connected to the semiconductor layer in the region of the source bus lines.
  2. 【請求項2】マトリクス状に配された複数の画素電極と、各々の上記画素電極に接続された駆動トランジスタと、上記駆動トランジスタに信号を供給する互いに直交するゲート・バス・ライン及びソース・バス・ラインとを有し、 上記ゲート・バス・ラインは分岐部を有さず、 上記駆動トランジスタのソース領域、ドレイン領域及びチャネル領域を形成する半導体層と、上記ゲート・バス・ライン及び上記ソース・バス・ラインとが重ねられて形成されているとともに、上記画素電極が上記ソース・ Wherein a plurality of pixel electrodes arranged in a matrix, and a driving transistor connected to each of said pixel electrodes, gate bus lines and source bus orthogonal to each other and supplies a signal to the drive transistor - and a line, the gate bus line has no branch portion, the source region of the driving transistor, and the semiconductor layer to form a drain region and a channel region, - the gate bus line and the source with the bus line is formed are overlapped, the pixel electrode, the source
    バス・ラインの領域で上記半導体層と接続されている ことを特徴とする表示装置。 Display apparatus characterized by being connected to the semiconductor layer in the region of the bus line.
JP10460088A 1988-04-27 1988-04-27 Display device Expired - Lifetime JP2727562B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10460088A JP2727562B2 (en) 1988-04-27 1988-04-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10460088A JP2727562B2 (en) 1988-04-27 1988-04-27 Display device

Publications (2)

Publication Number Publication Date
JPH01274117A JPH01274117A (en) 1989-11-01
JP2727562B2 true JP2727562B2 (en) 1998-03-11

Family

ID=14384914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10460088A Expired - Lifetime JP2727562B2 (en) 1988-04-27 1988-04-27 Display device

Country Status (1)

Country Link
JP (1) JP2727562B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968119A (en) * 1989-01-10 1990-11-06 David Sarnoff Research Center, Inc. High-density liquid-crystal active dot-matrix display structure
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2845303B2 (en) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP2794678B2 (en) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 Insulated gate semiconductor device and a manufacturing method thereof
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4739510B2 (en) * 2000-12-15 2011-08-03 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP4610455B2 (en) * 2005-09-29 2011-01-12 株式会社半導体エネルギー研究所 Semiconductor device
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112333A (en) * 1977-03-23 1978-09-05 Westinghouse Electric Corp. Display panel with integral memory capability for each display element and addressing system
JPS61255384A (en) * 1985-05-09 1986-11-13 Fujitsu Ltd Thin film transistor matrix and manufacture thereof
JPS62169125A (en) * 1986-01-22 1987-07-25 Seiko Epson Corp Preparation of liquid crystal display panel
JPS63170828U (en) * 1987-04-28 1988-11-07

Also Published As

Publication number Publication date
JPH01274117A (en) 1989-11-01

Similar Documents

Publication Publication Date Title
US6507045B2 (en) LCD with increased pixel opening sizes
US5767926A (en) Liquid crystal display and a method for manufacturing the same
JP3811663B2 (en) Manufacturing method and structure of the in-plane switching liquid crystal display array
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
JP3891988B2 (en) Preparation and tft substrate of the liquid crystal display device
US9291863B2 (en) Liquid crystal display device
US4759610A (en) Active matrix display with capacitive light shield
US7542103B2 (en) Electro-optical device
JP3784491B2 (en) Active matrix display device
KR100238510B1 (en) Thin film transistor with edge inclined gates and liquid crystal display device furnished with the same
JP3717078B2 (en) Production method and a liquid crystal display device of a liquid crystal display device
KR100657387B1 (en) Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
EP0407168B1 (en) A thin film semiconductor array device
US7705355B2 (en) Thin-film transistor display devices having composite electrodes
US6580473B2 (en) Active matrix display devices with ladder-shaped electrodes or pixel electrode contacting side of drain electrode
US6307602B1 (en) Method for manufacturing liquid crystal display capable of preventing electrical shorts between neighboring pixel electrodes and the liquid crystal display
JP3679567B2 (en) A method of manufacturing a thin film transistor
EP0372821B1 (en) Liquid crystal display panel with reduced pixel defects
KR100195269B1 (en) Manufacture method of liquid crystal display device
KR100235472B1 (en) Substrate for display device and its manufacturing method
US7220994B2 (en) In plane switching mode liquid crystal display device
JP3122453B2 (en) Insulation structure for an amorphous silicon thin film transistor
JP4662647B2 (en) Display device and manufacturing method thereof
US6083779A (en) Method for fabricating a thin film transistor of a liquid crystal device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11