JPH11295364A

JPH11295364A - 静電容量比検出回路

Info

Publication number: JPH11295364A
Application number: JP9319898A
Authority: JP
Inventors: Kokichi Hida; 孝吉飛田
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1998-04-06
Filing date: 1998-04-06
Publication date: 1999-10-29
Anticipated expiration: 2018-04-06
Also published as: JP3589017B2

Abstract

(57)【要約】【課題】小型のセンサ部でも、分布容量、オフセット
等の影響を受けて、静電容量比を高精度に検出する。【解決手段】駆動パターン発生回路１３からコンデン
サＣ１、Ｃ２に個別に、タイミングの異なる駆動信号Ｖ
０１、Ｖ０２を加え、コンデンサＣ１、Ｃ２のそれぞれ
の充放電に応じ、Ｈ／Ｌ２値化回路１２と、負帰還信号
発生回路１４とによって、コンデンサＣ１、Ｃ２の静電
容量に応じたパルス幅となるように、駆動信号Ｖ０１、
Ｖ０１を制御し、この駆動信号Ｖ０１、Ｖ０２を受け
て、それぞれコンデンサＣ１の充放電期間とコンデンサ
Ｃ２の充放電期間に充放電期間分離回路１５で分離し、
駆動信号のパルス幅比に対応した電圧を静電容量比とし
て平均化処理回路１６より出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、静電容量の比を
検出する静電容量比検出回路に関する。

【０００２】

【従来の技術】傾斜センサには、容器内に一対のコンデ
ンサを設け、傾きによって、それらコンデンサの静電容
量比が変化することに着目し、静電容量比から傾きを検
出するものがある。従来、この種の傾きセンサで使用さ
れる静電容量比検出回路として、図１、図２に示すもの
がある。

【０００３】この静電容量比検出回路は、一対のコンデ
ンサＣ１、Ｃ２からなるコンデンサ部１と、このコンデ
ンサ部１の共通接続端ａにパルス信号を入力する発振回
路２と、コンデンサ部１のコンデンサＣ１、Ｃ２の出力
をそれぞれ整流する半波整流回路３_-1、３_-2と、その出
力を平滑する平滑回路４_-1、４_-2と、この平滑回路４ _-1
の出力と平滑回路４_-2の出力を差動導出する差動増幅回
路５とから構成されている。

【０００４】この静電容量比検出回路の動作を図３の波
形図を用いて説明する。図３において（ａ）、（ｂ）、
……、（ｆ）は、図１、図２のａ、ｂ、……、ｆ点の波
形を示している。発振回路２より、図３の（ａ）に示す
パルス信号が出力されると、コンデンサＣ１→抵抗Ｒ
_1-1の経路、コンデンサＣ２→Ｒ_1-2の経路で、それぞ
れ充電電流が流れ、コンデンサＣ₁の個別電極端子ｂ
点、コンデンサＣ２の個別電極端子ｃ点の電圧波形は、
図３の（ｂ）、（ｃ）に示すように、正・負交互のイン
パルスとなる。このインパルス波形の面積は、コンデン
サＣ１、Ｃ２の容量に比例する。そのため、例えば静電
容量値がＣ１＜Ｃ２の場合に、ｂ点の電圧を半波整流回
路３_-1で半波整流し、平滑回路４_-1で平滑したｄ点の電
圧よりも、ｃ点の電圧を半波整流回路３_-2で半波整流
し、平滑回路４_-2で平滑したｅ点の電圧の方が大とな
り、ｄ点、ｅ点の波形は、図３の（ｄ）、（ｅ）に示す
ものとなる。このｄ点、ｅ点の電圧を差動増幅回路５に
入力し、差動処理すると、差動増幅回路５の出力の波形
は、図３の（ｆ）となる。Ｃ１＜Ｃ２の場合は、その差
に応じ、ｆ点の出力は３．５Ｖよりも大となり、Ｃ１＝
Ｃ２の場合は、ｆ点の出力が３．５Ｖとなり、Ｃ１＞Ｃ
２の場合、その差に応じ、ｆ点の出力は３．５Ｖよりも
小さくなる。したがって、ｆ点より静電容量比に応じた
電圧を出力できる。

【０００５】

【発明が解決しようとする課題】上記した従来の静電容
量比検出回路では、コンデンサＣ１、Ｃ２に、それぞれ
半波整流回路３_-1、３_-2のダイオードが接続されるた
め、ダイオードの分布容量が影響し、コンデンサＣ１、
Ｃ２が小さいと、微小容量比が検出しにくく、コンデン
サＣ１、Ｃ２に大きなものを使用せねばならず、コンデ
ンサ部が大型化するという問題がある。また、差動増幅
回路５のオフセット電圧が０．７ｍＶ程度あり、平滑回
路４_-1、４_-2の出力が小さいと、出力に誤差が生じやす
く、高精度の検出ができないという問題があった。

【０００６】この発明は、上記問題点に着目してなされ
たものであって、コンデンサ部が小型でも微小静電容量
比を検出でき、かつ高精度な検出が可能な静電容量比検
出回路を提供することを目的としている。

【０００７】

【課題を解決するための手段】この出願の特許請求の範
囲の請求項１に係る静電容量比検出回路は、少なくとも
第１と第２の２個のコンデンサを有し、一方の電極が共
通接続され、他方の電極が個別電極であるコンデンサ部
と、前記第１と第２のコンデンサに、それぞれ異なるタ
イミングで与える第１と第２の駆動信号を発生する駆動
信号発生回路と、前記駆動信号の印加による第１のコン
デンサの充放電、第２のコンデンサの充放電に応じ、前
記第１と第２の駆動信号を、前記第１と第２のコンデン
サの静電容量に応じたパルス幅に制御する駆動信号制御
回路と、前記第１と第２の駆動信号のパルス幅比に対応
した信号を第１と第２のコンデンサの静電容量比として
出力する出力回路と、を備えている。

【０００８】また、請求項６に係る静電容量比検出回路
は、２個一対で、、少なくとも二対のコンデンサを有
し、一方の電極が共通接続され、他方の電極が個別電極
であるコンデンサ部と、前記第１と第２、第３と第４の
コンデンサに、それぞれ異なるタイミングで与える第
１、第２、第３及び第４の駆動信号を発生する駆動信号
発生回路と、前記駆動信号の印加による第１のコンデン
サの充放電、第２のコンデンサの充放電、第３のコンデ
ンサの充放電、及び第４のコンデンサの充放電に応じ、
前記第１、第２、第３、第４の駆動信号を、前記第１、
第２、第３、第４のコンデンサの静電容量にそれぞれ応
じたパルス幅に制御する駆動信号制御回路と、前記第１
と第２の駆動信号のパルス幅比に対応した信号を第１と
第２のコンデンサの静電容量比とし、前記第３と第４の
駆動信号のパルス幅比に対応した信号を第３と第４のコ
ンデンサの静電容量比として出力する出力回路と、を備
えている。

【０００９】

【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図４は、この発明の実施形
態静電容量比検出回路の基本回路構成を示すブロック図
である。この静電容量比検出回路は、一対のコンデンサ
Ｃ１、Ｃ２からなるコンデンサ部１１と、このコンデン
サ部１１のコンデンサを通じて出力される電圧がしきい
値に対して高いか低いかを判別するＨ／Ｌ２値化回路１
２と、このＨ／Ｌ２値化回路１２の出力が変化するたび
に、次の駆動パターンＶ０１、Ｖ０２をコンデンサＣ
１、Ｃ２に送り出す駆動パターン発生回路１３と、駆動
パターン発生回路１３からのＶ０１、Ｖ０２の変化によ
って電位が変動するＶ０３を、変動した方向と逆向きに
返す向きでＶ０３を充・放電する負帰還回路１４と、コ
ンデンサ部１１のコンデンサＣ１による充放電時間と、
コンデンサＣ２による充放電期間を分離する充放電期間
分離回路１５と、この充放電期間分離回路１５で分割さ
れた時間毎に、コンデンサＣ１の充放電時間に抽出され
たパルス信号を平均化処理し、コンデンサＣ２の充放電
時間に抽出されたパルス信号を平均化処理し、コンデン
サＣ１を充放電するに要した時間と、コンデンサＣ２を
充放電するに要した時間の比に対応する電圧を出力する
平均化処理回路１６とから構成されている。

【００１０】負帰還回路１４は、Ｈ／Ｌ２値化回路１２
の出力を反転して充放電するものと、駆動パターン発生
回路１３の駆動パターン信号Ｖ０１、Ｖ０２で作成する
ものがある。充放電期間分離回路１５に関し、分離のた
めの信号が駆動パターン発生回路１３内に存する場合も
ある。この場合は、これを取り出して使用すれば良いの
で、独立したこの回路ブロックは不要である。

【００１１】次に、この静電容量比検出回路の動作を図
５に示す波形タイムチャートにより説明する。今、図５
の時点ｔ₁で、コンデンサＣ２に立ち上がりのパルス
（Ｖ０２）が入ったとする。この時、コンデンサ部１１
の共通端子の電圧Ｖ０３は、コンデンサＣ２によって充
電されて上がり、しきい値Ｖ_Tを越え、Ｈ／Ｌ２値化回
路１２の出力Ｖ０４はローからハイレベルとなる。しば
らくの間、ＨＬ２値化回路１２の出力Ｖ０４はハイレベ
ルであるが、負帰還回路１４によってコンデンサ部１１
の共通接続端子（Ｖ０３）から電流が放電され、Ｖ０３
は徐々に電圧が下がる。電圧Ｖ０３がしきい値Ｖ_Tを下
回る（時点ｔ₂）と、それまでハイレベルであったＨ／
Ｌ２値化回路１２の出力Ｖ０４はローレベルとなる。こ
れに応答して、駆動パターン発生回路１３は、電圧Ｖ０
３をローレベルに下げる。この時、電圧Ｖ０３はコンデ
ンサＣ₂によって放電され、さらに電圧レベルが下が
り、電圧Ｖ０４はローレベルを維持する。

【００１２】しばらくの間、Ｈ／Ｌ２値化回路１２の出
力Ｖ０４はローであるが、負帰還回路１４によってＶ０
３から電流が充電され、Ｖ０３は徐々に電圧が上がって
くる。そして、電圧Ｖ０３がしきい値Ｖ_Tを越える（時
点ｔ₃）と、電圧Ｖ０４はハイレベルに変化し、これを
受け、駆動パターン発生回路１３は電圧Ｖ０１をハイレ
ベルに上げる。この時電圧Ｖ０１は、コンデンサＣ１に
よって充電され、さらに上がり、Ｈ／Ｌ２値化回路１２
の出力Ｖ０４はハイレベルを維持する。

【００１３】しばらくの間、Ｈ／Ｌ２値化回路１２の出
力Ｖ０４はハイであるが、負帰還回路１４によってコン
デンサ部１１の共通電極端子（Ｖ０３）から電流が放電
され、電圧Ｖ０３は徐々に電圧が下がってくる。Ｖ０３
がしきい値電圧Ｖ_Tを下回る（時点ｔ₄）と、電圧Ｖ０
４はローレベルに変化し、駆動パターン発生回路１３は
Ｖ０１をローレベルに下げる。この時、Ｖ０３の電圧は
コンデンサＣ１によって放電され、さらに電圧が下が
り、Ｖ０４はローレベルを維持する。

【００１４】しばらくの間、Ｈ／Ｌ２値化回路１２の出
力Ｖ０４はローであるが、負帰還回路１４によって、コ
ンデンサ部１１の共通接続端子（Ｖ０３）から電流が充
電され、徐々に電圧が上がってくる。電圧Ｖ０３がしき
い値電圧Ｖ_Tを越える（時点ｔ₅）と、Ｖ０４はハイレ
ベルに変化し、駆動パターン発生回路１３はＶ０２をハ
イレベルに上げる。この時、Ｖ０３の電圧はコンデンサ
Ｃ２によって充電され、さらに上がり、Ｈ／Ｌ２値化回
路１２の出力Ｖ０４はハイレベルを維持する。

【００１５】これより以後は、時点ｔ₁〜ｔ₅と同様の
動作を繰り返す。充放電期間分離回路１５では、図５の
Ｖ０５のローレベル期間でコンデンサＣ₂の充放電信号
を抽出、Ｖ０５のハイレベル期間でコンデンサＣ１の充
放電を抽出し、それぞれの期間における電圧Ｖ０４のハ
イ期間幅の平均を平均化処理回路１６で求め、その比か
ら静電容量比を求める。

【００１６】なお、上記実施形態静電容量比検出回路に
おいて、駆動パターン発生回路で発生する駆動パターン
は、図６の（ａ）のように、Ｖ０１とＶ０２のハイとな
る期間を重ならないように交互にずらしているが、これ
を図６の（ｂ）のように、一部ハイ期間が重複するよう
にしてもよいし、図６の（ｃ）のように、コンデンサＣ
１とＣ２の充放電時間を複数回（例：４回）連続するよ
うにしてもよいし、図６の（ｄ）のようにＶ₀₁、Ｖ
₀₂に、中間電位を加え３値としてもよい。

【００１７】図７は、図４の回路より、さらに具体化し
た他の実施形態静電容量比検出回路を示す回路図であ
る。図７において、駆動パターン発生回路１３は、Ｄ型
フリップフロップＩＣ４と、２個のアンド回路ＩＣ５、
ＩＣ６から構成されており、Ｄ型フリップフロップＩＣ
４のＣＫ入力端子に負帰還信号発生回路１４の出力が接
続され、Ｄ入力端子にＱバー出力端子が接続されてい
る。Ｄ型フリップフロップＩＣ４のＱ出力端子は、アン
ド回路ＩＣ５の入力の一端に、Ｑバー出力端子はアンド
回路ＩＣ６の入力の一端に、それぞれ個別に接続されて
いる。アンド回路ＩＣ５、ＩＣ６の入力の他端には、Ｈ
／Ｌ２値化回路１２の出力が接続されている。また、ア
ンド回路ＩＣ５、ＩＣ６の出力は、コンデンサＣ１、Ｃ
２の個別電極に、それぞれ接続されている。

【００１８】負帰還信号発生回路１４は、オア回路ＩＣ
１と、インバータＩＣ２と抵抗Ｒ１とからなり、オア回
路ＩＣ１の入力端には、アンド回路ＩＣ５の出力端とコ
ンデンサＣ２の個別電極の接続点、アンド回路ＩＣ６の
出力端とコンデンサＣ１の個別電極の接続点が、それぞ
れ接続されている。インバータＩＣ２と抵抗Ｒ１の接続
点は、Ｄ型フリップフロップＩＣ４のＣＫ入力端子に接
続され、抵抗Ｒ１の他端がコンデンサＣ１、Ｃ２の共通
電極端子及びＨ／Ｌ２値化回路１２の入力端に接続され
ている。コンデンサＣ１、Ｃ２の共通電極端子とアース
間に、コンデンサＣ３が接続されている。

【００１９】充放電期間分離回路１５は、ＲＳ型フリッ
プフロップ回路ＩＣ₇で構成され、駆動パターン発生回
路１３のアンド回路ＩＣ₅の出力端がＲＳ型フリップフ
ロップＩＣ７のＳ入力端子に接続され、アンド回路ＩＣ
６の出力端がＲ入力端子に、それぞれ個別に接続されて
いる。充放電期間分離回路１５の出力、つまりフリップ
フロップＩＣ７のＱ出力端子は、平滑回路１７で平滑さ
れ、増幅・調整回路１８で基準電圧と比較される。平滑
回路１７は抵抗Ｒ６、Ｒ７が直列に、そしてこれら抵抗
Ｒ６、Ｒ７と、それぞれの出力側とアース間に、コンデ
ンサＣ４、Ｃ５が個別に接続されて構成されている。増
幅・調整回路１８は、アンプＩＣ８と、抵抗Ｒ２、Ｒ
３、Ｒ４、Ｒ５、Ｒ８、Ｒ９と、ボリュームＶＲ１とＶ
Ｒ２と、コンデンサＣ８と、ツェナダイオードＺＤ１と
から構成されている。

【００２０】次に、図８、図９に示す波形タイムチャー
トにより、この実施形態静電容量比検出回路の動作を説
明する。今、図８で、それまでコンデンサＣ１によって
放電された電荷が徐々に充電され、時点ｔ₁で電圧Ｖ３
がしきい値Ｖ_Tを越えると、Ｈ／Ｌ２値化回路１２の出
力Ｖ４はローからハイレベルとなる。そして、しばらく
の間、Ｈ／Ｌ２値化回路１２の出力Ｖ４はハイレベルで
あり、このハイレベルが駆動パターン発生回路１３のア
ンド回路ＩＣ５、ＩＣ６に入力される。一方、この時、
フリップフロップＩＣ４はＱ出力Ｖ７がハイである。そ
のため、アンド回路ＩＣ５の出力Ｖ２がハイとなり、こ
のＶ２がコンデンサＣ２に加えられるとともに、充放電
期間分離回路１５であるフリップフロップＩＣ７のＳ入
力端子に加えられ、フリップフロップＩＣ７のＱ出力Ｖ
８がハイとなる。

【００２１】電圧Ｖ３は、コンデンサＣ２に比例した
値、上昇した後、負帰還信号発生回路１４の出力はロー
となっているので、この負帰還信号発生回路１４によっ
て電圧Ｖ３は、電荷が放電され、Ｖ３は徐々に電圧が下
がる。電圧Ｖ３がしきい値Ｖ_Tを下回る（時点ｔ₂）
と、それまでハイレベルであったＨ／Ｌ２値化回路１２
の出力Ｖ４はローレベルとなる。このローレベルに落ち
ることにより、アンド回路ＩＣ５の出力Ｖ２もローレベ
ルに落ちる。また、負帰還信号発生回路１４の出力Ｖ５
はハイレベルとなり、この立ち上がり信号によって、フ
リップフロップＩＣ４がトリガされ、Ｑバー出力Ｖ６が
ハイレベルとなる。また、この時、電圧Ｖ３はコンデン
サＣ２によって放電され、さらに電圧レベルが下がり、
電圧Ｖ４はローレベルを維持する。

【００２２】しばらくの間、Ｈ／Ｌ２値化回路１２の出
力Ｖ４はローであるが、負帰還信号発生回路１４の出力
Ｖ５によって電流が充電され、電圧Ｖ３は徐々に上がっ
てくる。そして、電圧Ｖ３がしきい値Ｖ_Tを越える（時
点ｔ₃）と、電圧Ｖ４はハイレベルに変化し、これを受
け、駆動パターン発生回路１３のアンド回路ＩＣ６の出
力Ｖ１がハイレベルになる。この時の電圧Ｖ３は、コン
デンサＣ１によって充電され、コンデンサＣ１の容量に
応じてさらに上がり、Ｈ／Ｌ２値化回路１２の出力Ｖ４
はハイレベルを維持する。また、電圧Ｖ１の立ち上がり
で、フリップフロップＩＣ７がリセットされ、電圧Ｖ８
はローとなる。この時、負帰還信号発生回路１４の出力
Ｖ５もローレベルとなる。

【００２３】しばらくの間、Ｈ／Ｌ２値化回路１４の出
力Ｖ４はハイであるが、負帰還信号発生回路１４によっ
て、コンデンサ部１１の共通端子から電荷が放電され、
徐々に電圧Ｖ３が下がってくる。電圧Ｖ３がしきい値Ｖ
_Tを下回る（時点ｔ₄）と、Ｈ／Ｌ２値化回路１２の出
力はローレベルになり、アンド回路ＩＣ６の出力Ｖ１も
ローレベルとなる。また、負帰還信号発生回路１４の出
力Ｖ５がハイとなり、これにより駆動パターン発生回路
１３のフリップフロップＩＣ４がトリガされ、Ｑ出力Ｖ
６がローになるとともに、Ｑバー出力Ｖ７がハイとな
る。この時、電圧Ｖ３は、コンデンサＣ１によって放電
され、さらに下がり、Ｖ４はローレベルを維持する。

【００２４】しばらくの間、Ｈ／Ｌ２値化回路１２の出
力Ｖ４はローレベルであるが、負帰還信号発生回路１４
によって電荷が充電され、徐々に電圧Ｖ３が上昇してく
る。電圧Ｖ３がしきい値Ｖ_Tを越える（時点ｔ₅）と、
Ｈ／Ｌ２値化回路１２の出力Ｖ４がハイレベルに変化
し、アンド回路ＩＣ５、ＩＣ６の入力の一端をハイとす
るので、フリップフロップＩＣ４のＱ出力Ｖ７がハイで
あるアンド回路ＩＣ５の両入力がハイなので、その出力
Ｖ２をハイとする。このＶ２のハイレベルへの変化によ
り、フリップフロップＩＣ７が再びセットされ、Ｑ出力
Ｖ８がハイとなる。この時、電圧Ｖ３はコンデンサＣ２
によって充電され、さらにコンデンサＣ２の容量に応じ
た値だけ上昇する。これより、以後は時点ｔ₁〜ｔ₅と
同様の動作を繰り返す。

【００２５】以上の動作過程で時点ｔ₁〜ｔ₃の期間が
コンデンサＣ２の充放電に係るものであり、その期間は
コンデンサＣ２の静電容量に比例する。また、時点ｔ₃
〜ｔ ₅はコンデンサＣ１の充放電に係るものであり、そ
の期間はコンデンサＣ１の静電容量に比例する。そし
て、時点ｔ₁〜ｔ₃の期間ＴＨにおいて、フリップフロ
ップＩＣ７のＱ出力Ｖ８がハイであり、時点ｔ₃〜ｔ₅
の期間ＴＬでＱ出力Ｖ８がローである。そのため、期間
ＴＨとＴＬの比を求めることにより、コンデンサＣ１と
Ｃ２の静電容量比を得ることができる。そのため、電圧
Ｖ８を平滑回路１７で平滑し、その出力Ｖ９＝ＶＤＤ×
｛ＴＨ／（ＴＨ＋ＴＬ）｝を得、この出力Ｖ９と１／２
ＶＤＤの差分がコンデンサＣ１、Ｃ２の静電容量比に応
じた電圧となる。この出力電圧Ｖ９を、さらに増幅・調
整回路１８で増幅して、出力Ｖ１０を得る。出力Ｖ１０
が１／２ＶＤＤに等しい場合、Ｃ１＝Ｃ２となり、Ｖ１
０＞１／２ＶＤＤであれば、Ｃ２＞Ｃ１であり、Ｖ１０
＜１／２ＶＤＤの場合は、Ｃ２＜Ｃ１である。

【００２６】図１０は、さらに他の実施形態静電容量比
検出回路を示す回路図である。図１０において、駆動パ
ターン発生回路１３は、２個のＤ型のフリップフロップ
ＤＦ ₁、ＤＦ₂と、２個のフリップフロップＤＦ₁、Ｄ
Ｆ₂のＱ出力を入力に受けるアンド回路ＡＧ₁と、２個
のフリップフロップＤＦ₁、ＤＦ₂のＱバー出力を入力
に受けるアンド回路ＡＧ₂からなり、アンド回路ＡＧ₁
の出力がコンデンサＣ２の個別電極に、アンド回路ＡＧ
₂の出力がコンデンサＣ１の個別電極に、それぞれ接続
されている。負帰還回路１４は２個の抵抗Ｒ２、Ｒ３の
直列接続と、インバータＩＮ₃から構成され、抵抗Ｒ
２、Ｒ３の直列接続の一端がコンデンサ部１１の共通電
極に接続され、他端とインバータＩＮ₃の出力が共通接
続されて、フリップフロップＤＦ₁、ＤＦ₂のＣＫ入力
端子に接続されている。また、コンデンサ部１１の共通
電流はＨ／Ｌ２値化回路１２と構成するインバータＩＮ
₁の入力端に接続され、Ｈ／Ｌ２値化回路１２とインバ
ータＩＮ₃の入力間に、抵抗Ｒ１、コンデンサＣ６、イ
ンバータＩＮ₂からなる遅延回路１９が接続されてい
る。さらにフリップフロップＤＦ₂のＱバー出力に入力
が接続される平滑回路１７と、この平滑回路１７の出力
を増幅する増幅・調整回路１８を備えている。平滑回路
１７及び増幅・調整回路１８は、図７に示したものと同
じである。

【００２７】次に、図１１、図１２に示す波形タイムチ
ャートにより、この実施形態静電容量比検出回路の動作
を説明する。今、図１１、図１２において、コンデンサ
Ｃ２への電圧Ｖ２がローとなり、負帰還回路１４からの
電荷により、コンデンサ部１１の共通電極端子の電圧Ｖ
３が徐々に上昇している状態を考える。電圧Ｖ３がしき
い値Ｖ_Tを越える（時点ｔ₁）と、Ｈ／Ｌ２値化回路１
２の出力Ｖ４はローレベルとなるが、遅延回路１９を経
た負帰還回路１４の出力Ｖ５はまだハイレベルであり、
電圧Ｖ３はさらに上昇を続ける。遅延時間を経て、負帰
還回路１４の電圧Ｖ５がローレベルに下がると、電圧Ｖ
３も下がりはじめ、再度しきい値Ｖ_Tを越えて下がる
と、Ｈ／Ｌ２値化回路１２の出力Ｖ４がハイレベルとな
り、さらに遅延回路１９の遅延分の後に、負帰還回路１
４の電圧Ｖ５も立ち上がる（時点ｔ₂）。

【００２８】このＶ５の立ち上がりにより、フリップフ
ロップＤＦ₁、ＤＦ₂がトリガされ、フリップフロップ
ＤＦ₂はフリップフロップＤＦ₁のＱ出力Ｖ６のローレ
ベルを読み込み、Ｑ出力Ｖ７はローレベルとなり、Ｑバ
ー出力Ｖ８はハイとなる。フリップフロップＤＦ₁はフ
リップフロップＤＦ₂のＱバー出力Ｖ８のローの読み込
みで、Ｑ出力Ｖ６はローのままである。また、フリップ
フロップＤＦ₁、ＤＦ ₂ともＱバー出力がハイとなるの
で、アンド回路ＡＧ₂の出力Ｖ１がハイとなり、この電
圧Ｖ１がコンデンサＣ１の個別電極に加えられる。この
時点でコンデンサ部１１の共通電極端子の電圧Ｖ３はコ
ンデンサＣ１による充電により、コンデンサＣ１の静電
容量に応じたレベル分上がる。その後、徐々に電圧Ｖ３
は下がり、しきい値Ｖ_Tを越えて下がると、Ｈ／Ｌ２値
化回路１２の出力Ｖ４が立ち上がり、若干の遅れの後
に、負帰還回路１４の電圧Ｖ５も立ち上がる（時点
ｔ₃）。この時点で、電圧Ｖ３がコンデンサＣ１の静電
容量に応じたレベル分下がる。また、電圧Ｖ５の立ち上
がりにより、フリップフロップＤＦ₁、ＤＦ₂がトリガ
され、フリップフロップＤＦ₁のＱ出力Ｖ６がハイとな
る一方、フリップフロップＤＦ₂のＱ出力Ｖ７はローの
ままである。

【００２９】この時点ｔ₃後は、負帰還回路１４のＶ５
のハイレベルにより、コンデンサ部１１の共通電極端子
の電圧Ｖ３は徐々に上がる。この電圧Ｖ３がしきい値Ｖ
_Tを越える（時点ｔ₄）と、Ｈ／Ｌ２値化回路１２の出
力Ｖ４がローに下がり、若干の遅延時間をおいて、負帰
還回路１４の出力Ｖ５もローとなる。電圧Ｖ５がローに
落ちると、電圧Ｖ３は徐々に下降し、しきい値Ｖ_Tを越
えて低くなると、Ｈ／Ｌ２値化回路１２の出力Ｖ４がハ
イになるとともに、一定の遅延時間をおいて電圧Ｖ５も
ハイとなる（時点ｔ₅）。この電圧Ｖ５の立ち上がり
で、フリップフロップＤＦ₁、ＤＦ₂がトリガされ、フ
リップフロップＤＦ₁のＱ出力Ｖ６はハイで変わらない
が、フリップフロップＤＦ₂のＱ出力Ｖ７は、ローから
ハイと変化し、逆にフリップフロップＶＦ₂のＱバー出
力Ｖ８はハイからローとなる。フリップフロップＤ
Ｆ₁、ＤＦ₂のＱ出力Ｖ６、Ｖ７がハイとなったため、
これらを入力に受けるアンド回路ＡＧ₁の出力Ｖ２がハ
イとなり、この電圧Ｖ２により、コンデンサＣ２を介
し、共通電極端子の電圧Ｖ３がコンデンサＣ２の静電容
量に応じたレベルだけ持ち上げられ、これに応じ、Ｈ／
Ｌ２値化回路１２の出力Ｖ４がローに下がり、遅延時間
をおいて負帰還回路１４の電圧Ｖ５もローとなる。

【００３０】電圧Ｖ３がコンデンサＣ２の容量に応じた
レベル分上昇した時点ｔ₅後は、電圧Ｖ３が徐々に下が
る。電圧Ｖ３がしきい値Ｖ_Tを越えて低くなると、Ｈ／
Ｌ２値化回路１２の出力Ｖ４がハイとなり、さらに遅延
時間をおいて、負帰還回路１４の電圧Ｖ５もハイとなる
（時点ｔ₆）。この電圧Ｖ５の立ち上がりでフリップフ
ロップＤＦ₁、ＤＦ₂がトリガされ、フリップフロップ
ＤＦ₁の出力Ｖ６がローに下がる。フリップフロップＤ
Ｆ₂のＱ出力Ｖ７はハイのままである。フリップフロッ
プＤＦ₁のＱ出力がローになると、アンド回路ＡＧ₁の
出力Ｖ２もローに落ち、応じて電圧Ｖ３もコンデンサＣ
２の静電容量に応じたレベルだけ下がる。

【００３１】電圧Ｖ３がコンデンサＣ₂の容量に応じた
レベルだけ下がった時点ｔ₆後は、電圧Ｖ３が徐々に上
がる。電圧Ｖ３がしきい値Ｖ_Tを越えて上がると、Ｈ／
Ｌ２値化回路１２の出力Ｖ４がローとなり（時点
ｔ₇）、さらに遅延時間をおいて電圧Ｖ５もローとな
る。電圧Ｖ５がローとなると、電圧Ｖ３は徐々に下が
り、しきい値Ｖ_Tを越えて低くなると、Ｈ／Ｌ２値化回
路１２の出力Ｖ４がハイとなり、遅延時間をおいて、電
圧Ｖ５もハイとなる（時点ｔ₈）。電圧Ｖ５が立ち上が
ると、フリップフロップＤＦ₁、ＤＦ₂がトリガされ、
フリップフロップＤＦ₁のＱ出力Ｖ６はローで変わらな
いが、フリップフロップＤＦ₂のＱ出力Ｖ７がローとな
る。また、フリップフロップＱバー出力Ｖ８は、逆にロ
ーからハイに変化する。以後は、上記した時点ｔ₂〜ｔ
₈の処理を繰り返す。

【００３２】以上の動作過程において、時点ｔ₂〜ｔ₅
の期間は、コンデンサＣ１の充放電に係る期間であり、
かつ、この期間はコンデンサＣ１の静電容量に対応す
る。また、時点ｔ₅〜ｔ₈の期間の長さは、コンデンサ
Ｃ２の充放電量に係る期間であり、かつ、この期間の長
さは、コンデンサＣ２の静電容量に対応する。そのた
め、この時点ｔ₂〜ｔ₅の期間と、時点ｔ₅〜ｔ₈の期
間の比を求めることにより、コンデンサＣ１、Ｃ２の静
電容量比を得ることができる。また、フリップフロップ
ＤＦ₂のＱバー出力Ｖ８は、時点ｔ₂〜ｔ₅の期間ＴＨ
にわたりハイであり、時点ｔ₃〜ｔ₈の期間ＴＬにわた
りローであるから、この電圧Ｖ８を平滑回路１７に入力
し、その平滑出力Ｖ９を増幅・調整回路１８で増幅する
ことにより、図７の回路と同様、コンデンサＣ１、Ｃ２
の静電容量比に応じた電圧Ｖ１０を得ることができる。

【００３３】図１３、図１４は、この発明のさらに他の
実施形態静電容量比検出回路を示す回路図である。この
実施形態静電容量比検出回路は、例えば、図１５に示す
ように、傾きセンサのコンデンサ部が共通電極に対し
て、上下度合検出のための一対の個別電極を有するコン
デンサＣ１、Ｃ２と、左右度合検出のための一対の個別
電極を有するコンデンサＣ３、Ｃ４のように、複数対の
静電容量比を検出するのに好適な回路である。図１５の
コンデンサ部は、３６０度の検出が可能な傾きセンサに
使用されるものである。

【００３４】この実施形態静電容量比検出回路は、コン
デンサ部１１と、Ｈ／Ｌ２値化回路１２と、駆動パター
ン発生回路１３と、負帰還信号発生回路１４と、充放電
期間分離回路１５と、平滑回路１７と、増幅・調整回路
１８とを備える点で、図７のものと同様である。ただ、
この実施形態静電容量比検出回路は、複数対（ここでは
二対）のコンデンサの静電容量比を検出するものである
から、コンデンサ部１１は、コンデンサＣ１、Ｃ２のコ
ンデンサ部１１ａと、コンデンサＣ３、Ｃ４のコンデン
サ部１１ｂからなり、駆動パターン発生回路１３もＤ型
のフリップフロップＩＣ４、ＩＣ５とアンド回路ＩＣ
６、ＩＣ７、ＩＣ８、ＩＣ９で、コンデンサＣ１、Ｃ２
を駆動する電圧Ｖ７、Ｖ８、コンデンサＣ３、Ｃ４を駆
動する電圧Ｖ９、Ｖ１０を発生する点で、図７の回路と
相違する。さらに、充放電期間分離回路１５が、コンデ
ンサＣ１、Ｃ２に関する充放電期間を分離するＲＳ型の
フリップフロップＩＣ１０と、コンデンサＣ３、Ｃ４に
関する充放電期間を分離するＲＳ型のフリップフロップ
ＩＣ１１とを備える点、平滑回路１７及び増幅・調整回
路１８もそれぞれ２系列を備える点、２系列の出力回路
のいずれかを選択するためのスリーステートバッファＩ
Ｃ１２、ＩＣ１３及びＲＳ型のフリップフロップＩＣ１
４を備える点でも、図７の回路と相違する。

【００３５】次に、図１６、図１７、図１８に示す波形
タイムチャートにより、この実施形態静電容量比検出回
路の動作を説明する。今、Ｄ型のフリップフロップＩＣ
５のＱバー出力Ｖ６がハイの状態を想定すると、コンデ
ンサＣ１、Ｃ２の静電容量比を検出する動作となり、そ
の限りにおいて、図７の回路と同様の動作となる。ま
た、フリップフロップＩＣ５のＱ出力Ｖ５がハイの状態
を想定すると、コンデンサＣ３、Ｃ４の静電容量比を検
出することとなる。コンデンサＣ１、Ｃ２の静電容量比
と、コンデンサＣ３、Ｃ４の静電容量比の検出は、時分
割的に実行されるが、各動作は同じなので、コンデンサ
Ｃ３、Ｃ４の静電容量比の動作について説明する。

【００３６】今、図１６で、それまでコンデンサＣ２に
よって放電された電荷が徐々に充電され、時点ｔ₁でコ
ンデンサ部１１の共通電極端子の電圧Ｖ１がしきい値Ｖ
_Tを越えると、Ｈ／Ｌ２値化回路１２の出力Ｖ２はロー
からハイレベルとなる。このハイレベルが駆動パターン
発生回路１３のアンド回路ＩＣ６、ＩＣ７、ＩＣ８、Ｉ
Ｃ９に入力される。一方、この時、フリップフロップＩ
Ｃ４、ＩＣ５はＱ出力Ｖ３とＱ出力Ｖ５がハイである。
そのため、アンド回路ＩＣ８の出力Ｖ９がハイとなり、
このＶ９がコンデンサＣ３に加えられるとともに、充放
電期間分離回路１５のフリップフロップＩＣ１１のＳ入
力端子に加えられ、フリップフロップＩＣ１１のＱ出力
Ｖ１３がハイとなる。

【００３７】電圧Ｖ１は、コンデンサＣ３に比例した
値、上昇した後、負帰還信号発生回路１４の出力はロー
となっているので、この負帰還信号発生回路１４によっ
て電圧Ｖ１は、電荷が放電され、Ｖ１は徐々に下がる。
電圧Ｖ１がしきい値Ｖ_Tを下回る（時点ｔ₂）と、それ
までハイレベルであったＨ／Ｌ２値化回路１２の出力Ｖ
２はローレベルとなる。このローレベルに落ちることに
より、アンド回路ＩＣ７の出力Ｖ９もローレベルに落ち
る。また、負帰還信号発生回路１４の出力Ｖ１１はハイ
レベルとなり、この立ち上がり信号によって、フリップ
フロップＩＣ４がトリガされ、Ｑ出力Ｖ３がローレベル
となり、フリップフロップＩＣ５のＱ出力Ｖ５は、その
ままハイとなる。また、この時、電圧Ｖ１はコンデンサ
Ｃ３によって放電され、さらに電圧レベルが下がり、電
圧Ｖ２はローレベルを維持する。

【００３８】しばらくの間、Ｈ／Ｌ２値化回路１２の出
力Ｖ２はローであるが、負帰還信号発生回路１４の出力
Ｖ１１によって電流が充電され、電圧Ｖ１は徐々に上が
ってくる。そして、電圧Ｖ１がしきい値Ｖ_Tを越える
（時点ｔ₃）と、電圧Ｖ２はハイレベルに変化し、これ
を受け、駆動パターン発生回路１３のアンド回路ＩＣ９
の出力Ｖ１０がハイレベルになる。この時の電圧Ｖ１
は、コンデンサＣ４によって充電され、コンデンサＣ４
の容量に応じてさらに上がり、Ｈ／Ｌ２値化回路１２の
出力Ｖ２はハイレベルを維持する。また、電圧Ｖ１０の
立ち上がりで、フリップフロップＩＣ１１がリセットさ
れ、電圧Ｖ１３はローとなる。この時、負帰還信号発生
回路１４の出力Ｖ１１もローレベルとなる。

【００３９】しばらくの間、Ｈ／Ｌ２値化回路１４の出
力Ｖ２はハイであるが、負帰還信号発生回路１４によっ
て、コンデンサ部１１の共通端子から電荷が放電され、
徐々に電圧Ｖ１が下がってくる。電圧Ｖ１がしきい値Ｖ
_Tを下回る（時点ｔ₄）と、Ｈ／Ｌ２値化回路１２の出
力Ｖ２はローレベルになり、アンド回路ＩＣ９の出力Ｖ
１０もローレベルとなる。また、負帰還信号発生回路１
４の出力Ｖ１１がハイとなり、これにより駆動パターン
発生回路１３のフリップフロップＩＣ４がトリガされ、
Ｑ出力Ｖ３はローのままで、フリップフロップＩＣ５の
Ｑ出力Ｖ５がローとなり、Ｑバー出力Ｖ６がハイとな
る。この時、電圧Ｖ１は、コンデンサＣ４によって放電
され、さらに下がり、Ｖ２はローレベルを維持する。

【００４０】しばらくの間、Ｈ／Ｌ２値化回路１２の出
力Ｖ２はローレベルであるが、負帰還信号発生回路１４
によって電荷が充電され、徐々に電圧Ｖ１が上昇してく
る。電圧Ｖ１がしきい値Ｖ_Tを越える（時点ｔ₅）と、
Ｈ／Ｌ２値化回路１２の出力Ｖ₂がハイレベルに変化
し、アンド回路ＩＣ６、ＩＣ７、ＩＣ８、ＩＣ９の入力
の一端をハイとするので、フリップフロップＩＣ４のＱ
バー出力Ｖ４と、フリップフロップＩＣ５のＱバー出力
Ｖ６がハイである。そのため、アンド回路ＩＣ６が出力
Ｖ７をハイとする。このＶ７のハイレベルへの変化によ
り、フリップフロップＩＣ１０がセットされ、Ｑ出力Ｖ
１２がハイとなる。この時、電圧Ｖ１はコンデンサＣ１
によって充電され、さらにコンデンサＣ１の容量に応じ
た値だけ上昇する。これより、今度は、コンデンサＣ
１、Ｃ２の駆動によるコンデンサＣ１、Ｃ２の静電容量
比検出の動作に移る。

【００４１】以上の動作過程で、時点ｔ₁〜ｔ₃の期間
がコンデンサＣ３の充放電に係るものであり、その期間
はコンデンサＣ３の静電容量に比例する。また、時点ｔ
₃〜ｔ₅はコンデンサＣ４の充放電に係るものであり、
その期間はコンデンサＣ４の静電容量に比例する。そし
て、時点ｔ₁〜ｔ₃の期間ＴＨにおいて、フリップフロ
ップＩＣ１１のＱ出力Ｖ１３がハイであり、時点ｔ₃〜
ｔ₅の期間ＴＬでＱ出力Ｖ１３がローである。そのた
め、期間ＴＨとＴＬの比を求めることにより、コンデン
サＣ３とＣ４の静電容量比を得ることができる。電圧Ｖ
１７を平滑回路１７ｂで平滑し、その出力Ｖ２０＝ＶＤ
Ｄ×｛ＴＨ／（ＴＨ＋ＴＬ）｝を得、この出力Ｖ２０と
１／２ＶＤＤの差分がコンデンサＣ３、Ｃ４の静電容量
比に応じた電圧となる。この出力電圧Ｖ１８を、さらに
増幅・調整回路１８ｂで増幅して、出力Ｖ２１を得る。
出力Ｖ２１が１／２ＶＤＤに等しい場合、Ｃ３＝Ｃ４と
なり、Ｖ２１＞１／２ＶＤＤであれば、Ｃ３＞Ｃ４であ
り、Ｖ２１＜１／２ＶＤＤの場合は、Ｃ３＜Ｃ４であ
る。

【００４２】

【発明の効果】この出願の特許請求の範囲の請求項１に
係る発明によれば、第１と第２のコンデンサに、それぞ
れ異なるタイミングの第１と第２の駆動信号を個別に加
え、それぞれ第１と第２のコンデンサの充放電に応じ、
第１と第２の駆動信号を第１と第２のコンデンサの静電
容量に応じたパルス幅に制御し、第１と第２の駆動信号
の静電容量比として出力するものであるから、コンデン
サが他の分布容量を気にすることがないので、コンデン
サ部が小型でも微小容量比を検出できる。また、パルス
幅に応じた信号を出力するので、アンプのオフセットを
気にすることなく、精度の良い検出を行うことができ
る。

【００４３】また、請求項６に係る発明によれば、上記
請求項１に係る発明の効果に加えて、複数対のコンデン
サの静電容量比を検出できるので、複数対の基本形検出
回路が近い距離でバラバラに動作していると、隣接する
別回路の駆動電極との容量結合によって、検出電極に隣
の回路の電気信号立ち上がり、立ち下がりがノイズとな
って入り、充電、放電の時間が正しく計測できないが、
この発明では、１箇所ずつ順次計測するため、測定中に
他の計測信号がノイズとなっ入らないため、正しく検出
できる。また、傾きセンサに使用すれば、上下度合、左
右度合を１つのセンサで検出でき、３６０度の検出が可
能となる。又、自動車の前後の傾斜、左右の傾斜が検出
できるセンサを容量結合を気にせず、近い距離で配置で
きる。

【図面の簡単な説明】

【図１】従来の静電容量比検出回路を示す回路図であ
る。

【図２】図１に示す回路の一部回路を具体的に示した回
路図である。

【図３】同従来の静電容量比検出回路の動作を説明する
ための波形タイムチャートである。

【図４】この発明の一実施形態静電容量比検出回路の基
本的構成を示すブロック図である。

【図５】同実施形態静電容量比検出回路の動作を説明す
るための波形タイムチャートである。

【図６】同実施形態静電容量比検出回路のコンデンサを
駆動する信号の他のパターン例を示す図である。

【図７】この発明の他の実施形態であって、具体的な静
電容量比検出回路を示す回路図である。

【図８】同実施形態静電容量比検出回路の動作を説明す
るための波形タイムチャートである。

【図９】図８とともに、同実施形態静電容量比検出回路
の動作を説明するための波形タイムチャートである。

【図１０】この発明のさらに他の実施形態であって、具
体的な静電容量比検出回路を示す回路図である。

【図１１】同実施形態静電容量比検出回路の動作を説明
するための波形タイムチャートである。

【図１２】図１１とともに、同実施形態静電容量比検出
回路の動作を説明するための波形タイムチャートであ
る。

【図１３】この発明のさらに他の実施形態であって、具
体的な静電容量比検出回路の一部を示す回路図である。

【図１４】図１３とともに、同実施形態静電容量比検出
回路を示す回路図である。

【図１５】同実施形態静電容量比検出回路のコンデンサ
部の電極形状を示す図である。

【図１６】同実施形態静電容量比検出回路の動作を説明
するための波形タイムチャートである。

【図１７】図１６とともに、同実施形態静電容量比検出
回路の動作を説明するための波形タイムチャートであ
る。

【図１８】図１６、図１７とともに、同実施形態静電容
量比検出回路の動作を説明するための波形タイムチャー
トである。

【符号の説明】

Ｃ１、Ｃ２コンデンサ１１コンデンサ部１２Ｈ／Ｌ２値化回路１３駆動パターン発生回路１４負帰還信号発生回路１５充放電期間分離回路１６平均化処理回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年６月２９日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

Claims

【特許請求の範囲】

【請求項１】少なくとも第１と第２の２個のコンデンサ
を有し、一方の電極が共通接続され、他方の電極が個別
電極であるコンデンサ部と、前記第１と第２のコンデンサに、それぞれ異なるタイミ
ングで与える第１と第２の駆動信号を発生する駆動信号
発生回路と、前記駆動信号の印加による第１のコンデンサの充放電、
第２のコンデンサの充放電に応じ、前記第１と第２の駆
動信号を、前記第１と第２のコンデンサの静電容量に応
じたパルス幅に制御する駆動信号制御回路と、前記第１と第２の駆動信号のパルス幅比に対応した信号
を第１と第２のコンデンサの静電容量比として出力する
出力回路と、を備えたことを特徴とする静電容量比検出回路。
【請求項２】前記駆動信号制御回路は、前記コンデンサ
部の共通接続部の電位をしきい値に近づけるための負帰
還回路と、前記共通接続部の電位をしきい値に応じて２
値化する２値化回路とを備えることを特徴とする請求項
１記載の静電容量比検出回路。
【請求項３】前記負帰還回路は、前記個別電極と、共通
接続端間に接続されたことを特徴とする請求項２記載の
静電容量比検出回路。
【請求項４】前記負帰還回路は、前記２値化回路に並列
に接続されたことを特徴とする請求項２記載の静電容量
比検出回路。
【請求項５】前記出力回路は、第１と第２のコンデンサ
の充放電期間を分離し、第１と第２のコンデンサの容量
比に応じたハイ期間とロー期間のパルス信号を出力する
分離回路と、このパルス信号を平滑する平滑回路と、こ
の平滑回路の出力に応じ、第１と第２のコンデンサの静
電容量比に応じた信号電圧を出力する回路と、を備える
ことを特徴とする請求項１記載の静電容量比検出回路。
【請求項６】２個一対で、、少なくとも二対のコンデン
サを有し、一方の電極が共通接続され、他方の電極が個
別電極であるコンデンサ部と、前記第１と第２、第３と第４のコンデンサに、それぞれ
異なるタイミングで与える第１、第２、第３及び第４の
駆動信号を発生する駆動信号発生回路と、前記駆動信号の印加による第１のコンデンサの充放電、
第２のコンデンサの充放電、第３のコンデンサの充放
電、及び第４のコンデンサの充放電に応じ、前記第１、
第２、第３、第４の駆動信号を、前記第１、第２、第
３、第４のコンデンサの静電容量にそれぞれ応じたパル
ス幅に制御する駆動信号制御回路と、前記第１と第２の駆動信号のパルス幅比に対応した信号
を第１と第２のコンデンサの静電容量比とし、前記第３
と第４の駆動信号のパルス幅比に対応した信号を第３と
第４のコンデンサの静電容量比として出力する出力回路
と、を備えたことを特徴とする静電容量比検出回路。