JPH11289275A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH11289275A JPH11289275A JP10091566A JP9156698A JPH11289275A JP H11289275 A JPH11289275 A JP H11289275A JP 10091566 A JP10091566 A JP 10091566A JP 9156698 A JP9156698 A JP 9156698A JP H11289275 A JPH11289275 A JP H11289275A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- vco
- supplied
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬにおける可変分周回路の分周比を設定
するマイクロコンピュータの負担を小さくする。 【解決手段】 受信時には、ＶＣＯ３１の発振信号を第
１のカウンタ３２２Ａに供給するとともに、このカウン
タ３２２Ａの出力と基準周波数との位相比較出力をＶＣ
Ｏ３１に制御信号として供給して発振信号の発振周波数
を第１の周波数に制御する。送信時には、ＶＣＯ３１の
発振信号を第２のカウンタ３２２Ｂに供給するととも
に、このカウンタ３２２Ｂの出力と基準周波数との位相
比較出力をＶＣＯ３１に制御信号として供給して発振信
号の発振周波数を第２の周波数に制御する。
するマイクロコンピュータの負担を小さくする。 【解決手段】 受信時には、ＶＣＯ３１の発振信号を第
１のカウンタ３２２Ａに供給するとともに、このカウン
タ３２２Ａの出力と基準周波数との位相比較出力をＶＣ
Ｏ３１に制御信号として供給して発振信号の発振周波数
を第１の周波数に制御する。送信時には、ＶＣＯ３１の
発振信号を第２のカウンタ３２２Ｂに供給するととも
に、このカウンタ３２２Ｂの出力と基準周波数との位相
比較出力をＶＣＯ３１に制御信号として供給して発振信
号の発振周波数を第２の周波数に制御する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＬＬ回路に関
する。
する。
【０００２】
【従来の技術】ＰＨＳにおいては、時分割多重方式が採
用され、送信スロットと受信スロットとが時間軸上で分
割されている。また、使用周波数は、1895.15 ＭHz〜19
17.95ＭHzとされ、300 ｋHzおきにチャンネルが割り当
てられている。このため、ＰＨＳは例えば図５に示すよ
うに構成されている。
用され、送信スロットと受信スロットとが時間軸上で分
割されている。また、使用周波数は、1895.15 ＭHz〜19
17.95ＭHzとされ、300 ｋHzおきにチャンネルが割り当
てられている。このため、ＰＨＳは例えば図５に示すよ
うに構成されている。
【０００３】すなわち、図５において、基地局からの信
号がアンテナ１１により受信され、この受信信号が、バ
ンドパスフィルタ１２→受信スロットには図の状態に接
続されているスイッチ回路１３→高周波アンプ２１の信
号ラインを通じて第１ミキサ回路２２に供給される。ま
た、ＰＬＬ３０を構成しているＶＣＯ３１から発振信号
Ｓ31が取り出され、この信号Ｓ31がミキサ回路２２に第
１局部発振信号として供給される。さらに、受信スロッ
トの期間には、システム制御用のマイクロコンピュータ
１５により、ＰＬＬ３０を構成している可変分周回路３
２の分周比Ｎ32が所定の値にセットされ、信号Ｓ31の周
波数ｆ31は、1651.2ＭHz〜1674.0ＭHzのうちの使用する
チャンネルに対応した周波数とされる。
号がアンテナ１１により受信され、この受信信号が、バ
ンドパスフィルタ１２→受信スロットには図の状態に接
続されているスイッチ回路１３→高周波アンプ２１の信
号ラインを通じて第１ミキサ回路２２に供給される。ま
た、ＰＬＬ３０を構成しているＶＣＯ３１から発振信号
Ｓ31が取り出され、この信号Ｓ31がミキサ回路２２に第
１局部発振信号として供給される。さらに、受信スロッ
トの期間には、システム制御用のマイクロコンピュータ
１５により、ＰＬＬ３０を構成している可変分周回路３
２の分周比Ｎ32が所定の値にセットされ、信号Ｓ31の周
波数ｆ31は、1651.2ＭHz〜1674.0ＭHzのうちの使用する
チャンネルに対応した周波数とされる。
【０００４】こうして、ミキサ回路２２において、受信
信号は周波数ｆ22が243.95ＭHzの第１中間周波信号Ｓ22
に周波数変換され、この信号Ｓ22が中間周波フィルタ２
３およびアンプ２４を通じて第２ミキサ回路２５に供給
される。
信号は周波数ｆ22が243.95ＭHzの第１中間周波信号Ｓ22
に周波数変換され、この信号Ｓ22が中間周波フィルタ２
３およびアンプ２４を通じて第２ミキサ回路２５に供給
される。
【０００５】また、ＰＬＬ４０を構成しているＶＣＯ４
１から周波数が233.15ＭHzの発振信号Ｓ41が取り出さ
れ、この信号Ｓ41がミキサ回路２５に第２局部発振信号
として供給される。こうして、ミキサ回路２５におい
て、第１中間周波信号Ｓ22は周波数が10.8ＭHzの第２中
間周波信号に周波数変換される。
１から周波数が233.15ＭHzの発振信号Ｓ41が取り出さ
れ、この信号Ｓ41がミキサ回路２５に第２局部発振信号
として供給される。こうして、ミキサ回路２５におい
て、第１中間周波信号Ｓ22は周波数が10.8ＭHzの第２中
間周波信号に周波数変換される。
【０００６】そして、この信号が中間周波フィルタ２６
およびアンプ２７を通じて変復調回路１４に供給されて
デジタルデータが復調され、このデジタルデータがマイ
クロコンピュータ１５に供給されて音声信号のデジタル
データが取り出され、この音声信号のデータがＡＤＰＣ
Ｍ回路１６に供給されてもとのアナログの音声信号にデ
コードされ、この音声信号が受話器２８に供給される。
およびアンプ２７を通じて変復調回路１４に供給されて
デジタルデータが復調され、このデジタルデータがマイ
クロコンピュータ１５に供給されて音声信号のデジタル
データが取り出され、この音声信号のデータがＡＤＰＣ
Ｍ回路１６に供給されてもとのアナログの音声信号にデ
コードされ、この音声信号が受話器２８に供給される。
【０００７】なお、このとき、水晶発振回路１７から周
波数が19.2ＭHzの発振信号が取り出され、この信号がＰ
ＬＬ３０、４０に基準周波数の信号として供給されると
ともに、変復調回路１４にクロックとして供給される。
波数が19.2ＭHzの発振信号が取り出され、この信号がＰ
ＬＬ３０、４０に基準周波数の信号として供給されると
ともに、変復調回路１４にクロックとして供給される。
【０００８】一方、送話器５１からの音声信号がＡＤＰ
ＣＭ回路１６に供給されて送信スロットの期間における
デジタルデータにエンコードされ、このデジタルデータ
がマイクロコンピュータ１５に供給されて他の制御デー
タなどが付加され、この付加後のデジタルデータが変復
調回路１４に供給されて直交変調用の信号にマッピング
される。
ＣＭ回路１６に供給されて送信スロットの期間における
デジタルデータにエンコードされ、このデジタルデータ
がマイクロコンピュータ１５に供給されて他の制御デー
タなどが付加され、この付加後のデジタルデータが変復
調回路１４に供給されて直交変調用の信号にマッピング
される。
【０００９】そして、このマッピング信号が直交変調回
路５２に供給されるとともに、ＰＬＬ４０からの発振信
号Ｓ41が変調回路５２にキャリア信号として供給され、
マッピング信号は周波数が233.15ＭHzのＱＰＳＫ信号に
変換され、この信号がミキサ回路５３に供給されるとと
もに、ＶＣＯ３１からの発振信号Ｓ31がミキサ回路５３
に局部発振信号として供給される。
路５２に供給されるとともに、ＰＬＬ４０からの発振信
号Ｓ41が変調回路５２にキャリア信号として供給され、
マッピング信号は周波数が233.15ＭHzのＱＰＳＫ信号に
変換され、この信号がミキサ回路５３に供給されるとと
もに、ＶＣＯ３１からの発振信号Ｓ31がミキサ回路５３
に局部発振信号として供給される。
【００１０】この場合、送信スロットの期間には、マイ
クロコンピュータ１５により、可変分周回路３２の分周
比Ｎ32が所定の値にセットされ、信号Ｓ31の周波数ｆ31
は、1662.0ＭHz〜1684.8ＭHzのうちの使用するチャンネ
ルに対応して周波数とされる。
クロコンピュータ１５により、可変分周回路３２の分周
比Ｎ32が所定の値にセットされ、信号Ｓ31の周波数ｆ31
は、1662.0ＭHz〜1684.8ＭHzのうちの使用するチャンネ
ルに対応して周波数とされる。
【００１１】こうして、ミキサ回路５３において、直交
変調回路からの信号は、受信に使用している周波数と等
しい周波数のＱＰＳＫ信号に周波数変換され、この信号
が、バンドパスフィルタ５４→送信アンプ５５→送信ス
ロットの期間には図とは逆に接続されているスイッチ回
路１３→バンドパスフィルタ１２の信号ラインを通じて
アンテナ１１に供給され、基地局へと送信される。
変調回路からの信号は、受信に使用している周波数と等
しい周波数のＱＰＳＫ信号に周波数変換され、この信号
が、バンドパスフィルタ５４→送信アンプ５５→送信ス
ロットの期間には図とは逆に接続されているスイッチ回
路１３→バンドパスフィルタ１２の信号ラインを通じて
アンテナ１１に供給され、基地局へと送信される。
【００１２】なお、スイッチ回路１３は、マイクロコン
ピュータ１５からの制御信号により、受信スロットおよ
び送信スロットの各期間に上記ように切り換えられる。
また、マイクロコンピュータ１５には、ユーザインター
フェイス用のマイクロコンピュータ１８が接続されると
ともに、このマイクロコンピュータ１８に、ディスプレ
イ６１および各種の操作キー６２が接続される。
ピュータ１５からの制御信号により、受信スロットおよ
び送信スロットの各期間に上記ように切り換えられる。
また、マイクロコンピュータ１５には、ユーザインター
フェイス用のマイクロコンピュータ１８が接続されると
ともに、このマイクロコンピュータ１８に、ディスプレ
イ６１および各種の操作キー６２が接続される。
【００１３】以上がＰＨＳのアウトラインであるが、こ
の場合、送受信に使用する周波数が1895.15 ＭHz〜191
7.95 ＭHzであり、受信時の第１中間周波数ｆ22が243.9
5ＭHzであるから、受信スロットの期間における発振信
号Ｓ31の周波数ｆ31は、1651.2ＭHz〜1674.0ＭHzの間を
300 ｋHzステップで変更できる必要がある。また、送信
時の中間周波数が233.15ＭHzであるから、送信スロット
の期間における発振信号Ｓ31の周波数ｆ31は、1662.0Ｍ
Hz〜1684.8ＭHzの間を300 ｋHzステップで変更できる必
要がある。そこで、ＰＬＬ３０は例えば図６に示すよう
に構成されている。
の場合、送受信に使用する周波数が1895.15 ＭHz〜191
7.95 ＭHzであり、受信時の第１中間周波数ｆ22が243.9
5ＭHzであるから、受信スロットの期間における発振信
号Ｓ31の周波数ｆ31は、1651.2ＭHz〜1674.0ＭHzの間を
300 ｋHzステップで変更できる必要がある。また、送信
時の中間周波数が233.15ＭHzであるから、送信スロット
の期間における発振信号Ｓ31の周波数ｆ31は、1662.0Ｍ
Hz〜1684.8ＭHzの間を300 ｋHzステップで変更できる必
要がある。そこで、ＰＬＬ３０は例えば図６に示すよう
に構成されている。
【００１４】すなわち、図６において、可変分周回路３
２はパルススワロー型に構成されているもので、プリス
ケーラ３２１と、分周比Ｎのメインカウンタ（分周回
路）３２２と、分周比Ａのサブカウンタ（分周回路）３
２３と、コントロール回路３２４とを有する。なお、Ｎ
＞Ａである。
２はパルススワロー型に構成されているもので、プリス
ケーラ３２１と、分周比Ｎのメインカウンタ（分周回
路）３２２と、分周比Ａのサブカウンタ（分周回路）３
２３と、コントロール回路３２４とを有する。なお、Ｎ
＞Ａである。
【００１５】そして、まず、コントロール回路３２４に
より、プリスケーラ３２１の分周比が１／（Ｐ＋１）に
設定され、ＶＣＯ３１の発振信号Ｓ31がプリスケーラ３
２１により１／（Ｐ＋１）に分周されてからカウンタ３
２２、３２３にカウント入力として供給され、同時にカ
ウントされる。そして、カウンタ３２３のカウント値が
値Ａになると、これがコントロール回路３２４に通知さ
れ、この結果、コントロール回路３２４によりプリスケ
ーラ３２１の分周比がＰに変更される。
より、プリスケーラ３２１の分周比が１／（Ｐ＋１）に
設定され、ＶＣＯ３１の発振信号Ｓ31がプリスケーラ３
２１により１／（Ｐ＋１）に分周されてからカウンタ３
２２、３２３にカウント入力として供給され、同時にカ
ウントされる。そして、カウンタ３２３のカウント値が
値Ａになると、これがコントロール回路３２４に通知さ
れ、この結果、コントロール回路３２４によりプリスケ
ーラ３２１の分周比がＰに変更される。
【００１６】そして、この状態でカウンタ３２２、３２
３のカウントが続行され、カウンタ３２２のカウント値
が値Ｎになると、すなわち、カウンタ３２３が値Ａまで
カウントした時点から値（Ｎ−Ａ）をカウントすると、
これがコントロール回路３２４に通知され、プリスケー
ラ３２１は、最初の分周比１／（Ｐ＋１）に戻される。
そして、以後、上記の処理が繰り返される。
３のカウントが続行され、カウンタ３２２のカウント値
が値Ｎになると、すなわち、カウンタ３２３が値Ａまで
カウントした時点から値（Ｎ−Ａ）をカウントすると、
これがコントロール回路３２４に通知され、プリスケー
ラ３２１は、最初の分周比１／（Ｐ＋１）に戻される。
そして、以後、上記の処理が繰り返される。
【００１７】したがって、カウンタ３２の総合の分周比
Ｎ32は、 Ｎ32＝Ａ（Ｐ＋１）＋（Ｎ−Ａ）Ｐ ＝Ｎ×Ｐ＋Ａ ・・・ (1) となる。
Ｎ32は、 Ｎ32＝Ａ（Ｐ＋１）＋（Ｎ−Ａ）Ｐ ＝Ｎ×Ｐ＋Ａ ・・・ (1) となる。
【００１８】そこで、マイクロコンピュータ１５から分
周比Ｎ32のデータDATAが直列に出力され、このデータDA
TAがコントロールロジック回路３６を通じてシフトレジ
スタ３２５に供給されるとともに、クロックCKも同様に
供給されてデータDATAは並列データに変換され、この並
列データDATAがラッチ３２６に供給され、カウンタ３２
２、３２３にそれらの分周比Ｎ、Ａが設定される。
周比Ｎ32のデータDATAが直列に出力され、このデータDA
TAがコントロールロジック回路３６を通じてシフトレジ
スタ３２５に供給されるとともに、クロックCKも同様に
供給されてデータDATAは並列データに変換され、この並
列データDATAがラッチ３２６に供給され、カウンタ３２
２、３２３にそれらの分周比Ｎ、Ａが設定される。
【００１９】なお、符号STB はストローブ信号、符号EN
B はイネーブル信号である。また、各信号のタイミング
を図示すると、図７のようになる。
B はイネーブル信号である。また、各信号のタイミング
を図示すると、図７のようになる。
【００２０】そして、カウンタ３２２の分周出力が位相
比較回路３３に供給されるとともに、発振回路１７の発
振信号が分周回路３４に供給されて１／64の周波数300
ｋHzの信号に分周され、この信号が位相比較回路３３に
基準周波数の信号として供給される。そして、比較回路
３３の比較出力がローパスフィルタ３５に供給されて直
流分が取り出され、この直流電圧がＶＣＯ３１に制御電
圧として供給される。
比較回路３３に供給されるとともに、発振回路１７の発
振信号が分周回路３４に供給されて１／64の周波数300
ｋHzの信号に分周され、この信号が位相比較回路３３に
基準周波数の信号として供給される。そして、比較回路
３３の比較出力がローパスフィルタ３５に供給されて直
流分が取り出され、この直流電圧がＶＣＯ３１に制御電
圧として供給される。
【００２１】したがって、ＶＣＯ３１の発振周波数ｆ31
は、 ｆ31＝300 ｋHz×Ｎ32 となるので、マイクロコンピュータ１５が分周比Ｎ32を
与えることにより、発振信号Ｓ31の周波数ｆ31を、受信
スロットの期間および送信スロットの期間に必要とする
周波数に設定することができる。
は、 ｆ31＝300 ｋHz×Ｎ32 となるので、マイクロコンピュータ１５が分周比Ｎ32を
与えることにより、発振信号Ｓ31の周波数ｆ31を、受信
スロットの期間および送信スロットの期間に必要とする
周波数に設定することができる。
【００２２】
【発明が解決しようとする課題】ところで、上述からも
明らかなように、発振信号Ｓ31の周波数ｆ31は、受信時
と送信時とで切り換える必要があり、図７にも示すよう
に、受信から送信に移行するときには、送信用の分周比
Ｎ32のデータDATAをマイクロコンピュータ１５からシリ
アルに出力し、送信から受信に移行するときには、受信
用の分周比Ｎ32のデータDATAをシリアルに出力する必要
がある。つまり、マイクロコンピュータ１５は、通話
中、２種類のデータDATAを常に交互にシリアルに出力し
ていなければならない。しかも、データDATAは、分周比
Ｎ32に対応して数十ビットの長さである。
明らかなように、発振信号Ｓ31の周波数ｆ31は、受信時
と送信時とで切り換える必要があり、図７にも示すよう
に、受信から送信に移行するときには、送信用の分周比
Ｎ32のデータDATAをマイクロコンピュータ１５からシリ
アルに出力し、送信から受信に移行するときには、受信
用の分周比Ｎ32のデータDATAをシリアルに出力する必要
がある。つまり、マイクロコンピュータ１５は、通話
中、２種類のデータDATAを常に交互にシリアルに出力し
ていなければならない。しかも、データDATAは、分周比
Ｎ32に対応して数十ビットの長さである。
【００２３】しかし、これはマイクロコンピュータ１５
にとって負担が大きく、結果的にソフトウエアの構成が
複雑になるので、ソフトウエアの開発コストの上昇を招
いている。
にとって負担が大きく、結果的にソフトウエアの構成が
複雑になるので、ソフトウエアの開発コストの上昇を招
いている。
【００２４】また、小電力タイプのコードレス電話など
においては、待ち受け時には、通話用のチャンネルとは
別の制御チャンネルで待ち受けのための受信を行ってい
る。したがって、待ち受け状態から通話状態へ移行する
ときには、発振信号Ｓ31の周波数ｆ31を、待ち受け時の
制御チャンネルの周波数から通話で使用するチャンネル
の周波数に変更する必要があり、このとき、マイクロコ
ンピュータ１５はやはり数十ビットのデータDATAをシリ
アルに出力する必要がある。しかし、これもマイクロコ
ンピュータ１５にとって負担が大きい。
においては、待ち受け時には、通話用のチャンネルとは
別の制御チャンネルで待ち受けのための受信を行ってい
る。したがって、待ち受け状態から通話状態へ移行する
ときには、発振信号Ｓ31の周波数ｆ31を、待ち受け時の
制御チャンネルの周波数から通話で使用するチャンネル
の周波数に変更する必要があり、このとき、マイクロコ
ンピュータ１５はやはり数十ビットのデータDATAをシリ
アルに出力する必要がある。しかし、これもマイクロコ
ンピュータ１５にとって負担が大きい。
【００２５】この発明は、このような問題点を解決しよ
うとするものである。
うとするものである。
【００２６】
【課題を解決するための手段】このため、請求項１の発
明においては、時分割多重方式の通信端末に設けられ、
ＶＣＯが第１の周波数のときの発振信号により受信信号
の周波数変換を行うとともに、上記ＶＣＯが第２の周波
数のときの上記発振信号により送信信号の周波数変換を
行うようにしたＰＬＬ回路において、上記受信時には、
上記ＶＣＯの発振信号を第１のカウンタに供給するとと
もに、この第１のカウンタの出力と基準周波数との位相
比較出力を上記ＶＣＯに制御信号として供給して上記発
振信号の発振周波数を上記第１の周波数に制御し、上記
送信時には、上記ＶＣＯの発振信号を第２のカウンタに
供給するとともに、この第２のカウンタの出力と上記基
準周波数との位相比較出力を上記ＶＣＯに制御信号とし
て供給して上記発振信号の発振周波数を上記第２の周波
数に制御するようにしたＰＬＬ回路とするものである。
したがって、最初にカウンタの分周比を設定すると、以
後、ＶＣＯは発振周波数は２つの周波数の間で交互に切
り換えられる。
明においては、時分割多重方式の通信端末に設けられ、
ＶＣＯが第１の周波数のときの発振信号により受信信号
の周波数変換を行うとともに、上記ＶＣＯが第２の周波
数のときの上記発振信号により送信信号の周波数変換を
行うようにしたＰＬＬ回路において、上記受信時には、
上記ＶＣＯの発振信号を第１のカウンタに供給するとと
もに、この第１のカウンタの出力と基準周波数との位相
比較出力を上記ＶＣＯに制御信号として供給して上記発
振信号の発振周波数を上記第１の周波数に制御し、上記
送信時には、上記ＶＣＯの発振信号を第２のカウンタに
供給するとともに、この第２のカウンタの出力と上記基
準周波数との位相比較出力を上記ＶＣＯに制御信号とし
て供給して上記発振信号の発振周波数を上記第２の周波
数に制御するようにしたＰＬＬ回路とするものである。
したがって、最初にカウンタの分周比を設定すると、以
後、ＶＣＯは発振周波数は２つの周波数の間で交互に切
り換えられる。
【００２７】
【発明の実施の形態】図１において、可変分周回路３２
はパルススワロー型に構成されるが、第１組目のメイン
カウンタ３２２Ａ、サブカウンタ３２３Ａおよびコント
ロール回路３２４Ａが図６における回路３２２、３２
３、３２４と同様に接続されるとともに、第２組目のメ
インカウンタ３２２Ｂ、サブカウンタ３２３Ｂおよびコ
ントロール回路３２４Ｂも図６における回路３２２、３
２３、３２４と同様に接続される。そして、コントロー
ル回路３２４Ａ、３２４Ｂの出力がスイッチ回路３２８
の入力接点Ａ、Ｂに供給され、そのスイッチ出力がプリ
スケーラ３２１に分周比の制御信号として供給される。
はパルススワロー型に構成されるが、第１組目のメイン
カウンタ３２２Ａ、サブカウンタ３２３Ａおよびコント
ロール回路３２４Ａが図６における回路３２２、３２
３、３２４と同様に接続されるとともに、第２組目のメ
インカウンタ３２２Ｂ、サブカウンタ３２３Ｂおよびコ
ントロール回路３２４Ｂも図６における回路３２２、３
２３、３２４と同様に接続される。そして、コントロー
ル回路３２４Ａ、３２４Ｂの出力がスイッチ回路３２８
の入力接点Ａ、Ｂに供給され、そのスイッチ出力がプリ
スケーラ３２１に分周比の制御信号として供給される。
【００２８】そして、カウンタ３２２Ａ、３２２Ｂの出
力がスイッチ回路３２７の入力接点Ａ、Ｂに供給され、
そのスイッチ出力が位相比較回路３３に供給される。さ
らに、マイクロコンピュータ１５から所定の制御信号Ｓ
AB、すなわち、図２に示すように、受信スロットおよび
送信スロットの周期で変化し、所定の位相の制御信号Ｓ
ABが出力され、この信号ＳABがスイッチ回路３２７、３
２８に供給される。なお、スイッチ回路３２７、３２８
は、ＳAB＝“Ｌ”のとき接点Ａに接続され、ＳAB＝
“Ｈ”のとき接点Ｂに接続される。また、可変分周回路
３２およびＰＬＬ３０の残る部分は、図６と同様に構成
される。
力がスイッチ回路３２７の入力接点Ａ、Ｂに供給され、
そのスイッチ出力が位相比較回路３３に供給される。さ
らに、マイクロコンピュータ１５から所定の制御信号Ｓ
AB、すなわち、図２に示すように、受信スロットおよび
送信スロットの周期で変化し、所定の位相の制御信号Ｓ
ABが出力され、この信号ＳABがスイッチ回路３２７、３
２８に供給される。なお、スイッチ回路３２７、３２８
は、ＳAB＝“Ｌ”のとき接点Ａに接続され、ＳAB＝
“Ｈ”のとき接点Ｂに接続される。また、可変分周回路
３２およびＰＬＬ３０の残る部分は、図６と同様に構成
される。
【００２９】このような構成によれば、コントロールロ
ジック回路３６においては、マイクロコンピュータ１５
から供給されたデータDATAの内容から、そのデータDATA
がカウンタ３２２Ａ、３２３Ａで使用されるデータであ
るかカウンタ３２２Ｂ、３２３Ｂで使用されるデータで
あるかが判別され、その判別結果にしたがって、イネー
ブル信号ENBAあるいはENBBが形成される。そして、この
イネーブル信号ENBAあるいはENBBにしたがって、レジス
タ３２６Ａあるいは３２６ＢのデータDATAがカウンタ３
２２Ａ、３２３Ａあるいは３２２Ｂ、３２３Ｂにラッチ
される。
ジック回路３６においては、マイクロコンピュータ１５
から供給されたデータDATAの内容から、そのデータDATA
がカウンタ３２２Ａ、３２３Ａで使用されるデータであ
るかカウンタ３２２Ｂ、３２３Ｂで使用されるデータで
あるかが判別され、その判別結果にしたがって、イネー
ブル信号ENBAあるいはENBBが形成される。そして、この
イネーブル信号ENBAあるいはENBBにしたがって、レジス
タ３２６Ａあるいは３２６ＢのデータDATAがカウンタ３
２２Ａ、３２３Ａあるいは３２２Ｂ、３２３Ｂにラッチ
される。
【００３０】そして、ＳAB＝“Ｌ”の場合には、スイッ
チ回路３２７、３２８が図とは逆に接点Ａに接続される
ので、可変分周回路３２の分周比Ｎ32は、カウンタ３２
２Ａ、３２３Ａ（およびプリスケーラ３２１）の分周比
ＮA 、ＡA （およびＰ）で決まる分周比となり、ＶＣＯ
３１の発振周波数ｆ31はその分周比Ｎ32で決まる周波数
となる。
チ回路３２７、３２８が図とは逆に接点Ａに接続される
ので、可変分周回路３２の分周比Ｎ32は、カウンタ３２
２Ａ、３２３Ａ（およびプリスケーラ３２１）の分周比
ＮA 、ＡA （およびＰ）で決まる分周比となり、ＶＣＯ
３１の発振周波数ｆ31はその分周比Ｎ32で決まる周波数
となる。
【００３１】また、ＳAB＝“Ｈ”の場合には、スイッチ
回路３２７、３２８が図のように接点Ｂに接続されるの
で、可変分周回路３２の分周比Ｎ32は、カウンタ３２２
Ｂ、３２３Ｂ（およびプリスケーラ３２１）の分周比Ｎ
B 、ＡB （およびＰ）で決まる分周比となり、ＶＣＯ３
１の発振周波数ｆ31はその分周比Ｎ32で決まる周波数と
なる。
回路３２７、３２８が図のように接点Ｂに接続されるの
で、可変分周回路３２の分周比Ｎ32は、カウンタ３２２
Ｂ、３２３Ｂ（およびプリスケーラ３２１）の分周比Ｎ
B 、ＡB （およびＰ）で決まる分周比となり、ＶＣＯ３
１の発振周波数ｆ31はその分周比Ｎ32で決まる周波数と
なる。
【００３２】したがって、通話の開始時に、使用するチ
ャンネルに対応してカウンタ３２２Ａ、３２３Ａの分周
比ＮA 、ＡA および３２２Ｂ、３２３Ｂの分周比ＮB 、
ＡBを設定し、以後、信号ＳABのレベルを、図２に示す
ように受信スロットおよび送信スロットの周期で切り換
えれば、受信スロットの期間および送信スロットの期間
に必要とする周波数ｆ31の発振信号Ｓ31を得ることがで
きる。
ャンネルに対応してカウンタ３２２Ａ、３２３Ａの分周
比ＮA 、ＡA および３２２Ｂ、３２３Ｂの分周比ＮB 、
ＡBを設定し、以後、信号ＳABのレベルを、図２に示す
ように受信スロットおよび送信スロットの周期で切り換
えれば、受信スロットの期間および送信スロットの期間
に必要とする周波数ｆ31の発振信号Ｓ31を得ることがで
きる。
【００３３】したがって、マイクロコンピュータ１５
は、通話の開始時に、分周比ＮA 、ＡA およびＮB 、Ａ
B のデータDATAをシフトレジスタ３２５Ａ、３２５Ｂに
一度だけ送り、以後は信号ＳABのレベルを受信スロット
および送信スロットの周期で切り換えるだけでよいの
で、マイクロコンピュータ１５の負担は大幅に小さくな
り、結果としてソフトウエアの構成が簡単になり、ソフ
トウエアの開発コストの上昇を抑えることができる。
は、通話の開始時に、分周比ＮA 、ＡA およびＮB 、Ａ
B のデータDATAをシフトレジスタ３２５Ａ、３２５Ｂに
一度だけ送り、以後は信号ＳABのレベルを受信スロット
および送信スロットの周期で切り換えるだけでよいの
で、マイクロコンピュータ１５の負担は大幅に小さくな
り、結果としてソフトウエアの構成が簡単になり、ソフ
トウエアの開発コストの上昇を抑えることができる。
【００３４】さらに、通話の期間に、マイクロコンピュ
ータ１５からシフトレジスタ３２５びデータDATAがシリ
アルに供給されることがないので、そのようなデータDA
TAによる回路へのノイズの混入を避けることができ、ト
ラブルの発生を回避できる。
ータ１５からシフトレジスタ３２５びデータDATAがシリ
アルに供給されることがないので、そのようなデータDA
TAによる回路へのノイズの混入を避けることができ、ト
ラブルの発生を回避できる。
【００３５】図３は、待ち受け時と通話時とで使用する
チャンネルが異なり、したがって、待ち受け時と通話時
とで発振信号Ｓ31の周波数ｆ31を切り換える場合であ
る。そして、この場合には、待ち受け時に使用する制御
チャンネルは固定のチャンネルなので、カウンタ３２２
Ｂ、３２３Ｂの分周比ＮB 、ＡB はその制御チャンネル
に対応した値に固定されている。
チャンネルが異なり、したがって、待ち受け時と通話時
とで発振信号Ｓ31の周波数ｆ31を切り換える場合であ
る。そして、この場合には、待ち受け時に使用する制御
チャンネルは固定のチャンネルなので、カウンタ３２２
Ｂ、３２３Ｂの分周比ＮB 、ＡB はその制御チャンネル
に対応した値に固定されている。
【００３６】そして、図７に示すように、待ち受け時に
は、ＳAB＝“Ｈ”とされてカウンタ３２２Ｂ、３２３Ｂ
およびコントロール回路３２４Ｂが有効とされ、これら
回路３２２Ｂ〜３２４Ｂにより制御チャンネルの周波数
ｆ31の発振信号Ｓ31が形成される。
は、ＳAB＝“Ｈ”とされてカウンタ３２２Ｂ、３２３Ｂ
およびコントロール回路３２４Ｂが有効とされ、これら
回路３２２Ｂ〜３２４Ｂにより制御チャンネルの周波数
ｆ31の発振信号Ｓ31が形成される。
【００３７】そして、通話時には、ＳAB＝“Ｌ”とされ
てカウンタ３２２Ａ、３２３Ａおよびコントロール回路
３２４Ａが有効とされ、これら回路３２２Ａ〜３２４Ａ
により通話チャンネルの周波数ｆ31の発振信号Ｓ31が形
成される。
てカウンタ３２２Ａ、３２３Ａおよびコントロール回路
３２４Ａが有効とされ、これら回路３２２Ａ〜３２４Ａ
により通話チャンネルの周波数ｆ31の発振信号Ｓ31が形
成される。
【００３８】なお、上述においては、回路３２２Ａ〜３
２４Ａと回路３２２Ｂ〜３２４Ｂとの２組により、発振
信号Ｓ31の周波数ｆ31を２段階に切り換える場合である
が、同様の回路を例えば３組として制御チャンネルと、
通話時の送信周波数と、通話時の受信周波数とに対応し
て切り換えて使用することもできる。
２４Ａと回路３２２Ｂ〜３２４Ｂとの２組により、発振
信号Ｓ31の周波数ｆ31を２段階に切り換える場合である
が、同様の回路を例えば３組として制御チャンネルと、
通話時の送信周波数と、通話時の受信周波数とに対応し
て切り換えて使用することもできる。
【００３９】また、上述においては、この発明をＰＨＳ
に適用した場合であるが、他の時分割多重方式の通信機
器にも適用することができる。また、上述においては、
可変分周回路３２がパルススワロー型に構成されている
場合であるが、サブカウンタがなく、メインカウンタが
単独で分周を行う場合にも、この発明を適用することが
できる。さらに、スイッチ回路３２７、３２８も同様の
信号制御のできるものであればよい。
に適用した場合であるが、他の時分割多重方式の通信機
器にも適用することができる。また、上述においては、
可変分周回路３２がパルススワロー型に構成されている
場合であるが、サブカウンタがなく、メインカウンタが
単独で分周を行う場合にも、この発明を適用することが
できる。さらに、スイッチ回路３２７、３２８も同様の
信号制御のできるものであればよい。
【００４０】
【発明の効果】この発明によれば、システム制御用のマ
イクロコンピュータの負担を大幅に小さくすることがで
き、ソフトウエアの構成を簡単にできるとともに、ソフ
トウエアの開発コストの上昇を抑えることができる。さ
らに、通話の期間における回路へのノイズの混入を避け
ることができ、トラブルの発生を回避できる。
イクロコンピュータの負担を大幅に小さくすることがで
き、ソフトウエアの構成を簡単にできるとともに、ソフ
トウエアの開発コストの上昇を抑えることができる。さ
らに、通話の期間における回路へのノイズの混入を避け
ることができ、トラブルの発生を回避できる。
【図１】この発明の一形態を示す系統図である。
【図２】この発明を説明するためのタイミング図であ
る。
る。
【図３】この発明の他の形態を示す系統図である。
【図４】この発明を説明するためのタイミング図であ
る。
る。
【図５】この発明を説明するための系統図である。
【図６】この発明を説明するための系統図である。
【図７】この発明を説明するためのタイミング図であ
る。
る。
１５＝マイクロコンピュータ、１７＝水晶発振回路、３
０＝ＰＬＬ、３１＝ＶＣＯ、３２＝可変分周回路、３３
＝位相比較回路、３４＝分周回路、３５＝ローパスフィ
ルタ、３６＝コントロールロジック回路、３２１＝プリ
スケーラ、３２２Ａおよび３２２Ｂ＝メインカウンタ、
３２３Ａおよび３２３Ｂ＝サブカウンタ、３２４Ａおよ
び３２４Ｂ＝コントロール回路、３２５Ａおよび３２５
Ｂ＝シフトレジスタ、３２６Ａおよび３２６Ｂ＝ラッチ
０＝ＰＬＬ、３１＝ＶＣＯ、３２＝可変分周回路、３３
＝位相比較回路、３４＝分周回路、３５＝ローパスフィ
ルタ、３６＝コントロールロジック回路、３２１＝プリ
スケーラ、３２２Ａおよび３２２Ｂ＝メインカウンタ、
３２３Ａおよび３２３Ｂ＝サブカウンタ、３２４Ａおよ
び３２４Ｂ＝コントロール回路、３２５Ａおよび３２５
Ｂ＝シフトレジスタ、３２６Ａおよび３２６Ｂ＝ラッチ
Claims (2)
- 【請求項１】時分割多重方式の通信端末に設けられ、 ＶＣＯが第１の周波数のときの発振信号により受信信号
の周波数変換を行うとともに、上記ＶＣＯが第２の周波
数のときの上記発振信号により送信信号の周波数変換を
行うようにしたＰＬＬ回路において、 上記受信時には、上記ＶＣＯの発振信号を第１のカウン
タに供給するとともに、 この第１のカウンタの出力と基準周波数との位相比較出
力を上記ＶＣＯに制御信号として供給して上記発振信号
の発振周波数を上記第１の周波数に制御し、 上記送信時には、上記ＶＣＯの発振信号を第２のカウン
タに供給するとともに、 この第２のカウンタの出力と上記基準周波数との位相比
較出力を上記ＶＣＯに制御信号として供給して上記発振
信号の発振周波数を上記第２の周波数に制御するように
したＰＬＬ回路。 - 【請求項２】待ち受け時にはその待ち受けを制御チャン
ネルで行い、通話時にはその通話を上記制御チャンネル
とは異なる通話チャンネルで行うようにした通信端末に
設けられ、 ＶＣＯが第１の周波数のときの発振信号により上記制御
チャンネルにおける上記待ち受けを行うとともに、上記
ＶＣＯが第２の周波数のときの上記発振信号により上記
通話チャンネルにおける上記通話を行うようにしたＰＬ
Ｌ回路において、 上記待ち受け時には、上記ＶＣＯの発振信号を第１のカ
ウンタに供給するとともに、 この第１のカウンタの出力と基準周波数との位相比較出
力を上記ＶＣＯに制御信号として供給して上記発振信号
の発振周波数を上記第１の周波数に制御し、 上記通話時には、上記ＶＣＯの発振信号を第２のカウン
タに供給するとともに、 この第２のカウンタの出力と上記基準周波数との位相比
較出力を上記ＶＣＯに制御信号として供給して上記発振
信号の発振周波数を上記第２の周波数に制御するように
したＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091566A JPH11289275A (ja) | 1998-04-03 | 1998-04-03 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091566A JPH11289275A (ja) | 1998-04-03 | 1998-04-03 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289275A true JPH11289275A (ja) | 1999-10-19 |
Family
ID=14030079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10091566A Pending JPH11289275A (ja) | 1998-04-03 | 1998-04-03 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289275A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052427A1 (fr) * | 2000-01-11 | 2001-07-19 | Hitachi, Ltd. | Emetteur et terminal de communication radio comportant un tel emetteur |
-
1998
- 1998-04-03 JP JP10091566A patent/JPH11289275A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052427A1 (fr) * | 2000-01-11 | 2001-07-19 | Hitachi, Ltd. | Emetteur et terminal de communication radio comportant un tel emetteur |
| US7224948B1 (en) | 2000-01-11 | 2007-05-29 | Hitachi, Ltd. | Transmitter and radio communication terminal using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282413B1 (en) | Multistaged frequency conversion with single local oscillator | |
| US5734970A (en) | Single oscillator transceiver with multiple frequency converters | |
| KR100954707B1 (ko) | 고조파 제거 믹서를 이용한 트랜시버 | |
| US6100721A (en) | Circuit and method of extending the linear range of a phase frequency detector | |
| EP0900481B1 (en) | A frequency conversion circuit | |
| CA2284842A1 (en) | Frequency synthesis circuit tuned by digital words | |
| WO2004049575A1 (ja) | Ｐｌｌ回路 | |
| US5712595A (en) | Apparatus and method of setting variable dividing ratio and apparatus using the same | |
| US5444736A (en) | Radio communication apparatus having an automatic frequency control circuit for controlling a transmission frequency on the basis of a reception frequency | |
| US5307378A (en) | Digital radio communication apparatus | |
| US5924021A (en) | Frequency conversion circuit and method for millimeter wave radio | |
| JPH11317661A (ja) | 単カウンタ二重係数分周装置 | |
| JPH09186727A (ja) | Ｆｓｋ変調回路 | |
| JPH11289275A (ja) | Ｐｌｌ回路 | |
| KR100422114B1 (ko) | 주파수분할회로및방법과주파수분할회로가내장된전화단말기 | |
| US6329855B1 (en) | Frequency synthesizer | |
| US6233227B1 (en) | Transmitting and receiving apparatus | |
| JP4626107B2 (ja) | データ送信装置、ミキサ回路、及び携帯電話端末装置 | |
| JPH11274923A (ja) | Ｐｌｌ回路 | |
| US7795986B2 (en) | Multi-format all-digital modulator and method | |
| WO2001071934A1 (en) | Communication system with frequency modulation and with a single local oscillator | |
| JP3556917B2 (ja) | 周波数シンセサイザ | |
| JPH10112669A (ja) | 周波数シンセサイザ、受信機および周波数変調器 | |
| JP2001285061A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3594042B2 (ja) | Ｐｌｌの制御回路および送受信回路 |