JPH11289022A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11289022A JPH11289022A JP8883798A JP8883798A JPH11289022A JP H11289022 A JPH11289022 A JP H11289022A JP 8883798 A JP8883798 A JP 8883798A JP 8883798 A JP8883798 A JP 8883798A JP H11289022 A JPH11289022 A JP H11289022A
- Authority
- JP
- Japan
- Prior art keywords
- land
- semiconductor device
- tape
- solder ball
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 半田ボールとランドとの接続不良をなくすこ
とにより、信頼性の向上を図ることができる半導体装置
を提供することにある。 【解決手段】 ビア２１が形成されたテープ基板１と、
テープ基板１上に接着され、ビア２１上に配置されたラ
ンド７とを少なくとも有するＴＡＢテープと、前記ＴＡ
Ｂテープ上に形成され、ランド７と配線１３を介して電
気的に接続されたボンディングパッド３にその電極がボ
ンデングワイヤー１９を介して接続された半導体チップ
５と、ビア２１を介してランド７と接触した、テープ基
板１に対してランド７と反対側に形成された半田ボール
１５とを具備する半導体装置であって、ランド７が半田
ボール１５方向に対して凸状態となっている。
とにより、信頼性の向上を図ることができる半導体装置
を提供することにある。 【解決手段】 ビア２１が形成されたテープ基板１と、
テープ基板１上に接着され、ビア２１上に配置されたラ
ンド７とを少なくとも有するＴＡＢテープと、前記ＴＡ
Ｂテープ上に形成され、ランド７と配線１３を介して電
気的に接続されたボンディングパッド３にその電極がボ
ンデングワイヤー１９を介して接続された半導体チップ
５と、ビア２１を介してランド７と接触した、テープ基
板１に対してランド７と反対側に形成された半田ボール
１５とを具備する半導体装置であって、ランド７が半田
ボール１５方向に対して凸状態となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのパッケー
ジに関し、特に、ＴＡＢテープを用いたＢＧＡ構造のパ
ッケージを有する半導体装置に関する。
ジに関し、特に、ＴＡＢテープを用いたＢＧＡ構造のパ
ッケージを有する半導体装置に関する。
【０００２】
【従来の技術】ＬＳＩ（Large Scale Integrated Circu
it）のパッケージとして、ＢＧＡ（Ball Grid Array）
構造が広く知られている。このＢＧＡ構造は、面実装型
のＬＳＩにおいて、外部端子としてのリードの代わりに
半田のようなボール状導電体（以下、ボールと呼ぶ）を
用いるようにしたものであり、このボールが複数個ベー
ス基板の裏面に格子状に配置されているものである。
it）のパッケージとして、ＢＧＡ（Ball Grid Array）
構造が広く知られている。このＢＧＡ構造は、面実装型
のＬＳＩにおいて、外部端子としてのリードの代わりに
半田のようなボール状導電体（以下、ボールと呼ぶ）を
用いるようにしたものであり、このボールが複数個ベー
ス基板の裏面に格子状に配置されているものである。
【０００３】このＢＧＡ構造では、ボールの半田リフロ
ーにより相手側基板（マザーボードやシステムボード）
の電極パッドに接続できるので、表面実装が可能であ
る。また、ボールは基板の裏面に格子状に配置されるの
で、ボールのピッチを微細化しなくても多ピン化に対応
することができる。さらに、ボールを介して相手側基板
の電極パッドに直接接続されるので、電気特性が良く、
不良品の発生も抑制することも可能となる。
ーにより相手側基板（マザーボードやシステムボード）
の電極パッドに接続できるので、表面実装が可能であ
る。また、ボールは基板の裏面に格子状に配置されるの
で、ボールのピッチを微細化しなくても多ピン化に対応
することができる。さらに、ボールを介して相手側基板
の電極パッドに直接接続されるので、電気特性が良く、
不良品の発生も抑制することも可能となる。
【０００４】また、上記ベース基板として、多ピン化、
狭ピッチ化、薄膜化への対応から、例えば樹脂フィルム
上の銅箔をエッチングしてリードを形成した構造のＴＡ
Ｂ（Tape Automated Bonding）テープを利用することが
できる。このＴＡＢテープを利用した場合には、テープ
状のリード端子の先端に、半導体チップの電極部分を位
置合わせして、Ａｕ−Ｓｎ合金または半田などで融着等
した後、適宜チップを樹脂、ケース等で保護した後、ユ
ーザーがフィルムからリード端子を部分を含めてチップ
を切り出し、マザーボード等の相手側基板に上記ＢＧＡ
構造により実装することになる。
狭ピッチ化、薄膜化への対応から、例えば樹脂フィルム
上の銅箔をエッチングしてリードを形成した構造のＴＡ
Ｂ（Tape Automated Bonding）テープを利用することが
できる。このＴＡＢテープを利用した場合には、テープ
状のリード端子の先端に、半導体チップの電極部分を位
置合わせして、Ａｕ−Ｓｎ合金または半田などで融着等
した後、適宜チップを樹脂、ケース等で保護した後、ユ
ーザーがフィルムからリード端子を部分を含めてチップ
を切り出し、マザーボード等の相手側基板に上記ＢＧＡ
構造により実装することになる。
【０００５】
【発明が解決しようとする課題】上記ＴＡＢテープを用
いたＢＧＡ構造のパッケージでは、半田ボールの形成は
通常、フラックスを塗布した後、予め用意しておいたボ
ール状の半田を各半田ボール形成位置上に置き、リフロ
ーによって共晶接続するという方法で行われている。例
えば、図３は、従来のＴＡＢテープを用いたＢＧＡ構造
のパッケージを示す断面図であり、図中Ａで示す箇所に
おいて半田ボール１５が形成されている。半田ボール１
５は、ＴＡＢテープのテープ基板１に設けられたビア
（via）２１を介してランド７に電気的に接続される。
なお、実際の半田ボール１５の数は１００個以上である
が、図面にはその数は省略して示している。ランド７
は、テープ基板１上の配線１３を介してボンディングパ
ッド３に接続される。一方、ボンディングパッド３には
ボンディングワイヤー１９を介して半導体チップ５上の
電極パッド（図示省略）が接続される。従って、半導体
チップ５上の電極パッドはボンディングワイヤー１９、
ボンディングパッド３、配線１３、ランド７及び半田ボ
ール１５を介して外部に接続されることになる。なお、
ランド７はソルダーレジスト１１で保護されており、半
導体チップ５はソルダーレジスト１１上にマウントペー
スト９を介して配置されている。そして、全体がモール
ド樹脂１７で保護されている。
いたＢＧＡ構造のパッケージでは、半田ボールの形成は
通常、フラックスを塗布した後、予め用意しておいたボ
ール状の半田を各半田ボール形成位置上に置き、リフロ
ーによって共晶接続するという方法で行われている。例
えば、図３は、従来のＴＡＢテープを用いたＢＧＡ構造
のパッケージを示す断面図であり、図中Ａで示す箇所に
おいて半田ボール１５が形成されている。半田ボール１
５は、ＴＡＢテープのテープ基板１に設けられたビア
（via）２１を介してランド７に電気的に接続される。
なお、実際の半田ボール１５の数は１００個以上である
が、図面にはその数は省略して示している。ランド７
は、テープ基板１上の配線１３を介してボンディングパ
ッド３に接続される。一方、ボンディングパッド３には
ボンディングワイヤー１９を介して半導体チップ５上の
電極パッド（図示省略）が接続される。従って、半導体
チップ５上の電極パッドはボンディングワイヤー１９、
ボンディングパッド３、配線１３、ランド７及び半田ボ
ール１５を介して外部に接続されることになる。なお、
ランド７はソルダーレジスト１１で保護されており、半
導体チップ５はソルダーレジスト１１上にマウントペー
スト９を介して配置されている。そして、全体がモール
ド樹脂１７で保護されている。
【０００６】ところが、テープ基板１の厚さ、ビア２１
の径、半田ボール１５の径の関係によっては半田ボール
１５がランド７に接触しない、すなわち半田ボール１５
とランド７とが電気的に接続されないということが起こ
り得た。図４は、図３のＡで示す箇所の拡大図である
が、図４から明らかなように、半田ボール１５の径Ｂが
大きすぎたり、テープ基板１の厚さＤが厚すぎたり、ビ
ア２１の径Ｃが小さすぎたりした場合、図中Ｅで示すよ
うに半田ボール１５とランド７とが接触しないことにな
る。
の径、半田ボール１５の径の関係によっては半田ボール
１５がランド７に接触しない、すなわち半田ボール１５
とランド７とが電気的に接続されないということが起こ
り得た。図４は、図３のＡで示す箇所の拡大図である
が、図４から明らかなように、半田ボール１５の径Ｂが
大きすぎたり、テープ基板１の厚さＤが厚すぎたり、ビ
ア２１の径Ｃが小さすぎたりした場合、図中Ｅで示すよ
うに半田ボール１５とランド７とが接触しないことにな
る。
【０００７】かかる状況が発生した場合、半導体チップ
５の電極パッドが外部に接続されないことになり、半導
体装置の動作不良を招くことになる。
５の電極パッドが外部に接続されないことになり、半導
体装置の動作不良を招くことになる。
【０００８】本発明は、上記事情に鑑みて成されたもの
であり、その目的は、半田ボールとランドとの接続不良
をなくすことにより、信頼性の向上を図ることができる
半導体装置を提供することにある。
であり、その目的は、半田ボールとランドとの接続不良
をなくすことにより、信頼性の向上を図ることができる
半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。図１に示すように、ビア２１が形成され
たテープ基板１と、テープ基板１上に接着され、ビア２
１上に配置されたランド７とを少なくとも有するＴＡＢ
テープと、前記ＴＡＢテープ上に形成され、ランド７と
配線１３を介して電気的に接続されたボンディングパッ
ド３にその電極がボンデングワイヤー１９を介して接続
された半導体チップ５と、ビア２１を介してランド７と
接触した、テープ基板１に対してランド７と反対側に形
成された半田ボール１５とを具備する半導体装置におい
て、ランド７が半田ボール１５方向に対して凸状態とな
っていることを特徴とする半導体装置である。
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。図１に示すように、ビア２１が形成され
たテープ基板１と、テープ基板１上に接着され、ビア２
１上に配置されたランド７とを少なくとも有するＴＡＢ
テープと、前記ＴＡＢテープ上に形成され、ランド７と
配線１３を介して電気的に接続されたボンディングパッ
ド３にその電極がボンデングワイヤー１９を介して接続
された半導体チップ５と、ビア２１を介してランド７と
接触した、テープ基板１に対してランド７と反対側に形
成された半田ボール１５とを具備する半導体装置におい
て、ランド７が半田ボール１５方向に対して凸状態とな
っていることを特徴とする半導体装置である。
【００１０】すなわち、ランド７の断面形状を半田ボー
ル１５の方向に凸状態とすることにより、半田ボール１
５をビア２１を介してランド７に接触させることが容易
となる。従って、ランド７−半田ボール１５間の電気的
接続は保証され、信頼性の高い半導体装置を実現するこ
とが可能となる。
ル１５の方向に凸状態とすることにより、半田ボール１
５をビア２１を介してランド７に接触させることが容易
となる。従って、ランド７−半田ボール１５間の電気的
接続は保証され、信頼性の高い半導体装置を実現するこ
とが可能となる。
【００１１】また、ランド７と半田ボール１５とを接触
させるためのテープ基板１の厚さ、ビア２１の径及び半
田ボール１５の径それぞれの寸法マージンが広がること
となり、製造作業の容易化も図られることになる。
させるためのテープ基板１の厚さ、ビア２１の径及び半
田ボール１５の径それぞれの寸法マージンが広がること
となり、製造作業の容易化も図られることになる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。図１は、本発明の実施の形態
に係る半導体装置の構成を示す断面図である。
て図面を用いて説明する。図１は、本発明の実施の形態
に係る半導体装置の構成を示す断面図である。
【００１３】図１において、本実施の形態に係る半導体
装置では、上記図３に示した半導体装置と同様に、半田
ボール１５が、ＴＡＢテープのテープ基板１に設けられ
たビア（via）２１を介してランド７に電気的に接続さ
れる。ランド７は、テープ基板１上の配線１３を介して
ボンディングパッド３に接続される。一方、ボンディン
グパッド３にはボンディングワイヤー１９を介して半導
体チップ５上の電極パッド（図示省略）が接続される。
従って、半導体チップ５上の電極パッドはボンディング
ワイヤー１９、ボンディングパッド３、配線１３、ラン
ド７及び半田ボール１５を介して外部に接続されること
になる。さらに、ランド７はソルダーレジスト１１で保
護されており、半導体チップ５はソルダーレジスト１１
上にマウントペースト９を介して配置されている。ま
た、ソルダーレジスト１１が形成されない場合には、マ
ウントペースト９が直接ランド７上に形成される。そし
て、全体がモールド樹脂１７で保護されている。
装置では、上記図３に示した半導体装置と同様に、半田
ボール１５が、ＴＡＢテープのテープ基板１に設けられ
たビア（via）２１を介してランド７に電気的に接続さ
れる。ランド７は、テープ基板１上の配線１３を介して
ボンディングパッド３に接続される。一方、ボンディン
グパッド３にはボンディングワイヤー１９を介して半導
体チップ５上の電極パッド（図示省略）が接続される。
従って、半導体チップ５上の電極パッドはボンディング
ワイヤー１９、ボンディングパッド３、配線１３、ラン
ド７及び半田ボール１５を介して外部に接続されること
になる。さらに、ランド７はソルダーレジスト１１で保
護されており、半導体チップ５はソルダーレジスト１１
上にマウントペースト９を介して配置されている。ま
た、ソルダーレジスト１１が形成されない場合には、マ
ウントペースト９が直接ランド７上に形成される。そし
て、全体がモールド樹脂１７で保護されている。
【００１４】また、半田ボールの形成も、上記図３に示
した半導体装置と同様、通常、フラックスを塗布した
後、予め用意しておいたボール状の半田を各半田ボール
形成位置上に置き、リフローによって共晶接続するとい
う方法で行われている。なお、実際の半田ボール１５の
数は１００個以上であるが、図面にはその数は省略して
示している。
した半導体装置と同様、通常、フラックスを塗布した
後、予め用意しておいたボール状の半田を各半田ボール
形成位置上に置き、リフローによって共晶接続するとい
う方法で行われている。なお、実際の半田ボール１５の
数は１００個以上であるが、図面にはその数は省略して
示している。
【００１５】ここまでは、上記図３に示した半導体装置
と同様である。本発明が従来と異なる点は、図１に示す
ように、ランド７の断面形状が平坦ではなく、半導体ボ
ール１５に対して凸状態となっている点であり、この点
が、まさに本発明の特徴部分である。
と同様である。本発明が従来と異なる点は、図１に示す
ように、ランド７の断面形状が平坦ではなく、半導体ボ
ール１５に対して凸状態となっている点であり、この点
が、まさに本発明の特徴部分である。
【００１６】発明が解決しようとする課題の欄で述べた
ように、上記図３に示した半導体装置では、テープ基板
１の厚さ、ビア２１の径、半田ボール１５の径の関係に
よっては半田ボール１５がランド７に接触しない、すな
わち半田ボール１５とランド７とが電気的に接続されな
いということがあった。
ように、上記図３に示した半導体装置では、テープ基板
１の厚さ、ビア２１の径、半田ボール１５の径の関係に
よっては半田ボール１５がランド７に接触しない、すな
わち半田ボール１５とランド７とが電気的に接続されな
いということがあった。
【００１７】しかしながら、本発明のように、ランド７
の断面形状が半田ボール１５に対して凸状態とすれば、
ランド７と半田ボール１５との間隔が実質的に小さくな
ることになる。それにより、テープ基板１の厚さ、ビア
２１の径、半田ボール１５の径の関係のマージンが従来
と比べて広くなることになり、その結果ランド７と半田
ボール１５との接触不良は低減されることになる。そし
て、信頼性の高い半導体装置を実現することが可能とな
る。
の断面形状が半田ボール１５に対して凸状態とすれば、
ランド７と半田ボール１５との間隔が実質的に小さくな
ることになる。それにより、テープ基板１の厚さ、ビア
２１の径、半田ボール１５の径の関係のマージンが従来
と比べて広くなることになり、その結果ランド７と半田
ボール１５との接触不良は低減されることになる。そし
て、信頼性の高い半導体装置を実現することが可能とな
る。
【００１８】上述したようなランド７の断面形状は、次
のようにして実現することができる。例えば、図２
（ａ）に示すように、ビア２１よりも小さい径を有する
ピン２３をランド７上に押し当てることで行えば良い。
このピン２３は、テープ１にビア２１を形成する際に用
いられたピンを利用することができる。
のようにして実現することができる。例えば、図２
（ａ）に示すように、ビア２１よりも小さい径を有する
ピン２３をランド７上に押し当てることで行えば良い。
このピン２３は、テープ１にビア２１を形成する際に用
いられたピンを利用することができる。
【００１９】また、その他の方法としては、図２（ｂ）
に示すように、ビア２１よりも小さい径を有する管２５
から所定の圧力の空気をランド７に当てることでランド
７の形状を凸状態とすることも可能である。
に示すように、ビア２１よりも小さい径を有する管２５
から所定の圧力の空気をランド７に当てることでランド
７の形状を凸状態とすることも可能である。
【００２０】このように、本実施の形態によれば、ラン
ド７の断面形状を非常に簡便な手段で半田ボール１５に
対して凸状態とすることだけで、ランド７と半田ボール
１５との接触不良を大幅に削減することが可能となる。
従って、高信頼性の半導体装置を提供することができ
る。
ド７の断面形状を非常に簡便な手段で半田ボール１５に
対して凸状態とすることだけで、ランド７と半田ボール
１５との接触不良を大幅に削減することが可能となる。
従って、高信頼性の半導体装置を提供することができ
る。
【００２１】また、ランド７と半田ボール１５とを接触
させるためのテープ基板１の厚さ、ビア２１の径及び半
田ボール１５の径それぞれの寸法マージンが広がること
となり、製造作業の容易化も図られることになる。
させるためのテープ基板１の厚さ、ビア２１の径及び半
田ボール１５の径それぞれの寸法マージンが広がること
となり、製造作業の容易化も図られることになる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
ＴＡＢテープを用いたＢＧＡ構造の半導体装置におい
て、ランドの断面形状を半田ボールに対して凸状態とす
ることにより、ランドと半田ボールとの接触を容易に実
現することができる。それにより、ランドと半田ボール
との接触不良は大幅に削減されることとなり、半導体装
置の信頼性は向上することになる。
ＴＡＢテープを用いたＢＧＡ構造の半導体装置におい
て、ランドの断面形状を半田ボールに対して凸状態とす
ることにより、ランドと半田ボールとの接触を容易に実
現することができる。それにより、ランドと半田ボール
との接触不良は大幅に削減されることとなり、半導体装
置の信頼性は向上することになる。
【００２３】また、非常に簡便な方法でランドの形状を
凸状態とするので、従来と同様な工程で半導体装置を製
造することができる。従って、コストの増大を招くこと
もない。
凸状態とするので、従来と同様な工程で半導体装置を製
造することができる。従って、コストの増大を招くこと
もない。
【００２４】さらに、ランドと半田ボールとの接触が容
易となったことから、テープ基板の厚さ、ビアの径及び
半田ボールの径それぞれの寸法マージンが広がることに
なり、製造作業の容易化も図られる。
易となったことから、テープ基板の厚さ、ビアの径及び
半田ボールの径それぞれの寸法マージンが広がることに
なり、製造作業の容易化も図られる。
【図１】本発明の実施の形態に係る半導体装置の構成を
示す断面図である。
示す断面図である。
【図２】図１のランド７の断面形状を実現するための方
法を示す図である。
法を示す図である。
【図３】従来の半導体装置の構成を示す断面図である。
【図４】図３のＡで示す箇所の拡大図である。
１ テープ基板 ３ ボンディングパッド ５ 半導体チップ ７ ランド ９ マウントペースト １１ ソルダーレジスト １３ 配線 １５ 半田ボール １７ モールド樹脂 １９ ボンディングワイヤー ２１ ビア ２３ ピン ２５ 空気管
Claims (4)
- 【請求項１】 ビアが形成されたテープ基板と、該テー
プ基板上に接着され、前記ビア上に配置されたランドと
を少なくとも有するＴＡＢテープと、 前記ＴＡＢテープ上に形成され、前記ランドと電気的に
接続された所定の箇所にその電極が接続された半導体チ
ップと、 前記ビアを介して前記ランドと接触した、前記テープ基
板に対して前記ランドと反対側に形成された半田ボール
とを具備する半導体装置において、 前記ランドが前記半田ボール方向に対して凸状態となっ
ていることを特徴とする半導体装置。 - 【請求項２】 前記所定の箇所は、前記テープ基板上に
接着されたボンディングパッドであることを特徴とする
請求項１に記載の半導体装置。 - 【請求項３】 前記ランドは、前記ビアよりも小さい径
を有するピンを押し当ることにより凸状態とされること
を特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記ランドは、前記ビアよりも小さい径
を有する管から所定の圧で噴出する空気を当てることに
より凸状態とされることを特徴とする請求項１に記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8883798A JPH11289022A (ja) | 1998-04-01 | 1998-04-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8883798A JPH11289022A (ja) | 1998-04-01 | 1998-04-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289022A true JPH11289022A (ja) | 1999-10-19 |
Family
ID=13954076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8883798A Withdrawn JPH11289022A (ja) | 1998-04-01 | 1998-04-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289022A (ja) |
-
1998
- 1998-04-01 JP JP8883798A patent/JPH11289022A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| EP1401020A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP2007027287A (ja) | 半導体装置およびその製造方法 | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| US7064451B2 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH1197827A (ja) | プリント配線基板および電子部品が実装されたプリント配線基板 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH11289022A (ja) | 半導体装置 | |
| JP2001267452A (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| EP0414257A2 (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin | |
| JPH06268141A (ja) | 電子回路装置の実装方法 | |
| JP2001223325A (ja) | 半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JPH0846091A (ja) | ボールグリッドアレイ半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002026179A (ja) | 半導体装置およびその製造方法 | |
| JP2001319943A (ja) | 半導体装置 | |
| JP3024046B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |